JP6379358B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6379358B2 JP6379358B2 JP2015528123A JP2015528123A JP6379358B2 JP 6379358 B2 JP6379358 B2 JP 6379358B2 JP 2015528123 A JP2015528123 A JP 2015528123A JP 2015528123 A JP2015528123 A JP 2015528123A JP 6379358 B2 JP6379358 B2 JP 6379358B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- source
- gate
- semiconductor layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 247
- 150000004767 nitrides Chemical class 0.000 claims description 147
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 28
- 230000007423 decrease Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 230000003796 beauty Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の第1の実施形態に係る半導体装置の断面図を図1に示し、この半導体装置のソース電極部近傍の拡大断面図を図2に示す。
本実施形態では、第1の実施形態と異なる点を中心に説明する。第1の実施形態に関する半導体装置と同様の構成については説明を省略する。
本実施形態では、第1の実施形態と異なる点を中心に説明する。第1の実施形態に関する半導体装置と同様の構成については説明を省略する。
本実施形態では、実施形態1と異なる点を中心に説明する。第1の実施形態に関する半導体装置と同様の構成については説明を省略する。
本実施形態では、実施形態1と異なる点を中心に説明する。第1の実施形態に関する半導体装置と同様の構成については説明を省略する。
102 第1の窒化物半導体層
103 第2の窒化物半導体層
104 2次元電子ガス層
106 ソース電極部
107 開口部
108 ドレイン電極
110 ゲート電極
112 リセス電極
114,122,124 表面電極
116 第2リセス電極
118 第3の窒化物半導体層
119 第1の部分
120 第2の部分
Claims (12)
- 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上であり、
前記表面電極下方の第2の窒化物半導体層の少なくとも一部は、前記第2の窒化物半導体層と比べてバンドギャップが大きい第3の窒化物半導体層で形成されていることを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上であり、
前記表面電極下方の前記第2の窒化物半導体層は、第1の厚みからなる第1の部分と、前記第1の厚みより大きい第2の厚みからなる第2の部分を有することを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上であり、
前記表面電極の前記ゲート・ソース間方向の幅が第1の長さの第1のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第1の長さよりも長い第2の長さの第2のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
前記表面電極の前記ゲート電極側の端部と前記ゲート電極の前記表面電極側の端部との間隔は、前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上、かつ1.1倍以下であり、
前記表面電極下方の前記第2の窒化物半導体層の少なくとも一部は、前記第2の窒化物半導体層と比べてバンドギャップが大きい第3の窒化物半導体層で形成されていることを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半
導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上、かつ1.1倍以下であり、
前記表面電極下方の前記第2の窒化物半導体層は、第1の厚みからなる第1の部分と、前記第1の厚みより大きい第2の厚みからなる第2の部分を有することを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上、かつ1.1倍以下であり、
前記表面電極の前記ゲート・ソース間方向の幅が第1の長さの第1のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第1の長さよりも長い第2の長さの第2のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
前記表面電極の前記ゲート電極側の端部と前記ゲート電極の前記表面電極側の端部との間隔は、前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有する半導体装置であって、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直
接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記半導体装置のゲート・ソース間に印加する電圧の変化量に対するドレイン・ソース間に流れる電流の変化量の比である相互コンダクタンスをgm、ゲート・ソース間に印加する電圧をVgsとしたとき、Vgsに対するgm特性のグラフにおいて、Vgsの増加に伴いgmの最大値からgmの値が低下していく区間にgmの変化率が小さい平坦領域に変化する変曲点を有し、
前記変曲点におけるVgsの値は、前記表面電極のゲート・ソース間方向の幅の値に依存して変化し、
前記表面電極下方の前記第2の窒化物半導体層の少なくとも一部は、前記第2の窒化物半導体層と比べてバンドギャップが大きい第3の窒化物半導体層で形成されていることを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有する半導体装置であって、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直
接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記半導体装置のゲート・ソース間に印加する電圧の変化量に対するドレイン・ソース間に流れる電流の変化量の比である相互コンダクタンスをgm、ゲート・ソース間に印加する電圧をVgsとしたとき、Vgsに対するgm特性のグラフにおいて、Vgsの増加に伴いgmの最大値からgmの値が低下していく区間にgmの変化率が小さい平坦領域に変化する変曲点を有し、
前記変曲点におけるVgsの値は、前記表面電極のゲート・ソース間方向の幅の値に依存して変化し、
前記表面電極下方の前記第2の窒化物半導体層は、第1の厚みからなる第1の部分と、前記第1の厚みより大きい第2の厚みからなる第2の部分を有することを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上であり、
前記表面電極の前記ゲート・ソース間方向の幅が第1の長さの第1のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第1の長さよりも長い第2の長さの第2のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
前記第1のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第3の長さとし、前記第2のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第4の長さとしたとき、前記第1の長さと前記第3の長さとの和と、前記第2の長さと前記第4の長さとの和は等しく、かつ前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。 - 基板と、
前記基板の上に形成された第1の窒化物半導体層と、前記第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層とを有する半導体積層体と、
前記半導体積層体の下面より上に互いに間隔をおいて形成されたソース電極部及びドレイン電極と、
前記ソース電極部と前記ドレイン電極との間に、前記ソース電極部及び前記ドレイン電極と間隔をおいて形成されたゲート電極とを有し、
前記ソース電極部は、
前記第1の窒化物半導体層に生成される2次元電子ガス層と直接接触するように形成されたリセス電極と、
前記ゲート電極と前記リセス電極との間の前記第2の窒化物半導体層の上面に直接接触するように形成され、かつ前記2次元電子ガス層との間を前記第2の窒化物半導体層を介して導通するように形成された表面電極とを有し、
前記表面電極と前記リセス電極が実質的にソース電位と同電位であり、
前記表面電極のゲート・ソース間方向の幅が前記表面電極のゲート側端と前記ゲート電極のソース側端との間隔の0.4倍以上、かつ1.1倍以下であり、
前記表面電極の前記ゲート・ソース間方向の幅が第1の長さの第1のトランジスタと、前記表面電極の前記ゲート・ソース間方向の幅が前記第1の長さよりも長い第2の長さの第2のトランジスタとは、電気的に並列に接続され、かつ前記ゲート・ソース間方向に対して垂直な方向に隣接して配置され、
前記第1のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第3の長さとし、前記第2のトランジスタの前記リセス電極の前記ゲート・ソース間方向の幅を第4の長さとしたとき、前記第1の長さと前記第3の長さとの和と、前記第2の長さと前記第4の長さとの和は等しく、かつ前記ゲート・ソース間方向に対して垂直な方向に沿って一定であることを特徴とする半導体装置。 - 前記リセス電極と前記表面電極との間に形成された他のリセス電極を有し、前記他のリセス電極の底面位置が、前記第2の窒化物半導体層の底面位置より上方であることを特徴とする請求項3、6、9、10のいずれか1項に記載の半導体装置。
- 前記第1のトランジスタと、前記第2のトランジスタとは、前記ゲート・ソース間方向に対して垂直な方向に交互に配置されたことを特徴とする請求項3、6、9、10のいずれか1項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013154250 | 2013-07-25 | ||
JP2013154250 | 2013-07-25 | ||
PCT/JP2014/003232 WO2015011870A1 (ja) | 2013-07-25 | 2014-06-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015011870A1 JPWO2015011870A1 (ja) | 2017-03-02 |
JP6379358B2 true JP6379358B2 (ja) | 2018-08-29 |
Family
ID=52392938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015528123A Active JP6379358B2 (ja) | 2013-07-25 | 2014-06-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9425302B2 (ja) |
JP (1) | JP6379358B2 (ja) |
WO (1) | WO2015011870A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10217819B2 (en) * | 2015-05-20 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor device including metal-2 dimensional material-semiconductor contact |
US10978583B2 (en) * | 2017-06-21 | 2021-04-13 | Cree, Inc. | Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity |
US10615273B2 (en) * | 2017-06-21 | 2020-04-07 | Cree, Inc. | Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity |
CN118099203A (zh) * | 2019-08-14 | 2024-05-28 | 联华电子股份有限公司 | 高电子迁移率晶体管及其制作方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03120902A (ja) * | 1989-10-03 | 1991-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びミキサ回路 |
JPH0992818A (ja) * | 1995-09-28 | 1997-04-04 | Toshiba Corp | 電界効果トランジスタ |
JPH09115926A (ja) * | 1995-10-20 | 1997-05-02 | Matsushita Electron Corp | 電界効果トランジスタ |
JP2757848B2 (ja) | 1996-01-23 | 1998-05-25 | 日本電気株式会社 | 電界効果型半導体装置 |
US7462891B2 (en) * | 2005-09-27 | 2008-12-09 | Coldwatt, Inc. | Semiconductor device having an interconnect with sloped walls and method of forming the same |
JP5182835B2 (ja) * | 2005-11-14 | 2013-04-17 | 独立行政法人産業技術総合研究所 | リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ |
JP2007305954A (ja) * | 2006-03-27 | 2007-11-22 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその装置 |
EP2040299A1 (en) | 2007-09-12 | 2009-03-25 | Forschungsverbund Berlin e.V. | Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device |
JP5487749B2 (ja) * | 2009-06-17 | 2014-05-07 | 富士通株式会社 | 半導体装置及びその製造方法 |
US8390000B2 (en) * | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
JP5590874B2 (ja) | 2009-12-18 | 2014-09-17 | パナソニック株式会社 | 窒化物半導体素子 |
KR101774933B1 (ko) * | 2010-03-02 | 2017-09-06 | 삼성전자 주식회사 | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 |
GB2482308A (en) | 2010-07-28 | 2012-02-01 | Univ Sheffield | Super junction silicon devices |
JP5596495B2 (ja) * | 2010-10-29 | 2014-09-24 | パナソニック株式会社 | 半導体装置 |
US8772842B2 (en) * | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
US9087718B2 (en) * | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
-
2014
- 2014-06-17 JP JP2015528123A patent/JP6379358B2/ja active Active
- 2014-06-17 WO PCT/JP2014/003232 patent/WO2015011870A1/ja active Application Filing
-
2016
- 2016-01-20 US US15/002,326 patent/US9425302B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015011870A1 (ja) | 2015-01-29 |
US9425302B2 (en) | 2016-08-23 |
JPWO2015011870A1 (ja) | 2017-03-02 |
US20160133739A1 (en) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11233142B2 (en) | Intrinsically tunable and ultra-linear multi-fin MIS-HEMT devices | |
JP6379358B2 (ja) | 半導体装置 | |
Kamath et al. | Double-channel AlGaN/GaN high electron mobility transistor with back barriers | |
US8338871B2 (en) | Field effect transistor with electric field and space-charge control contact | |
Chung et al. | Advanced gate technologies for state-of-the-art f T in AlGaN/GaN HEMTs | |
US9711616B2 (en) | Dual-channel field effect transistor device having increased amplifier linearity | |
JP2015170821A (ja) | 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路 | |
US20150179782A1 (en) | Field effect transistor | |
JP2014003222A (ja) | 電界効果トランジスタ | |
JP2006286952A (ja) | 半導体装置およびその製造方法 | |
US11749726B2 (en) | Field effect transistor with source-connected field plate | |
Brown et al. | Self-Aligned AlGaN/GaN FinFETs | |
JP2002118122A (ja) | ショットキゲート電界効果トランジスタ | |
US20220376105A1 (en) | Field effect transistor with selective channel layer doping | |
CN115398644A (zh) | 基于iii族氮化物的晶体管器件 | |
Sharma et al. | Design and investigation of recessed-T-gate double channel HEMT with InGaN back barrier for enhanced performance | |
CN103474455B (zh) | 一种具有复合金属栅的氮化镓基高电子迁移率晶体管 | |
KR20230088915A (ko) | 적어도 부분적으로 함몰된 필드 플레이트를 갖는 전계 효과 트랜지스터 | |
Mukherjee et al. | Enhancement in analog/RF and power performance of underlapped dual-gate GaN-based MOSHEMTs with quaternary InAlGaN barrier of varying widths | |
JP2017168530A (ja) | 化合物半導体装置及びその製造方法 | |
Krishnamurthya et al. | Design and Performance Analysis of 6H-SiC Metal-Semiconductor Field-Effect Transistor with Undoped and Recessed Area under Gate in 10nm Technology | |
US20160087090A1 (en) | Rf power transistor | |
Mishra et al. | Impact of InGaN notch on sensitivity in dielectric modulated dual channel GaN MOSHEMT for label-free biosensing | |
Son et al. | Fabrication and characterization of GaN-based nanostructure field effect transistors | |
US20160079403A1 (en) | Field effect transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6379358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
SZ03 | Written request for cancellation of trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z03 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |