JP2013012611A - 半導体デバイス及びその製造方法 - Google Patents

Abstract

【課題】グラフェンの特性を生かしつつ、高耐圧デバイスや紫外発光・受光デバイスを実現する。
【解決手段】半導体デバイスを、２次元構造のグラフェン電極２、３と、グラフェン電極のグラフェン端に結合した２次元構造のボロンナイトライド半導体層５とを備えるものとする。
【選択図】図１

Description

本発明は、半導体デバイス及びその製造方法に関する。

従来、トランジスタのチャネル材料としては、シリコンカーバイドやガリウムナイトライドのような材料が用いられてきた。
しかしながら、性能向上を目的とした微細化は限界に近づきつつある。また、透明性、フレキシブル性などの多くの要求に応えるのも難しい。
そこで、代替材料の一つとして、グラフェンが注目されている。

例えば、トランジスタのチャネル材料としてグラフェンを用いることが提案されている。また、例えば、トランジスタのソース電極、ドレイン電極、ゲート電極及びチャネルの全ての材料としてグラフェンを用いることも提案されている。

国際公開第２００８／１０８３８３号 特開２００８−３１１６４３号公報

しかしながら、上述のように、トランジスタのチャネル材料としてグラフェンを用いる場合、グラフェンのバンドギャップが非常に小さいことを考慮すると、例えば電力変換機器や電源装置等に用いられる高耐圧デバイスを実現するのは難しい。
また、例えば太陽光発電装置において用いられる発光・受光デバイスとして、紫外発光・受光デバイスが有用であると考えられる。

しかしながら、例えばｐｎ接合型発光・受光デバイスのｐ型半導体層及びｎ型半導体層にグラフェンを用いる場合、グラフェンのバンドギャップを制御したとしても、紫外発光・受光デバイスを実現するのは難しい。
そこで、グラフェンの特性を生かしつつ、高耐圧デバイスを実現したい。
また、グラフェンの特性を生かしつつ、紫外発光・受光デバイスを実現したい。

本半導体デバイスは、２次元構造のグラフェン電極と、グラフェン電極のグラフェン端に結合した２次元構造のボロンナイトライド半導体層とを備えることを要件とする。
本半導体デバイスの製造方法は、２次元構造のグラフェン電極を形成し、グラフェン電極のグラフェン端に結合するように２次元構造のボロンナイトライド半導体層を形成することを要件とする。

したがって、本半導体デバイス及びその製造方法によれば、グラフェンの特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。
また、グラフェンの特性を生かしつつ、紫外発光・受光デバイスを実現することができるという利点がある。

第１実施形態にかかる半導体デバイスの構成を示す模式的平面図であって、（Ａ）はその全体の構成を示しており、（Ｂ）はそれを部分的に拡大して示しており、（Ｃ）はチャネルをさらに拡大して示しており、（Ｄ）は電極をさらに拡大して示している。 （Ａ）〜（Ｉ）は、第１実施形態にかかる半導体デバイスの製造方法を説明するための模式的平面図である。 （Ａ）〜（Ｉ）は、第１実施形態にかかる半導体デバイスの製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｉ）は、第１実施形態の第１変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図である。 （Ａ）〜（Ｉ）は、第１実施形態の第１変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｇ）は、第１実施形態の第２変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図である。 （Ａ）〜（Ｇ）は、第１実施形態の第２変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的断面図である。 （Ａ）は、第１実施形態の第３変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図であり、（Ｂ）は、第１実施形態の第３変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的断面図である。 第１実施形態の第４変形例にかかる半導体デバイスの構成を示す模式的平面図であって、（Ａ）はデバイス基板の構成を示しており、（Ｂ）はそれを部分的に拡大して示しており、（Ｃ）は配線基板の構成を示しており、（Ｄ）はそれを拡大して示している。 第１実施形態の第５変形例にかかる半導体デバイスの構成を示す模式的断面図である。 （Ａ）〜（Ｇ）は、第２実施形態にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図である。 （Ａ）〜（Ｇ）は、第２実施形態にかかる半導体デバイスの構成及びその製造方法を説明するための模式的断面図である。 （Ａ）は、第２実施形態の変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図であり、（Ｂ）は、第２実施形態の変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的断面図である。 第３実施形態にかかる半導体デバイスの構成を示す模式的平面図である。 （Ａ）〜（Ｆ）は、第３実施形態にかかる半導体デバイスの製造方法を説明するための模式的平面図である。 （Ａ）〜（Ｆ）は、第３実施形態にかかる半導体デバイスの製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｆ）は、第３実施形態の変形例にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図である。 第３実施形態の他の変形例にかかる半導体デバイスの構成を示す模式的平面図である。 （Ａ）〜（Ｈ）は、第４実施形態にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図である。 （Ａ）〜（Ｈ）は、第４実施形態にかかる半導体デバイスの構成及びその製造方法を説明するための模式的平面図である。

以下、図面により、本発明の実施の形態にかかる半導体デバイス及びその製造方法について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体デバイス及びその製造方法について、図１〜図３を参照しながら説明する。

本実施形態の半導体デバイスは、図１に示すように、２次元構造のグラフェン１からなるグラフェン電極２、３と、グラフェン電極２、３のグラフェン端に結合した２次元構造のボロンナイトライド（ＢＮ）４からなるボロンナイトライド半導体層５とを備える。つまり、本半導体デバイスは、電極２、３を構成するグラフェンシート１と半導体層５を構成するボロンナイトライドシート４とを同一平面上で２次元的に接合したデバイス構造を有するグラフェン／ボロンナイトライド複合デバイスである。なお、２次元構造をシート状構造ともいう。

ここで、グラフェンシート１は、単層であっても良いし、複数層であっても良い。同様に、ボロンナイトライドシート４は、単層であっても良いし、複数層であっても良い。
本半導体デバイスは、グラフェン電極２、３がボロンナイトライド半導体層５を間に挟んで両側に設けられており、グラフェン電極２、３をソース電極及びドレイン電極とし、ボロンナイトライド半導体層５をチャネルとしたトランジスタ６を備える。なお、図１では、ゲート電極や絶縁膜等は省略している。ここでは、複数のトランジスタ６が同一基板７上に集積された半導体デバイスである。また、各電極２、３は配線を兼ねるものである。なお、ボロンナイトライド半導体層５は、チャネルとして機能し、ボロンナイトライド４からなるチャネルであるため、ボロンナイトライドチャネルともいう。

ここで、グラフェン電極２、３は、電極や配線として機能しうる金属的性質を有するグラフェン１、即ち、金属グラフェン１からなる。つまり、グラフェン電極２、３は、電極や配線として機能しうるような幅及び層数のグラフェン１からなる。また、ボロンナイトライド半導体層５は、チャネルとして機能しうる半導体的性質を有するボロンナイトライド４、即ち、半導体ボロンナイトライド４からなる。ボロンナイトライド半導体層５は、その周囲が後述するようにゲート絶縁膜８で覆われており、チャネルとして機能する。

つまり、本半導体デバイスでは、トランジスタ６のソース電極２及びドレイン電極３に、高電子移動度、透明性（可視光透明性）、フレキシブル性などの特性を有する２次元構造のグラフェン１を用いる。一方、トランジスタ６のチャネルに、ワイドバンドギャップ（約５．９７ｅＶ程度）の半導体材料であり、かつ、ホワイトグラフェンと別称されるように、グラフェン１と同様に、透明性（可視光透明性）、フレキシブル性などの特性を有する２次元構造のボロンナイトライド４を用いる。

このように、ワイドバンドギャップ半導体として従来用いられているシリコンカーバイド（炭化ケイ素）やガリウムナイトライド（窒化ガリウム）のバンドギャップが約３ｅＶ程度であるのに対し、バンドギャップが約５．９７ｅＶ程度のボロンナイトライド４（窒化ホウ素）を用いることで、さらに高耐圧のデバイスを実現することが可能となる。また、トランジスタ６のソース電極２、ドレイン電極３及びチャネル５のいずれにも２次元構造を有する材料を用いるため、容易に極薄の平面デバイスを作製することが可能となる。つまり、２次元構造を有する高耐圧デバイスを実現することが可能となる。

また、トランジスタ６のソース電極２、ドレイン電極３及びチャネル５に用いるグラフェン１とボロンナイトライド４はいずれもフレキシブル性を有する。このため、グラフェン１及びボロンナイトライド４のフレキシビリティを利用すべく、トランジスタ６を支持する基板（支持基板）７として、例えばプラスチック基板などのフレキシブルな基板（例えばフレキシブル絶縁基板）を用いることで、フレキシブルなデバイスを実現することが可能となる。

また、トランジスタ６のソース電極２、ドレイン電極３及びチャネル５に用いるグラフェン１とボロンナイトライド４はいずれも透明性を有する。このため、グラフェン１及びボロンナイトライド４の透明性を利用すべく、トランジスタ６を支持する基板７として、例えばガラスや石英などの透明基板（透明絶縁基板）を用いることで、透明なデバイスを実現することが可能となる。例えば、デバイス全体として可視光透明性を有するものとすることができるため、家屋、建物、車等の窓ガラス等に設けるデバイスとして利用することもできる。

なお、トランジスタ６を支持する基板７は、これらのプラスチック基板や透明基板に限られるものではなく、種々の絶縁基板、半絶縁基板又は絶縁膜を備える基板を用いることができる。
このように、グラフェン１及びボロンナイトライド４という２種類の材料を用い、それぞれの特性を利用することで、例えば電力変換機器や電源装置等に用いられる高耐圧デバイス（例えば高耐圧の透明電源デバイス）を実現することができる。また、その用途に応じて、フレキシブル性や透明性を有するデバイスを実現することもできる。

これに対し、トランジスタのソース電極、ドレイン電極及びチャネルの全てにグラフェンを用いる場合、シームレスな構造が得られるものの、グラフェンのバンドギャップ（０〜数百ｍｅＶ）が非常に小さいことを考慮すると、高耐圧デバイスを実現するのは難しい。なお、グラフェンの構造やデバイス構造によってバンドギャップを制御することは可能である。例えば、グラフェンリボン構造（例えば幅約１０ｎｍ以下程度）のようにグラフェンを細線化したり、２層グラフェンをチャネルとしたダブルゲート構造としたりすることでバンドギャップを広くした半導体グラフェンを用いることも考えられる。しかしながら、このようなグラフェンの構造やデバイス構造を実現するのは容易ではない。

また、通常、トランジスタのソース電極及びドレイン電極は低抵抗にする必要があるが、ボロンナイトライドはバンドギャップが広いため、トランジスタのソース電極及びドレイン電極にボロンナイトライドを用いると高抵抗になってしまう。このため、トランジスタのソース電極及びドレイン電極にもボロンナイトライドを用いると、即ち、トランジスタのソース電極、ドレイン電極及びチャネルの全てにボロンナイトライドを用いると、デバイスとして利用することが難しくなる。

なお、ボロンナイトライド半導体層５は、ｎ型不純物をドーピングしてｎ型半導体層とすることも、ｐ型不純物をドーピングしてｐ型半導体層とすることも容易である。ボロンナイトライド半導体層５をｎ型にするには、例えばシリコン（Ｓｉ）をドーピングすれば良く、また、ボロンナイトライド半導体層５をｐ型にするには、例えばベリリウム（Ｂｅ）やカーボン（Ｃ）をドーピングすれば良い。このため、トランジスタ６のチャネル５にボロンナイトライド４を用いることで、ｎチャネル型トランジスタとすることも、ｐチャネル型トランジスタとすることも容易である。また、ノーマリオフを実現するためのゲート電極周辺の構造を比較的容易に形成することも可能となり、ノーマリオフトランジスタを実現することも可能となる。なお、グラフェンをｎ型にするには、例えばカリウム窒素をドーピングすれば良く、また、グラフェンをｐ型にするには、例えば酸素をドーピングすれば良い。

次に、本実施形態にかかる半導体デバイスの製造方法について、図２、図３を参照しながら説明する。
まず、図２（Ａ）、図３（Ａ）に示すように、酸化膜付きシリコン基板（成長用基板）１０上に、触媒（例えば鉄）を例えば約５００ｎｍ程度例えばスパッタにより堆積させて触媒薄膜１１を形成する。なお、図３（Ａ）は図２（Ａ）のＸ−Ｘ′線に沿う断面図である。

次に、図２（Ｂ）、図３（Ｂ）に示すように、ソース電極２を形成するソース電極領域２Ｘ及びドレイン電極３を形成するドレイン電極領域３Ｘに形成された触媒薄膜１１の厚さを例えば約２００ｎｍ程度にする。なお、図３（Ｂ）は図２（Ｂ）のＸ−Ｘ′線に沿う断面図である。
例えば、電子ビーム露光又はフォトリソグラフィ法等を用いてパターニングした後、反応性イオンエッチング（ＲＩＥ；Reactive Ion Etching）、アルゴンイオンミリング又はウェットエッチング等によって表面側の触媒薄膜１１を削り取る。

続いて、図２（Ｃ）、図３（Ｃ）に示すように、例えば熱ＣＶＤ（Chemical Vapor Deposition）法によって、成長温度約５９０℃で、カーボンソースを含む成長用ガスとしてアセチレン（Ｃ_２Ｈ_２）約１０％のアセチレン・アルゴン混合ガスをさらにアルゴンで希釈しながら（Ｃ_２Ｈ_２／ＡｒとＡｒの流量はそれぞれ０．１と１０００ｓｃｃｍ）、約１分間程度供給して、グラフェン１を成長させる。なお、図３（Ｃ）は図２（Ｃ）のＸ−Ｘ′線に沿う断面図である。

これにより、触媒薄膜１１の厚さが約２００ｎｍの領域、即ち、ソース電極領域２Ｘ及びドレイン電極領域３Ｘには、数層のグラフェン１(ＦＬＧ：Few Layer Graphene)、即ち、２次元構造のグラフェン１が成長する。
このようにして形成された２次元構造のグラフェン１は、ソース電極２及びドレイン電極３として機能しうる幅及び層数になっている。つまり、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに、ソース電極２及びドレイン電極３として機能しうる幅及び層数を持つ金属グラフェン１が形成される。

このようにして、グラフェン１からなるソース電極２、及び、グラフェン１からなるドレイン電極３が形成される。これに対し、この温度では、触媒薄膜１１の厚さが約５００ｎｍの領域では、原料となるカーボンソースが拡散してしまい、グラフェン１は成長しない。
本実施形態では、図２（Ｂ）、図３（Ｂ）に示すように、ソース電極領域２Ｘ及びドレイン電極領域３Ｘ、即ち、触媒薄膜１１の厚さが約２００ｎｍの領域が互いに間隔をあけて設けられるように、触媒薄膜１１がパターニングされている。これにより、図２（Ｃ）、図３（Ｃ）に示すように、互いに間隔をあけて設けられたソース電極領域２Ｘ及びドレイン電極領域３Ｘ（第１領域及び第２領域）のそれぞれにグラフェン１が形成される。

特に、本実施形態では、ソース電極領域２Ｘ及びドレイン電極領域３Ｘのそれぞれに形成されたグラフェン１、即ち、グラフェンソース電極２及びグラフェンドレイン電極３は、それぞれ、チャネル５を形成するチャネル領域５Ｘに向けて突出する突出部（突起部）２Ａ、３Ａを有する。つまり、本実施形態では、ソース電極領域２Ｘに形成されたグラフェンソース電極２は、チャネル領域５Ｘに向けて突出する突出部２Ａを有し、ドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３は、チャネル領域５Ｘに向けて突出する突出部３Ａを有する。

このように、ソース電極領域２Ｘに形成されたグラフェンソース電極２及びドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３は、いずれも、突起状の構造を有する。
このようにして、チャネル領域５Ｘにおいて、ソース電極領域２Ｘに形成されたグラフェンソース電極２とドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３との距離が最短距離になるようにしている。

つまり、チャネル領域５Ｘの距離、即ち、ソース電極領域２Ｘに形成されたグラフェンソース電極２の突出部２Ａとドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３の突出部３Ａとの間の距離、ソース電極領域２Ｘに形成されたグラフェンソース電極２の突出部２Ａ以外の部分とドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３の突出部３Ａ以外の部分との間の距離、隣接するソース電極領域２Ｘに形成されたグラフェンソース電極２の間の距離、隣接するドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３の間の距離のうち、チャネル領域５Ｘの距離が最短距離になるようにしている。

これにより、後述するように、グラフェンソース電極２及びグラフェンドレイン電極３のグラフェン端に成長するボロンナイトライド４がチャネル領域５Ｘでのみ架橋して、グラフェンソース電極２とグラフェンドレイン電極３との間にボロンナイトライドチャネル５が形成されることになる［図２（Ｅ）、図３（Ｅ）参照］。
ここでは、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに形成されたグラフェン１の本体部２Ｂ、３Ｂは、幅が数百ｎｍ〜数百μｍ程度であり、突出部２Ａ、３Ａは、幅が数ｎｍ〜数百ｎｍ程度である。厚みは数層から数百層の範囲であれば良い。なお、グラフェン１の大きさ、即ち、ソース電極２及びドレイン電極３の大きさは、これに限られるものではなく、用途によってはこの範囲でなくても良い。

なお、ここでは、ソース電極領域２Ｘ及びドレイン電極領域３Ｘの両方の領域に突出部２Ａ、３Ａを有するグラフェンソース電極２及びグラフェンドレイン電極３を形成しているが、これに限られるものではなく、ソース電極領域及びドレイン電極領域の少なくとも一方の領域に突出部を有するグラフェンを形成すれば良い。
なお、グラフェン１を成長させるために用いる触媒薄膜１１の材料は、鉄に限定されるものではなく、例えば、Ｃｏ、Ｎｉ、Ｃｕなどの金属、これらの合金、酸化物、炭化物及び窒化物などを用いても良い。なお、炭化物を用いる場合、グラフェン１の成長方法はＣＶＤ法に限られるものではなく、例えば加熱により金属を昇華させることによってグラフェン１を成長させることもできる。

また、触媒の助触媒として、例えばＴｉ、Ａｌ、Ｍｏ、Ａｕ、Ｔａ、Ｐｔなどの金属、これらの合金、酸化物及び窒化物などを用いても良い。
つまり、例えばＦｅ、Ｃｏ、Ｎｉ、Ｃｕなどの金属、これらの合金、酸化物及び窒化物のいずれか一種以上の触媒と、例えばＴｉ、Ａｌ、Ｍｏ、Ａｕ、Ｔａ、Ｐｔなどの金属、これらの合金、酸化物及び窒化物のいずれか一種以上の助触媒とを組み合わせて用いても良い。

さらに、成長方法としては、例えばリモートプラズマＣＶＤ法、プラズマＣＶＤ法などを用いても良く、特に限定されるものではない。また、成長用ガスも、Ｃ_２Ｈ_２以外にＣＨ_４、Ｃ_２Ｈ_４を始めとする炭化水素やベンゼン等の有機材料、Ｃ_２Ｈ_５（ＯＨ）_２のようなアルコール材料を用いても良い。
続いて、図２（Ｄ）、図３（Ｄ）に示すように、ソース電極領域２Ｘ及びドレイン電極領域３Ｘ以外の領域、即ち、グラフェン１が成長していない領域に形成されている触媒薄膜１１の表面が、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに成長しているグラフェン１よりも下側になるように、グラフェン１が成長していない領域の触媒薄膜１１を削り取る。例えば、塩酸等を用いたウェットエッチング又はドライエッチングによって、グラフェン１が成長していない領域の触媒薄膜１１の表面側を、例えば約３００ｎｍ程度以上削り取る。なお、図３（Ｄ）は図２（Ｄ）のＸ−Ｘ′線に沿う断面図である。

なお、この触媒薄膜１１を削り取る工程の後に、あるいは、この触媒薄膜１１を削り取る工程の前に、必要であれば、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに形成されているグラフェン１の端を露出させるために、例えば酸素アッシング、酸素雰囲気中での加熱、あるいは、イオンミリング等を行なっても良い。なお、グラフェン端を露出させる方法は、これらに限られるものではなく、他の物理的又は化学的な手法を用いても良い。

続いて、図２（Ｅ）、図３（Ｅ）に示すように、例えばＢＢｒ_３とＮＨ_３を用いたＡＬＤ（Atomic Layer Deposition）法によって、成長温度約７５０℃で、ボロンナイトライド４を成長させる。なお、図３（Ｅ）は図２（Ｅ）のＸ−Ｘ′線に沿う断面図である。
さらに、成長方法としては、例えばリモートプラズマＣＶＤ法、プラズマＣＶＤ法、ＣＶＤ法、ないしはＭＯＣＶＤ法などを用いても良く、特に限定されるものではない。また、成長用ガスも、ＢＢｒ_３とＮＨ_３以外にもアンモニアボラン（ｂｏｒａｚａｎｅ）、ジボラン（Ｂ_２Ｈ_６）とＮＨ_３、塩化ボラン（ＢＣｌ_３）とＮＨ_３、トリメチルボレートとＮ₂ガスなどを用いても良い。また、プラズマを用いた成長法の場合、ＮＨ_３やＮ₂ガスをプラズマにより容易に分解可能であるため、多様な原料の組み合わせが可能であり、特に限定されるものではない。

ここでは、ボロンナイトライド４は、上述のように、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに形成されているグラフェンソース電極２及びグラフェンドレイン電極３のそれぞれのグラフェン端を起点として成長する。
つまり、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに形成されている数層のグラフェン１の端を終端するように、数層のボロンナイトライド４、即ち、２次元構造のボロンナイトライド４が成長する。

この場合、ボロンナイトライド４は、２次元構造を有する材料であって、層状構造を有するグラフェン１と同様に、２次元構造を有する材料であって、層状構造を有するため、格子整合性良く、全てのグラフェン１の端からボロンナイトライド４を成長させることが可能である。
特に、本実施形態では、ボロンナイトライド４の成長時間を制御することによって、上述のように、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに形成されたグラフェンソース電極２及びグラフェンドレイン電極３の突出部２Ａ、３Ａによって最短距離になっているチャネル領域５Ｘのみで架橋するようにしている。つまり、グラフェン１の端に成長するボロンナイトライド４がチャネル領域５Ｘでのみ架橋し、グラフェンソース電極２とグラフェンドレイン電極３との間にボロンナイトライドチャネル５が形成される。この場合、チャネル領域５Ｘ以外では、ボロンナイトライド４は架橋せず、グラフェン端を終端するだけであるため、デバイス特性に影響することはない。このように、グラフェンソース電極２及びグラフェンドレイン電極３の形状を制御することによって、ボロンナイトライドチャネル５の形成場所を任意に設定することが可能である。また、汚れ等の原因になりやすいグラフェン端をボロンナイトライド４で終端することが可能となり、ボロンナイトライド４は電気的に安定であるため、デバイス特性を向上させることが可能である。

このようにして、グラフェン１の端に結合するように２次元構造のボロンナイトライド４が形成される。
本実施形態では、ソース電極領域２Ｘに形成されたグラフェンソース電極２のグラフェン端からドレイン電極領域３Ｘへ向けて成長するボロンナイトライド４と、ドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３のグラフェン端からソース電極領域２Ｘへ向けて成長するボロンナイトライド４とが互いに結合するように、ソース電極領域２Ｘとドレイン電極領域３Ｘとの間の領域にボロンナイトライド半導体層５が形成される。

特に、本実施形態では、ソース電極領域２Ｘ及びドレイン電極領域３Ｘのそれぞれに形成されたグラフェンソース電極２及びグラフェンドレイン電極３の突出部２Ａ、３Ａのそれぞれのグラフェン端から成長するボロンナイトライド４によってグラフェンソース電極２とグラフェンドレイン電極３とが部分的に接続されるようにボロンナイトライド半導体層５が形成される。

なお、上述のグラフェン電極２、３を形成する工程において、ソース電極領域２Ｘ及びドレイン電極領域３Ｘの少なくとも一方の領域に、突出部を有するグラフェン電極を形成し、ボロンナイトライド半導体層５を形成する工程において、グラフェン電極の突出部のグラフェン端から他方の領域へ向けて成長するボロンナイトライドによってソース電極領域２Ｘに形成されたグラフェンソース電極２とドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３とが部分的に接続されるようにボロンナイトライド半導体層５を形成しても良い。

このようにして形成された２次元構造のボロンナイトライド４からなるボロンナイトライド半導体層５は、後述するように、その周囲にゲート絶縁膜８が形成され、チャネルとして機能する。つまり、チャネル領域５Ｘに、チャネルとして機能しうる半導体的性質を有するボロンナイトライド４、即ち、半導体ボロンナイトライド４からなるボロンナイトライド半導体層５が形成される。

なお、例えばノーマリオフトランジスタを実現する場合など、ｐ型不純物又はｎ型不純物のドーピングが必要な場合、このボロンナイトライド成長工程の後に、ボロンナイトライド４へのｐ型不純物又はｎ型不純物のドーピングを行なえば良い。
続いて、図２（Ｆ）、図３（Ｆ）に示すように、チャネル領域５Ｘに形成されたボロンナイトライド４の周囲を覆うように、即ち、ボロンナイトライドチャネル５の上方及び側方を覆うように、ゲート絶縁膜８を形成する。なお、図３（Ｆ）は図２（Ｆ）のＸ−Ｘ′線に沿う断面図である。

例えば電子ビーム露光又はフォトリソグラフィ法等によってパターニングを行なった後、例えばＡＬＤ法、ＭＢＥ（Molecular Beam Epitaxy）法、スパッタ法、蒸着法等によって絶縁膜材料（例えばＨｆＯ_２を約２０ｎｍ程度）を堆積させ、例えばリフトオフ等によってゲート絶縁膜８を形成する。
次いで、ゲート絶縁膜８上にゲート電極９を形成する。

例えば電子ビーム露光又はフォトリソグラフィ法等によってパター二ングを行なった後、例えばスパッタ法、蒸着法等によってゲート電極材料を堆積させ、例えばリフトオフ等によって所望の箇所にゲート電極９を形成する。ここでは、ゲート電極材料としてＴｉを約５ｎｍ程度、Ａｕを約５００ｎｍ程度堆積させ、Ｔｉ／Ａｕからなる２層構造のゲート電極９を形成する。

そして、図示していないが、各電極２、３、９に接続される引き出し電極及び配線を形成する。なお、この引出電極及び配線形成工程は、後述の支持膜形成工程以降のいずれかの段階で行なうようにしても良い。
このようにして、トランジスタ構造（デバイス構造）が形成される。
続いて、図２（Ｇ）、図３（Ｇ）に示すように、トランジスタ構造の上方の全面に、例えばスピンコート、ディップコート、ＣＶＤ法等によって、例えば樹脂等を塗布して、支持膜（保持膜）１２を形成する。なお、図３（Ｇ）は図２（Ｇ）のＸ−Ｘ′線に沿う断面図である。

ここで、支持膜１２の材料としては、例えば、エポキシやポリイミドなどの熱硬化性樹脂、アクリル、ポリエチレン、塩化ビニルなどの熱可塑性樹脂などを用いれば良い。
最後に、図２（Ｈ）、図３（Ｈ）に示すように、シリコン基板１０及び触媒薄膜１１を全て除去した後、図２（Ｉ）、図３（Ｉ）に示すように、別途用意した支持基板７（例えばフレキシブル基板、透明基板など）上に転写する。例えば、シリコン基板１０及び触媒薄膜１１を除去したデバイス構造は、ＳＯＧ（スピンオングラス）膜や絶縁体（例えばアクリルやポリエチレンなどの樹脂から構成された有機系の絶縁体）によって、支持基板７上に貼り付けて固定すれば良い。これにより、半導体デバイス１３が完成する。なお、図３（Ｈ）は図２（Ｈ）のＸ−Ｘ′線に沿う断面図であり、図３（Ｉ）は図２（Ｉ）のＸ−Ｘ′線に沿う断面図である。

なお、本実施形態では、ゲート電極形成工程の後のいずれかの段階で、各電極２、３、９に接続される引き出し電極及び引き出し配線を形成するようにしているが、これに限られるものではない。例えば、各電極２、３、９に接続される引き出し電極及び引き出し配線を、予め転写用の支持基板７上に設けておき、トランジスタ構造を支持基板７に貼り付けるだけで、トランジスタ６の各電極２、３、９が引き出し電極及び引き出し配線に接続されるようにしても良い。また、グラフェンソース電極２及びグラフェンドレイン電極３を形成する際に、これらに接続される配線パターン、即ち、グラフェン１からなる配線パターン（グラフェン配線；引き出し電極及び引き出し配線を含む）を形成するようにしても良い。この場合、配線パターンを形成する箇所の触媒薄膜の厚さを制御することで、必要な箇所のみにグラフェンからなる配線パターンを形成することができる。

したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェン１を用い、その特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。
なお、上述の実施形態では、グラフェンソース電極２及びグラフェンドレイン電極３とは別に金属ゲート電極９を形成しており、ゲート電極をソース電極及びドレイン電極と同一平面上に形成していないが、これに限られるものではない。

例えば図４、図５に示すように、グラフェンソース電極２及びグラフェンドレイン電極３と同一平面上に、グラフェンゲート電極９Ａを形成するとともに、ゲート絶縁膜８の上方からグラフェンゲート電極９Ａの上方まで延び、ゲート絶縁膜８とグラフェンゲート電極９Ａとを接続する金属ゲート電極９Ｂを形成するようにしても良い（第１変形例）。つまり、グラフェンゲート電極９Ａと金属ゲート電極９Ｂとからなるトップゲート電極９Ｃを設けるようにしても良い。なお、トップゲート電極９Ｃは配線を兼ねるものである。また、金属ゲート電極９Ｂをトップゲート電極と見る場合には、グラフェンゲート電極９Ａはグラフェンゲート配線（ゲート電極用グラフェン配線）となる。この場合、グラフェンゲート配線を、グラフェンソース電極２及びグラフェンドレイン電極３と同一平面上に形成していることになる。なお、この場合、グラフェンゲート電極９Ａに接続される配線パターンを、グラフェンゲート電極を形成する際に形成するようにしても良い。配線パターンを形成する箇所の触媒薄膜の厚さを制御することで、必要な箇所のみにグラフェンからなる配線パターンを形成することができる。このような構成にする場合も、図４、図５に示すように、上述の実施形態の製造方法と同様の方法によって作製することができる。なお、図４、図５では、上述の実施形態と同一のものには同一の符号を付している。

また、上述の実施形態では、グラフェンソース電極２及びグラフェンドレイン電極３とは異なる平面上に金属ゲート電極９を形成しているが、これに限られるものではない。
例えば図６、図７に示すように、グラフェンソース電極２及びグラフェンドレイン電極３とは異なる平面上にグラフェンゲート電極９Ｄを形成しても良い（第２変形例）。つまり、ボロンナイトライドチャネル５の下方からボロンナイトライドチャネル５の側方へ引き出されて延びており、かつ、グラフェンソース電極２及びグラフェンドレイン電極３に対して下方に位置するように、グラフェンゲート電極９Ｄを形成し、ボロンナイトライドチャネル５とグラフェンゲート電極９Ｄとの間をゲート絶縁膜８で埋め込むようにしても良い。このグラフェンゲート電極９Ｄを、グラフェン埋め込みゲート電極ともいう。

このような構成にする場合も、図６、図７に示すように、上述の実施形態の製造方法と同様の方法によって作製することができる。なお、図６、図７では、上述の実施形態と同一のものには同一の符号を付している。
具体的には、以下のようにすれば良い。
まず、上述の実施形態における製造方法の触媒薄膜１１を削り取る工程において、同様の方法で、図６（Ｂ）、図７（Ｂ）に示すように、ソース電極領域２Ｘ、ドレイン電極領域３Ｘ及びゲート電極９Ｄを形成するゲート電極領域９Ｘ以外の領域の触媒薄膜１１を削り取る。また、ゲート電極領域９Ｘの触媒薄膜１１の厚さが例えば約２００ｎｍ程度になるように、同様の方法で（例えばフォトリソグラフィ及びイオンミリング等によって）、ゲート電極領域９Ｘの触媒薄膜１１を削り取る。一方、ソース電極領域２Ｘ及びドレイン電極領域３Ｘの触媒薄膜１１は削り取らないで、その厚さを例えば約５００ｎｍ程度のままとする。なお、図６（Ｂ）では、ソース電極領域２Ｘ及びドレイン電極領域３Ｘと、ゲート電極領域９Ｘとで、触媒薄膜１１の厚さが異なるため、異なる濃さで示している。なお、図７（Ｂ）は図６（Ｂ）のＸ−Ｘ′線に沿う断面図である。

次に、上述の実施形態における製造方法のグラフェン１を成長させる工程において、図６（Ｃ）、図７（Ｃ）に示すように、異なる厚さを有する触媒薄膜１１上にもグラフェンを成長させることができる条件を用いてグラフェン１を成長させる。例えば熱ＣＶＤ法によって、成長温度約６５０℃で、アセチレン約１０％のアセチレン・アルゴン混合ガスをさらにアルゴンで希釈しながら（Ｃ_２Ｈ_２／ＡｒとＡｒの流量はそれぞれ０．２と１０００ｓｃｃｍ）、約５分間程度供給して、グラフェン１を成長させる。なお、図７（Ｃ）は図６（Ｃ）のＸ−Ｘ′線に沿う断面図である。

このような成長条件下において、触媒薄膜１１の厚さが約５００ｎｍの領域、即ち、ソース電極領域２Ｘ及びドレイン電極領域３Ｘでは、厚さ約１０ｎｍ程度の数層のグラフェン１が成長し、触媒薄膜１１の厚さが約２００ｎｍの領域、即ち、ゲート電極領域９Ｘでは、厚さ約１００ｎｍ程度の数層のグラフェン１が成長する。なお、図６（Ｃ）では、ソース電極領域２Ｘ及びドレイン電極領域３Ｘと、ゲート電極領域９Ｘとで、グラフェン１の厚さが異なるため、異なる濃さで示している。

この場合、ゲート電極領域９Ｘは、チャネル領域５Ｘの下方からチャネル領域５Ｘの側方まで引き出されて延びており、ソース電極領域２Ｘ及びドレイン電極領域３Ｘのグラフェン１が成長する触媒薄膜１１の表面の位置に対してゲート電極領域９Ｘのグラフェン１が成長する触媒薄膜１１の表面の位置が下方に位置する。このため、チャネル領域５Ｘの下方からチャネル領域５Ｘの側方まで引き出されて延び、かつ、グラフェンソース電極２及びグラフェンドレイン電極３に対して下方に位置するグラフェンゲート電極９Ｄが形成される。

次に、上述の実施形態のおける製造方法のボロンナイトライド４を成長させる工程において、同様の成長条件でボロンナイトライド４を成長させると、図６（Ｄ）、図７（Ｄ）に示すように、ソース電極領域２Ｘ及びドレイン電極領域３Ｘに形成されているグラフェンソース電極２及びグラフェンドレイン電極３のグラフェン端に結合するようにボロンナイトライド４が成長する。一方、ゲート電極領域９Ｘでは、触媒薄膜１１に掘り込まれた溝の中にグラフェン１が形成されており、グラフェン端が露出していないため、ゲート電極領域９Ｘに形成されているグラフェンゲート電極９Ｄのグラフェン端に結合するようにボロンナイトライド４は成長しない。なお、図７（Ｄ）は図６（Ｄ）のＸ−Ｘ′線に沿う断面図である。

次に、上述の実施形態における製造方法のゲート絶縁膜８を形成する工程において、同様の方法で、図６（Ｅ）、図７（Ｅ）に示すように、ゲート絶縁膜８を形成する。この場合、ボロンナイトライドチャネル５とグラフェンゲート電極９Ｄとの間もゲート絶縁膜８で埋め込まれることになる。なお、図７（Ｅ）は図６（Ｅ）のＸ−Ｘ′線に沿う断面図である。

その後、上述の実施形態の製造方法と同様に、図６（Ｆ）、図７（Ｆ）に示すように、支持膜１２を形成し、図６（Ｇ）、図７（Ｇ）に示すように、シリコン基板１０及び触媒薄膜１１を除去した後、支持基板７（絶縁基板；例えばフレキシブル基板、透明基板など）に転写することで、半導体デバイス１３が完成する。この場合、本変形例では、グラフェンソース電極２及びグラフェンドレイン電極３の下方の位置にグラフェンゲート電極９Ｄが設けられているため、例えば、支持基板７上に、グラフェンソース電極２及びグラフェンドレイン電極３を支持する絶縁性の支持部２３を形成しておけば良い。なお、図７（Ｆ）は図６（Ｆ）のＸ−Ｘ′線に沿う断面図であり、図７（Ｇ）は図６（Ｇ）のＸ−Ｘ′線に沿う断面図である。

なお、本変形例では、例えば、シリコン基板１０及び触媒薄膜１１を除去した後に、裏面側に、各電極２、３、９Ｄに接続される引き出し電極及び引き出し配線を形成すれば良い。また、例えば、各電極２、３、９Ｄに接続される引き出し電極及び引き出し配線を、支持部２３を有する支持基板７上に設けておき、トランジスタ構造を支持基板７に貼り付けるだけで、トランジスタ６の各電極２、３、９Ｄが引き出し電極及び引き出し配線に接続されるようにしても良い。また、例えば、グラフェンソース電極２、グラフェンドレイン電極３、グラフェンゲート電極９Ｄを形成する際に、これらに接続される配線パターン、即ち、グラフェン１からなる配線パターンを形成するようにしても良い。この場合、配線パターンを形成する箇所の触媒薄膜の厚さを制御することで、必要な箇所のみにグラフェンからなる配線パターンを形成することができる。また、支持部２３を配線層として構成しても良い。例えば、支持部２３を、グラフェンソース電極２及びグラフェンドレイン電極３に接続される配線パターンを備える配線層として構成しても良い。

また、この変形例において、ゲート絶縁膜８と支持膜１２とを同一の材料によって形成しても良い。この場合、支持膜を設けずに、ゲート絶縁膜を全面に形成することで、ゲート絶縁膜を支持膜として用いても良い。また、図８（Ａ）、（Ｂ）に示すように、ゲート絶縁膜を設けずに、支持膜を全面に形成することで、支持膜をゲート絶縁膜として用いても良い（第３変形例）。これにより、プロセスを単純化することが可能となる。なお、図８（Ｂ）は図８（Ａ）のＸ−Ｘ′線に沿う断面図である。

また、上述の実施形態及び変形例では、半導体デバイスを構成する支持基板上に、引き出し電極及び引き出し配線を含む配線パターンを形成するようにしているが、これに限られるものではない。
例えば図９に示すように、グラフェン１からなる配線パターン１４（グラフェン配線；電極及び引き出し配線を含む）を形成し、これを、支持基板１５（絶縁基板；例えば透明基板、フレキシブル基板など）上に設けて配線基板１６を作製する（第４変形例）。そして、この配線基板１６に、上述のようにして作製したデバイスパターン（デバイス構造）を有する半導体デバイス１３（デバイス基板）を貼り合わせるようにしても良い。なお、ここでは、グラフェン配線１４の電極部分は、グラフェン端がボロンナイトライド４によって終端されており、ボロンナイトライド４は電気的に安定であるため、デバイス特性を向上させることが可能である。なお、グラフェン配線１４の電極部分のグラフェン端はボロンナイトライド４によって終端されていなくても良い。

この場合、配線基板１６のグラフェン配線１４上に例えばチタン等の金属（電極）を形成しておき、貼り合わせる際に半導体デバイス１３のグラフェン電極２、３に接触させた状態で加熱することで、界面にＴｉＣが形成され、これによって接合されるようにすれば、これらの位置合わせを行なうことが可能となる。このほか、配線基板１６のグラフェン配線１４上及び半導体デバイス１３のグラフェン電極２、３上のそれぞれに金電極を形成しておき、これらの金電極を圧着によって接合することで、これらの位置合わせを行なうことも可能である。また、配線基板１６のグラフェン配線１４上及び半導体デバイス１３のグラフェン電極２、３上のそれぞれにはんだなどを設けておき、これらを金属接合することで、これらの位置合わせを行なうことも可能である。

また、上述の実施形態では、半導体デバイス１３として、トランジスタ構造を支持基板７に転写したデバイス構造を例に挙げて説明しているが、これに限られるものではない。例えば図１０に示すように、上述の実施形態の変形例のデバイス構造（例えば図６〜図８参照）を積み重ねて積層化し、絶縁膜１７で埋め込むようにしても良い（第５変形例）。この場合、半導体デバイス１３は、２次元構造のグラフェン電極（グラフェンソース電極及びグラフェンドレイン電極）２、３のグラフェン端に２次元構造のボロンナイトライド半導体層（ボロンナイトライドチャネル）５が結合したデバイス構造が積層された構造を有するものとなる。これにより、容易に高集積化が可能である。また、より高耐圧を実現することができる。

また、上述の実施形態及び変形例では、ゲート電極とチャネルとの間にゲート絶縁膜を介在させているが、これに限られるものではなく、ゲート電極とチャネルとを、ゲート絶縁膜を介在させることなく、ショットキー接触させるようにしても良い。
また、上述の実施形態及び変形例では、支持基板の表面側にゲート電極を設ける場合（トップゲート構造；埋め込みゲート構造）を例に挙げて説明しているが、これに限られるものではなく、例えば、支持基板の裏面側にゲート電極を設けたもの（バックゲート構造）、あるいは、表面側及び裏面側にゲート電極を設けたもの（デュアルゲート構造）としても良い。また、表面側に２つのゲート電極を設けた構造、フィールドプレートとして機能させるゲートあるいはソース電極を設けた構造、これらの構造を裏面電極によって実現した構造、又は、表面電極及び裏面電極を組み合わせてこれらの構造を実現した構造であっても良い。
［第２実施形態］
次に、第２実施形態にかかる半導体デバイス及びその製造方法について、図１１、図１２を参照しながら説明する。

本実施形態にかかる半導体デバイスは、上述の第１実施形態の変形例のもの（図６〜図８参照）に対し、図１１、図１２に示すように、２次元構造のグラフェン電極（グラフェンソース電極２及びグラフェンドレイン電極３）と２次元構造のボロンナイトライド半導体層（ボロンナイトライドチャネル）５との結合部（接合部）を覆う伝導体層１８を備える点が異なる。

つまり、本半導体デバイスでは、グラフェン１とボロンナイトライド４とは、２次元的に接合されている接合部の近傍で、さらに、伝導体層１８を介して接合されたデバイス構造になっている。
これば、バンドギャップが広いボロンナイトライド４をチャネル５として用いる場合、これとソース電極２及びドレイン電極３として用いるグラフェン１とをオーミック接合させるのが好ましいからである。そこで、グラフェン１とボロンナイトライド４との接合部に伝導体層１８を設けることで、グラフェン１とボロンナイトライド４との接合部におけるコンタクト抵抗を下げるようにしている。

ここで、伝導体層１８の材料としては、例えば、ＴｉＣなどのカーバイド、ＡｕＧｅなどの金合金、ＮｉＳｉ、ＡｕＳｉ、ＴｉＳｉなどシリサイドなどの合金材料、Ｎｉ、Ｃｏ、Ｆｅ、Ａｕ、Ｐｔ、Ｔｉ、Ａｌなどの金属材料、ＩＴＯなどの透明電極材料、さらにはフラーレンなどの炭素材料や有機材料のうち、いずれか、又は、これらの組み合わせた積層構造を用いることができる。このうち、伝導体層１８の材料としては、金属又は金属炭化物を用いるのが好ましい。

このように、グラフェン１とボロンナイトライド４とを伝導体層１８を介して接合することで実現するシームレスなデバイス構造によって、安定したデバイス特性を実現することが可能となる。
次に、本実施形態にかかる半導体デバイスの製造方法について、図１１、図１２を参照しながら説明する。

まず、上述の第１実施形態の変形例の場合（図６、図７参照）と同様に、図１１（Ａ）、図１２（Ａ）に示すように、シリコン基板１０上に触媒を堆積させて触媒薄膜１１を形成し、図１１（Ｂ）、図１２（Ｂ）に示すように、触媒薄膜１１を加工し、図１１（Ｃ）、図１２（Ｃ）に示すように、グラフェン１を成長させ、図１１（Ｄ）、図１２（Ｄ）に示すように、ボロンナイトライド４を成長させる、各工程を行なう。

なお、図１２（Ａ）は図１１（Ａ）のＸ−Ｘ′線に沿う断面図であり、図１２（Ｂ）は図１１（Ｂ）のＸ−Ｘ′線に沿う断面図であり、図１２（Ｃ）は図１１（Ｃ）のＸ−Ｘ′線に沿う断面図であり、図１２（Ｄ）は図１１（Ｄ）のＸ−Ｘ′線に沿う断面図である。
次に、図１１（Ｅ）、図１２（Ｅ）に示すように、グラフェン１とボロンナイトライド４との結合部、即ち、グラフェンソース電極２及びグラフェンドレイン電極３とボロンナイトライドチャネル５との接合部を覆うように伝導体層１８を形成する。なお、図１２（Ｅ）は図１１（Ｅ）のＸ−Ｘ′線に沿う断面図である。

例えば、まず、電子ビーム露光又はフォトリソグラフィ法等によってパター二ングを行なう。次に、伝導体層１８の材料として金属を用いる場合は例えばスパッタ法又は蒸着法によって、有機材料等を用いる場合は例えばスピンコート法又はディップコート法によって、伝導体層１８の材料を堆積させ、例えばリフトオフ等によって所望の箇所に伝導体層１８を形成する。

なお、必要であれば、伝導体層１８を形成した後に熱処理（加熱）を行なっても良い。例えば、ＴｉＣからなる伝導体層１８を形成する場合、Ｔｉを堆積させた後、約５００℃以上約１０００℃以下の温度で加熱を行ない、グラフェン１とＴｉを反応させることによってＴｉＣからなる伝導体層１８を形成することも可能である。
その後、上述の第１実施形態の変形例の場合（図６、図７参照）と同様に、図１１（Ｆ）、図１２（Ｆ）に示すように、ゲート絶縁膜８を形成し、図１１（Ｇ）、図１２（Ｇ）に示すように、支持膜１２を形成し、図示していないが、シリコン基板１０及び触媒薄膜１１を除去した後、支持基板７に転写することで、半導体デバイス１３が完成する。なお、図１２（Ｆ）は図１１（Ｆ）のＸ−Ｘ′線に沿う断面図であり、図１２（Ｇ）は図１１（Ｇ）のＸ−Ｘ′線に沿う断面図である。

なお、本実施形態において、ゲート絶縁膜８と支持膜１２とを同一の材料によって形成しても良い。この場合、図１３（Ａ）、（Ｂ）に示すように、支持膜を設けずに、ゲート絶縁膜を全面に形成することで、ゲート絶縁膜を支持膜として用いても良い。また、ゲート絶縁膜を設けずに、支持膜を全面に形成することで、支持膜をゲート絶縁膜として用いても良い。これにより、プロセスを単純化することが可能となる。なお、図１３（Ｂ）は図１３（Ａ）のＸ−Ｘ′線に沿う断面図である。

したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第１実施形態の場合と同様に、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェンを用い、その特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。
なお、本実施形態では、上述の第１実施形態の変形例のデバイス構造（図６〜図８参照）に対して伝導体層１８を設ける場合を例に挙げて説明しているが、これに限られるものではなく、他のデバイス構造のものにも適用可能である。例えば、上述の第１実施形態のデバイス構造（図１〜図３参照）や上述の第１実施形態の変形例のデバイス構造（図４、図５、図９、図１０参照）にも適用可能である。
［第３実施形態］
次に、第３実施形態にかかる半導体デバイス及びその製造方法について、図１４〜図１６を参照しながら説明する。

本実施形態にかかる半導体デバイスは、上述の第１実施形態の変形例のもの（図６〜図８参照）に対し、デバイス構造、即ち、グラフェン１及びボロンナイトライド４からなる電極・配線構造がより高耐圧に適した構造になっている点で異なる。
つまり、本半導体デバイスでは、図１４に示すように、円形状のソース電極２０と、切欠部を有するリング状のドレイン電極３０と、リング状部分と直線状引出部分と四角形状部分とを有するゲート電極９０とを備え、いずれの電極も２次元構造のグラフェン１からなる。なお、図１４では各電極２０、３０、９０の位置関係を模式的に示しているが、実際には、ゲート電極９０はボロンナイトライド半導体層５０の上方又は下方に位置する。

また、グラフェンドレイン電極３０は、グラフェンソース電極２０の周囲に設けられており、グラフェンソース電極２０とグラフェンドレイン電極３０との間にグラフェンゲート電極９０のリング状部分が位置するようになっている。また、グラフェンドレイン電極３０の切欠部にグラフェンゲート電極９０の直線状引出部分が位置するようになっている。

このように、本半導体デバイスでは、グラフェン電極２０、３０はボロンナイトライド半導体層５０を間に挟んで両側に設けられている。また、本半導体デバイスは、グラフェン電極２０、３０をソース電極及びドレイン電極とし、ボロンナイトライド半導体層５０をチャネルとしたトランジスタ６０を備える。なお、実際には、このように構成される複数のトランジスタ６０が同一基板７上に集積された半導体デバイスである。また、各電極２０、３０、９０は配線を兼ねるものである。なお、ボロンナイトライド半導体層５０は、チャネルとして機能し、ボロンナイトライド４からなるチャネルであるため、ボロンナイトライドチャネルともいう。

そして、ソース電極２０を構成する２次元構造のグラフェン１の端、及び、ドレイン電極３０を構成する２次元構造のグラフェン１の端に、２次元構造のボロンナイトライド４が結合しており、このボロンナイトライド４がグラフェンソース電極２０とグラフェンドレイン電極３０との間でチャネルとして機能するようになっている。つまり、グラフェンソース電極２０とグラフェンドレイン電極３０とが、ボロンナイトライドチャネル５０を介して、同一平面上で２次元的に接合されている。

本実施形態では、上述の第１実施形態の変形例の場合（図６、図７参照）と同様に、図１５、図１６に示すように、グラフェンソース電極２０とグラフェンドレイン電極３０とは異なる平面上にグラフェンゲート電極９０が設けられている。つまり、ボロンナイトライドチャネル５０の下方からボロンナイトライドチャネル５０の側方まで引き出されて延び、かつ、グラフェンソース電極２０及びグラフェンドレイン電極３０に対して下方に位置するように、グラフェンゲート電極９０が形成されている。そして、ボロンナイトライドチャネル５０とグラフェンゲート電極９０との間がゲート絶縁膜８で埋め込まれている。このグラフェンゲート電極９０を、グラフェン埋め込みゲート電極ともいう。

このようなデバイス構造では、ゲート電極９０とドレイン電極３０との間の距離を長くしながら、ゲート電極９０とドレイン電極３０との間のチャネル５０の断面積を大きくすることができる。つまり、ゲート電極９０とドレイン電極３０との間の距離を長くすることで、耐圧をより高めることができる一方、ゲート電極９０とドレイン電極３０との間のチャネル５０の断面積を大きくすることで、抵抗を低くすることができる。

このように構成される半導体デバイスは、上述の第１実施形態の変形例の場合（図６、図７参照）と同様の製造方法によって作製することができる。
以下、本実施形態の半導体デバイスの製造方法について、図１５、図１６を参照しながら説明する。なお、図１６は、図１５に平面図で示している構成の特定の断面を示すものではなく、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜等の断面における位置関係を分かり易く示している。

つまり、まず、図１５（Ａ）、図１６（Ａ）に示すように、触媒を堆積させて触媒薄膜１１を形成する。
次に、図１５（Ｂ）、図１６（Ｂ）に示すように、パターニングを行なった後、触媒薄膜１１を加工することで、各電極領域２Ｘ、３Ｘ、９Ｘ以外の領域の触媒薄膜１１を除去し、ソース電極領域２Ｘ及びドレイン電極領域３Ｘの触媒薄膜１１を残し、ゲート電極領域９Ｘの触媒薄膜を削り取って薄くする。なお、図１５では、ソース電極領域２Ｘ及びドレイン電極領域３Ｘと、ゲート電極領域９Ｘとで、触媒薄膜１１の厚さが異なるため、異なる濃さで示している。

本実施形態では、触媒薄膜１１は、ソース電極領域２Ｘで円形状に残され、ドレイン電極領域３Ｘで切欠部を有するリング状に残され、ゲート電極領域９Ｘでリング状部分と直線状引出部分と四角形状部分とを有するように残される。さらに、ゲート電極領域９Ｘでは触媒薄膜１１を表面側から削り取って、厚さが薄くされる。また、ゲート電極領域９Ｘは、チャネル領域５Ｘの下方からチャネル領域５Ｘの側方まで引き出されて延びており、ソース電極領域２Ｘ及びドレイン電極領域３Ｘのグラフェン１が成長する触媒薄膜１１の表面の位置に対してゲート電極領域９Ｘのグラフェン１が成長する触媒薄膜１１の表面の位置が下方に位置する。

次いで、図１５（Ｃ）、図１６（Ｃ）に示すように、グラフェン１を成長させる。なお、図１５では、ソース電極領域２Ｘ及びドレイン電極領域３Ｘと、ゲート電極領域９Ｘとで、グラフェン１の厚さが異なるため、異なる濃さで示している。
本実施形態では、円形状のグラフェンソース電極２０が形成される。また、切欠部を有するリング状のグラフェンドレイン電極３０が形成される。さらに、チャネル領域５Ｘの下方からチャネル領域５Ｘの側方まで引き出されて延び、かつ、グラフェンソース電極２０及びグラフェンドレイン電極３０に対して下方に位置するグラフェンゲート電極９０が形成される。

次いで、図１５（Ｄ）、図１６（Ｄ）に示すように、ボロンナイトライド４を成長させる。
本実施形態では、ソース電極領域２Ｘに形成された２次元構造のグラフェンソース電極２０のグラフェン端を起点として２次元構造のボロンナイトライド４が成長するとともに、ドレイン電極領域３Ｘに形成された２次元構造のグラフェンドレイン電極３０のグラフェン端を起点として２次元構造のボロンナイトライド４が成長する。

これにより、グラフェン１の端に成長するボロンナイトライド４がチャネル領域５Ｘでのみ架橋し、グラフェンソース電極２０とグラフェンドレイン電極３０との間にボロンナイトライドチャネル５０が形成される。
ここでは、ボロンナイトライド４の成長時間を制御することによって、最短距離になっているチャネル領域５Ｘのみで架橋するようにしている。つまり、ソース電極領域２Ｘに形成されたグラフェンソース電極２０のグラフェン端を起点として外側へ向けて成長するボロンナイトライド４と、ドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３０のグラフェン端を起点として内側へ向けて成長するボロンナイトライド４とが架橋し、グラフェンソース電極２０とグラフェンドレイン電極３０との間にボロンナイトライドチャネル５０が形成される。

なお、チャネル領域５Ｘ以外では、ボロンナイトライド４は架橋せず、グラフェン端を終端するだけであるため、デバイス特性に影響することはない。また、汚れ等の原因になりやすいグラフェン端をボロンナイトライド４で終端することが可能となり、ボロンナイトライド４は電気的に安定であるため、デバイス特性を向上させることが可能である。
このようにして、グラフェン１の端に結合するように２次元構造のボロンナイトライド４が形成される。

本実施形態では、ソース電極領域２Ｘに形成されたグラフェンソース電極２０のグラフェン端からドレイン電極領域３Ｘへ向けて成長するボロンナイトライド４と、ドレイン電極領域３Ｘに形成されたグラフェンドレイン電極３０のグラフェン端からソース電極領域２Ｘへ向けて成長するボロンナイトライド４とが互いに結合するように、ソース電極領域２Ｘとドレイン電極領域３Ｘとの間の領域にボロンナイトライド半導体層５が形成される。

次いで、図１５（Ｅ）、図１６（Ｅ）に示すように、ゲート絶縁膜８を形成する。この場合、ボロンナイトライドチャネル５０とグラフェンゲート電極９０との間もゲート絶縁膜８で埋め込まれることになる。
その後、図１５（Ｆ）、図１６（Ｆ）に示すように、支持膜１２を形成し、シリコン基板１０及び触媒薄膜１１を除去した後、支持基板７（絶縁基板；例えばフレキシブル基板、透明基板など）に転写することで、半導体デバイス１３が完成する。

なお、本実施形態では、ゲート絶縁膜８をゲート電極領域９Ｘ及びチャネル領域５Ｘを覆うように形成しているが、これに限られるものではなく、少なくともゲート電極領域９Ｘを覆うように形成すれば良い。
また、本実施形態において、ゲート絶縁膜８と支持膜１２とを同一の材料によって形成しても良い。この場合、支持膜を設けずに、ゲート絶縁膜を全面に形成することで、ゲート絶縁膜を支持膜として用いても良い。また、ゲート絶縁膜を設けずに、支持膜を全面に形成することで、支持膜をゲート絶縁膜として用いても良い。これにより、プロセスを単純化することが可能となる。

したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、上述の第１実施形態の場合と同様に、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェン１を用い、その特性を生かしつつ、高耐圧デバイスを実現することができるという利点がある。
なお、上述の実施形態では、グラフェンソース電極２０、グラフェンドレイン電極３０、グラフェンゲート電極９０及びボロンナイトライドチャネル５０を同一基板７上に作製しているが、これに限られるものではない。

例えば、図１７（Ａ）〜（Ｃ）に示すように、上述の実施形態と同様の方法で、一の基板１０上に、グラフェン１及びボロンナイトライド４によって、グラフェンソース電極２０、グラフェンドレイン電極３０及びボロンナイトライドチャネル５０を形成する。一方、図１７（Ｄ）、（Ｅ）に示すように、他の基板（成長用基板）１９上に、グラフェン１によって、グラフェンゲート電極９０を形成する。そして、図１７（Ｆ）に示すように、グラフェンソース電極２０、グラフェンドレイン電極３０及びボロンナイトライドチャネル５０が形成された基板１０上に、グラフェンゲート電極９０を転写する。その後、上述の実施形態の場合と同様に、支持膜１２を形成し、シリコン基板１０及び触媒薄膜１１を除去した後、支持基板７に転写することで、半導体デバイス１３が完成するようにしても良い。この手法は、複雑な工程を省くことができ、コストパフォーマンスに優れた手法である。この場合、グラフェンゲート電極９０は、チャネル領域５Ｘの上方からチャネル領域５Ｘの側方まで引き出されて延び、かつ、グラフェンソース電極２０及びグラフェンドレイン電極３０に対して上方に位置することになる。また、グラフェンゲート電極９０は、ゲート絶縁膜８を介することなく、ボロンナイトライドチャネル５０上に直接接合（ショットキー接触）することになる。なお、グラフェンゲート電極９０とボロンナイトライドチャネル５０との間にゲート絶縁膜を設けても良い。この場合、例えばグラフェンゲート電極９０上、又は、ボロンナイトライドチャネル５０上にゲート絶縁膜を形成した後で転写するようにすれば良い。また、別途作製され、転写されるグラフェンゲート電極９０に代えて、金属ゲート電極を設けても良い。

また、より高耐圧に適したデバイス構造は、上述の実施形態のデバイス構造に限られるものではない。
例えば図１８に示すように、ゲート電極９Ｅを、ドレイン電極３から遠くなる位置、即ち、ソース電極２に近くなる位置に設けたデバイス構造であっても、より高耐圧に適したデバイス構造を実現することができる。つまり、ソース電極２とゲート電極９Ｅとの間の距離をドレイン電極３とゲート電極９Ｅとの間の距離よりも短く設定したデバイス構造であっても、より高耐圧に適したデバイス構造を実現することができる。具体的には、ソース電極２とゲート電極９Ｅとの間の距離に対してドレイン電極３とゲート電極９Ｅとの間の距離が少なくとも１．５倍から１０倍程度になるように設定するのが好ましい。

このように構成しているのは、以下の理由による。
つまり、耐圧をより高めるためには、ゲート電極９Ｅとドレイン電極３との間の距離を長くすれば良いが、ゲート電極９Ｅとドレイン電極３との間の距離を長くすると、抵抗は高くなってしまう。このため、ゲート電極９Ｅとドレイン電極３との間の距離を長くすることなく、ゲート電極９Ｅを、ドレイン電極３から遠くなる位置、即ち、ソース電極２に近くなる位置に設けることで、より高耐圧に適したデバイス構造を実現することができる。

また、本実施形態のものに対して、上述の第１実施形態の変形例（例えば図９、図１０参照）や上述の第２実施形態を適用することもできる
［第４実施形態］
次に、第４実施形態にかかる半導体デバイス及びその製造方法について、図１９、図２０を参照しながら説明する。

上述の第１実施形態及び変形例の半導体デバイスは、２次元構造のグラフェン電極と、グラフェン電極のグラフェン端に結合した２次元構造のボロンナイトライド半導体層とを備え、バンドギャップの広いボロンナイトライドをチャネルに用いて高耐圧のトランジスタを実現しうるものである。このようなデバイス構造を備える半導体デバイスは、本実施形態のように、バンドギャップの広いボロンナイトライドをｐ型半導体層及びｎ型半導体層に用いることで紫外領域のｐｎ接合型発光・受光素子を備える半導体デバイスとして用いることもできる。

つまり、上述の第１実施形態及び変形例のものがトランジスタを備える半導体デバイスであるのに対し、本実施形態にかかる半導体デバイスはｐｎ接合型発光・受光素子を備える半導体デバイスである点で異なる。
なお、発光・受光素子は、例えば発光ダイオードなどの発光素子としても使えるし、例えばフォトダイオードなどの受光素子としても使えるものであり、発光素子又は受光素子ともいう。

このため、本半導体デバイスでは、図１９、図２０に示すように、上述の第１実施形態及び変形例のトランジスタを構成するゲート絶縁膜やゲート電極は設けなくて良い。また、上述の第１実施形態及び変形例のトランジスタを構成するグラフェンソース電極及びグラフェンドレイン電極を、それぞれ、ｐｎ接合型発光・受光素子２２のグラフェンｐ側電極２及びグラフェンｎ側電極３として用いれば良い。また、上述の第１実施形態及び変形例のトランジスタを構成するボロンナイトライドチャネルを、ｐｎ接合型発光・受光素子のｐｎ接合半導体層５として用いれば良い。つまり、上述の第１実施形態及び変形例のトランジスタを構成するボロンナイトライドチャネルを、その一側の領域にｐ型不純物をドーピングしてｐ型半導体層５Ａとし、他側の領域にｎ型不純物をドーピングしてｎ型半導体層５Ｂとして、ｐｎ接合ボロンナイトライド半導体層５として用いれば良い。例えば、ボロンナイトライド半導体層５の一側の領域に、例えばハロゲンを打ち込み等によってドーピングし、他側の領域にカリウムなどのアルカリ金属を例えば打ち込み等によってドーピングすることで、ｐ型半導体層５Ａ及びｎ型半導体層５Ｂを備えるボロンナイトライド半導体層５を形成することができる。

このように、本半導体デバイス２１では、グラフェン電極２、３は、ボロンナイトライド半導体層５を間に挟んで両側に設けられており、ボロンナイトライド半導体層５は、一側の領域にｐ型不純物がドーピングされており、他側の領域にｎ型不純物がドーピングされている。つまり、本半導体デバイス２１は、グラフェン電極をｐ側電極２及びｎ側電極３とし、ボロンナイトライド半導体層５の一側の領域をｐ型半導体層５Ａとし、ボロンナイトライド半導体層５の他側の領域をｎ型半導体層５Ｂとした紫外領域の発光素子又は受光素子を備える。

なお、その他の構成及び製造方法は、図１９、図２０に示すように、上述の第１実施形態及び変形例の場合と同様である。なお、図１９、図２０では、上述の第１実施形態及び変形例と同一のものには同一の符号を付している。また、ソース電極はｐ側電極、ドレイン電極はｎ側電極、チャネルはｐｎ接合半導体層、トランジスタを発光・受光素子とそれぞれ読み替えれば良い。

このように構成される発光・受光素子２２を備える半導体デバイス２１は、ｐ型半導体層５Ａ及びｎ型半導体層５Ｂとして機能するボロンナイトライド４のバンドギャップが約５．９７ｅＶ程度であるため、紫外領域の発光・受光素子２２を備える半導体デバイス２１として用いることができる。このため、紫外発光・受光デバイスとして、例えば太陽光発電装置に用いることができる。なお、紫外発光・受光素子２２は、電極及びｐｎ接合半導体層がそれぞれ２次元構造を有するグラフェン１及び２次元構造を有するボロンナイトライド４からなり、これらが２次元的に接合されているため、横型紫外発光・受光素子ともいう。

特に、電極２、３に用いる数層程度のグラフェン１は、光の透過性が非常に高く、また、ｐ型半導体層５Ａ及びｎ型半導体層５Ｂに用いる数層程度のボロンナイトライド４も、光の透過性が高い。これらの特性を利用すると、例えば車や家屋の窓ガラスの全面に平面デバイスとしての本半導体デバイス２１を設けた場合、身体に有害な紫外線を窓ガラスで吸収しつつ、吸収した紫外線によって太陽光発電を行なうことが可能となる。紫外線は、可視光と異なり、曇りや晴れなどの天候によって左右されないため、安定した太陽光発電を実現することが可能となり、大変有用である。

したがって、本実施形態にかかる半導体デバイス及びその製造方法によれば、高電子移動度、透明性、フレキシブル性などの特性を有するグラフェンを用い、その特性を生かしつつ、紫外発光・受光デバイスを実現することができるという利点がある。
なお、本実施形態のものに対して、上述の第１実施形態の変形例（例えば図９、図１０参照）や上述の第２実施形態を適用することもできる。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。

例えば、上述の各実施形態及び変形例では、グラフェンをＣＶＤ法によって成長させる場合を例に挙げて説明しているが、これに限られるものではなく、例えば、カーボンナノチューブの先端部に成長したグラフェンシートを成長用基板に転写する方法、或いは、成長用基板上に成長させたＳｉＣ膜を熱処理によってグラフェン化する方法など、或いは基板上に堆積したアモルファスカーボンと触媒金属薄膜を加熱処理によりグラフェン化する方法などを用いても良い。

また、上述の各実施形態及び変形例では、成長用基板としてシリコン基板を用いているが、これに限られるものではなく、例えばサファイヤ基板、アルミナ基板、石英基板、ガラス基板等の他の基板を用いても良い。
また、上述の第１〜３実施形態のものと、上述の第４実施形態のものとを組み合わせても良い。つまり、上述の第４実施形態の紫外領域のｐｎ接合型発光・受光素子と、上述の第１〜３実施形態のトランジスタとを備えるものとして半導体デバイスを構成しても良い。この場合、紫外領域のｐｎ接合型発光・受光素子及びトランジスタを含む駆動回路を備えるデバイス全体が可視光透明性を有することになるため、例えば家屋、建物、車等の窓ガラス等に設けることで発電デバイスとして利用することが可能である。つまり、デバイス全体が可視光透明性を有するため、例えば家屋、建物、車等の窓ガラス等に設けても可視光は透過させることができる一方、ボロンナイトライドが紫外光領域の光を吸収する性質を利用して内部への紫外光の侵入を除去することができ（紫外線除去機能）、さらに、吸収した紫外光によって発電を行なうことも可能である。

１ グラフェン
２ グラフェン電極（ソース電極、ｐ側電極）
２Ａ 突出部
２Ｘ ソース電極領域
３ グラフェン電極（ドレイン電極、ｎ側電極）
３Ａ 突出部
３Ｘ ドレイン電極領域
４ ボロンナイトライド
５ ボロンナイトライド半導体層（チャネル、ｐｎ接合半導体層）
５Ａ ｐ型半導体層
５Ｂ ｎ型半導体層
５Ｘ チャネル領域
６ トランジスタ
７ 基板（支持基板）
８ ゲート絶縁膜
９ ゲート電極
９Ａ グラフェンゲート電極
９Ｂ 金属ゲート電極
９Ｃ トップゲート電極
９Ｄ グラフェンゲート電極
９Ｅ ゲート電極
９Ｘ ゲート電極領域
１０ シリコン基板（成長用基板）
１１ 触媒薄膜
１２ 支持膜
１３ 半導体デバイス
１４ 配線パターン（グラフェン配線）
１５ 支持基板
１６ 配線基板
１７ 絶縁膜
１８ 伝導体層
１９ 基板（成長用基板）
２０ ソース電極（グラフェン電極）
２１ 半導体デバイス
２２ 発光・受光素子
２３ 支持部
３０ ドレイン電極（グラフェン電極）
５０ ボロンナイトライド半導体層（チャネル）
６０ トランジスタ
９０ ゲート電極（グラフェン電極）

Claims (6)

1. ２次元構造のグラフェン電極と、
   前記グラフェン電極のグラフェン端に結合した２次元構造のボロンナイトライド半導体層とを備えることを特徴とする半導体デバイス。
2. 前記グラフェン電極は、前記ボロンナイトライド半導体層を間に挟んで両側に設けられており、
   前記グラフェン電極をソース電極及びドレイン電極とし、前記ボロンナイトライド半導体層をチャネルとしたトランジスタを備えることを特徴とする、請求項１に記載の半導体デバイス。
3. 前記グラフェン電極は、前記ボロンナイトライド半導体層を間に挟んで両側に設けられており、
   前記ボロンナイトライド半導体層は、一側の領域にｐ型不純物がドーピングされており、他側の領域にｎ型不純物がドーピングされており、
   前記グラフェン電極をｐ側電極及びｎ側電極とし、前記ボロンナイトライド半導体層の前記一側の領域をｐ型半導体層とし、前記ボロンナイトライド半導体層の前記他側の領域をｎ型半導体層とした発光素子又は受光素子を備えることを特徴とする、請求項１に記載の半導体デバイス。
4. ２次元構造のグラフェン電極を形成し、
   前記グラフェン電極のグラフェン端に結合するように２次元構造のボロンナイトライド半導体層を形成することを特徴とする半導体デバイスの製造方法。
5. 前記グラフェン電極を形成する工程において、互いに間隔をあけて設けられた第１領域及び第２領域のそれぞれにグラフェン電極を形成し、
   前記ボロンナイトライド半導体層を形成する工程において、前記第１領域に形成された前記グラフェン電極のグラフェン端から前記第２領域へ向けて成長するボロンナイトライドと、前記第２領域に形成された前記グラフェン電極のグラフェン端から前記第１領域へ向けて成長するボロンナイトライドとが互いに結合するように、前記第１領域と前記第２領域との間の領域にボロンナイトライド半導体層を形成することを特徴とする、請求項４に記載の半導体デバイスの製造方法。
6. 前記グラフェン電極を形成する工程において、前記第１領域及び前記第２領域の少なくとも一方の領域に、突出部を有するグラフェン電極を形成し、
   前記ボロンナイトライド半導体層を形成する工程において、前記グラフェン電極の突出部のグラフェン端から他方の領域へ向けて成長するボロンナイトライドによって前記第１領域に形成された前記グラフェン電極と前記第２領域に形成された前記グラフェン電極とが部分的に接続されるようにボロンナイトライド半導体層を形成することを特徴とする、請求項５に記載の半導体デバイスの製造方法。