JP2016526286A - 基板上の窒化ホウ素およびグラフェンの直接および連続形成 - Google Patents

基板上の窒化ホウ素およびグラフェンの直接および連続形成 Download PDF

Info

Publication number
JP2016526286A
JP2016526286A JP2016512958A JP2016512958A JP2016526286A JP 2016526286 A JP2016526286 A JP 2016526286A JP 2016512958 A JP2016512958 A JP 2016512958A JP 2016512958 A JP2016512958 A JP 2016512958A JP 2016526286 A JP2016526286 A JP 2016526286A
Authority
JP
Japan
Prior art keywords
metal film
layer
semiconductor substrate
graphene
boron nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016512958A
Other languages
English (en)
Other versions
JP2016526286A5 (ja
JP6228293B2 (ja
Inventor
マイケル・アール・シークリスト
ビーカス・ベリー
フォン・ティ・グエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/890,316 external-priority patent/US9029228B2/en
Application filed by SunEdison Semiconductor Ltd filed Critical SunEdison Semiconductor Ltd
Publication of JP2016526286A publication Critical patent/JP2016526286A/ja
Publication of JP2016526286A5 publication Critical patent/JP2016526286A5/ja
Application granted granted Critical
Publication of JP6228293B2 publication Critical patent/JP6228293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Abstract

本発明は、一般に、シリコン半導体のような基板の表面上にグラフェン層を直接形成する方法に関する。グラフェン層は、基板の表面に直接接触して形成されても良く、または材料の介在層が、基板表面とグラフェン層の間に形成されても良い。

Description

関連出願の相互参照
本出願は、２０１３年５月９日に出願した米国特許出願Ｎｏ．１３／８９０，３１６に基づく優先権を主張し、この米国出願は、全体を参照することにより全体の記載がここに援用される。
本発明の分野は、一般に、半導体基板のような基板の上に、グラフェンおよび他の原子的の薄いシートを作製する方法に関し、特に、半導体基板と接触する介在層の上に、グラフェンの原子的に薄いシートを作製し、または半導体基板に接触するグラフェン層の上に、材料の原子的に薄いシートを作製する方法に関する。
グラフェンは、炭素原子の六方晶配置であり、ハニカム格子に配置された、ｓｐ２混成（二重結合）炭素原子の１原子厚さの平坦なシートを形成する。グラフェンは、将来性のある電子材料である。その優れた電気的、熱的、機械的、および光学的特性と共に、現存の半導体プロセス技術と互換性を有するために、半導体産業に大きな衝撃を与える可能性を有する。グラフェンは、単分子検出、超高速ＦＥＴ、ＴＥＭのための水素可視化テンプレート、および調整可能なスピントロニクスデバイスのような、通常と異なる応用を示す。更に、こえは、高い熱伝導性（シリコンの２５倍）、高い機械強度（最強のナノ材料）、高い光透過性（８０％）、キャリア制御バンド間／光遷移、フレキシブル構造を示す。電子的に、グラフェンは、ゼロギャップの半金属で、ブリリアントゾーンの２点（ＫおよびＫ‘）で価電子帯に接続する伝導帯を有する。ｓｐ２炭素原子からの高密度のグラフェンのπ電子と、開いた結晶構造中での電荷の閉じ込めは、今まで測定されたグラフェンの最も高い移動度を与える。
大量生産においてそれらの利点を実現するために、例えばシリコンのような大きな直径の半導体基板の上にグラフェンを集積する方法が必要であった。現在のプロセスでは、グラフェンを、金属ベースから所望の基板に移動させることが必要である。原子膜厚のシートのこの移動プロセスは困難であり、低い収率と著しい密度の折り曲げや破れとなる。
２００４年の、A.Geim およびK.Novoselov による、成功したグラフェンの分離、同定、およびと特性評価のため、グラフェンの薄片を作製する最も一般的な方法は、グラファイトからのテープ剥離と、酸化されたシリコンウエハへの移動であった。金属からのグラフェンの移動プロセスは、（ａ）一貫しない被覆により大型の統合では実行できず、（ｂ）グラフェンの上に、キャリア散乱を招く移動したポリマーの残渣（ＰＭＭＡ、ＰＤＭＳ、熱接着テープ）を残し、および（ｃ）折りたたみ、しわ、および破れを形成する。それゆえに、グラフェンの移動は、産業プロセスでは実行できない。明確に、スコッチテープ法は、半導体産業で拡張性は無い。それらの欠陥の結果、この方法は、グラフェンの小さな、不規則な形状の薄片を製造し、シリコンを用いた大きな直径の集積への拡大には適していない。A.K.Geim およびK.S.Novovselov の"The Rise of Graphene" Nature Materials 6 (2007) 183-191参照。
ウエハレベルのグラフェンと大面積シートのグラフェンの作製の研究が、２つの主な選択肢を開発した。
First, W.deHeeのグループが、ジョージア工科大学で、シリコンの昇華と非常に高温での外部拡散により、ＳｉＣ上へのグラフェン層の形成を実証した。この技術の欠点は、ＳｉＣウエハの高コスト、より小さな直径のＳｉＣウエハ、およびシリコンウエハ上で大規模集積の可能性が無いことである。幾つかのグループは、シリコンの上にＳｉＣを堆積させ、堆積したＳｉＣ層の上にグラフェンを形成することを試みた。P.First、W.deHee らの "Epitaxial Graphenes on Silicon Carbide", MRS Bulletin 35, 296-305 (2010)参照。
韓国とテキサス大学系のグループが、ＣｕおよびＮｉのような金属箔の上にグラフェンの形成を実証した。S.Baeらの"Roll-to Roll Production of 30 inch graphene Films for Transparent Electrodes", Nature Nanotechnology 5, 574-578 (2010)および、X.LiらのECS Transactions, "Synthesis, Characterization, and Properties of Large-Area Graphene Films" 19(5), 41-52 (2005)参照。７００〜１００℃の範囲の温度で、ＣＶＤチャンバ中で、５００ｍＴｏｒｒのような圧力で、水素と混ぜたメタンのような炭素源を用いて、炭素を金属膜に吸収させ、金属箔の表面への冷却分離または沈殿（凝結）により、プロセス条件および金属箔に依存して単層または多層のグラフェンを形成する。次に、グラフェン層は、酸化されたシリコンに移される。移動プロセスは、一般に、グラフェン上のＰＭＭＡのような材料を用いて、続いて、金属箔を分解し、次にグラフェンがシリコン酸化物層と結合し、最後にＰＭＭＡが除去されて、グラフェンを、シリコン上のＳｉＯ２の上に残す。金属片の上へのグラフェンの形成は、広いグラフェンシートの作製を可能にするが、電子デバイスの作製のために、大面積のグラフェンシートを大きな直径のシリコン基板に移すプロセスは困難である。
簡潔に、本発明は、半導体基板から多層を準備する方法に関し、半導体基板は、２つの主な、ほぼ平行な面であって、１つは半導体基板の表面であり他は半導体基板の裏面である面と、半導体基板の表面と裏面をつなぐ周辺エッジとを含む。この方法は、（ａ）半導体基板の表面上に金属膜を形成する工程であって、金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含む工程を含み、金属膜裏面は、半導体基板表面と接触する。この方法は、（ｂ）半導体基板の表面と金属膜裏面との間に窒化ホウ素層を形成する工程を含む。この方法は、（ｃ）半導体基板の表面と金属膜裏面との間に、グラフェン層を形成する工程を含む。
本発明は、更に、半導体基板を準備する方法であって、半導体基板は、２つの主な、ほぼ平行な面であって、１つは半導体基板の表面であり他は半導体基板の裏面である面と、半導体基板の表面と裏面をつなぐ周辺エッジとを含む。この方法は、半導体基板の表面上に第１金属膜を形成する工程を含み、第１金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含む工程を含み、金属膜裏面は、半導体基板表面と接触する工程と、半導体基板の表面と金属膜表面との間に窒化ホウ素層を形成する工程と、第１金属膜を除去する工程と、窒化ホウ素層の上に炭素リッチポリマーを含む層を堆積する工程と、炭素リッチポリマー層の上に第２金属膜を形成する工程であって、第２金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含む工程を含み、金属膜裏面は、炭素リッチポリマーを含む層と接触する工程と、窒化ホウ素層、炭素リッチポリマーを含む層、およびその上の第２金属膜を含む半導体基板を、水素の存在下で、炭素リッチポリマー層が分解するのに十分な温度に加熱する工程と、炭素原子を沈殿させて、これにより窒化ホウ素層と金属膜裏面との間にグラフェン層を形成する工程とを含む。
本発明は、また更に、２つの主な、ほぼ平行な面であって、１つはドナー基板の表面であり他はドナー基板の裏面である面と、表面と裏面をつなぐ周辺エッジと、表面と裏面との間の中央平面を含む半導体基板、半導体基板の表面に接触する窒化ホウ素層、および窒化ホウ素層に接触するグラフェン層を含む多層物体に関する。
本発明は、また更に、２つの主な、ほぼ平行な面であって、１つはドナー基板の表面であり他はドナー基板の裏面である面と、表面と裏面をつなぐ周辺エッジと、表面と裏面との間の中央平面を含む半導体基板、半導体基板の表面に接触するグラフェン層、およびグラフェン層に接触する窒化ホウ素層を含む多層物体に関する。
平坦な窒化ホウ素の上のグラフェンの構造の描写である。グラフェンの炭素は、二次元の平坦なハニカム格子に配置される。 半導体基板の初期構造の描写である。 膜のＣＶＤ処理と、上部層と金属のエッチング後の、半導体基板上のグラフェン−オン−窒化ホウ素層の描写である。
本発明の具体例の詳細な説明
本発明は、基板、例えば半導体ウエハのような半導体基板の上に、直接グラフェンを形成する方法に関する。直接とは、グラフェンが、層移動無しに、基板の上に形成されることを意味する。直接形成は、基板とグラフェン層との間の、介在層の存在を排除するものではない。即ち、グラフェンは、基板の表面上に形成されても良く、または基板に接触した層の表面上に形成されても良い。本発明の方法の幾つかの具体例では、介在層は、半導体基板の表面上に堆積される。その後に、グラフェン層が、介在層の上に形成される。
幾つかの具体例では、追加の層は、グラフェン層の上に堆積される。本発明は、それゆえに、更に、半導体基板、介在層、およびグラフェン層を含む多層物体に関する。幾つかの具体例では、介在層は、グラフェンの炭素格子と等電子の材料を含む。好適な具体例では、等電子の介在層は、窒化ホウ素を含み、多層物体は、半導体基板、窒化ホウ素の介在層、およびグラフェン層を含む。
本発明の方法により準備された、窒化ホウ素層２０の上のグラフェン層１０を描写する、図１を参照のこと。また、膜のＣＶＤ処理と、上部層と金属のエッチング後の、半導体基板３０（更に誘電体層４０を含む）の上の窒化ホウ素層２０と接触するグラフェン層１０の描写である、図２も参照のこと。
本発明の方法の幾つかの具体例では、グラフェン層は、半導体基板の表面上に堆積される。その後に、他の材料の層、好適にはグラフェンと等電子である材料が、グラフェン層の上に形成される。幾つかの具体例では、追加のグラフェン層が、等電子材料を含む層の上に堆積されても良い。本発明は、それゆえに、加えて、半導体基板、グラフェン層、およびグラフェンと等電子の材料の層を含む多層物体に関する。好適な具体例では、等電子の介在層は、窒化ホウ素を含み、多層物体は、半導体基板、グラフェンの介在層、および窒化ホウ素層を含む。幾つかの具体例では、グラフェンの追加の層が、窒化ホウ素層の上に堆積されても良い。
例えば窒化ホウ素のような等電子層を、例えば半導体基板のような基板の表面と、グラフェン層との間、または多層のグラフェンの間に組み込むことは、結果の多層構造に多くの利点を与える。最近の実験と理論は、界面電荷トラップおよび局所応力により、ＳｉＯ２の上のグラフェンは、１５，０００ｃｍ２／Ｖｓより小さい移動度を有する一方、グラフェン−オン−ＢＮは、６０，０００〜１５０，０００ｃｍ２／Ｖｓの範囲の改良されたキャリア移動度を有することを示す。これは、窒化ホウ素の原子スケールの平坦性、絶縁性誘電体特性、最小電荷不純物サイト、大きなバンドギャップ、低い誘電率、グラフェンに類似の格子定数（差＝２％）、および低電子−正孔−たまりによると信じられている。
特徴的には、本発明の方法は、大きな直径の半導体ウエハ、例えば二酸化シリコンで覆われたシリコンウエハの少なくとも一部を、少なくともグラフェン層で覆うことを可能にする。幾つかの具体例では、半導体基板は、グラフェンに対して等電子の材料、例えば窒化ホウ素の介在層を含む。幾つかの具体例では、半導体基板は、グラフェンの介在層、および例えば窒化ホウ素のようなグラフェンと等電子の層を含む。幾つかの具体例では、半導体基板は、グラフェンの第１層、例えば窒化ホウ素のようなグラフェンと等電子の層、および窒化ホウ素の上のグラフェンの第２層を含む。幾つかの具体例では、本発明の方法は、大きな直径の半導体基板、例えば二酸化シリコンで覆われたシリコンウエハを、窒化ホウ素層と、１つのグラフェンの単原子層で覆うことを可能にする。幾つかの具体例では、本発明の方法は、大きな直径の半導体ウエハ、例えば二酸化シリコンで覆われたシリコンウエハの少なくとも一部を、窒化ホウ素の介在層と、その２つの単原子層で覆うことを可能にする。すなわち、グラフェン層は、単原子膜厚の２つのグラフェン層を含む。幾つかの具体例では、本発明の方法は、大きな直径の半導体ウエハ、例えば二酸化シリコンで覆われたシリコンウエハの少なくとも一部を、窒化ホウ素層と、３またはそれ以上の単原子層膜厚のグラフェン層を有するグラフェン層とで覆うことを可能にする。すなわち、グラフェン層は、３またはそれ以上の、単原子層膜厚のグラフェン層を含む。本発明の方法は、２層の単原子層膜厚のグラフェンと、約１００層の単原子層膜厚のグラフェンとの間のような、多くの連続した単原子層膜厚のグラフェン層の堆積を可能にする。幾つかの具体例では、グラフェン層は、２層の単原子層膜厚のグラフェンと約５０層の単原子層膜厚のグラフェンの間、例えば３層の単原子層膜厚のグラフェンと約５０層の単原子層膜厚のグラフェンの間を含む。
幾つかの具体例では、窒化ホウ素層とグラフェン層は、いずれの順番で積層されても良い。幾つかの具体例では、多層構造は、シリコン酸化物層とシリコン窒化物層とを含む例えばシリコンウエハのような半導体ウエハを含む。この基板の上に、窒化ホウ素層と単原子層膜厚のグラフェン層、単原子層膜厚のグラフェンのバイレイヤ、または３層と約１００層との間、または約３層と約５０層との間のような、３またはそれ以上の層を含む単原子層膜厚のグラフェンの多層が堆積されても良い。
本発明の具体例では、窒化ホウ素層は、１つの単原子層、２層の単原子層膜厚の窒化ホウ素、または３またはそれ以上の層の窒化ホウ素を含む単原子層膜厚の窒化ホウ素の多層でも良い。幾つかの具体例では、窒化ホウ素層は、例えば２と約５０の間の単原子層膜厚の窒化ホウ素層の連続層のような、例えば３と約５０の間の単原子層膜厚の窒化ホウ素層の連続層のような、２と約１００の間の単原子層膜厚の窒化ホウ素層の連続層を含んでも良い。幾つかの具体例では、ウエハの主表面全体が、グラフェンの１層または多層で覆われても良い。幾つかの具体例では、ウエハの主表面の一部が、グラフェンの１層または多層で覆われても良い。
幾つかの具体例では、窒化ホウ素層とグラフェン層の交互の多重スタックが、半導体基板のような基板の上に形成されても良い。窒化ホウ素層は、最初の堆積層で、即ち基板に直接接触しても良く、またはグラフェン層は、最初の堆積層でも良い。幾つかの具体例では、多層は、基板上の、１層のグラフェンと１層の窒化ホウ素の１つのスタックを含んでも良い。幾つかの具体例では、多層は、２から約１００の、例えば約２から約５０のスタックを含み、それぞれのスタックは、基板上の１層のグラフェンと１層の窒化ホウ素を含んでも良い。ここではそれぞれの層は、１、２、３、またはそれ以上の、例えば約５０単原子膜厚層の、グラフェンまたは窒化ホウ素を含んでも良い。
一般に、本発明の方法は、半導体基板の主表面の上に金属膜の堆積に依存する。金属膜は、前駆体化合物および分子から、例えば炭素、窒素、およびホウ素のような層原子の分解の触媒として機能する。幾つかの具体例では、それらの分離した原子は、それぞれ金属層の中で分解し、冷却により、層から沈殿する。金属膜がニッケルを含む具体例では、ニッケル金属膜は、（窒化ホウ素の堆積プロセスで）ホウ素原子および窒素原子を吸収し、または（窒化ホウ素の堆積プロセスで）炭素元素を吸収し、冷却工程中に吸収された原子が沈殿し、層の品質は、冷却速度に関連する。幾つかの具体例では、それらの分解した原子は、結晶粒界を通って拡散し、グラフェンまたはＢＮを、金属−基板界面の上に直接形成する。薄膜の銅のために、原子は、結晶粒界を通って拡散し、金属−基板界面で核生成して、窒化ホウ素およびグラフェン層を形成する。幾つかの具体例では、グラフェンおよびＢＮは、また、金属膜の表面（金属−空気界面）で形成されても良い。そのような具体例では、金属膜の表面上に形成される層は、（例えば、酸化プラズマにより）個別に除去される。本発明の方法の幾つかの具体例では、それゆえに、半導体基板（例えば、酸化シリコンおよび／または窒化シリコンのような誘電体層を含むシリコンウエハ）は、金属膜の堆積工程が行われる。幾つかの具体例では、この工程の後に、金属膜を含む半導体基板は、ホウ素原子および窒素原子を含む前駆体に、ホウ素原子および窒素原子が金属膜のバルク中に拡散するのに十分な温度で、曝される。物体は、続いて、半導体基板と金属膜の裏面との間に窒化ホウ素層を分離し沈殿させるために冷却される。その後、多層構造は炭素源に曝されて、これにより炭素が金属膜に吸収される。幾つかの具体例では、層堆積の順序が逆になり、基板上にグラフェン層を直接準備し、続いて窒化ホウ素層を準備しても良い。幾つかの具体例では、多層の堆積が行われ、これにより、１またはそれ以上のグラフェン層を含み、それぞれが窒化ホウ素の介在層を有する多層膜を準備しても良い。本発明の方法では、グラフェンと窒化ホウ素のスタックは、半導体基板に直接接する層としてグラフェンを含んでも良く、または半導体基板に直接接する層として窒化ホウ素を含んでも良い。
幾つかの具体例では、炭素源は、金属膜の堆積より前に、半導体基板の表面上に堆積された、炭化水素を含む自己組織化された単分子層または炭素リッチポリマーでも良い。幾つかの具体例では、炭素源は、炭化水素を含む自己組織化された単分子層と炭素リッチポリマーとの組み合わせでも良く、それらの双方は、金属膜の堆積より前に、半導体基板の表面上に堆積される。幾つかの具体例では、炭素源は、例えばメタンのような炭素リッチの気体でも良く、気相堆積プロセス中に金属膜の中に炭素が吸収される。幾つかの具体例では、例えば自己組織化された単分子層および／またはポリマーのような固体炭素源が、半導体基板と金属層との間に配置されても良く、この方法は、更に、炭素含有気体からの炭素の吸収を含んでも良い。
幾つかの具体例では、半導体基板の主表面上に堆積された金属は、（窒化ホウ素の形成工程中の）ホウ素と炭素、および（グラフェンの形成工程中の）炭素の堆積温度で高い溶解度を有する。１つの例では、金属はニッケルである。それらの具体例では、ホウ素と窒素は、炭素源と窒素源、または炭素と窒素の混合された源から、金属膜中に吸収されても良い。多層構造が冷却された場合、ホウ素と炭素は、金属膜から分離して沈殿し、これにより、半導体基板と金属膜との間に、少なくとも１層の窒化ホウ素層を堆積する。更に、炭素は、固体または気体の炭素源から金属膜中に吸収されても良い。多層構造が冷却された場合、炭素は金属膜から分離して沈殿し、これにより窒化ホウ素層と金属膜との間に少なくとも１層のグラフェン層を堆積する。
幾つかの具体例では、半導体基板の主表面上に堆積される金属は、ホウ素／窒素堆積および炭素堆積の温度において、低くまたは実質的にゼロの炭素溶解度を有する。そのような金属は、例えば銅を含む。銅金属膜は、銅粒子を含んでも良い。銅膜が基板上に堆積される具体例では、Ｂ原子およびＮ原子は結晶粒界を通って拡散し、基板−銅界面で核生成する。基板が冷却された場合、窒化ホウ素は銅層から分離して、半導体基板の表面と金属膜の裏面との間に窒化ホウ素層を形成する。同様に、高い温度は、例えば気体の炭素や炭素含有ポリマーのような炭素源を劣化させ、銅粒子の間に炭素原子を拡散させる。金属表面は、窒化ホウ素層と金属膜との間に、少なくとも１層のグラフェン層を成長させる触媒として機能する。
幾つかの具体例では、金属層は、半導体基板の主表面全体の上に堆積されても良い。幾つかの具体例では、金属層は、基板の一部の上に、例えば、主表面の全面積の少なくとも約１０％、または全面積の少なくとも約２５％、または全面積の少なくとも約５０％、または全面積の少なくとも約７５％に、堆積されても良い。幾つかの具体例では、金属層は、半導体基板の主表面全体に堆積され、その後に従来のリソグラフィ技術を用いて金属が除去され、これにより基板の主表面の上に、所望のパターンの金属堆積を残しても良い。
半導体基板、窒化ホウ素を含む層、グラフェン層、および金属膜を含む多層構造の形成が完了した後に、金属膜が、例えばエッチングを用いて除去され、これにより、半導体基板、例えば窒化ホウ素のようなグラフェンと等電子の材料の層、およびグラフェン層を含む多層半導体構造を生産する。代わりの具体例では、多層半導体構造は、半導体基板、グラフェン層、および例えば窒化ホウ素のようなグラフェンと等電子の材料の層を含む。本発明の具体例では、グラフェン層と窒化ホウ素層は、材料の１つの単原子層膜厚の層を有しても良く、または例えば２と約１００の間の単原子層膜厚の層、または２と約５０の間の単原子層膜厚の層、または３と約５０の間の単原子層膜厚の層のような、材料の複数の単原子層膜厚の層を有しても良い。また更なる具体例は、グラフェンおよび窒化ホウ素の交互の層のスタックを含む。グラフェン層は、半導体基板の主表面の上に堆積された金属層と同じ寸法を有する。その観点では、この方法は、例えば金属層のリソグラフィにより、半導体基板の主表面上に所望のパターンを有するグラフェン層の準備を可能にする。優位に、グラフェンは他の層移動工程無しに堆積される。
本発明の方法では、グラフェン層は、半導体基板の上に直接、すなわち移動工程無しに形成される、半導体基板の上への直接形成は、例えば窒化ホウ素のような等電子材料の層のような介在層の存在を排除しない。半導体基板は、２つの主表面で、ほぼ平行な面を含み、その１つは基板の表面で、他は基板の裏面でも良い。周辺エッジは、表面および裏面に接続し、中央平面が、表面と裏面との間に横たわる。ここで述べたいずれの選択肢より前に、基板の表面および裏面は、実質的に同一でも良い。面は、本発明の方法の操作がその上で行われる面を区別するのに単に便利で一般的なように、「表面」または「裏面」と呼ばれる。本発明の幾つかの具体例では、本発明の操作は、半導体基板の表面の上で行われる。本発明の幾つかの具体例では、本発明の操作は、半導体基板の表面と裏面の双方の上で行われる。
幾つかの具体例では、半導体基板は、半導体ウエハを含む。好適な具体例では、半導体ウエハは、シリコン、炭化シリコン、シリコンゲルマニウム、窒化シリコン、二酸化シリコン、砒化ガリウム、窒化ガリウム、インジウムフォスファイド、インジウムガリウムアーセナイド、およびゲルマニウムから選択される材料を含む。半導体ウエハは、そのような材料の組み合わせ、例えば多層構造を含んでも良い。一般に、半導体ウエハは、少なくとも約２０ｍｍ、より一般には約２０ｍｍと約５００ｍｍの間の直径を有する。幾つかの具体例では、直径は、少なくとも約２０ｍｍ、少なくとも約４５ｍｍ、少なくとも約９０ｍｍ、少なくとも約１００ｍｍ、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約２５０ｍｍ、少なくとも約３００ｍｍ、少なくとも約３５０ｍｍ、または約４５０ｍｍである。半導体ウエハは、約１００μｍと約５０００μｍとの間の、例えば約１００μｍと約１５００μｍの間の膜厚を有しても良い。
特別に好適な具体例では、半導体ウエハは、従来のチョクラルスキ結晶成長方法で成長した単結晶インゴットから切り出した単結晶シリコンウエハから切り出したウエハを含む。標準的なシリコンスライシング、ラッピング、エッチング、およびポリッシング技術と同様に、そのような方法は、例えば、F.ShimuraのSemiconductor Silicon Crystal Technology, Academic Press, 1989 および Silicon Etching, (J.Grabmaier ed.) Springer-Verlag, N.Y.,1982 （参照することによりここに組み込む）に記載されている。幾つかの好適な具体例では、半導体シリコン基板は、ＣＺ法で成長した研磨されたシリコンウエハである。シリコン基板は、例えば（１００）、（１１０）、および（１１１）のような結晶方位を有しても良い。シリコンウエハの抵抗率は、基板上にグラフェン層を形成するのに重要ではない。しかしながら、抵抗率は、最終用途の要求に依存して変化しても良い。その観点から、ウエハは多量にドープされても良く、半絶縁性でも良く、または、その間のドーピングプロファイルを有しても良い。ウエハの抵抗率は、約１ミリオーム−ｃｍから約１０キロΩ−ｃｍまで変わっても良い。
本発明の方法の幾つかの具体例では、半導体基板の１またはそれ以上の主表面が、誘電体層により変更されても良い。幾つかの好適な具体例では、半導体基板は、シリコンウエハを含み、その表面は酸化されている。好適な具体例では、表面層、即ちその上に金属膜が堆積される層は酸化される。半導体基板がシリコンウエハを含む好適な具体例では、シリコンウエハの表面が好適には酸化され、シリコンウエハの表面層は、約３０ｎｍと約１０００ｎｍの間、約５０ｎｍと約５００ｎｍの間、好適には約５０ｎｍと約３００ｎｍの間の膜厚、例えば約９０ｎｍと約３００ｎｍの間の膜厚または約９０ｎｍと約２００ｎｍの間の膜厚の二酸化シリコン（ＳｉＯ２）層を含む。シリコンウエハの表面は、従来から知られているように、湿式または乾式酸化により熱酸化されても良い。酸化は、一般には、約８００℃と約１２００℃の間の温度で、水蒸気および／または酸素を用いて行われる。
幾つかの具体例では、半導体基板は窒化シリコンの層を含んでも良い。幾つかの具体例では、半導体基板はシリコンウエハを含み、その表面は上述のように酸化され、続いて窒化シリコン層の堆積が行われる。窒化シリコン層は、有利には、例えばニッケルのような金属原子の酸化シリコン層中への拡散を低減するためのバリア層を形成するため、窒化シリコン層が酸化シリコン層の上に形成しても良い。幾つかの具体例では、窒化シリコン層は、約５０ｎｍから約１０００ｎｍまでの間の膜厚である。幾つかの具体例では、窒化シリコン層は、約５０ｎｍから約５００ｎｍまでの間の膜厚でも良い。幾つかの具体例では、窒化シリコン層は、約７０ｎｍから約２５０ｎｍまでの間の膜厚でも良い。窒化シリコン層の膜厚は、より薄い層が好ましいデバイス性能と、より厚い層が好ましい半導体基板中への不純物の拡散を防止するための効果的なバリアとの間のトレードオフの観点から決定される。窒化シリコンは、基板を高温の窒素雰囲気に接触させることにより、酸化シリコン層の表面上に堆積しても良い。例えば、半導体は、窒素ガスまたはアンモニアに、約７００℃から約１３００℃の範囲の温度で、露出させても良い。幾つかの具体例では、窒化シリコンは、約８００℃で化学気相堆積により形成される。
本発明の方法では、例えば酸化シリコン層および任意的に窒化シリコン層を含むシリコンウエハのような半導体基板の主表面は、金属膜で覆われる。幾つかの具体例では、金属層は、半導体基板の主表面全体の上に堆積されても良い。幾つかの具体例では、金属層は、例えば主表面の全面積の少なくとも約１０％、全面積の少なくとも約２５％、全面積の少なくとも約５０％、または全面積の少なくとも約７５％のような、基板の一部の上に堆積されても良い。幾つかの具体例では、金属層は、半導体基板の主表面全体の上に堆積され、その後に、金属膜が従来のリソグラフィ技術を用いて選択的に除去されて、これにより基板の主表面上に所望のパターンの金属堆積を残しても良い。幾つかの具体例では、半導体基板の表面層は、金属膜により覆われても良い。表面層は、金属により完全に覆われても、金属により部分的に覆われても、またはリソグラフィによる金属パターンにより覆われても良い。幾つかの具体例では、半導体基板は、誘電体層をその上に有する半導体ウエハを含む。幾つかの具体例では、半導体基板は、二酸化シリコン表面層を有するシリコンウエハ、および二酸化シリコン表面層の上に堆積した金属膜を含む。二酸化シリコン層は、金属で完全に覆われても、金属で部分的に覆われても、またはリソグラフィによる金属パターンにより覆われても良い。幾つかの具体例では、半導体基板は、二酸化シリコン層を有するシリコンウエハ、および窒化シリコン表面層を含み、金属膜が窒化シリコン表面層の上に堆積される。窒化シリコン層は、金属で完全に覆われても、金属で部分的に覆われても、またはリソグラフィによる金属パターンにより覆われても良い。利便性のために、金属膜の面は、「金属膜表面」、「金属膜裏面」と呼んでも良い。ここでは、金属膜裏面は半導体基板表面層と接触し、半導体基板表面層は、例えば酸化シリコン層、または酸化シリコン層と窒化シリコン層のような誘電体層を含んでも良い。バルク金属領域は、金属膜の表面と裏面との間にある。
本発明に適した金属は、ニッケル、銅、鉄、プラチナ、パラジウム、ルテニウム、コバルト、およびそれらの合金を含む。幾つかの好適な具体例では、金属膜はニッケルを含む。幾つかの好適な具体例では、金属は銅を含む。金属膜は、スパッタ、蒸着、イオンビーム蒸着、化学気相堆積、電解めっき、および金属フォイルボンディングを含む公知技術により堆積させても良い。幾つかの具体例では、金属膜は、例えばスパッタリングと金属蒸着のユニットを用いてスパッタリングまたは蒸着により堆積され、電解金属めっきは、Supriya,L. Claus,R.O. Solution-Based Assembly of Conductive Gold Film on Flexible Polymer Substrate: Langmuir 2004, 20, 8870-8876 に記載された方法で行われる。幾つかの具体例では、金属膜は、約１００℃と約３００℃の間、例えば約２００℃のような比較的低温で、化学気相堆積により堆積しても良い。好適には、金属膜は、約５０ｎｍと約２０μｍの間の膜厚、例えば約５０ｎｍと約１０μｍの間の膜厚、例えば約５０ｎｍと約１０００ｎｍの間の膜厚、例えば約１００ｎｍと約５００ｎｍの間の膜厚、例えば約１００ｎｍと約４００ｎｍの間の膜厚、例えば約３００ｎｍと約５００ｎｍの間の膜厚である。
幾つかの具体例では、金属膜は、ホウ素、窒素、および炭素に対して、高温（即ち、一般には５００℃より高く、または８００℃より高く、例えば約１０００℃）で比較的高い溶解度を有する金属を含み、窒化ホウ素層の堆積工程中にホウ素と窒素の拡散、およびグラフェン層工程中に炭素の拡散を可能にする。好適には、金属はまた、より低い温度で、低いまたは実質的にゼロのホウ素、窒素、または炭素の溶解度を有し、これにより、続く冷却工程中に、分離と、窒化ホウ素中へのホウ素または窒素の沈殿、およびグラフェン中への炭素の沈殿を可能にする。拡散温度で高い溶解度の金属膜は、ニッケル、鉄、パラジウム、およびコバルトを含む。幾つかの具体例では、金属膜は、１０００℃で少なくとも約０．０５原子％、好適には１０００℃で少なくとも約０．１０原子％、更に好適には１０００℃で少なくとも約０．１５原子％の炭素溶解度を有する金属を含む。幾つかの具体例では、金属膜は、１０００℃で少なくとも約３原子％、好適には１０００℃で少なくとも約２原子％の炭素溶解度を有する金属を含む。例えば、幾つかの好適な具体例では、金属膜は、１０００℃で約０．２原子％の炭素溶解度を有し、１０００℃はニッケルが金属膜の場合の炭素拡散のためのチャンバ温度である。幾つかの具体例では、金属膜は鉄を含み、これは８００℃で約０．０２原子％の炭素溶解度を有し、８００℃は鉄が金属膜の場合の炭素拡散のためのチャンバ温度である。幾つかの具体例では、金属膜は、１０００℃で約１．６原子％の炭素溶解度を有し、１０００℃はコバルトが金属膜の場合の炭素拡散のためのチャンバ温度である。
幾つかの具体例では、金属膜は、ホウ素、窒素、および炭素に対して、高温（即ち、一般には５００℃より高く、または８００℃より高く、例えば約１０００℃）においても、低いまたは実質的にゼロの溶解度を有する金属を含む。低い溶解度の金属膜は、銅、プラチナ、およびルテニウムを含む。例えば、炭素溶解度は、５００℃より高温、または８００℃より高温、例えば約１０００℃で、銅の中で実質的にゼロである。拡散工程中に、気相原子、例えばホウ素および窒素または炭素が、金属粒子、例えば銅粒子の間のバルク金属領域の中に拡散する。銅が金属膜の金属として選択された場合、炭素含有ガスまたは炭素含有ポリマーは、銅の上の水素により分解する。グラフェン中での炭素−炭素結合の形成は、銅表面上で触媒として機能する。
金属膜の堆積後に、多層構造が洗浄される。多層構造は、半導体基板、任意的な表面誘電体層（例えば二酸化シリコン、これは追加的に窒化シリコン層を含んでも良い）、ポリマー膜（それらの具体例では、ポリマー膜は、金属膜の堆積前に堆積され、これについては以下により詳しく説明する）、および金属膜を含む。幾つかの好適な具体例では、多層構造は、還元性雰囲気の真空炉の中で、構造を加熱することにより洗浄しても良い。化学気相堆積システムは、高真空でのベーキングを行う場合のみに使用しても良い。好適な具体例では、還元性雰囲気は、水素ガスまたは他の還元性ガスを含む。不活性ガス、例えばアルゴンまたはヘリウムが使用されても良い。好適な具体例では、還元性雰囲気に露出させる間の温度は、好適には約８００℃と約１２００℃の間、例えば約１０００℃である。圧力は、好適には常圧以下、例えば約１００Ｐａ未満（１Ｔｏｒｒ未満）、好適には約１Ｐａ未満（約０．０１Ｔｏｒｒ未満）、より好適には約０．１Ｐａ未満（０．００１Ｔｏｒｒ未満）、更に好適には約０．０１Ｐａ未満（０．０００１Ｔｏｒｒ未満）である。洗浄アニールは、金属膜の粒径を調整し、例えば高温で粒径を大きくする。
幾つかの具体例では、金属膜の堆積と任意の洗浄の後に、グラフェンと等電子である材料の層が、半導体基板の表面と金属膜の裏面との間に形成される。幾つかの具体例では、等電子材料は、窒化ホウ素層を含み、より特別には窒化ホウ素の六方晶系型α−ＢＮを含む。窒化ホウ素層は、ホウ素原子と窒素原子を金属膜のバルク金属領域中に拡散させるのに十分な温度で、金属層表面を、ホウ素含有ガスと窒素含有ガスに接触させ、またはホウ素および窒素含有ガスに接触させて形成しても良い。ホウ素源および窒素源の幾つかは、室温で固体または液体である、一般に、ホウ素源および窒素源は、拡散温度で気体である。好適なホウ素源は、ジボラン（Ｂ２Ｈ６）、トリクロロボラン（ＢＣｌ３）、およびトリフロロボラン（ＢＦ３）を含む。好適な窒素源は、窒素またはアンモニアを含む。幾つかの具体例では、ガスは窒素および水素を含んでも良い。幾つかの具体例では、ガスは、例えば、ボラジン（Ｂ３Ｈ６Ｎ３）、トリクロロボラジン（例えば、２，４，６−トリクロロボラジン、Ｈ３Ｂ３Ｃｌ３Ｎ３）、およびアンモニアボラジン（ＢＨ３−ＮＨ３）のようにホウ素と窒素の双方を含んでも良い。それらのキャリアに加えて、気体雰囲気は、ヘリウムやアルゴンのような不活性キャリアガスを含んでも良い。金属膜は、好適には、おおよそ１：１のホウ素原子と窒素原子のモル比のホウ素源および窒素源に接触するが、この比は、約２：１から約１：２まで変化しても良い。ホウ素含有ガスと窒素含有ガスは、異なるガスでも良い。例えば、ホウ素含有ガスはジボランを含み、窒素含有ガスはアンモニアを含んでも良い。一般に、多層構造（図２Ａ参照、この図は、誘電体層４０と、その上に金属層（例えばニッケルまたは銅）５０を有する半導体基板３０を描写する）は、Ｂ２Ｈ６：ＮＨ３が１：２のモル比のジボラン（Ｂ２Ｈ６）とアンモニア（ＮＨ３）を含むガス２２に露出されても良い。幾つかの具体例では、ホウ素含有ガスと窒素含有ガスは同じガスである。例えば、ホウ素含有ガスと窒素含有ガスは、ホウ素と窒素を１：１のモル比で含み、トリクロロボラジン（例えば、２，４，６−トリクロロボラジン、Ｈ３Ｂ３Ｃｌ３Ｎ３）を含む。金属膜の表面を露出させるための好適な装置は、バブラーを備えた化学気相堆積装置である。分離した工程では、誘電体層４０とその上の金属層（例えばニッケルまたは銅）５０を有する半導体基板３０が、グラフェン堆積プロセス中に、炭素含有ガス１２（例えばメタン）に露出される。
多層構造が、半導体基板、任意的な表面誘電体層、および金属膜を含み、多層構造は加熱および冷却サイクルが行われ、金属膜のバルク金属中にホウ素および窒素を拡散させ、これに続いて、冷却中に、半導体表面と金属膜の裏面との間に窒化ホウ素を分離して沈殿させる。金属膜は、例えばニッケルで、その温度は、ホウ素原子と窒素原子を金属領域のバルク中に溶解させるのに十分である。幾つかの具体例では、金属膜は、ホウ素原子と窒素原子が銅粒界を通って移動することによりバルク金属領域中に拡散する銅のような金属を含む。幾つかの具体例では、例えば２と約１００層の間の単原子六方晶窒化ホウ素、または２と約５０層の間の単原子六方晶窒化ホウ素、または３と約５０層の間の単原子六方晶窒化ホウ素のような、多層の単原子六方晶窒化ホウ素が、冷却中に、半導体表面と金属膜の裏面との間に沈殿する。幾つかの具体例では、窒化ホウ素は金属膜の表面上で沈殿する。
多層構造の冷却は、金属膜のバルク領域中の、ホウ素と窒素の溶解度を低下させ、これにより、金属膜からホウ素と窒素を分離し、半導体基板の表面と金属膜の裏面との間に窒化ホウ素を沈殿させる。金属膜が、ホウ素と窒素が低い溶解度を有する金属、例えば銅を含む具体例では、冷却は、銅粒子の間から半導体基板の表面上に、窒化ホウ素層としてホウ素と窒素を沈殿させる。このように、本発明の方法は、その表面上の誘電体層により任意的に修正される半導体基板、半導体基板の表面に接触する窒化ホウ素層、および窒化ホウ素層に接触する金属膜、を含む多層物体の準備のために有用である。
ホウ素および窒素の拡散中の温度は、約５００℃から約１１００℃で、例えば約７００℃から約１０００℃、例えば鉄では約８００℃またはニッケルでは約１０００℃でも良い。金属が十分な濃度のホウ素および窒素を吸収した後に、多層構造が冷却されて、それにより冷却中にグラフェンを分離し沈殿させる。冷却速度は、好適には約５℃／秒から約５０℃／秒の速度、例えば約１０℃／秒から約３０℃／秒の速度、例えば約１０℃／秒から約３０℃／秒の速度で制御される。チャンバの圧力は、約０．１パスカル（約１ｍＴｏｒｒ）から約７０パスカル（約５００ｍＴｏｒｒ）まで変化しても良い。雰囲気は、好適には還元性雰囲気で、約１％と約９９％の間の水素、例えば約７０％から約９９％の水素、好適には約９５％の水素と、残余の不活性ガスを含む。
冷却が追加的に金属膜の表面上に窒化ホウ素層を形成する具体例では、本発明の方法は更に、炭素含有ガスに金属膜を接触させる前に、金属膜表面から窒化ホウ素層を除去する工程を含む。膜表面の上の窒化ホウ素層は、酸素プラズマエッチングで除去されても良い。
本発明の方法の幾つかの具体例では、半導体基板、任意的に誘電体層、介在窒化ホウ素層、および金属膜を含む多層構造が、炭素含有ガスに露出されて、これにより金属膜のバルク領域中に原子炭素を拡散させても良い。原子炭素は、ニッケルのような炭素に対して高い溶解度を有する金属を含む金属膜中に溶解し、または銅のような炭素に対して低い溶解度を有する金属を含む金属膜の金属粒子の間を移動しても良い。幾つかの具体例では、炭素含有ガス（図２Ａの１２）の流れが、還元性ガスの流れに加えられても良い。炭素含有ガスは、例えばメタン、エチレン、アセチレン、プロパン、プロピレン、プロピン、ブタン、ブチレン、ブチン等の揮発性の炭化水素の中から選択されても良い。例えばメタンのような炭素含有ガスは、本発明のプロセスにかかるグラフェンに沈殿する炭素源である。雰囲気は、還元性雰囲気でも良く、更に、約１：１から約１：１００、例えば約１：１０の比率の、メタンガスおよび水素ガスを含んでも良い。炭素の拡散と吸収中の最小温度は、一般には少なくとも約５００℃である。炭素の拡散と吸収中の最大温度は、一般には１１００℃以下である。一般に、温度は、好適には約７００℃と約１１００℃の間である。一般に、水素ガス／メタンが流れる間の反応チャンバ内部の圧力は、約６００Ｐａ（約５Ｔｏｒｒ）と約８０００Ｐａ（約６０Ｔｏｒｒ）の間、好適には約１３００Ｐａ（約１０Ｔｏｒｒ）と約７０００Ｐａ（約５０Ｔｏｒｒ）の間である。
任意的には、そして好適には、十分な炭素が金属膜のバルク領域中に拡散した後に、ガス流が止められ、多層が十分な時間拡散温度に保持され、金属膜のバルク領域を通って炭素を分配する。所望の数の単原子層膜厚のグラフェン層を有する製品を作製するための炭素拡散の好ましい時間は、最終製品の分離されたグラフェン層の数が、炭素拡散時間の関数である較正曲線を形成して決定しても良い。較正曲線は、１つの単原子層膜厚のグラフェン層または多層の単原子層膜厚のグラフェン層を形成するのに十分な理想炭素拡散時間を決定するために使用しても良い。炭素含有ガスの流れを止めた後に平衡時間は、約５秒から約３６００秒の範囲で、例えば約６００秒から約１８００秒でも良い。幾つかの具体例では、炭素の拡散時間は非常に短く、例えば約１０秒である。その後に、多層構造は、上述のように急冷される。
幾つかの具体例では、炭素含有ガスに加えて、または炭素含有ガスに代えて、炭素は、炭素含有自己組織化単分子層および／または炭素リッチポリマーのいずれかのような固体形状で提供されても良い。炭素源が固体炭素源を含む具体例では、基板は実質的にここで記載されたように準備される。特に、例えばシリコンウエハのような半導体基板は、酸化層と、任意的に窒化層を備えて準備される。幾つかの好適な具体例では、半導体ウエハは、酸化シリコン層を含むシリコンウエハを含む。幾つかの好適な具体例では、半導体ウエハは、酸化シリコン層と窒化シリコン層を含むシリコンウエハを含む。金属膜は、上述のように、半導体基板の上に堆積される。窒化ホウ素層は、上述のように、半導体基板と金属膜の間に形成される。この後に、必要に応じて、金属膜の外方面の上の窒化ホウ素層は、形成した場合は、除去され、続いて金属膜を除去し、これにより窒化ホウ素層をその上に含む半導体基板を準備する。固体炭素源がグラフェン層を形成するための炭素を供給する具体例では、固体炭素源が窒化ホウ素層の上に堆積される。ここでより詳しく説明するように、固体炭素源は、自己組織化単分子層および／または炭素リッチポリマーを含んでも良い。次に、金属膜は、固体炭素源の上に堆積される。多層構造は、次に、加熱および冷却のサイクルが行われ、窒化ホウ素層と金属層との間にグラフェン層を成長させる。
本発明の方法の幾つかの具体例では、炭水化物または窒素および／またはホウ素を備えた炭水化物を含む自己組織化単分子層または数層が、半導体基板の上に堆積される。ここで、炭水化物含有部分は、炭素源（またはＢおよび／またはＮ）として働き、これは加熱サイクル中に続いて適用された金属膜の中に拡散し、またはグラフェン（またはドープされたグラフェン）中に分解し、ここでは金属膜は低いまたはゼロの炭素溶解度を有する金属を含む。炭水化物は、半導体層の表面層の上に堆積された、窒化ホウ素の介在層の上に、グラフェン層を形成するための炭素源を供給する。
本発明の方法の幾つかの具体例では、炭素リッチポリマーは、半導体ウエハのような半導体基板の上に堆積され、この半導体ウエハは、金属膜を形成する前に、その上の誘電体層と、その中に予め形成された窒化ホウ素層を有する。幾つかの具体例では、炭素リッチポリマーは、半導体ウエハの主表面の上に堆積された金属膜の上に堆積され、基板は、更に、介在窒化ホウ素層を含む。本発明の方法の幾つかの具体例では、炭素リッチポリマーは、半導体ウエハのような半導体基板の上に堆積され、この半導体ウエハは、金属膜を形成する前に、その上の誘電体層と、その中に予め形成された窒化ホウ素層を有する。または、炭素リッチポリマーは、金属膜の表面上に形成される。ここで、炭素リッチポリマーは、炭素源として働き、これは加熱サイクル中に続いて適用された金属膜の中に拡散し、またはグラフェン中に分解し、ここでは金属膜は低いまたはゼロの炭素溶解度を有する金属を含む。一般に、広い種類の炭素含有ポリマーが適している。幾つかの具体例では、炭素リッチポリマーは、ポリメチルメタクリレート（ＰＭＭＡ）、ポリブタジエン、ポリスチレン、ポリ（アクリロニトリル・ブタジエン・スチレン）（ＡＢＳ）、ポリエチレン、ポリプロピレン、ポリ（４‘−ビニルヘキサフェニルベンゼン）、およびそれらの組み合わせからなるグループから選択されても良い。
幾つかの具体例では、ポリマーまたは炭素含有膜は、窒素ドープまたはホウ素ドープのグラフェンシートを形成するために、窒素または炭素を含んでも良い。本発明に適した窒素含有ポリマーは、メラミン・フォルムアルデヒド、ポリアクリロニトリル、ポリ（２，５ピリジン）、ポリピロール、ポリカルバゾール、ポリアニリン、およびこれらの組み合わせを含む。ホウ素ドープは、ホウ素アルコール（非ポリマー）を含む炭素含有層を準備することにより、またはＢｏｒａｍｅｒ（登録商標）を堆積することにより達成される。
炭素リッチポリマーは、ポリマー含有溶液からのポリマー膜を用いて基板をスピンコーティングすることにより堆積しても良い。他の好適な堆積方法は、スプレーコーティングと電気化学堆積を含む。スピンコーティング溶液に適した溶液は、トルエン、キシレン、ペンタン、シクロヘキサン、ベンゼン、クロロフォルムを含む。ポリマー濃度が、一般に、約０．０１重量％と約１重量％の間、約０．０５重量％と約０．５重量％の間、例えば約０．１重量％である。
炭素リッチポリマー層は、約１ｎｍと約１０ｎｍ膜厚の間、例えば約５ｎｍと約１００ｎｍ膜厚の間、好適には約１０ｎｍと約５０ｎｍ膜厚の間の膜厚に堆積しても良い。幾つかの具体例では、炭素リッチポリマーは、約１ｎｍと約１０ｎｍの間の膜厚に堆積されても良い。
多層構造が、半導体基板、任意的な表面誘電体層、窒化ホウ素層、および高い炭素溶解度を有する金属を含む金属膜を含む具体例では、多層構造は、加熱および冷却サイクルが行われ、加熱中に拡散により金属膜中に炭素が分解し、続いて冷却中に炭素が分離し、グラフェンとして沈殿する。幾つかの具体例では、炭素含有自己組織化単分子層、炭素リッチポリマー、炭素含有ガス、またはその組み合わせから金属膜に十分な炭素が拡散した後、本発明にかかる方法では、単層または多層のグラフェンが、窒化ホウ素層と金金属層裏面との間に沈殿する。幾つかの具体例では、金属膜をその上に有する半導体基板に、温度勾配プロファイルを任意的に形成することにより、単層または多層のグラフェン中に炭素原子が沈殿する。温度勾配プロファイルは、多層構造の表面および裏面を冷却することにより達成される。そのような冷却は、金属膜表面および金属膜裏面が、バルク金属領域中の中央平面近傍の温度より低いように温度勾配を形成する。幾つかの具体例では、炭素原子が単層または多層のグラフェン中に、多層基板の急冷により沈殿する。炭素拡散中の温度は、約５００℃から約１０００℃、例えば約７００℃から約１０００℃、例えば鉄の場合は約８００℃、ニッケルの場合は約１０００℃でも良い。金属が十分な濃度の炭素を吸収した後、多層構造は冷却されて、これにより冷却中にグラフェンを分離して沈殿する。
多層構造の冷却は、金属膜のバルク領域中の炭素の溶解度を低下させ、これは、金属膜から炭素を分離して、窒化ホウ素層と金属膜の裏面との間に沈殿させる。冷却速度は、好適には、約５℃／秒から約５０℃／秒、例えば約１０℃／秒から約３０℃／秒、例えば約１０℃／秒または約３０℃／秒に制御される。チャンバの圧力は、約０．１Ｐパスカル（約１ｍＴｏｒｒ）から約７０パスカル（約５００ｍＴｏｒｒ）までで変化しても良い。雰囲気は、好適には還元性雰囲気で、約１％と約９９％の間、例えば約７０％と約９９％の間の水素、好適には約９５％の水素と残余の不活性ガスを含んでも良い。このように、本発明の方法は、基板を含む多層物体の準備に有用であり、多層物体は、その表面上の誘電体層、表面相の接触する窒化ホウ素層、窒化ホウ素層に接触するグラフェン層、およびグラフェン層に接触する金属膜、任意的に修正される。
金属の炭素溶解度が低いまたはゼロ（例えば銅）の具体例では、本発明の方法は、特徴的には、単分子層のグラフェンを作製する。グラフェンの形成が金属膜中への炭素の溶解度と、これに続くグラフェンの分離および沈殿に依存する具体例（例えば銅）の場合、本発明の方法は、策せイズうるグラフェン層の数を制御するために、吸収および沈殿する炭素の量の制御が必要となる。いずれかの具体例では、少なくとも１層のグラフェン層が半導体基板の表面と金属膜裏面との間に沈殿するように、条件が制御される。幾つかの具体例では、本発明の方法は、半導体基板の表面上の窒化ホウ素層と、金属膜の裏面との間に、１つの単原子層のグラフェン層を堆積させることができる。幾つかの具体例では、本発明の方法は、半導体基板の表面上の窒化ホウ素層と、金属膜の裏面との間に、多層の単原子膜厚のグラフェンを堆積させることができる。グラフェン層は、２と約１００層の間の単原子膜厚のグラフェン、例えば２と約５０層の間の単原子膜厚のグラフェン、または３と約５０層の間の単原子膜厚のグラフェンを含んでも良い。グラフェンの第２層は、金属膜表面に沈殿しても良い。これまでの結果は、特にニッケル層が、多層グラフェン膜を準備するのに適していることを示す。
金属膜表面上にグラフェン層が沈殿する具体例では、この外方のグラフェン層が除去されても良い。幾つかの具体例では、外方のグラフェン層は、例えばウエットエッチング、プラズマエッチングのようなエッチング、またはオゾン／ＵＶ光中での酸化により除去しても良い。好適な具体例では、外方のグラフェン層は、酸素プラズマエッチングで除去しても良い。
幾つかの具体例では、グラフェン層を形成するプロセスと、窒化ホウ素層を形成するプロセスは、逆でも良く（即ち、基板の表面上にグラフェンを直接最初に堆積し、続いて、グラフェン層の上に窒化ホウ素を堆積する）、繰り返されて、これにより交互のグラフェン層と窒化ホウ素層とのスタックを含む多層を準備しても良い。
幾つかの具体例の本発明の次の工程では、金属膜が除去されて、これにより窒化ホウ素層に接触したグラフェン層が露出し、窒化ホウ素層は半導体基板の表面と接触しても良い。代わりに、金属膜が除去されて、これによりグラフェン層に接触した窒化ホウ素層が露出し、グラフェン層は半導体基板の表面と接触しても良い。金属膜は、例えばニッケル、銅、鉄、またはそれらの合金のような金属膜の金属の分解に適した公知の技術のより除去されても良い。好適な具体例では、金属膜は適当な金属エッチャントと接触しても良い。金属膜を除去するのに適した金属エッチャントは、塩化第二鉄、硝酸鉄（ＩＩＩ）、王水、および硝酸を含む。特徴的には、それらの金属エッチャントは、グラフェンを除去しない。
幾つかの具体例では、金属膜を除去すると、半導体基板（例えば、酸化シリコン層および／または窒化ホウ素層を含むシリコンウエハ）、窒化ホウ素層、および単層の原子層膜厚のグラフェン層を含む多層基板が作製される。幾つかの具体例では、金属膜を除去すると、半導体基板（例えば、酸化シリコン層および／または窒化ホウ素層を含むシリコンウエハ）、単層の原子層膜厚のグラフェン層、および窒化ホウ素層を含む多層基板が作製される。幾つかの具体例では、グラフェン層と窒化ホウ素層の一方または双方が、それぞれの材料の多層を含み、それぞれの層は単原子層膜厚を有しても良い。グラフェン層は、例えばラマン分光法のような公知の技術により、層の数を特定して特徴づけられても良い。
幾つかの具体例では、金属膜を除去すると、半導体基板、窒化ホウ素層、および二分子層のグラフェンを含み、二分子層のそれぞれの層が単分子層膜厚である多層基板が作製される。幾つかの具体例では、グラフェンは、３またはそれ以上の単原子層のグラフェンを含む。
酸化されたシリコンウエハの上へのグラフェンの形成は、単分子検出、超高速ＦＥＴ、ＴＥＭ用の水素可視化テンプレート、および調整可能なスピントロニクスデバイスを含む多くの潜在的な応用を拡げる。更に、グラフェンは、高い熱伝導性（シリコンの２５倍）、高い機械的強度（ナノ材料で最強）、高い光透過性（９７％）、キャリア制御バンド間／光学的遷移、およびフレキシブル構造を示す。グラフェンの、ｓｐ２炭素原子からの高密度のπ電子、および開いた結晶構造中での電荷の閉じ込めは、今まで測定されたグラフェンの最も高い移動度を与える。更に、その結晶構造と電子構造の独特の組み合わせで、グラフェンは、弱い散乱（λｓｃａｔｔｅｒｉｎｇ＞３００ｎｍ）、室温での電荷キャリアの弾丸輸送、二重層中のゲート調整可能なバンドギャップ、室温での量子ホール効果、量子界面、磁気検知輸送、調整可能な光学遷移、メガヘルツ特性周波数、および化学的および幾何学的に制御可能なバンドギャップを含む、多くの優れた変則的な特性を示す。他の応用は、バイオ・エレクトロニクス・デバイス、調整可能なスピントロニクス、ウルトラ・キャパシタ、およびナノ・メカニカルデバイスを含む。酸化シリコンの上への直接グラフェン形成は、多様な電子応用および検出応用のために、シリコンベースのプラットフォームに独特なグラフェン構造を提供することが予想される。
以下の限定されない例が、本発明を更に記載するために提供される。
例１．シリコン上の酸化シリコン上のグラフェンの直接成長
９０ナノメータの膜厚を有する約５センチメーター（２インチ）の直径の二酸化シリコン層が、ｎ型（ｎ＋＋）シリコン基板上に形成された。基板は、酸素プラズマ（１００Ｗ、６００ｍＴｏｒｒ、２分）を用いて洗浄された。ＰＭＭＡの層が、シリカ基板上に、約１０ｎｍの膜厚でスピンコートされた（１％アセトン、４００ｒｐｍ（１例として））。４００ｎｍ膜厚のニッケル層が、金属蒸着システム中で、ＰＭＭＡ層の上に堆積された。金属−オン−ＰＭＭＡ−オン−シリカ−オン−シリコン基板が、ＣＶＤチャンバの中に入れられた。サンプルは、１０００℃で５分間、加熱して、膜をアニールした。雰囲気は、水素ガスを含み、圧力は７Ｔｏｒｒであった。最後にサンプルは約１０℃／秒で室温まで急冷された。これで、金属とシリカの間の界面にグラフェンを形成した。最後に金属膜が硝酸鉄（ＩＩＩ）を用いてエッチングされ、シリカ−オン−シリコン基板の上にグラフェンを残した。
例２．シリコン上の酸化シリコン上のグラフェンの直接成長
９０ナノメータの膜厚を有する約５センチメーター（２インチ）の直径の二酸化シリコン層が、ｎ型（ｎ＋＋）シリコン基板上に形成された。基板は、酸素プラズマ（１００Ｗ、６００ｍＴｏｒｒ、２分）を用いて洗浄された。４００ｎｍ膜厚のニッケル層が、金属蒸着システム中で、二酸化シリコン層の上に堆積された。金属−オン−シリカ−オン−シリコン基板が、ＣＶＤチャンバの中に入れられた。サンプルは、１０００℃で５分間、加熱して、膜をアニールした。雰囲気は、メタン：水素が１：１０のモル比でメタンと水素ガスを含み、圧力は１００Ｔｏｒｒであった。最後にサンプルは約１０℃／秒で室温まで急冷された。これで、金属とシリカの間の界面にグラフェンを形成した。最後に金属膜が硝酸鉄（ＩＩＩ）を用いてエッチングされ、シリカ−オン−シリコン基板の上にグラフェンを残した。
例３．ＢＮ−ＳｉＯ ２ −オン−シリコン上のグラフェンの直接成長
３００ナノメータの膜厚を有する約５センチメーター（２インチ）の直径の二酸化シリコン層が、ｎ型（ｎ＋＋）シリコン基板上に形成された。基板は、酸素プラズマ（１００Ｗ、６００ｍＴｏｒｒ、２分）を用いて洗浄された。六方晶の窒化ホウ素（ｈＢＮ）薄片／シートが機械的に剥離され、スコッチテープ法を用いて３００ｎｍＳｉＯ２基板の上に移され、洗浄された。続いて、基板には、コールドスパッタリングシステムを用いて銅薄膜（１００ｎｍ〜３００ｎｍ）をスパッタした。ＣＶＤ成長は、環境圧力で、４インチの石英管の中で、水素ガス（５〜１０ｓｃｃｍ）とメタンガス（９５〜９０ｓｃｃｍ）からなる１００ｓｃｃｎｍの総ガス流量で、１０００℃で４０分間行った。最後に、上部グラフェン層は、Ｏ２プラズマエッチングされ、銅は洗浄された。ラマン分光法は、グラフェンの特徴的な窒化ホウ素とＧピークを明らかにした。
例４．ＢＮ−ＳｉＯ ２ −オン−シリコン上のグラフェンの直接成長
このプロセスでは、ＳｉＯ２−オン−シリコン基板の上にＧＢＮを作製する。１００〜４００ｎｍ膜厚のニッケルまたは銅の膜が、ＳｉＯ２基板の広い面積の上に堆積され、ＣＶＤチャンバ中に配置される。ＢＮ膜を作製するために、ジボラン（Ｂ２Ｈ６）とアンモニア（１：２モル比）が、チャンバ中に導入され、サンプルが１０００℃で熱処理される。Ｎｉの場合、これにより金属膜はＢ原子およびＮ原子で飽和し、薄いＣｕの場合、これはＢ原子およびＮ原子を、結晶粒界を通って拡散させて、金属−基板界面の上に核生成させる。Ｎｉの場合、基板を急冷してＢ原子およびＮ原子を沈殿させて、金属−ＳｉＯ２−界面（および上面）にＢＮを形成する。Ｎｉまたは薄いＣｕの場合、上部ＢＮ層は、プラズマエッチングされる。同様に、次の工程で、炭素源としてＣＨ４ガスを用いて、金属−ＢＮ界面にグラフェンを成長させ、上部グラフェン層はプラズマエッチングされる。最後に、金属膜をエッチング除去して、ＳｉＯ２基板上のＧＢＮを得る。
この記載された説明は、ベストモードを含む本発明の開示のために例を用い、また、デバイスまたはシステムの形成および使用、および組み込まれた方法の実施を含む本発明の実行を、当業者が出来るようにする。本発明の特許可能な範囲は、請求項により規定され、当業者に起きる他の例を含んでも良い。そのような他の例は、それらが請求項の文言からは異ならない構造的要素を有する場合、またはそれらが請求項の文言からは実質的に異なる等価な構造的要素を含む場合、そのような他の例は請求項の範囲内に入ることを意図する。

Claims (51)

  1. 半導体基板から多層物体を準備する方法であって、半導体基板は、２つの主な、ほぼ平行な面であって、１つは半導体基板の表面であり他は半導体基板の裏面である面と、半導体基板の表面と裏面をつなぐ周辺エッジとを含み、この方法は、
    （ａ）半導体基板の表面上に金属膜を形成する工程であって、金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含み、金属膜裏面は、半導体基板表面と接触する工程と、
    （ｂ）半導体基板の表面と金属膜裏面との間に窒化ホウ素層を形成する工程と、
    （ｃ）半導体基板の表面と金属膜裏面との間に、グラフェン層を形成する工程と、を含む方法。
  2. 工程（ｂ）と工程（ｃ）は、この順番に行われる請求項１に記載の方法。
  3. 工程（ｂ）と工程（ｃ）が、繰り返される請求項２に記載の方法。
  4. 工程（ｃ）は工程（ｂ）の前に行われる請求項１に記載の方法。
  5. 工程（ｂ）と工程（ｃ）が、繰り返される請求項４に記載の方法。
  6. 工程（ｂ）は、
    金属膜表面を、ホウ素含有ガスと窒素含有ガスとに、ホウ素原子と窒素原子が金属膜のバルク金属領域中に拡散するのに十分な温度で接触させる工程と、
    ホウ素と窒素が金属膜のバルク金属領域から沈殿し、金属膜裏面と半導体基板の表面との間に窒化ホウ素層を形成するように、金属膜を含む半導体基板を冷却する工程と、を含む請求項１〜５のいずれかに記載の方法。
  7. 工程（ｃ）は、
    金属膜のバルク金属領域に炭素原子を拡散するのに十分な温度で、金属膜を炭素含有ガスに接触させる工程と、
    バルク金属領域から拡散した炭素原子を沈殿させて、これにより半導体基板の表面と金属膜裏面との間にグラフェン層を形成する工程と、を含む請求項１〜６のいずれかに記載の方法。
  8. 半導体基板は、半導体ウエハを含む請求項１〜７のいずれかに記載の方法。
  9. 半導体ウエハは、シリコン、砒化ガリウム、炭化シリコン、シリコンゲルマニウム、窒化シリコン、二酸化シリコン、およびゲルマニウム、およびそれらの組み合わせからなるグループから選択される材料を含む請求項８に記載の方法。
  10. 半導体ウエハは、チョクラルスキ法で成長した単結晶シリコンインゴッドから切り出されたシリコンウエハを含む請求項８に記載の方法。
  11. 半導体基板の表面は、その表面の上の誘電体層を含む請求項１〜１０のいずれかに記載の方法。
  12. 半導体基板の表面は、その表面の上の酸化シリコン層を含む請求項１〜１０のいずれかに記載の方法。
  13. 酸化シリコン層は、約３０ｎｍから約１０００ｎｍまでの膜厚である請求項１２に記載の方法。
  14. 半導体基板の表面は、酸化シリコン層と窒化シリコン層とを含み、
    酸化シリコン層は、半導体基板と窒化シリコン層との間にある請求項１〜１０のいずれかに記載の方法。
  15. 金属膜は、１０００℃で、少なくとも約０．０５原子％の炭素溶解度を有する金属を含む請求項１〜１４のいずれかに記載の方法。
  16. 金属膜は、１０００℃で、約３原子％より小さい炭素溶解度を有する金属を含む請求項１〜１４のいずれかに記載の方法。
  17. 金属膜は、ニッケル、銅、鉄、プラチナ、パラジウム、ルテニウム、コバルト、およびそれらの合金からなるグループから選択される金属を含む請求項１〜１４のいずれかに記載の方法。
  18. 金属膜は、ニッケルを含む請求項１〜１４のいずれかに記載の方法。
  19. 金属膜は、銅を含む請求項１〜１４のいずれかに記載の方法。
  20. 金属膜は、約５０ｎｍから約２０μｍまでの膜厚である請求項１〜１９のいずれかに記載の方法。
  21. 金属膜は、約１００ｎｍから約４００ｎｍまでの膜厚である請求項１〜１９のいずれかに記載の方法。
  22. ホウ素含有ガスは、ジボラン、トリクロロボラン、およびトリフルオロボランからなるグループから選択される請求項６〜２１のいずれかに記載の方法。
  23. 窒素含有ガスは、窒素およびアンモニアからなるグループから選択される請求項６〜２２のいずれかに記載の方法。
  24. ホウ素含有ガスと窒素含有ガスは同じで、このガスは、ボラジン、トリクロロボラジン、およびアンモニアボラジンからなるグループから選択される請求項６〜２１のいずれかに記載の方法。
  25. 炭素含有ガスは、メタン、エタン、エチレン、アセチレン、プロパン、プロピレン、プロピン、ブタン、ブチレン、ブチン、およびそれらの組み合わせからなるグループから選択される請求項７〜２４のいずれかに記載の方法。
  26. 金属膜は、還元性雰囲気で、炭素含有ガスと接触する請求項２５に記載の方法。
  27. 還元性雰囲気は、水素ガスを含む請求項２６に記載の方法。
  28. 半導体基板の冷却工程は、金属膜の表面上の窒化ホウ素層として、金属膜のバルク金属領域から、ホウ素と窒素を沈殿させる請求項６〜２７のいずれかに記載の方法。
  29. 更に、金属膜を炭素含有ガスに接触させる前に、金属膜表面から窒化ホウ素層を除去する工程を含む請求項２８に記載の方法。
  30. 金属膜表面の上の窒化ホウ素層は、酸素プラズマエッチングで除去される請求項２９に記載の方法。
  31. 更に、金属膜を除去する工程を含む請求項１〜３０のいずれかに記載の方法。
  32. 金属膜は、水性の金属エッチャントに接触させて除去され、これにより、半導体基板、窒化ホウ素層、およびグラフェン層を含む多層構造を準備する請求項３１に記載の方法。
  33. 金属膜をその上に有する半導体基板を急冷することにより、炭素原子を沈殿させ、これにより、窒化ホウ素層と金属膜裏面との間にグラフェン層を形成する請求項７〜３２のいずれかに記載の方法。
  34. 半導体基板を準備する方法であって、半導体基板は、２つの主な、ほぼ平行な面であって、１つは半導体基板の表面であり他は半導体基板の裏面である面と、半導体基板の表面と裏面をつなぐ周辺エッジとを含み、この方法は、
    半導体基板の表面上に第１金属膜を形成する工程であって、第１金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含み、金属膜裏面は、半導体基板の表面と接触する工程と、
    半導体基板の表面と金属膜表面との間に、窒化ホウ素層を形成する工程と、
    第１金属膜を除去する工程と、
    窒化ホウ素層の上に炭素リッチポリマーを含む層を堆積する工程と、
    炭素リッチポリマー層の上に第２金属膜を形成する工程であって、第２金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含み、金属膜裏面は、炭素リッチポリマーを含む層と接触する工程と、
    窒化ホウ素層、炭素リッチポリマーを含む層、およびその上の第２金属膜を含む半導体基板を、水素の存在下で、炭素リッチポリマー層が分解するのに十分な温度で加熱する工程と、
    炭素原子を沈殿させて、これにより窒化ホウ素層と金属膜裏面との間にグラフェン層を形成する工程と、を含む方法。
  35. 炭素リッチポリマーは、ポリメチルメタクリレート（ＰＭＭＡ）、ポリブタジエン、ポリスチレン、ポリ（アクリロニトリル・ブタジエン・スチレン）（ＡＢＳ）、ポリエチレン、ポリプロピレン、ポリ（４‘−ビニルヘキサフェニルベンゼン）、およびそれらの組み合わせからなるグループから選択される請求項３４に記載の方法。
  36. 炭素リッチポリマーは、約１ｎｍから約１００ｎｍの膜厚を有する請求項３４に記載の方法。
  37. 多層物体であって、
    ２つの主な、ほぼ平行な面であって、１つはドナー基板の表面であり他はドナー基板の裏面である面と、表面と裏面をつなぐ周辺エッジと、表面と裏面との間の中央平面とを含む半導体基板、
    半導体基板の表面に接触する窒化ホウ素層と、
    窒化ホウ素層に接触するグラフェン層と、を含む多層物体。
  38. 更に、グラフェン層と接触する金属膜を含み、金属膜は、金属膜表面と、金属膜裏面と、金属膜表面と金属膜裏面との間のバルク金属領域とを含む請求項３７に記載の多層物体。
  39. 金属膜は、ニッケル、銅、鉄、プラチナ、パラジウム、ルテニウム、コバルト、およびそれらの合金からなるグループから選択される金属を含む請求項３８に記載の多層物体。
  40. 更に、グラフェン層に接触する第２の窒化ホウ素層を含む請求項３７〜３９のいずれかに記載の多層物体。
  41. 半導体基板は、半導体ウエハを含む請求項３７〜４０のいずれかに記載の多層物体。
  42. 半導体ウエハは、シリコン、砒化ガリウム、炭化シリコン、シリコンゲルマニウム、窒化シリコン、二酸化シリコン、およびゲルマニウム、およびそれらの組み合わせからなるグループから選択される材料を含む請求項４１に記載の多層物体。
  43. 半導体ウエハは、チョクラルスキ法で成長した単結晶シリコンインゴットから切り出されたシリコウエハを含む請求項４２に記載の多層物体。
  44. 半導体基板の表面は、誘電体層を含む請求項４３に記載の多層物体。
  45. 窒化ホウ素層は、２から約１００までの単原子膜厚のグラフェン層を含む請求項３７〜４４のいずれかに記載の多層物体。
  46. 多層物体であって、
    ２つの主な、ほぼ平行な面であって、１つはドナー基板の表面であり他はドナー基板の裏面である面と、表面と裏面をつなぐ周辺エッジと、表面と裏面との間の中央平面とを含む半導体基板と、
    半導体基板の表面に接触するグラフェン層と、
    グラフェン層に接触する窒化ホウ素層と、を含む多層物体。
  47. 更に、窒化ホウ素層と接触する第２のグラフェン層を含む請求項４６に記載の多層物体。
  48. 半導体基板は、半導体ウエハを含む請求項４６または４７に記載の多層物体。
  49. 半導体ウエハは、シリコン、砒化ガリウム、炭化シリコン、シリコンゲルマニウム、窒化シリコン、二酸化シリコン、およびゲルマニウム、およびそれらの組み合わせからなるグループから選択される材料を含む請求項４８に記載の多層物体。
  50. 半導体基板の表面は、誘電体層を含む請求項４９に記載の多層物体。
  51. 窒化ホウ素層は、２から約１００までの単原子膜厚のグラフェン層を含む請求項４６〜５０のいずれかに記載の多層物体。
JP2016512958A 2013-05-09 2014-05-01 基板上の窒化ホウ素およびグラフェンの直接および連続形成 Active JP6228293B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/890,316 US9029228B2 (en) 2011-10-19 2013-05-09 Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US13/890,316 2013-05-09
PCT/US2014/036405 WO2014182540A1 (en) 2013-05-09 2014-05-01 Direct and sequential formation of monolayers of boron nitride and graphene on substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017198481A Division JP6488350B2 (ja) 2013-05-09 2017-10-12 基板上の窒化ホウ素およびグラフェンの直接および連続形成

Publications (3)

Publication Number Publication Date
JP2016526286A true JP2016526286A (ja) 2016-09-01
JP2016526286A5 JP2016526286A5 (ja) 2017-06-15
JP6228293B2 JP6228293B2 (ja) 2017-11-08

Family

ID=50841980

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016512958A Active JP6228293B2 (ja) 2013-05-09 2014-05-01 基板上の窒化ホウ素およびグラフェンの直接および連続形成
JP2017198481A Active JP6488350B2 (ja) 2013-05-09 2017-10-12 基板上の窒化ホウ素およびグラフェンの直接および連続形成
JP2019031183A Active JP6567208B2 (ja) 2013-05-09 2019-02-25 基板上の窒化ホウ素およびグラフェンの直接および連続形成

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017198481A Active JP6488350B2 (ja) 2013-05-09 2017-10-12 基板上の窒化ホウ素およびグラフェンの直接および連続形成
JP2019031183A Active JP6567208B2 (ja) 2013-05-09 2019-02-25 基板上の窒化ホウ素およびグラフェンの直接および連続形成

Country Status (5)

Country Link
EP (3) EP2994933B1 (ja)
JP (3) JP6228293B2 (ja)
KR (1) KR102202991B1 (ja)
ES (1) ES2968152T3 (ja)
WO (1) WO2014182540A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183046A (ja) * 2014-03-20 2015-10-22 Jsr株式会社 膜形成用組成物、レジスト下層膜及びその形成方法並びにパターン形成方法
JP2017037820A (ja) * 2015-08-14 2017-02-16 アルプス電気株式会社 接点材料、接点材料の製造方法、コネクタ、および電子・電気部品

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201514542D0 (en) 2015-08-14 2015-09-30 Thomas Simon C S A method of producing graphene
KR102163616B1 (ko) * 2016-05-12 2020-10-13 글로벌웨이퍼스 씨오., 엘티디. 실리콘 기반 유전체 상에서의 6각형 붕소 질화물의 직접적 형성
US11352692B2 (en) 2017-01-06 2022-06-07 Japan Science And Technology Agency Hexagonal boron nitride thin film and method for producing the same
CN107164739B (zh) * 2017-06-12 2023-03-10 中国科学技术大学 Cvd生长多层异质结的方法和装置
KR101971550B1 (ko) * 2017-07-26 2019-04-23 주식회사 오투마 섬모를 이용한 방열장치
CN109534328B (zh) * 2017-09-22 2022-06-24 天津大学 一种二维氮掺杂石墨烯及其制备方法
KR102014132B1 (ko) * 2017-11-28 2019-08-26 광운대학교 산학협력단 고성능 ｉｇｚｏ ｔｆｔ를 위한 저온 용액 공정 기반의 고품질 ａｌ２ｏ３ ｂｎ 절연막 제조 방법 및 그 ｉｇｚｏ ｔｆｔ
KR101986788B1 (ko) * 2017-11-30 2019-06-07 한국세라믹기술원 단결정 성장 방법 및 중간 적층체
KR102123016B1 (ko) * 2018-02-28 2020-06-16 한국에너지기술연구원 기상반응에 의한 질화붕소 증착코팅 방법
KR102072580B1 (ko) 2018-11-06 2020-02-03 한국과학기술연구원 헥사고날 보론 니트라이드 박막의 제조 방법 및 이를 이용한 다층 구조의 제조 방법 및 스위칭 소자의 제조 방법
WO2020184662A1 (ja) * 2019-03-14 2020-09-17 国立大学法人東京工業大学 ホウ素シートを用いた導電性および誘電体デバイス
CN110155991A (zh) * 2019-04-24 2019-08-23 华东师范大学 一种氧化还原石墨烯和氮掺杂石墨烯的制备方法
US11289582B2 (en) 2019-05-23 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Single-crystal hexagonal boron nitride layer and method forming same
DE102019129789A1 (de) * 2019-11-05 2021-05-06 Aixtron Se Verfahren zum Abscheiden einer zweidimensionalen Schicht sowie CVD-Reaktor
CN111072022A (zh) * 2019-12-11 2020-04-28 中国科学院上海微系统与信息技术研究所 一种石墨薄膜的制备方法
KR102314020B1 (ko) * 2020-05-06 2021-10-15 아주대학교산학협력단 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법
CN113979429B (zh) * 2021-10-19 2023-04-07 中国科学院上海微系统与信息技术研究所 六方氮化硼表面扭转双层石墨烯及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004161561A (ja) * 2002-11-14 2004-06-10 National Institute For Materials Science 窒化ホウ素ナノチューブの製造方法
WO2012070385A1 (ja) * 2010-11-24 2012-05-31 富士電機株式会社 グラフェンを含む導電性薄膜および透明導電膜
JP2012212877A (ja) * 2011-03-23 2012-11-01 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2012246193A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial Science & Technology 炭素膜の形成装置、及び炭素膜の形成方法
JP2013012611A (ja) * 2011-06-29 2013-01-17 Fujitsu Ltd 半導体デバイス及びその製造方法
JP2013067549A (ja) * 2011-09-06 2013-04-18 Waseda Univ 薄膜の形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
WO2009119641A1 (ja) * 2008-03-26 2009-10-01 学校法人早稲田大学 単原子膜の製造方法
US8980217B2 (en) * 2010-12-21 2015-03-17 Nec Corporation Method of manufacturing graphene substrate, and graphene substrate
GB201104824D0 (en) * 2011-03-22 2011-05-04 Univ Manchester Structures and methods relating to graphene
US20140120270A1 (en) * 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
JP6031948B2 (ja) * 2012-10-31 2016-11-24 株式会社デンソー 半導体素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004161561A (ja) * 2002-11-14 2004-06-10 National Institute For Materials Science 窒化ホウ素ナノチューブの製造方法
WO2012070385A1 (ja) * 2010-11-24 2012-05-31 富士電機株式会社 グラフェンを含む導電性薄膜および透明導電膜
JP2012212877A (ja) * 2011-03-23 2012-11-01 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2012246193A (ja) * 2011-05-30 2012-12-13 National Institute Of Advanced Industrial Science & Technology 炭素膜の形成装置、及び炭素膜の形成方法
JP2013012611A (ja) * 2011-06-29 2013-01-17 Fujitsu Ltd 半導体デバイス及びその製造方法
JP2013067549A (ja) * 2011-09-06 2013-04-18 Waseda Univ 薄膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015183046A (ja) * 2014-03-20 2015-10-22 Jsr株式会社 膜形成用組成物、レジスト下層膜及びその形成方法並びにパターン形成方法
JP2017037820A (ja) * 2015-08-14 2017-02-16 アルプス電気株式会社 接点材料、接点材料の製造方法、コネクタ、および電子・電気部品

Also Published As

Publication number Publication date
KR102202991B1 (ko) 2021-01-14
KR20160036012A (ko) 2016-04-01
JP2018050052A (ja) 2018-03-29
EP4293707A2 (en) 2023-12-20
EP4293706A3 (en) 2024-03-13
EP4293706A2 (en) 2023-12-20
JP6488350B2 (ja) 2019-03-20
EP2994933C0 (en) 2023-11-01
ES2968152T3 (es) 2024-05-08
JP6228293B2 (ja) 2017-11-08
JP2019125793A (ja) 2019-07-25
EP2994933A1 (en) 2016-03-16
JP6567208B2 (ja) 2019-08-28
EP2994933B1 (en) 2023-11-01
WO2014182540A1 (en) 2014-11-13
EP4293707A3 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
JP6567208B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
JP6615853B2 (ja) 半導体基板上におけるグラフェンの直接形成方法
Wang et al. Recent progress in synthesis of two-dimensional hexagonal boron nitride
JP7283707B2 (ja) シリコン系誘電体上の六方晶窒化ホウ素の直接形成
US9023220B2 (en) Method of manufacturing a graphene monolayer on insulating substrates
KR101465452B1 (ko) 그래핀 제조 방법
Oh et al. Fabrication of a MoS2/Graphene nanoribbon heterojunction network for improved thermoelectric properties
Hong et al. Controlled growth of in-plane graphene/h-BN heterostructure on a single crystal Ge substrate
Herrmann et al. Growth of h-BN on copper (110) in a LEEM

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170501

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170501

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171012

R150 Certificate of patent or registration of utility model

Ref document number: 6228293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250