KR101465452B1

KR101465452B1 - 그래핀 제조 방법

Info

Publication number: KR101465452B1
Application number: KR20127031787A
Authority: KR
Inventors: 브워지미에시 스트루핀스키
Original assignee: 인스티튜트 테크놀로지 마테리알로우 일렉트로니체니츠
Priority date: 2010-06-07
Filing date: 2011-06-06
Publication date: 2014-11-26
Also published as: EP2392547A3; WO2011155858A3; US9067796B2; JP2011256100A; EP2392547A2; CN102933491B; PL213291B1; DK2392547T3; JP5662249B2; CN102933491A; WO2011155858A2; US20110300058A1; KR20130040904A; EP2392547B1; PL391416A1

Abstract

본 발명은 SiC 표면을 포함하는 기판 상에 기상 에피택시를 수행하여 그래핀을 제조하기 위한 방법으로서, 기판으로부터의 실리콘의 승화 공정이 에피택셜 반응기를 통과하는 불활성 가스 또는 불활성 가스 이외의 가스의 유동에 의해 제어되는 것을 특징으로 하는 방법에 관한 것이다. 또한, 본 발명은 이 방법에 의해 획득되는 그래핀에 관한 것이다.

Description

그래핀 제조 방법{METHOD OF GRAPHENE MANUFACTURING}

본 발명은 그래핀(graphene)을 제조하기 위한 방법에 관한 것이다. 보다 구체적으로, 본 발명은 기상 에피택시에 의해 그래핀을 획득하는 방법과 이런 공정 내에서 그래핀의 성장 및 핵생성을 제어하는 방법에 관한 것이다.

그래핀은 단위 셀당 두 개의 원자씩 벌집 형상의 육방 격자 상에 배열되는 탄소 원자의 편평한 2차원 시트이다[K.S.Novoselov 등, Science 306,666(2004), A.K.Geim, K.S.Novoselov, Nat.Mat 6(2007) 183, Y.B.Zhang, Y.W.Tan, H.L.Stomer, 및 P.Kim, Nature 438, 201(2005)]. 탄소 원자는 sp²-혼성 상태이다. 각각의 탄소 원자는 시그마형 결합에 의해 세 개의 다른 탄소 원자에 부착된다. 그래핀의 전자 구조는 보통의 3차원 재료와는 상당히 다르다. 그래핀의 페르미면(Fermi surface)은 여섯 개의 겹 원뿔(double cone)을 특징으로 한다. 고유(도핑되지 않은) 그래핀에서, 페르미 준위는 이들 원뿔의 연단점(connection point)에 위치한다. 재료의 상태 밀도는 해당 점에서 0(zero)이기 때문에, 고유 그래핀의 전기 도전성은 상당히 낮다. 그러나 페르미 준위는 전기장에 의해 변화될 수 있으며, 그에 따라 재료는 인가되는 장의 극성에 따라 (전자에 의해) n-도핑되거나 아니면 (정공에 의해) p-도핑된다.

페르미 준위 가까이에서 전자와 정공의 분산 함수(dispersion relation)는 선형(linear)이다. 유효 질량(effective mass)은 에너지 밴드의 곡률에 의해 정해지므로, 이는 0의 유효 질량에 대응한다. 그래핀의 여기를 나타내는 방정식은 일정 속도로 이동하는 무질량 페르미온에 대한 디랙 방정식(Dirac equation)과 형식상 동일하다. 그러므로 원뿔의 연단점은 디랙점으로 불린다.

최근에 시행된 다수의 실험은 그래핀의 전자가 변칙 양자 홀(anomalous quantum Hall effect) 효과를 특징으로 하는 디랙 페르미온과 같은 거동을 보이고, 그래핀 내에서의 운반이 탄도 성질(ballistic nature)을 갖는다는 것을 확증했다[M.L.Sadowski, G.Martinez, M.Potemski, C.Berger, 및 W.A. de Heer, Phys. Rev. Lett. 97, 266405 (2006, D.L.Miller, K.D.Kubista, G.M.Rutter 등, Science 324, 924(2009)]. 그 탁월한 전자 물성과 높은 화학적 안정성으로 인해 그래핀은 미래의 전자 장치를 위한 특히 매력적인 후보가 된다[Novoselov K.S., Geim A.K., Nature Materials 6, 183 (2007)]. 그래핀의 캐리어 이동성은 200000 cm2/Vs에 이를 정도로 대단히 높은데, 이는 실리콘 트랜지스터보다 10 배 이상 높은 것이다[Lin Y.M. 등 Science 327, 662 (2010)]. 이는 대략 수 ㎛의 거리에 걸친 탄도 운반을 보장한다. 또한 그래핀의 전류 밀도는 구리의 100 배를 넘는 수준에서 유지된다(108 A/cm2)[M.Wilson, Phys.Today, p.21(2006년 1월)].

그래핀은 여러 방법에 의해 획득될 수 있다. K.S.Novoselov와 A.K.Geim이 개발한 첫째 방법은 단층의 그래핀이 획득될 때까지 스카치 테이프의 스트립을 사용하여 벌크 그라파이트를 기계적으로 박리하는 방법이다. 생성된 박편은 뛰어나게 높은 캐리어 이동성을 나타냈다. 본 방법은 작은 크기(수백 ㎛²내지 수천 ㎛²)의 그래핀 샘플의 제조만을 허용하고 비효율적인 박편 선별 과정을 거치기 때문에, 대량 생산에 맞는 실용적인 방법은 아니었다.

실리콘 카바이드 표면의 그라파이트화에 대한 초기 보고서[A.J.Van Bommel, J.E.Crombeen, 및 A.Van Tooren, Surf. Sci. 48, 463 (1975), I. Forbeaux, J.-M. Themlin, 및 J.-M.Debever PHYSICAL REVIEW B VOLUME 58, NUMBER 24(1998)]를 기초로 하여, W.de Heer i C.Berger[C.Berger, Z.Song, T.Li, X.Li 등, J.Phys.Chem., B 108, 19912 (2004), W.A.de Heer, C.Berger, X.Wu 등, Solid State Commun. 143, 92(2007), K.V.Emtsev 등, Nat. Mater. 8, 203 (2009)]에 의해 고안된 두 번째 방법은 11000C를 넘는 고온에서의 실리콘 승화에 의해 진공 상태에서 SiC 표면에 얇은 탄소층을 획득하는 데 있다. 이런 온도에서는 실리콘이 표면으로부터 증발하여 해당 표면은 탄소 부화(rich in carbon) 상태가 된다. 표면에 존재하는 탄소는 단층 또는 2층 원자 형태에서도 안정적이다. 이것이 수 개 내지 수십 개의 탄소 원자층이 획득될 수 있는 방법이다. SiC의 승화 중에 일어나는 반응 챔버에서의 실리콘의 초기 분압의 생성과, 평형상태에 가까운 상태에서 해당 공정의 연이은 수행에 의해 그래핀의 성장률이 제어된다. [K.V.Emtsev 등, Nat. Mater. 8, 203(2009), W.Strupinski 등, Mater. Science Forum Vols. 615-617 (2009)]에서 제시된 본 방법의 변형례는 저감된 압력 또는 대기압 및, 아르곤 분위기 하에서 그래핀의 성장을 가능하게 한다. 압력 조절(100 mbar 내지 1 bar)과 온도 조절(1100℃ 내지 1800℃)에 의해 그래핀의 성장률이 제어된다. 상술한 방법은 현재 가장 널리 사용되는 방법이다. 본 발명의 단점은 산업적 생산을 제한하는 것으로, 진공 상태에서 Si의 평형 압력을 획득하는 것이 어렵다는 점과, 그래핀 파라미터의 비균질성을 초래하는 것으로, 실리콘 승화가 일어나는 SiC 기판의 품질에 따라 그래핀의 품질이 좌우된다는 점이 있다.

또 다른 방법은 니켈, 텅스텐, 또는 구리와 같은 금속성 표면에 탄소 원자층을 증착하는 것이다. 박막 증착용으로 널리 공지된 CVD(화학적 기상 증착) 기술이 이 경우에 적용된다. 탄소 원료는 모두 고온에서 분해되는 것으로 메탄, 프로판, 아세틸렌 및 벤젠을 포함한다. 방출된 탄소는 금속성 기판에 증착된다. 전자적 용례에서, 후속되는 필수적인 단계는 (금속을 화학 반응제로 용해하여) 도전재로부터 그래핀을 분리한 후 격리된 기판에 배치하는 것이다[Kim.K.S 등, Nature 2009, 457, Reina A 등, J.Nano Lett. 2009, 9]. 그래핀 재배치 방법은 산업적 시행을 저해하는 심각한 한계를 지닌다. 재배치 동안, 그래핀은 작은 부분들(parts)로 쪼개진다. 이외에도 금속 표면은 실리콘 카바이드 표면에 비해 충분히 평활하지 못하다.

그래핀 산화물의 화학적 환원[Park,S.; Rouff,R.S. Nat.Nanotechnol. 2009, 4, 217-224, Paesdes, J.I.; Villar-Rodil, S. 등. Langmuir 2009, 25 (10), 5957-5968], 및 박편 형태의 고상 탄소 추출물의 증발이 후속되는 것으로, 용제에 의한 그라파이트의 용해[Blake, P. Brimicombe, P. D. Nair 등, Nano Lett. 2008, 8 (6), 1704-1708, Hernandez, Y. Nicolosi, V.Lotya 등, J. N. Nat.Nanotechnol. 2008, 3, 563-568]로 이루어지는 다른 두 가지의 그래핀 획득 방법도 있다. 그러나 이들 방법에 의해 획득되는 그래핀은 특히 품질이 낮다.

탄소 에피택시(CVD)의 경우에는, 필요에 따라 높은 저항성(반절연성)이나 낮은 저항성 중 어느 하나인 것을 특징으로 하는 SiC(실리콘 카바이드) 기판이 전자적 적용례에 매력적이고 적절하다는 것이 증명되었다. (그래핀층을 갖는 도전성 금속 기판으로는 예컨대 트랜지스터를 제조하는 것이 불가능하다.) CVD 공정은 고온을 필요로 한다. 온도의 하한은 기체 탄소 전구체의 열분해 온도(약 1000℃)로 제한되지만, 요구되는 구조적 품질을 갖는 그래핀의 성장은 1500℃ 내지 1800℃ 범위의 온도에서 수행되어야 할 필요가 있다. 해당 온도에서는 에티팩시의 관점에서 불리한 SiC 기판의 분해, 즉 실리콘 승화가 일어난다. Si 승화에 의한 그래핀의 성장은 에피택셜 성장의 온도에 도달하기 전에 (약 1300℃를 기점으로) 일어난다. 그러므로 그래핀 파라미터에 가장 중요한 제1 탄소 원자층은 CVD 에피택시에 의해서가 아니라 널리 공지된 실리콘 증발에 의해 형성될 것이다. 또한 CVD 에피택시의 완료 후에는 제어되지 않은 승화가 일어나게 되어 더 바람직하지 않은 후속(successive) 탄소층의 성장을 초래한다. 따라서 본 발명의 목적은 SiC 기판으로부터의 실리콘 승화 공정에 대한 제어로 인해 SiC 기판의 사용이 가능한, 기상 에피택시(CVD)에 의한 그래핀의 제조 방법을 제공하는 것이다. 또한 본 발명의 목적은 해당 기판으로부터의 제어된 실리콘 승화에 의해 SiC 기판 상에서의 그래핀의 핵성장을 촉진하고, 이와 같이 획득된 (섬 모양의) 한정된 기하구조를 갖는 핵 상에 에피택셜 그래핀층의 증착을 촉진하는 것이다. 그래핀의 제조를 위해 CVD 에피택시를 사용함으로써 SiC 기판의 탄소-면(000-1)뿐만 아니라 실리콘-면에서도 보다 두꺼운 터보스트래틱(turbostratic) 그래핀층의 성장이 이루어질 수 있는데, 이는 Si 승화의 경우에는 성취 불가능한 것이다. 또한 CVD 에피택셜 성장을 중단시키고 화학 반응성 도펀트를 혼합하는 것은 그래핀 전자 구조의 변경(페르미 준위와 디랙포인트의 효과적인 분리)을 가능하게 한다. 그러나 그래핀 성장의 중단 이후에는 제어되지 않은 승화 또는 식각 공정이 후속되지 않는 것이 결정적으로 중요하다.

본 발명에 따르면, SiC의 표면을 포함하는 기판 상에 기상 에피택시를 수행하여 그래핀을 획득하는 방법은 기판으로부터의 실리콘 승화 공정이 에피택셜 반응기를 통과하는 불활성 가스 또는 불활성 가스 이외의 가스의 유동에 의해, 보다 자세하게는 SiC 기판 웨이퍼의 표면 위를 유동하는 가스 분자의 선속도(linear speed)에 의해 제어되는 것을 특징으로 한다. 이는 단일 탄소층의 증착을 가능하게 한다.

바람직하게는 상기 가스의 유량은 6 l/min 내지 70 l/min, 보다 더 바람직하게는 18 l/min 내지 26 l/min의 범위이다. 반응기를 관류하는 가스의 평균 선속도는 해당 특정 반응기의 고유값보다 3 cm/s 이상 높아야 한다.

다른 바람직한 실시형태에서, 상기 가스 유량은 기판으로부터의 실리콘 승화를 완전히 방지하도록 6 l/min보다 낮다. 반응기를 관류하는 가스의 평균 선속도는 해당 특정 반응기의 고유값보다 3 cm/s 이상 낮아야 한다.

본 발명의 일 실시형태에서, 초기에 불활성 가스 유속은 기판으로부터의 제어된 실리콘 승화 공정에서 SiC 기판 표면에 그래핀 핵이 형성될 수 있도록 하는 6 l/min 내지 70 l/min, 보다 바람직하게는 18 l/min 내지 26 l/min의 범위에서 사용된다. 그 후, 불활성 가스 유속은 추가적인 실리콘 승화를 방지하는 6 l/min 미만으로 감소하고, 이로써 획득되는 핵 상에 기상 에피택시가 수행된다. 불활성 가스 이외의 가스를 사용하는 경우에는, 승화 속도는 웨이퍼 표면 상에 부상하는 탄소층과 가스가 반응하는 속도보다 우위에 있어야 한다.

상술한 유량은 특정 에피택셜 반응기, 즉 독일 Aixtron사에서 생산되는 VP508 시스템에 맞추어 조절된 것이다. 26 l/min의 가스 유량은 (성장 과정에 영향을 주지 않고) 증가될 수 있지만, 이는 상기 장치의 유량계의 상한값이다. 다른 기하구조를 갖는 반응기의 경우, 유량은 다를 수 있으며 기술분야의 당업자에게 공지된 원리에 따라 실험을 거쳐 선택되어야 한다. 반응기를 통과하는 가스 유동에 대한 모의실험의 결과가 사용될 수도 있다. 실험적 입증이 필요하다.

바람직하게는 에피택시에 앞서 1400℃ 내지 2000℃, 보다 더 바람직하게는 1400℃ 내지 1700℃의 온도에서 기판 식각이 수행된다.

본 발명의 바람직한 실시형태에서, 상기 식각은 10 mbar 내지 1000 mbar, 보다 더 바람직하게는 50 mbar 내지 100 mbar의 압력에서 이루어진다.

식각은 보다 높은 압력에서 수행될 수도 있지만, 에피택시를 수행하기 위해 식각 후에는 어쨌든 압력이 저감되어야 하므로 딱히 그래야하는 이유는 없다. 고압에서의 식각이 높은 품질로 이어진다는 것은 확인된 바 없다.

바람직하게는 상기 식각은 수소를 함유하는 가스 분위기에서 이루어진다. 보다 더 바람직하게는 상기 분위기는 프로판, 실란, 이들의 혼합물, 또는 여타의 탄화수소를 함유한다.

바람직하게는 상기 식각은 3 l/min 내지 90 l/min, 보다 더 바람직하게는 70 l/mim 내지 90 l/min의 상기 가스 유량에서 수행된다.

본 발명에 따르면, 상기 식각이 수소를 함유하는 분위기에서 수행되는 경우, 사용되는 수소의 유량은 바람직하게는 70 l/min 내지 90 l/min이다. 상기 식각이 실란을 함유하는 분위기에서 수행되는 경우, 사용되는 실란의 유량은 바람직하게는 1 l/min 내지 100 l/min, 또는 보다 더 바람직하게는 5 l/min 내지 10 l/min이다. 상기 식각이 프로판을 함유하는 분위기에서 수행되는 경우, 사용되는 프로판의 유량은 바람직하게는 1 l/min 내지 100 l/min, 또는 보다 더 바람직하게는 5 l/min 내지 10 l/min이다.

바람직하게는 다음의 폴리타입, 즉, 4H-SiC, 6H-SiC, 또는 3C-SiC 중 하나를 취하는 SiC의 기판이 사용된다.

바람직하게는 에피택시는 Si 극성을 갖는 기판측 상에 수행된다.

본 발명의 바람직한 실시형태에서, 상기 불활성 가스는 희유 가스(noble gas), 바람직하게는 아르곤이다.

상기 불활성 가스가 아르곤인 경우, 바람직한 아르곤 압력은 10⁴ mbar 내지 대기압의 범위이다.

아르곤은 본 발명에 따른 방법에서는 최적의 선택이다. 여타의 불활성 가스도 에피택시에 적절하다고 증명되었지만 실제로는 비싼 가격과 해당 가스 및 정화기의 제한된 입수 가능성으로 인해 거의 사용되지 않는다. 아르곤 이외의 불활성 가스를 사용하게 되면 아르곤과 상이한 가스 분자의 질량으로 인해 상술한 유량에 변화를 줄 필요가 있다. 프로세스 파라미터에 의해 탄소층 생성 공정이 식각보다 우위에 있는 경우에는 비불활성 가스(non-inert gas)를 사용할 수 있다.

본 발명의 바람직한 실시형태에서, 상기 불활성 가스는 아르곤이고, SiC의 기판은 1100℃보다 높은 온도로 유지되며, 반응기 내에서의 아르곤 압력 및 반응기를 통과하는 아르곤 유량의 곱(product)은 승화를 방지하는 충분히 낮은 선속도를 갖는 정체 아르곤층과 후속 아르곤층이 실리콘층이 기판 표면 위에 생성되어 SiC 기판 표면으로부터의 실리콘 승화를 차단할 수 있도록 조절된다.

본 발명은 또한 상술한 방법에 의해 획득되는 그래핀을 포함한다.

본 발명은 다음의 첨부 도면을 참조하여 바람직한 실시형태에서 더욱 상세하게 설명될 것이다.
도 1은 본 발명을 실행하기 위해 사용되는 상용 실리콘 카바이드 에피택시 장치를 도시한다. 본 장치(모델 VP508)는 독일 AIXTRON AG사에서 제조된다.
도 2는 본 발명을 실행하기 위해 사용되는 AIXTRON VP508 시스템의 반응 챔버의 개략도를 도시한다.
도 3A 내지 도 3E는 SiC 기판 표면으로부터의 실리콘 승화의 제어 메커니즘과 프로판 CVD 공정에 의한 그래핀 증착의 메커니즘을 도시한다.
도 4A는 실시예 4에서 얇은 그래핀층이 SiC 표면에 획득되었음을 입증하는 터널링 현미경 사진을 도시한다.
도 4B는 실시예 4에서 얇은 그래핀층이 SiC 표면에 획득되었음을 입증하는 라만 분광법(Raman spectroscopy) 결과를 도시한다.
도 5는 고립된 그래핀 섬의 터널링 현미경 사진을 도시한다.
또한, 도 2 및 도 3A 내지 도 3E에는 다음의 도면부호가 사용된다.
1: 압력 게이지, 2: 히터, 3: 기판, 4: 챔버 폐쇄부, 5: 가스 유입구
6: 석영관, 7: 펌프, 8: 가스 배출구, 9: Si 승화, 10: 아르곤,
11: 그래핀 핵, 12: 프로판

실시예 1

CVD(화학적 기상 증착)에 의한 그래핀 에피택시를 수행하기 위해 상용 VP508 반응기(도 1)와, (0001) 또는 (000-1) 방향을 갖는 4H-SiC, 6H-SiC, 또는 3C-SiC 폴리타입의 상용 실리콘 카바이드 기판을 사용하였다. Cree사(미국)와 SiCrystal사(독일)와 같은 제조업체에서 구입가능한 것으로, 0도 내지 8도의 오프컷(off-cut) 각도를 갖는 기판을 또한 채택하였다. 기판 표면(이른바 "에피레디(epi-ready)")은 제조업자에 의해 SiC 에피택시용으로 사전 제조되었다. 또한 적절한 그래핀의 성장 전에, 1600℃의 온도 및 100 mbar의 압력에서 수소와 프로판 또는 실란의 혼합물로 에피택셜 반응기 내에서 기판을 식각하였다. 수소 유량은 60 l/mim인 반면, 프로판/실란 유량은 5 l/min와 10 l/min 사이였다. 사용되는 히터에 따라 (10 mm×10 mm의 치수를 갖는 정사각형 샘플에서 2 또는 3 인치 내지 100 mm의 직경을 갖는 웨이퍼까지) 기판의 크기를 달리했다.

어닐링시, 반응기에 배치된 SiC 기판(3)을 대상으로 열분해(표면으로부터의 실리콘 승화)를 실시하였다(도 2). 어닐링이 수소 분위기에서 수행되는 경우, 표면에 형성되는 탄소는 후속 SiC층이 에칭됨으로써 수소와 반응하게 된다. 수소를 아르곤으로 대체하거나 진공을 사용함으로써, 후속 SiC 원자층의 열분해에 기인하여 기판 표면에 탄소의 적층이 이루어진다(도 3A). 실리콘 승화 효율은 온도가 증가할수록 압력이 감소할수록 높아진다. 탄소 원자의 적절한 재구성의 결과, 후속 그래핀층이 표면에 획득된다. 적용되는 아르곤(10)의 유량은 10^-4 mbar 내지 대기압의 범위이다. 기판(3) 표면 위의 아르곤 분자의 선속도가 충분히 높은 경우에는, 유동하는 가스는 승화(9)를 억제하지 않는다. 상기 속도가 반응기 내의 압력 및 l/min으로 표현되는 반응기를 통과하는 유량의 곱(product)인 임계값 미만으로 떨어지면, 이른바 아르곤의 "정체 층(stagnant layer)"이 기판(3)의 표면 위에 생성된다. 기판(3)에서 출발하는 후속 층은 속도가 증가함에 따라 이동한다. 그 속도가 압력과 유량에 좌우되는 가스층은 표면으로부터 주위 분위기로의 실리콘 승화를 억제한다(도 3B). 특정 기하구조를 갖는 반응기의 경우에는, 정체 층 형성 공정과 기판에서 출발하는 후속 층의 가스 속도의 감소에 특유한 유량 및 압력의 곱이 변경되므로 실험을 거쳐 조절된다. VP508 반응기의 경우에는, 승화(9)를 완전히 억제하기 위해 6 l/min의 아르곤(10) 유량과 100 mbar의 압력을 사용하였다. 아르곤(10) 유량이 26 l/min까지 증가하면 (VP508의 경우), 정체층의 두께가 감소하여 실리콘 승화가 다시 가능해진다(도 3C). (기판(3)과 접촉하는 제1 정체층에서 출발하는 후속 가스층의 속도는 증가한다). 그러므로 아르곤(10) 유량을 조절함으로써 Si 승화(9)를 억제하는 가스층의 두께(승화가 개시/중단되는 일반적인 속도보다 높거나 낮은 속도를 갖는 원자 가스층의 개수)를 조절할 수 있고, 이로써 가장 효율적인 반응기 내의 온도와 압력에서 시작하여 승화(9)가 완전히 차단될 때까지 지속적으로 승화(9) 효율을 조절할 수 있다. 이것이 바로 그래핀층이 완전 제어 방식으로 승화에 의해 획득될 수 있는 방법이다. 도 4는 터널링 현미경(tunneling microscope) 사진(A)과 라만 분광법(Raman spectroscopy)에 의한 측정값(B)을 도시하는데, 이는 그래핀 박막이 SiC 표면에 획득되었다는 것을 증명한다. 타원 편광 분석기(ellipsometry)로 측정한 그래핀의 두께는 7 원자 탄소층으로 확인되었다.

실시예 2

본 절차는 실시예 1에 설명된 절차와 유사하되, 극히 단기간 동안, 즉 100 mbar의 압력 및 26 l/min의 아르곤 유량에서 10초 내에 또는 20 l/min로 감소된 유량에서 4분 내에 승화를 수행하였다는 것만 차이가 있다. 그로 인해, 탄소로 이루어진 작은 물체(섬)(11)의 성장이 적절히 짧은 기간 내에 승화의 개시에 의해 SiC 기판(3)의 표면에 유도되었다(도 3D). 탄소 섬(11)은 승화에 의해 획득되는 핵으로서 후속적인 그래핀의 성장을 위해 선택적으로 사용될 수 있다. 도 5는 고립된 그래핀 섬을 나타내는 터널링 현미경 사진을 도시한다.

실시예 3

본 절차는 기판 표면으로부터의 실리콘 승화가 일어나지 않도록 에칭 후에 낮은 아르곤(10) 유량(100 mbar의 압력에서 6 l/min)을 적용하였다는 차이 외에는 실시예 1에 설명된 절차와 유사하였다. CVD 공정 및 가스, 즉 프로판(12)을 2 ml/min의 유량으로 반응기 내로 도입함으로써 그래핀 성장을 수행하였다(도 3E). 실리콘 승화가 이런 조건에서 억제된다 하더라도, 프로판(12) 분자는 저속 이동 또는 정체된 가스층을 통해 기판(3) 표면 내로 확산된다. 그 결과, 제어된 두께를 갖는 그래핀층이 승화를 겪지 않은 SiC 표면에 증착된다. 제어는 반응기를 통과하는 프로판(12)의 유동 시간과 유량을 조절함으로써 이루어진다. 프로판(12)의 연결을 해제하면 증착이 종료된다. 그래핀 성장은 (0001) 및 (000-1) 표면을 갖는 SiC 기판(3) 상에서 수행되었다. 획득된 그래핀은 승화에 의해 획득되는 파라미터와 유사하지만 전하 캐리어의 보다 높은 이동성을 나타내는 파라미터를 특징으로 하였다. 타원 편광 분석기에 의해 측정되는 그래핀의 두께는 1 내지 100 (그리고 그 이상)의 탄소 원자층의 범위 내에서 제어될 수 있다.

실시예 4

본 절차는 고립된 그래핀 섬(11)을 형성한 후에 아르곤(10) 유량을 6 l/min까지 낮춤으로써 승화가 중지되었고, CVD에 의한 그래핀 성장이 실시예 3에서와 같이 앞서 형성된 섬(11)을 CVD 방법에 의한 성장을 위한 핵으로서 사용하여 개시되었다는 차이 외에는 실시예 2에 설명된 절차와 유사하였다. 이 경우, 초기 상(1 내지 2 원자층)에서의 성장은 측방향(lateral)이었다. 본 방법의 의도는 획득된 그래핀의 품질을 향상시키는 것이다. 그럼에도 현재 사용가능한 특성화 방법에 기초하여 그래핀의 결함 저감에 승화 핵이 미치는 영향을 판단하는 것은 아직 어렵다.

실시예 5

본 절차는 표면 형상의 품질을 향상시키기 위해 그래핀 증착 전에 SiC 기판(3) 상에 SiC 에피택시를 수행하였다는 차이 외에는 실시예 3에 설명된 절차와 유사하였다. 이어서 그래핀이 이와 같이 개질된 기판 상에 증착되었다. 품질의 현저한 개선과 보다 우수한 균일성이 성취되었다. 그럼에도, 본 발명의 주된 이점은 기판(3) 품질이 그래핀 성장 공정에 미치는 영향이 두드러지게 줄어든다는 것이다. 보다 높은 공정 반복성이 성취되었다. 그래핀의 품질은 탄소층의 2D 피크의 안정성 및 그래핀 성장의 섭동(perturbation)과 관련된 D 피크("결함")의 존재/증폭의 관찰에 의해 이루어지는 라만 측정값의 결과에 의해 확인되었다.

Claims

SiC의 표면을 포함하는 기판 상에 탄소 기상 증착을 수반하는 에피택시를 수행하여 그래핀을 제조하는 방법으로서, 기판(3)으로부터의 실리콘의 승화 공정이 에피택셜 반응기를 통과하는 불활성 가스(10) 또는 불활성 가스 이외의 가스(12)의 유동에 의해 제어되는 것을 특징으로 하는 그래핀 제조 방법.
제1항에 있어서,
상기 불활성 가스(10)의 유량은 6 l/min 내지 70 l/min의 범위인 것을 특징으로 하는 그래핀 제조 방법.
제1항에 있어서,
상기 불활성 가스(10)의 유량은 6 l/min보다 낮은 것을 특징으로 하는 그래핀 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
초기에 불활성 가스(10)의 유량은 6 l/min 내지 70 l/min의 범위이고, 그 후 상기 불활성 가스(10)의 유량은 6 l/min보다 낮은 값으로 저하되는 것을 특징으로 하는 그래핀 제조 방법.
제4항에 있어서,
상기 에피택시에 앞서, 1400℃ 내지 2000℃ 범위의 온도에서 기판(3)을 식각하는 단계가 선행되는 것을 특징으로 하는 그래핀 제조 방법.
제5항에 있어서,
상기 식각은 10 mbar 내지 1000 mbar 범위의 압력에서 수행되는 것을 특징으로 하는 그래핀 제조 방법.
제5항에 있어서,
상기 식각은 수소를 함유하는 가스 분위기에서 수행되는 것을 특징으로 하는 그래핀 제조 방법.
제7항에 있어서,
상기 분위기는 프로판, 실란, 이들의 혼합물, 또는 다른 탄화수소를 추가로 함유하는 것을 특징으로 하는 그래핀 제조 방법.
제7항에 있어서,
상기 식각은 5 l/min 내지 90 l/min 범위의 상기 가스 유량에서 수행되는 것을 특징으로 하는 그래핀 제조 방법.
제8항에 있어서,
상기 식각은 실란을 함유하는 분위기에서 수행되고 상기 실란 가스의 유량은 1 ml/min 내지 100 ml/min 범위인 것을 특징으로 하는 그래핀 제조 방법.
제8항에 있어서,
상기 식각은 프로판(12)을 함유하는 분위기에서 수행되고 상기 프로판 가스(12)의 유량은 1 ml/min 내지 100 ml/min 범위인 것을 특징으로 하는 그래핀 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 기판(3)은 4H-SiC, 6H-SiC, 또는 3C-SiC 폴리타입 중 하나를 갖는 SiC의 기판인 것을 특징으로 하는 그래핀 제조 방법.
제12항에 있어서,
에피택시는 Si 극성을 갖는 기판(3)측 상에 수행되는 것을 특징으로 하는 그래핀 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 불활성 가스(10)는 희유 가스인 것을 특징으로 하는 그래핀 제조 방법.
제14항에 있어서,
상기 불활성 가스(10)는 아르곤이며, 상기 아르곤(10)의 압력은 10^-4 mbar 내지 대기압 범위인 것을 특징으로 하는 그래핀 제조 방법.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 불활성 가스는 아르곤이며, 상기 기판(3)은 SiC의 기판이고 1100℃보다 높은 온도에서 유지되며, 반응기 내의 아르곤(10) 압력 및 반응기를 통과하는 아르곤(10) 유량의 곱(product)은 실리콘 승화(9)를 막는 정체 아르곤층이 상기 기판(3)의 표면에 걸쳐 생성되도록 조절되는 것을 특징으로 하는 그래핀 제조 방법.
삭제