TWI736556B - 在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯 - Google Patents

在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯 Download PDF

Info

Publication number
TWI736556B
TWI736556B TW105131775A TW105131775A TWI736556B TW I736556 B TWI736556 B TW I736556B TW 105131775 A TW105131775 A TW 105131775A TW 105131775 A TW105131775 A TW 105131775A TW I736556 B TWI736556 B TW I736556B
Authority
TW
Taiwan
Prior art keywords
layer
cobalt
graphene
band
wafer
Prior art date
Application number
TW105131775A
Other languages
English (en)
Other versions
TW201730385A (zh
Inventor
維加斯 貝瑞
桑杰 柏胡拉
楓 阮
麥可 R 席魁斯
Original Assignee
新加坡商太陽愛迪生半導體有限公司
美國伊利諾大學理事會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商太陽愛迪生半導體有限公司, 美國伊利諾大學理事會 filed Critical 新加坡商太陽愛迪生半導體有限公司
Publication of TW201730385A publication Critical patent/TW201730385A/zh
Application granted granted Critical
Publication of TWI736556B publication Critical patent/TWI736556B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明揭示一種用於使一石墨烯層直接沈積於一基板(諸如一半導體基板)之表面上之方法。歸因於石墨烯及鈷對一半導體基板之強黏著性，而磊晶地沈積該石墨烯層。

Description

在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯
本發明之領域大體上係關於一種用於在一基板(諸如一半導體基板)上產生原子級厚石墨烯片之方法，且更具體而言，本發明係關於一種用於在一鈷層上產生原子級厚石墨烯片層之方法，該鈷層與該半導體基板接觸。
一單一原子厚之石墨烯係碳之最年輕同素異形體且由於石墨烯之優異光學性質、機械性質及電性質，在過去十年中，其已成為科學社群中之最主要研究材料之一者。石墨烯係形成配置成一蜂巢式晶格之sp2 混成(雙鍵結)碳原子之一個單原子厚度平面片的碳原子六方晶系配置。石墨烯係一有用電子材料。歸因於石墨烯之優異電性質、熱性質、機械性質及光學性質同時使用既有半導體處理技術來提供相容性，其可能對半導體工業造成顯著影響。石墨烯已展示非常應用，包含單分子偵測、超快FET、TEM之氫視覺化樣板及可調諧自旋電子裝置。此外，其展現高熱導率(25 x 矽)、高機械強度(最強奈米材料)、高光學透明度(80%)、載波控制帶際/光學過渡及柔性結構。電子方面，由於傳導帶觸摸布里元區中之兩個點處(K及K’)之價帶，所以具有零帶隙之一半金屬。石墨烯之來自sp2 碳原子之π電子之高密度且一開放式結晶結構中之載波約束賦予其迄今可量測到之最高遷移率。 為在大量製造中達成此等優點，使石墨烯整合於大直徑半導體(例如，矽)基板上之路徑係必需的。當前程序要求石墨烯自一金屬基底轉移至所要基板。一原子級厚度片之此轉移程序具有挑戰性且導致低良率及褶皺及撕裂之一顯著密度。 由於2004年由A. Geim及K. Novoselov成功對石墨烯進行隔離、識別及特性分析，所以用於產生石墨烯薄片之最常見方法已自石墨帶剝離且轉移至一氧化矽晶圓。用於使石墨烯自一金屬轉移之程序(a)對於大規模合成係不可行，此係歸因於不一致覆蓋，(b)將轉移聚合物殘質保留於石墨烯(PMMA、PDMS、熱膠帶)上，增加載波散射及(c)產生褶皺、皺紋及撕裂。因此，石墨烯之轉移對於工業處理係不可行。顯然，透明膠帶方法對於半導體工業係可縮放。由於此等缺陷，此方法產生較小不規則形狀石墨烯薄片且不適合於縮放至具有矽之大直徑整體。參閱A. K. Geim及K.S. Novovselov之「The Rise of Graphene」Nature Materials 6 (2007) 183-191。 對產生晶圓級石墨烯及石墨烯之大面積片之研究已產生兩個主要的發展選擇。 首先，喬治亞理工學院的W. deHeer的團隊已示範由非常高溫下之矽昇華及向外擴散而使石墨烯層形成於SiC晶圓上。此技術之缺點係SiC晶圓之高成本、SiC晶圓之較小直徑及矽晶圓上之整合規模之可能缺失。一些團隊致力於使SiC沈積於矽上且試圖使石墨烯形成於經沈積之SiC層上。參閱P. First, W. deHeer等人之「Epitaxial Graphenes on Silicon Carbide」MRS Bulletin 35, 296-305 (2010)。 韓國及德克薩斯大學系統中的團隊已示範使石墨烯形成於諸如Cu及Ni之金屬箔上。參閱S. Bae等人之「Roll-to Roll Production of 30 inch Graphene Films for Transparent Electrodes」Nature Nanotechnology 5, 574-578 (2010)及ECS Transaction之X. Li等人之「Synthesis, Characterization, and Properties of Large-Area Graphene Films」19 (5),  41-52 (2005)。在諸如500微米汞柱之壓力下之一CVD腔室中，於700°C至1000°C範圍內之溫度下使用於氫氣混合之一碳源(諸如甲烷)，碳被吸收至金屬薄膜中且在冷卻之後分離及沈澱至取決於程序條件及金屬箔而形成但單一或多層石墨烯之金屬箔之表面。接著，石墨烯層必須轉移至氧化矽。轉移程序一般在石墨烯上使用一材料狀PMMA，隨後溶解金屬箔，接著，將石墨烯介接於二氧化矽層，且最終移除該PMMA，使石墨烯保留於SiO2 及矽上。儘管使石墨烯形成於金屬箔上能夠產生大片石墨烯，但用於將大面積石墨烯片轉移至大直徑矽基板以製造電子裝置之程序具有挑戰性。諸如薄膜應力、化學殘質、接合缺陷及石墨烯薄膜中之皺紋之問題可能係一可製造程序中之顯著挑戰。
簡而言之，本發明係關於一種用於形成一多層結構之方法，該方法包括：使一石墨烯層磊晶沈積於一含鈷層上，其中該含鈷層與一介電層接觸，且進一步其中該介電層與一半導體晶圓之一前晶圓表面接觸。 本發明係進一步關於一種多層結構，其包括：一半導體晶圓，該半導體晶圓包括一前晶圓表面、一後晶圓表面及接合該前晶圓表面及該後晶圓表面之一圓周晶圓邊緣；一介電層，其與該半導體晶圓之該前晶圓表面接觸；一含鈷層，其與該介電層接觸，該含鈷層包括一前層表面、一後層表面及介於該前層表面與該後層表面之間的一塊狀層區域，其中該後層表面與該介電層接觸；及一石墨烯層，其與該含鈷層之該前層表面接觸。
( 若干 ) 相關申請案之交叉參考 本申請案主張2015年10月1日申請之美國臨時申請案第62/235,800號之優先權。優先權文件之全部揭示內容以引用的方式倂入本文中。 本發明係關於一種用於使石墨烯直接形成於一基板(例如，一半導體基板，諸如一半導體晶圓，其視情況包括一介電層)上之方法。直言之，其意謂在無需層轉移的情況下，使石墨烯形成於基板上。根據本發明之方法之一些實施例，使一含鈷層沈積於一半導體基板(諸如一半導體晶圓，其視情況包括一介電層)之前表面上。隨後，一石墨烯層形成於該含鈷層上。因此，本發明係額外地關於一包括一半導體基板之多層物件、一含鈷層及一石墨烯層。有利地係：本發明之方法能夠使用至少一石墨烯層來塗佈一大直徑半導體晶圓(例如，塗佈有二氧化矽之一矽晶圓)的至少一部分。 本發明依賴於高品質、無缺陷、單層的石墨烯，其經由一含碳氣體之高溫、低壓化學氣相沈積於鈷(Co)薄膜之表面上而於SiO2 /Si基板上的鈷(Co)薄膜上具有最大覆蓋。歸因於高溫下(1320°C) Co中之高碳溶解度(0.9重量%)，使石墨烯形成於Co上係基於沈澱作用。在高溫生長期間，由於Co之晶粒大小增加，所以石墨烯之表面成核占支配地位，且石墨烯能夠在大單晶(數微米)中生長。此外，由於冷卻階段較快，所以碳自由基的沈澱使單層形成於鈷之表面上。歸因於石墨烯及鈷之強黏著性，生長宜係磊晶生長。I. 用於層沈積之基板 根據本發明之方法，石墨烯層或若干石墨烯層係直接形成於一半導體基板上，即無需一層轉移步驟。現參考圖1A，一半導體基板10可包括兩個主要、大體上平行表面，一表面係基板之一前表面，而另一表面係基板之一後表面。一圓周邊緣接合該前表面及該後表面，且一中心平面介於該前表面與該後表面之間。基板10包括介於該前表面與該後表面之間之一塊狀區域。在如本文所描述之任何操作之前，基板10之前表面與後表面可係實質上相同。一表面僅為方便而被稱為一「前表面」或一「後表面」，且通常係用以區分其上執行本發明之方法之操作的表面。在本發明之一些實施例中，在半導體基板10之前表面上執行本發明之操作。在本發明之一些實施例中，在半導體基板10之前表面及後表面兩者上執行本發明之操作。 在一些實施例中，半導體基板10包括一半導體晶圓。在一些實施例中，半導體材料可係選自由矽、碳化矽、藍寶石、氮化鋁、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及其等之組合組成的群組。在一些較佳實施例中，該半導體晶圓包括選自矽、碳化矽、矽鍺、砷化鎵、氮化鎵、磷化銦、砷化銦鎵及鍺之一材料。該半導體晶圓(例如，在一多層結構中)可包括此等材料之組合。一般而言，半導體晶圓具有至少約20 mm (更通常而言介於約20 mm與約500 mm之間)之一直徑。在一些實施例中，直徑係至少約20 mm、至少約45 mm、至少約90 mm、至少約100 mm、至少約150 mm、至少約200 mm、至少約250 mm、至少約300 mm、至少約350 mm或甚至至少約450 mm。半導體晶圓可具有介於約100微米與約5000微米之間(諸如介於約100微米與約1500微米之間、適合地在約500微米至約1000微米之範圍內)之一厚度。 在特別較佳實施例中，半導體晶圓包括已自根據習知丘克拉斯基晶體生長方法生長之一單晶錠切割之一單晶矽晶圓切割之一晶圓。此等方法以及標準矽切割技術、重疊技術、蝕刻技術及拋光技術揭示於(例如) F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989及Silicon Chemical Etching, (J. Grabmaier等人) Springer-Verlag, N.Y., 1982 (以引用的方式併入本文中)。在一些較佳實施例中，半導體矽基板係由CZ方法生長之一拋光矽晶圓。矽基板可具有任何晶體定向，例如(100)、(110)及(111)。 矽晶圓電阻率對於使一石墨烯層形成於基板上並非至關重要。然而，電阻率可取決於最終使用要求而改變。鑑於此，晶圓可為高度摻雜、可為半絕緣或可具有介於高度摻雜與半絕緣之間的摻雜分佈。因此，電阻率可自毫歐姆或更小變動至兆歐姆或更大。在一些實施例中，單晶半導體晶圓包括包括一p型或一n型摻雜劑。適合摻雜劑包含硼(p型)、鎵(p型)、磷(n型)、銻(n型)及砷(n型)。基於晶圓之所要電阻率選定摻雜劑濃度。在一些實施例中，晶圓類型可具有電阻率使得其等表徵為N++型、N+型、N型、N-型及N--型之任何者。通常，對於摻Sb，N+電阻率範圍低至10 milliohm-cm；對於摻As，N++電阻率範圍低至2 milliohm-cm；及對於摻P，N+++電阻率範圍低至1 milliohm-cm。歸因於晶體生長中之分離，規格範圍最大/最小通常係2-3X。在一些實施例中，晶圓類型可具有電阻率使得其等表徵為P++型、P+型、P型、P-型及P--型之任何者。通常，P+電阻率範圍低至10 milliohm-cm且P++電阻率範圍低至5 milliohm-cm。歸因於晶體生長中之分離，規格範圍最大/最小通常係1.5-2X。因此，晶圓之電阻率可在自約0.1 milliohm-cm至約10 kiloohm-cm之範圍內變動。在一些實施例中，電阻率可在自約0.1 milliohm-cm至約1 kiloohm-cm (諸如自0.1 milliohm-cm至約100 ohm-cm、諸如自0.1 milliohm-cm至約10 ohm-cm或自約0.1 milliohm-cm至約1 ohm-cm)之範圍內。基板亦可呈輕摻雜形式(諸如1 ohm-cm或10 ohm-cm或100 ohm-cm之標稱值)用於N型(磷)及P型(硼)兩者中。基板電阻率之選擇取決於應用(例如若基板用作為背閘極，則較低電阻率係較佳的)但應不影響石墨烯層之生長。 現參考圖1B，在本發明之方法之一些實施例中，半導體基板10之主要表面之一或多者可使用一介電層20來修改。該介電層可包括二氧化矽層、氮化矽層、氮氧化矽層，或二氧化矽層與氮化矽層之一組合。在一些較佳實施例中，半導體基板10包括一矽晶圓，其前表面層經氧化。在較佳實施例中，前表面層(即，其上沈積金屬薄膜之層)經氧化。在其中半導體基板10包括一矽晶圓之較佳實施例中，該矽晶圓之前表面宜經氧化，使得該矽晶圓之前表面層包括具有介於約10 nm與約1000 nm之間、介於約30 nm與約1000 nm之間、介於約50 nm與約500 nm之間(宜介於約50 nm與約300 nm之間，諸如介於約90 nm至約300奈米之間厚或介於約90 nm至約200奈米之間厚)之一厚度之二氧化矽(SiO2 )介電層20。介電層之沈積可係由所屬技術領域中已知之方法來完成，諸如熱氧化(其中經沈積之半導體材料薄膜的一些部分被消耗)及/或CVD氧化物及/或氮化物沈積。在一些實施例中，晶圓可被熱氧化(其中經沈積之半導體材料薄膜的一些部分被消耗)或薄膜可藉由CVD氧化物及/或氮化物沈積來生長。在一些實施例中，晶圓可在一表面中(諸如一ASM A400)中被熱氧化。矽晶圓之前表面可經由溼式氧化法或乾式氧化法熱氧化，如所屬技術領域中所已知。氧化一般使用水蒸氣及/或氧氣，在介於約800°C與約1200°C之間的溫度下發生。氧化周圍氛圍可為惰性氣體(諸如Ar或N2 )與O2 之一混合物。氧含量可在1百分比至10百分比(或更高)之範圍內變動。在一些實施例中，氧化周圍氛圍可高達100% (一「乾式氧化法」)。在一些實施例中，周圍氛圍可包括惰性氣體(諸如Ar或N2 )與氧化氣體(諸如O2 及水蒸氣)之一混合物(一「溼式氧化法」)。在一例示性實施例中，半導體晶圓可載入至一垂直爐(諸如一A400)。溫度上升至N2 及O2 之一混合物的氧化溫度。在已獲得所要氧化物厚度之後，關閉O2 及降低爐溫度，且晶圓自爐卸載。 在一些實施例中，半導體基板10可包括一介電層20，其包括氮化矽。在一些實施例中，半導體基板10包括一矽晶圓，其前表面層被氧化(如上文所描述)，接著，沈積氮化矽層。由於氮化矽有利地形成一障壁層以減少金屬原子(例如，鎳)之擴散至氧化矽層，所以可使氮化矽層沈積於氧化矽層上。在一些實施例中，氮化矽層之厚度可在約10 nm與約1000 nm之間、約30 nm與約1000 nm之間，或自約50奈米至約1000奈米的範圍內。在一些實施例中，氮化矽層之厚度可在自約50奈米至約500奈米之範圍內。在一些實施例中，氮化矽層之厚度可在自約70奈米至約250奈米之範圍內。基於裝置性能(使得較薄層係較佳的)與用於防止雜質之向內擴散至半導體基板之一有效障壁(使得較厚層係較佳的)之間的折衷來決定氮化矽層的厚度。可藉由使基板與高溫下之氮氣之一氛圍接觸來使氮化矽沈積於氧化矽層之表面上。例如，在自約700°C至約1300°C之範圍內的溫度下，半導體可曝露於氮氣或氨。在一些實施例中，氮化矽係藉由化學氣相沈積在約800°C下形成。為併入氮及氧以沈積氮氧化矽，氛圍可包括氧及氮之一組合，且溫度可被增加至1100°C與1400°C之間之一溫度。一替代氮源係氨。 在一些實施例中，於含鈷層之沈積之前，清潔包括介電層20之半導體基板10以(例如)移除有機物或其他雜質。一適合清潔溶液係「食人魚」溶液，其包括H2 SO4 (濃)及H2 O2 (30%溶液) (通常按一3:1比率，但諸如4:1或7:1之其他比率亦係適合的)。清潔持續時間適於介於約15分鐘與2小時之間。II.  含鈷層之沈積 參考圖1C，根據本發明之方法，半導體基板10 (例如，包括一介電層20 (例如，氧化矽層及視情況氮化矽層及/或氮氧化矽層)之一矽晶圓)之主要表面塗佈有一含鈷層30。在一些實施例中，可使含鈷層30沈積於包括一介電層20之半導體基板10之整個主要表面上。在一些實施例中，可使含鈷層30沈積於包括一介電層20之半導體基板10之一部分(諸如主要表面之總面積之至少約10%或總面積之至少約25%或總面積之至少約50%或總面積之至少約75%)上。在一些實施例中，可使含鈷層30沈積於包括一介電層20之半導體基板10之整個主要表面上且而後可使用習知微影技術選擇性地移除金屬以藉此將金屬沈積之一所要圖案保留於基板之主要表面上。在一些實施例中，包括一介電層20之半導體基板10之前表面層塗佈有一含鈷層30。前表面層可由微影完全塗佈鈷、部分塗佈鈷或塗佈一鈷圖案。在一些實施例中，半導體基板10包括其上具有一介電層20之一半導體晶圓。在一些實施例中，半導體基板10包括具有二氧化矽前表面層之一矽晶圓，且使含鈷層30沈積於該二氧化矽前表面層上。二氧化矽層可由微影完全塗佈鈷、部分塗佈鈷或塗佈一鈷圖案。在一些實施例中，半導體基板10包括具有二氧化矽層及氮化矽前表面層之一矽晶圓，且使含鈷層30沈積於氮化矽前表面層上。氮化矽層可由微影完全塗佈鈷、部分塗佈鈷或塗佈一鈷圖案。為了方便，含鈷層30之表面可被稱為一「前鈷層表面」及「一後鈷層表面」。本文中，後鈷層表面與介電層20接觸。使石墨烯層沈積於前鈷層表面上。一塊狀金屬區域介於前鈷層表面與後鈷層表面之間。 含鈷層30可由所屬技術領域中已知之技術(包含濺鍍、蒸鍍、電子束蒸鍍、離子束蒸鍍、化學氣相沈積、電鍍及金屬箔接合)沈積。在一些實施例中，使用(例如)一濺鍍及金屬蒸鍍單元由濺鍍或蒸鍍來沈積含鈷層30。在一些實施例中，可使用(例如)一瓦里安(Varian)電子束蒸鍍器在一清潔室環境中經由電子束蒸鍍技術來沈積一鈷層。根據由Supriya, L.; Claus, R. O. Solution-Based Assembly of Conductive Gold Film on Flexible Polymer Substrates: Langmuir 2004, 20, 8870–8876描述之方法，可發生電解金屬電鍍。在一些實施例中，含鈷層30可由化學氣相沈積在相對較低溫度下(諸如介於約100°C與約300°C之間(諸如約200°C))沈積。較佳地，含鈷層30之厚度介於約50奈米與約20微米之間，諸如厚度介於約50奈米與約10微米之間、諸如厚度介於約50奈米與約1000奈米(1微米)之間、諸如厚度介於約100奈米與約500奈米之間、諸如厚度介於約100奈米與約400奈米之間(諸如約300奈米或約500奈米)。 由於不同於銅(在1084°C下具有0.01重量%之碳溶解度)，使石墨烯形成於Co中係基於沈澱作用，所以將鈷用於一石墨烯層之沈積係有利的。此係歸因於高溫下(1320°C) Co中之高碳溶解度(0.9重量%)。相應地，在冷卻期間，碳較佳地沈澱於晶粒邊界附近。已觀察到高溫生長增強迅速沈澱及表面成核使得石墨烯原子核嘗試優先在相同定向上附接於彼此，導致大覆蓋率單層石墨烯之磊晶生長。 在金屬薄膜之沈積之後，可清潔多層結構。多層結構包括半導體基板10、介電層20 (例如，二氧化矽，其可額外地包括氮化矽層)及一含鈷層30。在一些較佳實施例中，可由在一還原氛圍中加熱一真空爐中之結構來清潔多層結構。可使用一化學氣相沈積系統，其中僅在高真空下執行焙燒。在較佳實施例中，該還原氛圍包括氫氣或其他還原氣體。可使用一惰性載體氣體，諸如氬或氦。在較佳實施例中，在曝露於還原氛圍期間，溫度較佳地係介於約800°C與約1200°C之間(諸如約1000°C)。壓力較佳地係次大氣壓，諸如小於約100 Pa (小於約1 Torr)，較佳地小於約1 Pa (小於約0.01 Torr)，甚至更佳地較佳地小於約0.1 Pa (小於約0.001 Torr)，且更佳地小於約0.01 Pa (小於約0.0001 Torr)。清潔退火可調整金屬薄膜之晶粒大小，例如在高溫下增加晶粒大小。 在熱處理之後，多層基板(圖1C)由X射線繞射分析以確認結晶定向。X射線繞射分析顯示SiO2 /Si基板上之一單晶Co薄膜，其能夠形成非常高品質石墨烯。在沈積含鈷層之後，退火多層結構促進磊晶生長，如由在退火之前及退火之後經由X射線繞射(XRD)分析Co表面所確認。參閱圖2A至圖2D。即，在退火之前，室溫(RT)蒸鍍之Co之XRD圖案顯示三個繞射峰。參閱圖2A。44°處之強峰對應於六方緊密堆積(hcp) Co(0002)或面心立方(fcc) Co(111)。參閱Ago等人之ACS Nano, 4, 7407 (2010)。非退火鈷之XRD圖案亦顯示另兩個亦於42° (Co(200))及47° (hcp Co(101))處所觀察之弱峰。參閱J. Mater. Chem., 2009, 19, 7371-7378。此等結果確認退火之前蒸鍍Co表面之多晶性質。已經受退火之含鈷層顯示一不同XRD圖案。例如，經CVD退火之Co (1000°C下退火10分鐘)於44°處之Co(0002)或Co(111)峰值在其全幅處變得更強及更窄。參閱圖2B及圖2C。另外，退火引起42°及47°處之弱峰消失，其隱含退火鈷層之結晶度中之改良。52°處出現一弱峰，其可歸因於Co(200)。形成石墨烯之後的Co表面之XRD圖案展示具有較小強度(此係由於石墨烯層之形成)之Co(0002)或Co(111)峰。參閱圖2D。III.  石墨烯層之沈積 根據本發明之方法之一些實施例且參考圖1C，包括半導體基板10、一介電層20及一含鈷層30之多層結構可曝露於一含碳氣體以藉此使原子碳成核於含鈷層30之前鈷層表面上及結晶鈷晶粒之間。 在一些實施例中，將該結構放置於一適當腔室(諸如一CVD系統)中，且使該結構處於一真空(諸如約0.1 Pa (約1 mTorr)之一壓力)中。隨後，使該結構處於一還原氛圍中之適當退火溫度下。一還原氛圍中之退火溫度大體上介於約500°C與約1100°C之間(諸如介於約700°C與約1000°C之間)。還原氛圍可包括氫。氛圍較佳地係一還原氛圍，其可包括介於約1%與約99%之間之氫(諸如介於約70%與約99%之間之氫、較佳地係約95%之氫)、平衡惰性氣體。 在一些實施例中，一含碳氣流可添加至還原氣流。含碳氣體可選自揮發烴，例如甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、異丁烷、丁烯、丁炔及其類似者。根據本發明之程序，含碳氣體(例如，甲烷)係可沈澱至石墨烯中之碳之一源。氛圍可為一還原氛圍，進一步包括諸如氫之一還原氣體。在一些實施例中，氣體可包括按自約1:1至約200:1 (諸如介於約1:1與約100:1之間(諸如約144:15))之一比率之甲烷氣及氫氣。在碳吸收及/或吸附期間，最小溫度大體上係至少約500°C。在碳吸收及/或吸附期間，最大溫度大體上不超過約1100°C。一般而言，溫度較佳地介於約700°C與約1000°C之間。一般而言，在氫氣/甲烷流動期間，反應室內部之壓力介於約10 Pa (約0.1 Torr)與約1500 Pa (約100 Torr)之間，諸如介於約50 Pa (約0.4 Torr)與約150 Pa (約1 Torr)之間。 在氣體停止流動之後，結構可視情況固定於吸收溫度下以促進成核之平衡及結晶鈷晶粒之間的吸收。含碳氣體停止流動之後平衡之持續時間可在約5秒至約3600秒之範圍內，諸如約600秒至約1800秒。在一些實施例中，碳向內擴散之持續時間非常短，諸如約10秒。 隨後，多層結構(諸如)依至少約10°C/min、至少約50°C/min、至少約100°C/min之一速率迅速冷卻。一般而言，冷卻期間，反應室內部之壓力介於約10 Pa (約0.1 Torr)與約1500 Pa (約100 Torr)之間，諸如介於約50 Pa (約0.4 Torr)與約150 Pa (約1 Torr)之間。氛圍較佳地係一還原氛圍，其可包括介於約1%與約99%之間之氫(諸如介於約70%與約99%之間之氫、較佳地係約95%之氫)、平衡惰性氣體。高溫生長及迅速冷卻快速增強沈澱作用及表面成核使得石墨烯原子核嘗試優先在相同定向上附接於彼此，導致大覆蓋率、高品質單層石墨烯之磊晶生長。參閱圖1D，描繪包括半導體基板10、一介電層20、一含鈷層30及單層石墨烯40之一多層結構。IV.  石墨烯層品質測試 與含鈷層30接觸之經沈積及冷卻之石墨烯層40可由拉曼光譜法分析以判定沈積層之品質。拉曼光譜法係一種用於確定石墨烯層及缺陷之數目的指揮技術。可使用一532 nm激發雷射來執行用於判定經沈積之石墨烯之品質的拉曼光譜法及2D映射。經沈積之石墨烯之品質可由參考所得拉曼光譜中之若干譜帶來判定。參閱圖3。此等譜帶包含：(i)歸因於由缺陷之存在所啟動之sp2 碳之呼吸模式之D譜帶(～1,350 cm−1 )、(ii)表示γ點處之石墨晶格中之C-C伸縮振動之E2g 模式之G譜帶(～1,580 cm−1 )及(iii)歸因於石墨烯中之二階雙聲子過程之2D譜帶(～2,690 cm−1 )。另外，在代表性樣本表面(D譜帶圖)中，亦應注意強度比(即ID /IG )小至可忽略不計且接近大多數石墨烯區域之背景位準，指示低缺陷內容及晶粒邊界之缺失，其亦指示單晶粒石墨烯之形成。G譜帶圖及2D譜帶圖清楚地展示整個樣本表面中存在單層石墨烯。一單層石墨烯之品質可由拉曼2D與G譜帶峰值之強度比(I2D /IG ≥2)判定。拉曼2D與G譜帶峰值之此強度比在本文中可稱為一「品質因數」。高品質石墨烯展現至少約4 (諸如至少約7、至少約7.5、至少約8或甚至至少約10)之一拉曼2D與G譜帶峰值比(I2D /IG )或品質因數比。另外，在高品質石墨烯中，未觀察到由缺陷引起之D譜帶。相比而言，高品質層脹石墨烯之I2D /IG 係約3至4。 石墨烯可由轉移至用於分析選定區域電子繞射(SAED)圖案之透射電子顯微術柵極來進一步測試品質。SAED圖案確認石墨烯之六方性質，石墨烯之六方性質指示2.15 Å之晶格間距。 提供以下非限制性實例以進一步繪示本發明。實例 1. 矽 晶圓基板上之鈷沈積 適合矽晶圓基板包含： 1.  包括具有90 nm之一厚度之一SiO2 介電質之一矽晶圓(n++型)， 2.  包括具有300 nm之一厚度之一SiO2 介電質之一矽晶圓(n++型)， 3.  包括具有90 nm之一厚度之一SiO2 介電質之一矽晶圓(p+型)，及 4.  包括具有300 nm之一厚度之一SiO2 介電質之一矽晶圓(p+型)， 塊狀矽基板自SunEdison Semiconductor, Ltd. (St. Peters, MO)獲得。基板可具有熱氧化矽層或基板可不具有一熱氧化層。 視需要使用「食人魚」溶液(H2 SO4 :H2 O2 = 3:1)來清潔矽晶圓達15分鐘至2小時的持續時間。在清潔及沖洗之後，使具有介於約100奈米與約300奈米之間的一厚度之一鈷薄膜沈積於各晶圓之氧化矽層上。在一清潔室環境中經由電子束蒸鍍技術來沈積鈷層。所使用之儀器係一瓦里安(Varian)電子束蒸鍍器。鈷之源(即，鈷目標)係具有99.99%純度及約1/4"直徑x 1/4"長度之尺寸的鈷小球。反應室中之金屬蒸鍍參數係：壓力：10-7 Torr；電壓：10 KV；電流：45 mA；工具因數：140%；Z比：0.343；密度：8.9 kg/m3 ；沈積鈷之厚度：100 nm及300 nm。實例 2. 鈷層之 品質測試 在退火之前及退火之後判定鈷層之結晶度。由X射線繞射及XRD峰值之分析來量測鈷層之結晶度。根據實例1製備之多層結構(Co/SiO2 /Si)經熱處理及隨後經由X射線繞射(XRD)分析以確認結晶定向。參閱圖2A至圖2D，其等係經沈積之鈷層之X射線繞射光譜。圖2A係根據實例1中所闡述之參數之電子束蒸鍍之後的光譜。圖2B係加熱至1000°C之後的光譜。圖2C係加熱至1000°C及退火10分鐘之後的光譜。圖2D係石墨烯生長之後的光譜。X射線繞射分析顯示SiO2 /Si基板上之一單晶Co薄膜，其能夠形成非常高品質石墨烯。 執行室溫(RT)蒸鍍之Co之XRD圖案，其中觀察到三個繞射峰。參閱圖2A。44°處之強峰對應於六方緊密堆積(hcp) Co(0002)或面心立方(fcc) Co(111)且42° (Co(200))及47° (hcp Co(101))處亦觀察到另兩個弱峰。此等峰值確認蒸鍍Co表面之多晶性質。 結構在1000°C下經受退火10 min。參閱圖2B (在溫度下及退火之前)及圖2C (在1000°C下退火10分鐘之後)。經退火之鈷層中於44°處之Co(0002)或Co(111)峰值在其全幅處變得更強及更窄。42°及47°處之弱峰消失。XRD峰值中之變化確認Co之結晶度中之改良。在52°處出現一弱峰，其可歸因於Co(200)。實例 3. 經由化學氣相沈積 (CVD) 之經製備之基板上之石墨烯之生長 設計一種CVD系統，其中將基板(1x1英寸)放置於具有一熔融石英管(直徑超過1英寸)之一劈裂管爐中。前驅氣體包含甲烷(CH4 )及氫氣(H2 )。首先，允許腔室達成1 mTorr之一基礎壓力。將根據實例1製備之基板直接放置在石英管之加熱區之中心中且依100標準立方公分每分鐘(SCCM)之一流動速率在一氫氛圍中加熱至1000°C以限制進一步氧化。恰在溫度達到1000°C之後，在一氫氛圍中之500 mTorr之一壓力下，基板依15標準立方公分每分鐘(SCCM)之一流動速率在相同溫度下退火5至10分鐘。為使碳成核於鈷表面上及鈷晶粒之間，氣體成分改變為按144:15之一vol:vol比之CH4 :H2 。甲烷：氫氣流動期間之壓力係1 Torr達10分鐘。此後，依約100°C/ min之一速率冷卻。參閱圖2D之石墨烯之沈積之後的結構之XRD光譜。實例 4. 鈷上之磊 晶沈積石墨烯之品質測試 由使用一532 nm激發雷射之拉曼光譜法及2D映射來測試鈷上之磊晶沈積石墨烯之品質。參閱圖3，其係Co表面上之單層石墨烯之拉曼光譜分析。光譜展示具有與無D譜帶之7.5之比率的石墨烯之特性G譜帶及2D譜帶。磊晶石墨烯之拉曼光譜展現：(i)歸因於由缺陷之存在所啟動之sp2 碳之呼吸模式之一可忽略D譜帶(～1,350 cm−1 )、(ii)表示γ點處之石墨晶格中之C-C伸縮振動之E2g 模式之一強且銳之G譜帶(～1,580 cm−1 )及(iii)歸因於石墨烯中之二階雙聲子過程之一強且銳之2D譜帶(～2,690 cm−1 )。在代表性樣本表面(D譜帶圖)中，亦應注意強度比(即ID /IG )小至可忽略不計且接近大多數石墨烯區域之背景位準，指示低缺陷內容及晶粒邊界之缺失，其亦主張單晶粒石墨烯之形成。G譜帶圖及2D譜帶圖清楚地展示整個樣本表面中存在單層石墨烯。一單層石墨烯之品質可由拉曼2D與G譜帶峰值之強度比(I2D /IG ≥2)判定。觀察到一較高拉曼2D與G譜帶峰值比(I2D /IG ) ＞ 7.5且未觀察到由缺陷引起之D譜帶。相比而言，高品質層脹石墨烯之I2D /IG 係約3至4。 將石墨烯進一步轉移至選定區域電子繞射(SAED)圖案之用於分析之透射電子顯微術柵極。SAED圖案確認石墨烯之六方性質，石墨烯之六方性質指示2.15 Å之晶格間距。 本書面描述使用實例來揭示本發明(包含實施方式)且亦使任何熟習技術者能夠實踐本發明，包含製造及使用任何裝置或系統及執行任何合併方法。本發明之可獲得專利之範疇由申請專利範圍界定且可包含熟習技術者所想到之其他實例。若此等其他實例具有相同於申請專利範圍之文字語言之結構元件或若此等其他實例包含具有與申請專利範圍之文字語言存在非實質差異之等效結構元件，則此等其他實例意欲落入申請專利範圍之範疇內。
10‧‧‧半導體基板 20‧‧‧介電層 30‧‧‧含鈷層 40‧‧‧單層石墨烯/石墨烯層
圖1A至圖1D描繪根據本發明之一實施例之處理流程。 圖2A至圖2D係經沈積之鈷層之X射線繞射光譜。圖2A係電子束蒸鍍之後的光譜。圖2B係加熱至1000°C之後的光譜。圖2C係加熱至1000°C及退火10分鐘之後的光譜。圖2D係石墨烯生長之後的光譜。 圖3係Co表面上之單層石墨烯之拉曼光譜分析。光譜展示具有與無D譜帶之7.5之比率的石墨烯之特性G譜帶及2D譜帶。
10‧‧‧半導體基板
20‧‧‧介電層
30‧‧‧含鈷層
40‧‧‧單層石墨烯/石墨烯層

Claims (26)

  1. 一種用於形成一多層結構之方法，該方法包括：使一石墨烯層磊晶沈積於一含單晶鈷層上，其中該含單晶鈷層係與一介電層接觸，且進一步其中該介電層係與一矽晶圓之一前晶圓表面接觸，其中根據以下步驟使該石墨烯層磊晶沈積於該含單晶鈷層上之一前鈷層表面：在足以使該前鈷層表面上之碳原子成核之一溫度下，使該含單晶鈷層之該前鈷層表面與一含碳氣體及氫氣接觸，其中該含碳氣體及該氫氣之vol：vol比係至少1：1；及沈澱碳原子以藉此使該石墨烯層磊晶沈積於該前鈷層表面上，其中該石墨烯層具有至少為4之一品質因數，其中該品質因數係由一拉曼2D譜帶與一拉曼G譜帶之峰值強度之比來判定。
  2. 如請求項1之方法，其中該介電層包括二氧化矽層、氮化矽層、氮氧化矽層，或包括二氧化矽層及氮化矽層之一多層的一或多者。
  3. 如請求項1之方法，其中該含單晶鈷層包括一前鈷層表面、一後鈷層表面，及介於該前鈷層表面與該後鈷層表面之間之一塊狀鈷層區域，其中該後鈷層表面係與該介電層接觸。
  4. 如請求項3之方法，其中該含單晶鈷層係藉由使鈷沈積於與該矽晶圓之該前晶圓表面接觸之該介電層上而形成。
  5. 如請求項3之方法，其中該含單晶鈷層係藉由下列步驟形成：由選自由濺鍍、蒸鍍、電鍍及金屬箔接合所組成之群組之一技術沈積一鈷層；及在使該石墨烯層磊晶沈積之前，退火包括該矽晶圓、該介電層，及該含鈷層之該結構以藉此製備該含單晶鈷層。
  6. 如請求項3之方法，其中該含單晶鈷層之厚度係介於約50奈米與約20微米之間。
  7. 如請求項3之方法，其中該含單晶鈷層之厚度係介於約50奈米與約1微米之間。
  8. 如請求項1之方法，進一步包括：由選自由濺鍍、蒸鍍、電子束蒸鍍、離子束蒸鍍、化學氣相沈積、電鍍及金屬箔接合所組成之群組之一技術而沈積一含鈷層於該介電層上以藉此製備包括該矽晶圓、該介電層，及該含鈷層之一結構；及在使該石墨烯層磊晶沈積之前，在800℃與1200℃之間的溫度下、於一還原氛圍中退火包括該矽晶圓、該介電層，及該含鈷層之該結構以藉此製備該含單晶鈷層。
  9. 如請求項1之方法，其中該含碳氣體及該氫氣之比係144：15。
  10. 如請求項1之方法，其中該等碳原子係藉由冷卻與一介電層接觸之該含單晶鈷層而被沈澱。
  11. 如請求項1之方法，其中該含碳氣體係選自由甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、丁烯、丁炔及其等之組合所組成之群組。
  12. 如請求項1之方法，進一步包括在使該含鈷層之該層表面與一含碳氣體接觸之前，在800℃與1200℃之間的溫度下、於一還原氛圍中退火包括該矽晶圓、該介電層，及該含鈷層之一結構以藉此形成該含單晶鈷層。
  13. 如請求項1之方法，其中該石墨烯層具有一單一單原子厚度。
  14. 如請求項1之方法，其中該石墨烯層具有至少約7之一品質因數。
  15. 如請求項1之方法，其中該石墨烯層具有至少約7.5之一品質因數。
  16. 如請求項1之方法，其中該石墨烯層之一拉曼光譜展現一可忽略D譜帶。
  17. 一種多層結構，其包括：一矽晶圓，該矽晶圓包括一前晶圓表面、一後晶圓表面，及接合該前晶圓表面及該後晶圓表面之一圓周晶圓邊緣；一介電層，其係與該矽晶圓之該前晶圓表面接觸； 一含單晶鈷層，其係與該介電層接觸，該含單晶鈷層包括一前鈷層表面、一後鈷層表面，及介於該前鈷層表面與該後鈷層表面之間之一塊狀鈷層區域，其中該後鈷層表面係與該介電層接觸，且進一步其中該含單晶鈷層之特性在於包含於44°2θ處之一Co(0002)或Co(111)峰值之一XRD圖案，且進一步其中於44°2θ處之該Co(0002)或Co(111)峰值係最大峰值；及一石墨烯層，其係與該含鈷層之該前鈷層表面接觸，其中該石墨烯層具有至少為4之一品質因數，其中該品質因數係由一拉曼2D譜帶與一拉曼G譜帶之峰值強度之比來判定。
  18. 如請求項17之多層結構，其中該介電層包括二氧化矽層、氮化矽層、氮氧化矽層，或包括二氧化矽層及氮化矽層之一多層的一或多者。
  19. 如請求項17之多層結構，其中該介電層之厚度係介於約10奈米與約1000奈米之間。
  20. 如請求項17之多層結構，其中該含單晶鈷層之厚度係介於約50奈米與約20微米之間。
  21. 如請求項17之多層結構，其中該含單晶鈷層之厚度係介於約50奈米與約1微米之間。
  22. 如請求項17之多層結構，其中該石墨烯層具有一單一單原子厚度。
  23. 如請求項17之多層結構，其中該石墨烯層具有至少約7之一品質因數，其中該品質因數係由一拉曼2D譜帶與一拉曼G譜帶之峰值強度之比來判定。
  24. 如請求項17之多層結構，其中該石墨烯層具有至少約7.5之一品質因數，其中該品質因數係由一拉曼2D譜帶與一拉曼G譜帶之峰值強度之比來判定。
  25. 如請求項17之多層結構，其中該石墨烯層具有至少約8之一品質因數，其中該品質因數係由一拉曼2D譜帶與一拉曼G譜帶之峰值強度之比來判定。
  26. 如請求項17之多層結構，其中該石墨烯層具有至少約10之一品質因數，其中該品質因數係由一拉曼2D譜帶與一拉曼G譜帶之峰值強度之比來判定。
TW105131775A 2015-10-01 2016-09-30 在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯 TWI736556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562235800P 2015-10-01 2015-10-01
US62/235,800 2015-10-01

Publications (2)

Publication Number Publication Date
TW201730385A TW201730385A (zh) 2017-09-01
TWI736556B true TWI736556B (zh) 2021-08-21

Family

ID=57184788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131775A TWI736556B (zh) 2015-10-01 2016-09-30 在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯

Country Status (4)

Country Link
US (2) US10573517B2 (zh)
EP (1) EP3356582B1 (zh)
TW (1) TWI736556B (zh)
WO (1) WO2017058928A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017152620A1 (zh) * 2016-03-08 2017-09-14 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的氮化镓生长方法
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US10604844B2 (en) * 2018-05-14 2020-03-31 Purdue Research Foundation Graphene production using plasma-enhanced chemical vapor deposition
CN113148992B (zh) * 2021-03-31 2022-10-25 哈尔滨金纳科技有限公司 一种小尺寸石墨烯的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240830A1 (en) * 2011-10-19 2013-09-19 Memc Electronic Materials, Inc. Direct and sequential formation of monolayers of boron nitride and graphene on substrates

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581678B2 (en) 2005-02-22 2009-09-01 Tyfone, Inc. Electronic transaction card
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
KR101344493B1 (ko) 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
JP5605360B2 (ja) 2009-06-16 2014-10-15 富士通株式会社 グラファイト構造体、電子部品及び電子部品の製造方法
KR101622304B1 (ko) 2009-08-05 2016-05-19 삼성전자주식회사 그라펜 기재 및 그의 제조방법
US8158200B2 (en) 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8187955B2 (en) 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
KR101736462B1 (ko) 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
US8808810B2 (en) 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
US9096437B2 (en) 2010-03-08 2015-08-04 William Marsh Rice University Growth of graphene films from non-gaseous carbon sources
CN102064189A (zh) 2010-12-06 2011-05-18 苏州纳维科技有限公司 金属-半导体电极结构及其制备方法
WO2012148439A1 (en) 2011-04-25 2012-11-01 William Marsh Rice University Direct growth of graphene films on non-catalyst surfaces
KR101878732B1 (ko) 2011-06-24 2018-07-16 삼성전자주식회사 그래핀 기재 및 이를 채용한 투명전극과 트랜지스터
US8884310B2 (en) 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101984695B1 (ko) * 2012-08-29 2019-09-03 삼성전자주식회사 그래핀 소자 및 그 제조방법
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
KR101482655B1 (ko) * 2013-07-10 2015-01-16 한국과학기술원 탄소기반 자기조립층의 열처리를 통한 고품질 그래핀의 제조 방법
WO2015020610A1 (en) 2013-08-05 2015-02-12 National University Of Singapore Method to transfer two dimensional film grown on metal-coated wafer to the wafer itself in a face-to-face manner
JP5892232B1 (ja) 2014-12-24 2016-03-23 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240830A1 (en) * 2011-10-19 2013-09-19 Memc Electronic Materials, Inc. Direct and sequential formation of monolayers of boron nitride and graphene on substrates

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hiroki Ago et al., 2010. Epitaxial Chemical Vapor Deposition Growth of Single-Layer Graphene over Cobalt Film Crystallized on Sapphire, ACS Nano, Vol. 4, No. 12, page: 7407-7414. *

Also Published As

Publication number Publication date
WO2017058928A1 (en) 2017-04-06
EP3356582B1 (en) 2020-12-16
EP3356582A1 (en) 2018-08-08
TW201730385A (zh) 2017-09-01
US20190139762A1 (en) 2019-05-09
US10573517B2 (en) 2020-02-25
US20180315599A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
Deokar et al. Towards high quality CVD graphene growth and transfer
Nandamuri et al. Remote plasma assisted growth of graphene films
Ago et al. Epitaxial growth and electronic properties of large hexagonal graphene domains on Cu (111) thin film
EP2994933B1 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
Nandamuri et al. Chemical vapor deposition of graphene films
Liu et al. A systematic study of atmospheric pressure chemical vapor deposition growth of large-area monolayer graphene
Kim et al. Direct growth of patterned graphene on SiO 2 substrates without the use of catalysts or lithography
Li et al. Preparation of single‐and few‐layer graphene sheets using Co deposition on SiC substrate
US8288190B2 (en) Methods of making heterojunction devices
US20140374960A1 (en) Method for producing a graphene film
TWI736556B (zh) 在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯
US20100021708A1 (en) Large-Area Single- and Few-Layer Graphene on Arbitrary Substrates
KR20130040904A (ko) 그래핀 제조 방법
Wang et al. Scalable synthesis of graphene on patterned Ni and transfer
JP2013067549A (ja) 薄膜の形成方法
Zhai et al. Growth of ideal amorphous carbon films at low temperature by e-beam evaporation
Ago et al. Step-templated CVD growth of aligned graphene nanoribbons supported by a single-layer graphene film
Arai et al. Non-catalytic heteroepitaxial growth of aligned, large-sized hexagonal boron nitride single-crystals on graphite
Ji et al. van der Waals interaction-induced photoluminescence weakening and multilayer growth in epitaxially aligned WS 2
WO2013003083A1 (en) Method of growing graphene nanocrystalline layers
JP6569605B2 (ja) 積層基板の製造方法および積層基板
Fanton et al. 3C-SiC films grown on Si (111) substrates as a template for graphene epitaxy
Jagannadham et al. Substrate Effects on Growth of MoS 2 Film by Laser Physical Vapor Deposition on Sapphire, Si and Graphene (on Cu)
Ibrahim et al. Evolution of Cu surface morphology and its effect on graphene synthesized by Chemical Vapor Deposition