JP6615853B2 - 半導体基板上におけるグラフェンの直接形成方法 - Google Patents

半導体基板上におけるグラフェンの直接形成方法 Download PDF

Info

Publication number
JP6615853B2
JP6615853B2 JP2017251320A JP2017251320A JP6615853B2 JP 6615853 B2 JP6615853 B2 JP 6615853B2 JP 2017251320 A JP2017251320 A JP 2017251320A JP 2017251320 A JP2017251320 A JP 2017251320A JP 6615853 B2 JP6615853 B2 JP 6615853B2
Authority
JP
Japan
Prior art keywords
metal film
semiconductor substrate
carbon
layer
nanometers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017251320A
Other languages
English (en)
Other versions
JP2018070445A (ja
Inventor
マイケル・アール・シークリスト
ビーカス・ベリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of JP2018070445A publication Critical patent/JP2018070445A/ja
Application granted granted Critical
Publication of JP6615853B2 publication Critical patent/JP6615853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

関連出願の相互参照
本発明は、２０１１年１０月１９日に出願された米国仮出願第６１／５４８,８９９号の利益を主張する。これは、全体として、本明細書に引用して援用する。
発明の技術分野
本発明の技術分野は、概して、半導体基板上にグラフェン及び他の一原子厚さのシートを形成するための方法に関する。
グラフェンは、カーボン原子が六角配置されたものであり、これは一原子厚さの平面シートを形成する。グラフェンは、前途有望な電子材料である。これは、その優れた電気特性、熱特性、機械特性、光学特性のため、半導体産業に大きな影響を与えるポテンシャルを有すると同時に、現存する半導体プロセス技術との互換性を提供するからである。大量生産において、これらの利益を得るためには、大直径のシリコン基板上にグラフェンを積層することが必要とされている。現在のプロセスにおいて、グラフェンを金属製のベースから所望の基板へ移すことが必要とされるが、一原子厚さのシートの移送プロセスは困難であり、生産量が低くなり、しわ(folds)及び裂け目(tears)の密度が大きくなる。
２００４年のＡ．ゲイム及びＫ．ノボセロフによる、”グラファイトの単離、同定、特性評価の成功”以来、グラフェンのフレークを作製する最も一般的な方法は、グラファイトからテープを用いて剥離し、酸化シリコンウェハに移すことである。この方法は、グラフェンからなる不規則形状の小さいフレークを作製するものであり、シリコンとの大直径融合体まで拡張するのには適していない。Ａ．Ｋ．ゲイム及びＫ．Ｓ．ノボフセロフ, ”グラフェンの台頭(Rise)”ネイチャーマテリアルズ６（２００７）１８３−１９１参照。
ウェハレベルのグラフェン及び大面積シートのグラフェンの製造についての研究により、２つの主要なオプションが進展しつつある。
ジョージア技術学会における、ファースト、Ｗ．ディーヒアーのグループは、非常に高温において、シリコン昇華及び外部拡散によってＳｉＣウェハ上にグラフェンを形成することができることを示した。この技術の欠点は、ＳｉＣウェハのコストが高いこと、ＳｉＣウェハの直径がより小さいこと、シリコンウェハ上におけるスケール(scale)析出の可能性がないことである。いくつかのグループは、シリコン上にＳｉＣを析出させ、析出させたＳｉＣ上にグラフェンを形成することを研究している。Ｐ．ファースト、Ｗ．ディーヒアーら, ”シリコンカーバイド上のエピタキシャルグラフェン”ＭＲＳ報告書３５, ２９６−３０５（２０１０）参照。
韓国及びテキサス大学集合体の複数のグループが、Ｃｕ及びＮｉ等の金属薄膜上においてグラフェンを形成できることを立証した。Ｓ．ベイら, ”透明電極のための３０インチグラフェンフィルムのロール−トゥ−ロール製造法”ネイチャーナノテクノロジー ５, ５７４−５７８（２０１０）、及び、Ｘ．リーら, ＥＣＳトランスアクション, ”大面積グラフェンフィルムの合成、同定、及び、特性”１９（５）, ４１−５２（２００５）参照。７００〜１０００℃の範囲の温度において、ＣＶＤチャンバー中、１００ミリトール等の圧力で水素と混合されるメタン等の炭素源を用いることにより、炭素は金属フィルムに吸収され、冷却時、炭素が分離され、金属薄膜の表面に炭素が析出されることにより、プロセスコンディション及び金属薄膜に依存して単一の層の若しくは複数の層のグラフェンが形成される。概して、移送プロセスは、ＰＭＭＡ−オン−グラフェン等の材料を用い、その後、金属薄膜を溶解させ、さらにその後、グラフェンを二酸化珪素層に付着させ、最後に、ＰＭＭＡを除去することにより、シリコン上のＳｉＯ２の上にグラフェンが残される。金属薄膜上でのグラフェンの形成により、大きなシートのグラフェンを作製することができるが、より大きなグラフェンシートを、電子デバイス製造のための大直径シリコン基板へ移すプロセスが困難である。グラフェンフィルムにおけるフィルム応力、化学残留物、結合欠陥、しわ等の問題は、製造プロセスにとって重大な課題となる可能性がある。
端的に言えば、本発明は、半導体基板を調製するための方法を対象としている。当該半導体基板は、一方が半導体基板のフロント表面であり、他方が半導体基板のバック表面である略平行な２つの主面と、前記半導体基板のフロント表面と前記半導体基板のバック表面とを繋ぎ合わせる周縁端と、を含む。当該方法は、半導体基板のフロント表面上に金属フィルムを形成する工程を含む。当該金属フィルムは、フロント金属フィルム表面、バック金属フィルム表面、前記フロント金属フィルム表面と前記バック金属フィルム表面との間に形成されたバルク金属領域を有し、前記バック金属フィルム表面は、前記半導体基板のフロント表面と接触している。当該方法は、さらに、還元雰囲気下、炭素原子を金属フィルムのバルク金属領域へ内部拡散させるに十分な温度で、前記フロント金属フィルム表面に炭素含有ガスを接触させることを含む。当該方法は、さらに、半導体基板のフロント表面とバック金属フィルム表面との間において炭素原子を析出させてグラフェン層を形成することを開示する。
いくつかの実施の形態において、半導体基板の上に金属フィルムを有する半導体基板において、以下の温度勾配のプロファイルを形成することにより、炭素原子を析出させ一の層のグラフェン若しくは複数の層のグラフェンを形成する。当該温度勾配のプロファイルは、フロント金属フィルム表面及びバック金属フィルム表面における温度が、バルク金属領域内の中央平面付近の温度未満であるようなプロファイルである。
いくつかの実施の形態において、半導体基板の上に金属フィルムを有する半導体基板を急速に冷却することにより、炭素原子が析出され、一の層の若しくは複数の層のグラフェンが形成される。
本発明は、さらに、半導体基板を調製する方法を対象としている。半導体基板は、一方が半導体基板のフロント表面であり、他方が半導体基板のバック表面である実質的に平行な２つの主面と、前記半導体基板のフロント表面と前記半導体基板のバック表面とを繋ぎ合わせる周縁端と、前記半導体基板のフロント表面と前記半導体基板のバック表面との間の中央平面と、を有する。当該方法は、半導体基板のフロント表面層の上に、炭素リッチポリマーを含む層を析出させることを含む。当該方法は、さらに、炭素リッチポリマー上に金属フィルムを形成することを含み、当該金属フィルムは、フロント金属フィルム表面と、バック金属フィルム表面と、前記フロント金属フィルム表面と前記バック金属フィルム表面との間に形成されたバルク金属領域と、を含み、前記バック金属フィルム表面は、前記炭素リッチポリマーを含む層と接触している。当該方法は、水素の存在下、半導体基板の上に炭素リッチポリマーを含む層及び金属フィルムを有する半導体基板を、当該炭素リッチポリマーを含む層を分解させるに十分な温度まで加熱することをさらに含む。当該方法は、半導体基板のフロント表面とバック金属フィルム表面との間において、炭素原子を析出させ、それにより、グラフェン層を形成することをさらに含む。
いくつかの実施の形態において、半導体基板の上に炭素リッチポリマーを含む層及び金属フィルムを有する半導体基板において温度勾配のプロファイルを形成することにより、前記半導体基板のフロント表面とバック金属フィルム表面との間において炭素原子を析出させ、一の層の若しくは複数の層のグラフェンを形成する。当該温度勾配のプロファイルは、フロント金属フィルム表面及びバック金属フィルム表面における温度が、バルク金属領域内の中央平面付近の温度未満であるようなプロファイルである。
いくつかの実施の形態において、半導体基板の上に炭素リッチポリマーを含む層及び金属フィルムを有する半導体基板を急速に冷却することにより、前記半導体基板のフロント表面と前記バック金属フィルム表面との間において炭素原子を析出させ、一の層の若しくは複数の層のグラフェンを形成する。
本発明は、さらにまた、一方がドナー基板のフロント表面であり、他方がドナー基板のバック表面である実質的に平行な２つの主面と、前記フロント表面と前記バック表面とを繋ぎ合わせる周縁端と、前記フロント表面と前記バック表面との間の中央平面と、を有する半導体基板を含むマルチレイヤー製品を対象とし；グラフェンの層が半導体基板のフロント表面と接触し；フロント金属フィルム表面、バック金属フィルム表面、前記フロント金属フィルム表面と前記バック金属フィルム表面との間に形成されたバルク金属領域を含む金属フィルムが前記グラフェンの層に接触している。
本発明は、半導体基板、例えば、半導体ウェハの上に直接グラフェンを形成するための方法を対象としている。好適には、本発明の方法により、二酸化ケイ素により被覆された大直径半導体ウェハ、例えば、シリコンウェハの少なくとも一部を、少なくとも一のグラフェン層により被覆することができる。いくつかの実施の形態において、本発明の方法により、二酸化ケイ素により被覆された大直径半導体ウェハ、例えば、シリコンウェハの少なくとも一部を、少なくとも一のグラフェン層により被覆することができる。換言すれば、ウェハの主面の少なくとも一部を、一原子厚さを有する一のグラフェン層により被覆する。いくつかの実施の形態において、本発明の方法により、二酸化ケイ素により被覆された大直径半導体ウェハ、例えば、シリコンウェハの少なくとも一部を、バイレイヤーのグラフェンにより被覆してもよい。そのバイレイヤーの各層は、一原子厚さの一のグラフェン層を含む。いくつかの実施の形態において、本発明の方法により、二酸化ケイ素により被覆された大直径半導体ウェハ、例えば、シリコンウェハの少なくとも一部を、３層以上の層を有するマルチレイヤーグラフェンにより被覆してもよい。当該マルチレイヤーの各層は一原子厚さを有する。いくつかの実施の形態において、ウェハの全主面を、一の層の若しくは複数の層のグラフェンにより被覆してもよい。いくつかの実施の形態において、ウェハの主面の一部を、一の層の若しくは複数の層のグラフェンにより被覆してもよい。
概して、本発明の方法は、半導体基板の主面に金属フィルムを析出させ、マルチレイヤー構造を炭素源に供し、それにより、炭素を金属フィルムに吸収させることに基づいている。いくつかの実施の形態において、炭素源は、金属フィルムの析出前に半導体基板の表面に析出される、炭化水素含有自己組織化モノレイヤー若しくは炭素リッチポリマーであってもよい。いくつかの実施の形態において、炭素源は、炭化水素含有自己組織化モノレイヤー及び炭素リッチポリマーの組み合わせであってもよく、それらの両方が、金属フィルムの析出前に半導体基板の表面上に析出される。いくつかの実施の形態において、炭素源は、炭素リッチガス、例えば、メタンであってもよい。気相成長プロセスの間炭素が金属フィルム中に吸収される。いくつかの実施の形態において、固体の炭素源、例えば、自己組織化モノレイヤー及び／又はポリマーが、半導体基板及び金属フィルムの間に配置されてもよく、当該方法は、炭素含有ガスから炭素を吸収することをさらに含んでいてもよい。
いくつかの実施の形態において、半導体基板の主面に析出された金属（例えば、ニッケル）は、炭素析出温度において高い炭素溶解度を有する。これらの実施の形態において、炭素は、固体の若しくは気体の炭素源から金属フィルムへ吸収されてもよい。マルチレイヤー構造体が冷却されるとき、炭素が分離され金属フィルムから炭素が析出され、それにより、半導体基板及び金属フィルムとの間において少なくとも一のグラフェン層が形成される。
本発明のいくつかの実施の形態において、半導体基板の主面上に形成された金属は、炭素析出温度において低い若しくは実質的にゼロの炭素溶解度を有する。そのような金属には、例えば、銅が含まれる。ここでは、昇温により、炭素源、例えば、気体の炭素若しくは炭素含有ポリマーが分解され、金属表面は、半導体基板と金属フィルムとの間における少なくとも一のグラフェン層の成長について触媒作用を及ぼす。
いくつかの実施の形態において、金属層は、半導体基板の主面全体にわたって析出させてもよい。いくつかの実施の形態において、金属層を、基板の一部、例えば、主面の全表面積の少なくとも約１０％、全表面積の少なくとも約２５％、全表面積の少なくとも約５０％、全表面積の少なくとも約７５％に亘って析出させてもよい。いくつかの実施の形態において、金属層は、半導体基板の主面の全体に亘って析出させ、従来のリソグラフィー技術を用いることにより金属を除去し、それにより、基板の主面に金属析出物の所望のパターンを形成してもよい。
金属フィルムを、例えば、エッチングすることにより除去し、それにより、半導体基板及び一原子厚さのグラフェンを備えるマルチレイヤー半導体構造物を作製してもよい。当該グラフェン層は、半導体基板の主面上に析出された金属層と同じ寸法を有する。このことに鑑みると、当該方法により、例えば、半導体基板の主面上において金属層をリソグラフィーすることにより所望のパターンを有する複数のグラフェン層を作製することができる。好適には、如何なる層移送工程を用いることなくグラフェンを形成する。
本発明の方法によれば、一のグラフェン層若しくは複数のグラフェン層が半導体基板上に析出される。半導体基板は、実質的に平行な２つの主面を有していてもよく、それらの主面の一方は、基板のフロント表面であり、それらの主面の他方は、基板のバック表面である。周縁端は、フロント表面とバック表面とを繋ぎ合わせ、フロント表面とバック表面との間に中央平面が存在する。本明細書において記載された任意のオペレーションの前において、基板のフロント表面とバック表面とは実質的に同じであってもよい。本発明の方法に係るオペレーションが実行される表面を区別するため、又は、単に便宜のため、表面を”フロント表面”若しくは”バック表面”と称している。本発明のいくつかの実施の形態において、本発明のオペレーションは、半導体基板のフロント表面上において実行される。本発明のいくつかの実施の形態において、本発明のオペレーションは、半導体基板のフロント表面とバック表面の両方において実行される。
いくつかの実施の形態において、半導体基板には、半導体ウェハが含まれる。好ましい実施の形態において、半導体ウェハには、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、砒化ガリウム、窒化ガリウム、リン化インジウム、砒化インジウムガリウム、及びゲルマニウムから選択された材料が含まれる。半導体ウェハは、例えば、一のマルチレイヤー構造体において、そのような材料の組み合わせを含んでいてもよい。概して、半導体ウェハは、少なくとも約２０ｍｍ、より典型的には、約２０ｍｍ〜約５００ｍｍの直径を有する。いくつかの実施の形態において、直径は、約２０ｍｍ、約４５ｍｍ、約９０ｍｍ、約１００ｍｍ、約１５０ｍｍ、約２００ｍｍ、約３００ｍｍ若しくは約４５０ｍｍである。半導体ウェハは、約１００マイクロメートル〜約５０００マイクロメートル、例えば、約１００マイクロメートル〜約１５００マイクロメートルの厚さを有していてもよい。
特に好ましい実施の形態において、半導体ウェハには、単結晶シリコンウェハが、従来のチョクラルスキー結晶成長法にしたがって成長させた単結晶インゴットからスライスされ、当該単結晶シリコンウェハからスライスされたウェハが含まれる。そのような方法、並びに、標準的なシリコンスライス技術、ラッピング技術、エッチング技術、及び研磨技術は、例えば、Ｆ．シムラ, 半導体シリコン結晶, アカデミックプレス, １９８９、及び、シリコンケミカルエッチング（Ｊ．グラブメイヤーｅｄ．）スプリンガー−バーラッグ, スプリンガー−ベルラッグ, Ｎ．Ｙ., １９８２（これらの文献は引用することにより本明細書において援用される）に開示されている。いくつかの実施の形態において、半導体シリコン基板は、ＣＺ法により成長させた研磨シリコンウェハである。シリコン基板は、任意の結晶配向、例えば、（１００）、（１１０）及び（１１１）を有する。
本発明に係る方法のいくつかの実施の形態において、半導体基板の１以上の主面を誘電体層により修正(modified with)してもよい。いくつかの好ましい実施の形態において、半導体基板には、シリコンウェハが含まれ、シリコンウェハのフロント表面はイオンインプランテーションの前において酸化される。好ましい実施の形態において、フロント表面層、すなわち、金属フィルムが析出された層が酸化される。半導体基板がシリコンウェハを含む好ましい実施の形態において、シリコンウェハのフロント表面は、好ましくは、シリコンウェハのフロント表面層が、約３０ｎｍ〜約１０００ｎｍ、約５０ｎｍ〜約５００ｎｍ、好ましくは、約５０ｎｍ〜約３００ｎｍの厚さ、例えば、約９０ｎｍ〜約３００ナノメートルの厚さ、若しくは、約９０ｎｍ〜約２００ナノメートルの厚さを有する二酸化ケイ素（ＳｉＯ２）の層を含むように酸化されていることが好ましい。当該技術分野において知られているように、シリコンウェハのフロント表面を、ウェット酸化若しくはドライ酸化により、熱的に酸化させてもよい。概して、酸化は、水蒸気及び／又は酸素を用いて約８００℃〜約１２００℃の温度で行われる。
本発明に係る方法のいくつかの実施の形態において、炭化水素含有シラン及び炭化水素含有シリケート（すなわち、有機シラン、有機シリケート）を含む自己組織化モノレイヤーを、金属フィルムを形成する前に酸化ケイ素層の上に析出させてもよい。本明細書において、炭化水素含有の部位は、炭素源として機能する。炭素源は、加熱サイクルの間に、その後塗布される金属フィルムへ内部拡散し、若しくは、分解されグラフェンが形成される。ここで、金属フィルムには、低い若しくは実質的にゼロの炭素溶解度を有する金属が含まれる。炭化水素含有シラン及び／又は炭化水素含有シリケートは、半導体基板のフロント表面層上にグラフェンを形成するための炭素源を提供する。概して、自己組織化モノレイヤーを形成するためのシラン若しくはシリケートは、構造式：

ＳｉＸ３−（ＣＨ２）ｎ−ＣＨ３

ここで、
それぞれのＸは、ハライド原子、アルキル基、若しくは、アルコキシ基；
ｎは、１〜２５、好ましくは、約３〜約１５の間の整数である。
当該アルキル基は、１〜４の炭素原子、すなわち、メチル、エチル、ｎ−プロピル、イソプロピル、ｎ−ブチル、イソブチル、若しくは、ｔｅｒｔ−ブチルを含んでいてもよい。Ｘがアルキルである実施の形態において、好ましくは、それぞれのＸはメチルである。
アルコキシ基は、１〜４の炭素原子、すなわち、メトキシ、エトキシ、ｎ−プロポキシ、イソプロポキシ、ｎ−ブトキシ、イソブトキシ、若しくは、ｔｅｒｔ−ブトキシを含んでいてもよい。Ｘがアルコキシである実施の形態において、好ましくは、それぞれのＸは、エトキシである。
ハライド原子は、例えば、塩化物若しくは臭化物等であってもよい。
シラン若しくはシリケートを半導体基板表面上に析出させ自己組織化されたモノレイヤーを形成するため、半導体、例えば、シリカの表面は、最初、酸素プラズマ中で洗浄される（適切な条件としては、１００Ｗ、６００ミリトール、２分間が含まれる）。また、酸素プラズマにより、シリカ表面に水酸基を導入してもよい。その後、当該基板を、概して、シラン若しくはシリケートを含有する溶液に浸漬することにより、シラン若しくはシリケートにより処理する。適切な組成は、エタノール中において１質量％であってもよい。当該基板を１０分間この溶液に浸漬してもよい。析出後、当該基板を例えば３回９９％のエタノールで洗浄し、その後、焼成してもよい。適切な焼成条件は、４分間１２０℃である。
自己組織化されたモノレイヤーを形成するために使用されうる他の適切な炭化水素含有材料には、ヘキサメチルジシラザン及びアルキルアルミニウムが含まれる。アルミニウムがグラフェン製品にドープされうるため、アルキルアルミニウムはあまり好ましくない。
本発明の方法に係るいくつかの実施の形態において、金属フィルムを形成する前に、半導体基板の上に誘電体層を有する半導体基板（例えば、半導体ウェハ）の上に炭素リッチポリマーを析出させる。いくつかの実施の形態において、半導体ウェハの主面上において成長させた金属層上に炭素リッチポリマーを析出させる。本発明の方法に係るいくつかの実施の形態において、金属フィルムを形成する前に、半導体基板の上に誘電体層を有する半導体基板（例えば、半導体ウェハ）の上に炭素リッチポリマーを析出させ、金属フィルムの表面上に第２の炭素リッチポリマー層を析出させる。本明細書において、当該炭素リッチポリマーは、炭素源として機能し、これは、加熱サイクルの間、その後形成される金属フィルムに内部拡散されるか、もしくは、分解されてグラフェンとなる。ここで、当該金属フィルムは、低い若しくは実質的にゼロの炭素溶解度を有する金属を含む。概して、多種多様な炭素含有ポリマーが適している。いくつかの実施の形態において、炭素リッチポリマーは、ポリメチルメタクリレート（ＰＭＭＡ）、ポリブタジエン、ポリスチレン、ポリ（アクリロニトリル−コ−ブタジエン−コ−スチレン）（ＡＢＳ）、ポリエチレン、ポリプロピレン、ポリ（４’−ビニルヘキサフェニルベンゼン）、及び、これらの組み合わせからなる群から選択されてもよい。
いくつかの実施の形態において、ポリマー若しくは炭素含有フィルムは、窒素ドープ若しくはホウ素ドープのグラフェンシートを作製するため、窒素若しくはホウ素を含有していてもよい。本発明に適する窒素含有ポリマーは、ホルムアルデヒド、ポリアクリロニトリル、ポリ（２，５ピリジン）、ポリピロール、ポリカルバゾール、ポリアニリン、及び、それらの組み合わせを含む。ホウ素ドーピングは、ホウ化アルコールを含む炭素含有層を調製すること、若しくは、ボラマー（登録商標）を析出させることにより達成してもよい。
炭素リッチポリマーは、ポリマー含有溶液から基板をポリマーフィルムでスピンコーティングすることにより析出させてもよい。他の適切な析出方法には、スプレーコーティング及び電気化学析出(electrochemical deposition)が含まれる。スピンコーティング溶液のための適切な溶媒には、トルエン、ヘキサン、キシレン、ペンタン、シクロヘキサン、ベンゼン、クロロフォルムが含まれる。当該ポリマーの濃度は、概して、約０．０１質量％〜約１質量％、約０．０５質量％〜約０．５質量％、例えば約０．１質量％である。
炭素リッチポリマー層は、約１ナノメートル〜約１００ナノメートル、約５ナノメートル〜約１００ナノメートル、好ましくは、約１０ナノメートル〜約５０ナノメートルの厚さまで析出させてもよい。いくつかの実施の形態において、炭素リッチポリマー層を、約１ナノメートル〜約１０ナノメートルの厚さまで析出させてもよい。
本発明の方法によれば、半導体基板の主面は、金属フィルムにより被覆される。いくつかの実施の形態において、金属層を、半導体基板の主面全体に析出させてもよい。いくつかの実施の形態において、金属層は、基板の一部、例えば、主面の全表面の少なくとも約１０％、全表面の少なくとも約２５％、全表面の少なくとも約５０％、若しくは、全表面の少なくとも約７５％を被覆してもよい。いくつかの実施の形態において、金属層は、半導体基板の主面全体に析出させ、その後、従来のリソグラフィー技術を用いて選択的に金属を除去して、基板の主面に所望のパターンの金属析出物を残留させてもよい。いくつかの実施の形態において、半導体基板のフロント表面層は、金属フィルムにより被覆される。当該フロント表面層は、金属により完全に被覆されていてもよく、部分的に金属により被覆されていてもよく、若しくは、リソグラフィーにより金属パターンで被覆されていてもよい。いくつかの実施の形態において、半導体基板は、半導体ウェハの上に誘電体層を有する半導体ウェハを含む。いくつかの好ましい実施の形態において、半導体基板は、二酸化ケイ素フロント表面層を有する基板を備え、金属フィルムが当該二酸化ケイ素フロント表面層上に析出される。二酸化ケイ素層は、完全に金属により被覆されていてもよく、部分的に金属により被覆されていてもよく、リソグラフィーにより金属パターンで被覆されていてもよい。いくつかの好ましい実施の形態において、半導体基板には、二酸化ケイ素フロント表面層を有するシリコンウェハが含まれ、当該層は、炭化水素含有自己組織化モノレイヤー、例えば、炭化水素含有シラン自己組織化モノレイヤー、若しくは、炭素リッチポリマーによりさらに修飾され、そして、金属フィルムは、自己組織化モノレイヤー若しくは炭素リッチポリマー上に析出される。本明細書において、半導体基板、誘電体層、炭化水素含有シラン自己組織化モノレイヤー若しくは炭素リッチポリマーを含有する炭素含有層、及び、金属フィルムを含むマルチレイヤー構造が作製される。簡便のため、金属フィルムの表面は、”フロント金属フィルム表面”及び”バック金属フィルム表面”と称されうる。本明細書において、当該バック金属フィルム表面は、半導体基板のフロント表面層と接触する。当該半導体基板のフロント表面層は、誘電体層と、任意ではあるが、炭化水素含有シラン自己組織化モノレイヤー若しくは炭素リッチポリマーと、を含んでいてもよい。バルク金属領域は、フロント金属フィルム表面と、バック金属フィルム表面との間にある。
本発明に適した金属には、ニッケル、銅、鉄、プラチナ、パラジウム、ルテニウム、コバルト、及び、それらの合金が含まれる。好ましい実施の形態において、金属フィルムにはニッケルが含まれている。金属フィルムは、スパッタリング、蒸発、電解めっき、金属箔ボンディングを含む、当該技術分野において知られた技術により作製してもよい。いくつかの実施の形態において、金属フィルムを、例えば、スパッタリング及び金属蒸着装置を用いてスパッタリング若しくは蒸着により析出させる。電解金属めっきは、スプリヤ, Ｌ．；クラウス, Ｒ．Ｏ．フレキシブルポリマー基板上の導電性金フィルムの溶液ベースのアセンブリー：ラングミュアー２００４, ２０, ８８７０−８８７６に記載された方法により行ってもよい。好ましくは、金属フィルムは、約５０ナノメートル〜約２０マイクロメートルの厚さ、例えば、約５０ナノメートル〜約１０マイクロメートルの厚さ、約５０ナノメートル〜約１０００ナノメートル、例えば、約３００ナノメートルの厚さを有している。
いくつかの実施の形態において、金属フィルムは、高温（すなわち、概して、５００℃より大きい温度、８００℃より大きい温度、例えば、約１０００℃）において、炭素について比較的高い溶解度を有する金属を含んでいてもよい。これにより、炭素の内部拡散が可能となる。好ましくは、当該金属は、より低い温度において、低い若しくは実質的にゼロの炭素溶解度を有する。そのため、後続の冷却工程において、炭素を分離し及び炭素を析出させグラフェンを形成することが可能となる。炭素の内部拡散温度において高い炭素溶解度を有する金属フィルムには、ニッケル、鉄、パラジウム、及び、コバルトが含まれる。いくつかの実施の形態において、当該金属フィルムには、１０００℃において少なくとも約０．０５原子％、好ましくは１０００℃において少なくとも約０．１０原子％、さらに好ましくは、１０００℃において少なくとも約０．１５原子％の炭素溶解度を有する金属が含まれる。いくつかの実施の形態において、当該金属フィルムには、１０００℃において約３原子％未満、好ましくは１０００℃において約２原子％未満の炭素溶解度を有する金属が含まれる。例えば、いくつかの実施の形態において、当該金属フィルムにはニッケルが含まれる。当該ニッケルは、当該金属フィルムがニッケルである場合に、炭素内部拡散のためのチャンバー温度である１０００℃において、約０．２原子％の炭素溶解度を有する。いくつかの実施の形態において、金属フィルムには鉄が含まれる。当該鉄は、当該金属フィルムが鉄である場合に、炭素内部拡散のためのチャンバー温度である８００℃において、約０．０２原子％の炭素溶解度を有する。
いくつかの実施の形態において、金属フィルムは、高温（すなわち、概して、５００℃より大きい温度、若しくは、８００℃より大きい温度、例えば、約１０００℃）において、低い若しくは実質的にゼロの炭素溶解度を有する金属を含有していてもよい。低い炭素溶解度金属フィルムには、銅、プラチナ、ルテニウム、及び、コバルトが含まれる。例えば、炭素溶解度は、５００℃より大きい温度、８００℃より大きい温度、例えば約１０００℃において、銅中において実質的にゼロである。金属フィルムのための金属として銅が選択されるとき、炭素含有ガス若しくは炭素含有ポリマーは銅上の水素により分解させる。炭素−炭素結合の形成によりグラフェンを生成することは、銅表面上において当該銅表面により触媒作用が与えられる。
金属フィルムの析出後、マルチレイヤー構造を洗浄してもよい。当該マルチレイヤー構造は、半導体基板と、任意の表面誘電体層と、（金属フィルムの析出前ポリマーフィルムが析出される実施の形態においては）ポリマーフィルムと、金属フィルムと、を備える。いくつかの好ましい実施の形態において、マルチレイヤー構造は、還元雰囲気下、真空炉において当該構造を加熱することにより洗浄してもよい。高真空下の焼成のみが行われる化学気相成長システムを使用してもよい。好ましい実施の形態において、還元雰囲気には、水素ガス若しくは他の還元ガスが含まれる。例えば、アルゴン若しくはヘリウム等の不活性キャリアーガスを使用してもよい。好ましい実施の形態において、還元雰囲気に供する間の温度は、好ましくは、約８００℃〜約１２００℃、例えば、約１０００℃である。圧力は、好ましくは、大気圧、例えば、約１００Ｐａ未満（１トール未満）、好ましくは、約１Ｐａ未満（０．０１トール未満）、さらに好ましくは、約０．１Ｐａ未満（０．００１トール未満）、さらに好ましくは、約０．０１Ｐａ未満（０．０００１トール未満）である。洗浄アニールは、金属フィルムの粒子サイズを調整、例えば、上昇した温度において粒子サイズを増加させてもよい。
マルチレイヤー構造が半導体基板、任意の表面誘電体層、ポリマーフィルム、及び高い炭素溶解度を有する金属を含有する金属フィルムと、を備える実施の形態において、マルチレイヤー構造は、加熱及び冷却サイクルに供され、加熱の間、金属フィルムへの内部拡散を介して炭素吸収が起こり、その後、冷却の間、炭素が分離され、グラフェンとして炭素析出が起こる。いくつかの実施の形態において、十分な炭素が、本発明の方法に従って、炭素含有自己組織化モノレイヤー、炭素リッチポリマー、炭素含有ガス、若しくは、それらの任意のコンビネーションから金属フィルムへ内部拡散した後、一の層若しくは複数の層のグラフェンが、半導体基板のフロント表面とバック金属フィルム表面との間に形成される。いくつかの実施の形態において、炭素原子は、任意ではあるが、半導体基板の上に金属フィルムを有する半導体基板において温度勾配プロファイルを形成することにより、析出され、一の層若しくは複数の層のグラフェンが形成される。温度勾配プロファイルは、複数の層の基板のフロント表面とバック表面とを冷却することにより達成される。そのような冷却により、フロント金属フィルム表面とバック金属フィルム表面とが、バルク金属領域内の中央平面近くの温度未満である温度勾配が形成される。いくつかの実施の形態において、炭素原子は、当該マルチレイヤー構造を急速に冷却することにより析出され一の層の若しくは複数の層のグラフェンが形成される。
マルチレイヤー構造を冷却することにより、金属フィルムのバルク領域において炭素の溶解度を低下させる。これにより、炭素は、半導体基板のフロント表面と金属フィルムのバック表面との間において金属フィルムから分離され、グラフェンが析出される。これにより、本発明の方法は、半導体基板（任意ではあるが、そのフロント表面上において誘電体層により修飾されている）と、半導体基板のフロント表面に接触するグラフェン層と、当該グラフェン層に接触する金属フィルムと、を含むマルチレイヤー製品を作製するのに有益である。
炭素内部拡散の間の温度は、約５００℃〜約１０００℃、例えば、約７００℃〜約１０００℃、例えば、鉄については、約８００℃であり、または、ニッケルについては、１０００℃である。当該金属が十分な濃度の炭素を吸収した後、マルチレイヤー構造を冷却し、それにより、冷却の間、分離及び凝集してグラフェンが形成される。冷却速度は、約５℃／秒〜約５０℃／秒、例えば、約１０℃／秒〜約３０℃／秒、例えば、約１０℃／秒若しくは約３０℃／秒まで制御されることが好ましい。チャンバーの圧力は、約０．１パスカル（約１ミリトール）〜約７０パスカル（約５００ミリトール）の範囲で変動してもよい。当該大気は、好ましくは、約７０％〜約９９％の水素、好ましくは、約９５％の水素、残余不活性ガスを含んでいてもよい還元性雰囲気である。
マルチレイヤー構造が半導体基板、任意の表面誘電体層、炭素リッチポリマーフィルム、及び低炭素溶解度を有する金属を含む金属フィルム、を備える実施の形態において、マルチレイヤー構造は、加熱冷却サイクルに供され、高温において炭素含有ポリマーの分解が引き起こされ、分解された炭素は、金属フィルムの表面により触媒作用が付与され、グラフェンが形成される。炭素含有ポリマーの分解を引き起こす温度は、約５００℃〜約１０００℃、例えば、７００℃〜約１０００℃の範囲で変動してもよい。マルチレイヤー構造は、約５℃／秒〜約５０℃／秒、例えば、約１０℃／秒〜約３０℃／秒、例えば、約１０℃／秒若しくは約３０℃／秒の冷却速度で冷却される。チャンバーの圧力は、約０．１パスカル（約１ミリトール）〜約７０パスカル（約５００ミリトール）の範囲で変動してもよい。大気は、好ましくは、還元性雰囲気であり、約７０％〜約９９％の水素、好ましくは、約９５％の水素、残余不活性ガスを含んでいてもよい。
本発明の方法に係るいくつかの実施の形態によれば、半導体基板、任意ではあるが誘電体層及び金属フィルムを含むマルチレイヤー構造は、炭素含有ガスに供され、それにより、金属フィルムのバルク領域に原子の炭素が内部拡散する。いくつかの実施の形態において、炭素含有ガスフローを還元性ガスフローに加えてもよい。炭素含有ガスは、揮発性の炭化水素、例えば、メタン、エタン、エチレン、アセチレン、プロパン、プロピレン、プロピン、ブタン、ブチレン、ブチン等の中から選択してもよい。炭素含有ガス、例えば、メタンは、本発明のプロセスに係る、析出させてグラフェンを形成するための炭素源である。炭素内部拡散及び炭素吸収の間の最小温度は、概して、少なくとも約５００℃である。炭素内部拡散及び炭素吸収の間の最大温度は、概して、約１１００℃以下である。概して、当該温度は、好ましくは、約７００℃〜約１０００℃である。概して、水素ガス／メタンフロー中における反応チャンバー内の圧力は、約６００Ｐａ（約５トール）〜約８０００Ｐａ（約６０トール）、好ましくは、約１３００Ｐａ（約１０トール）〜約７０００Ｐａ（約５０トール）である。マルチレイヤー構造は、約５℃／秒〜約５０℃／秒、例えば、約１０℃／秒〜約３０℃／秒、例えば、約１０℃／秒若しくは約３０℃／秒の冷却速度で冷却される。
任意ではあるが、好適には、十分な炭素が金属フィルムのバルク領域に内部拡散した後、これらのガスのフローを停止させ、炭素が金属フィルムのバルク領域に分配されるに十分な期間、マルチレイヤーを内部拡散温度に保持する。所望の数のグラフェン層を有する製品を生産するための炭素内部拡散の適切な時間は、較正曲線を描くことにより決定してもよい。最終製品における分離された複数の層のグラフェンは、炭素内部拡散の時間についての関数である。この較正曲線を用いて、一のグラフェン層若しくは複数のグラフェン層を形成するに十分な理想炭素内部拡散時間を決定してもよい。炭素含有ガスのフローが停止した後の平衡期間(duration of equilibration)は、約５秒〜約３６００秒、例えば、約６００秒〜約１８００秒の範囲に亘っていてもよい。いくつかの実施の形態において、炭素内部拡散の期間は非常に短く、例えば、約１０秒である。その後、上述のように、マルチレイヤー構造を急速に冷却する。
金属への炭素溶解度が低い又はゼロである実施の形態（例えば銅）において、本発明の方法により、好適には、一のモノレイヤーのグラフェンが形成される。グラフェンの形成が、金属フィルムへの炭素の溶解、その後のグラフェンの分離及び析出に依存する実施の形態（例えばニッケル）において、本発明の方法は、吸収され及び析出される炭素の量を制御し、形成されるグラフェン層の数を制御する必要がある。それぞれの実施の形態において、半導体基板のフロント表面と金属フィルムのバック表面との間において少なくとも一の層のグラフェンが析出されるように条件を制御してもよい。いくつかの実施の形態において、本発明の方法により、半導体基板のフロント表面と金属フィルムのバック表面との間において、一原子厚さのグラフェン層を析出させることができる。いくつかの実施の形態において、本発明の方法により、半導体基板のフロント表面と、金属フィルムのバック表面との間において、バイレイヤーのグラフェンを析出させてもよい。当該バイレイヤーのグラフェンの各層は、一原子厚さのグラフェン層を有する。いくつかの実施の形態において、本発明の方法によれば、半導体基板のフロント表面と金属フィルムのバック表面との間において３以上の層を有するマルチレイヤーのグラフェンを析出させてもよい。当該マルチレイヤーの各層は、一原子厚さのグラフェン層を有する。第２層、バイレイヤー若しくはマルチレイヤーのグラフェンは、フロント金属フィルム表面において析出しうる。今日までに得られた結果により、特定のニッケル層がマルチレイヤーグラフェンフィルムの作製に適していることが示された。
グラフェン層がフロント金属フィルム表面上に析出される実施の形態によれば、この一若しくは複数の外部グラフェン層を除去してもよい。いくつかの実施の形態において、一若しくは複数の外部グラフェン層を、例えば、ウェットエッチング、プラズマエッチング、オゾン／ＵＶ光下での酸化等のエッチングにより除去してもよい。好ましい実施の形態において、一若しくは複数の外部グラフェン層を酸素プラズマエッチングにより除去してもよい。
本発明の次のステップによれば、金属フィルムを除去して、それにより、半導体基板のフロント表面に接触したグラフェン層を露出させる。金属フィルムの金属を溶解させるのに十分な、当該技術分野において知られた技術、例えば、ニッケル、銅、鉄、若しくはそれらの合金を溶解させるために十分な技術により除去してもよい。好ましい実施の形態において、金属フィルムを水溶性の金属エッチャントに接触させる。金属フィルムの除去に適した金属エッチャントには、塩化第二鉄、鉄（III）窒化物、王水、硝酸が含まれる。好適には、これらの金属エッチャントは、グラフェンを除去しない。

いくつかの実施の形態において、金属フィルムの除去時、半導体基板及び一原子厚さの一のグラフェン層を含むマルチレイヤー基板が製造される。当該グラフェン層は、当該技術分野において知られた技術、例えば、ラマン分光法により、層の数を確認することを特徴としてもよい。
いくつかの実施の形態において、金属フィルムの除去時、半導体基板と、バイレイヤーのグラフェンと、を含むマルチレイヤー基板が製造され、当該バイレイヤーのそれぞれの層が一原子厚さを有する。
酸化されたシリコンウェハ上においてグラフェンを形成することにより、可能性として考えられる多くのアプリケーション（単一分子検出、超高速ＦＥＴ、ＴＥＭについての水素可視化テンプレート、及び、調整可能なスピントロニックスデバイスが含まれる）が開発される。さらに、グラフェンは、高い熱伝導性（シリコンの２５倍）、高い機械的強度（最も強いナノ材料）、高い光学的透過性（９７％）、キャリアー制御された中間帯／光学遷移及び柔軟構造を示す。グラフェンのｓｐ２炭素原子からの高い密度のπ電子、及び、オープン結晶構造におけるキャリアー閉じ込めにより、今日において測定された中で最も高い移動度が与えられる。さらに、その結晶構造及び電子構造の特有の組み合わせであるグラフェンが、いくつかの優れた且つ特殊な特性（室温におけるその電荷キャリアーの弾道輸送（弱く散乱（λ散乱＞３００ｎｍ））；バイレイヤーにおけるゲート調整可能なバンドギャップ；室温における量子ホール効果；量子干渉；マグネト感知性輸送；調整可能な光送信；メガヘルツ特性周波数；及び化学的及び幾何学的制御可能なバンドギャップを含む）を示す。グラフェンを酸化シリコン上へ直接形成することにより、多種多様な電子アプリケーション及びセンシングアプリケーションについて、シリコンベースプラットフォーム上に特殊なグラフェン構造が提供されると予期される。
次に記載の非限定的な実施例は、本発明をさらに例示するために与えられている。
実施例１
９０ナノメートルの厚さを有するおよそ５センチメートル（２インチ）直径の二酸化ケイ素層をｎ型シリコン基板上に形成した。酸素プラズマを用いることにより基板を洗浄した（１００Ｗ、６００ミリトール、２分）。シリカ基板上にＰＭＭＡの層をスピンコートした（アセトンにおいて１％、４０００ｒｐｍ（一例として））。その後、５００ｎｍ厚の金属層を、金属蒸着システム中において、ＰＭＭＡ層の上に析出させた。ある実施の形態において、金属層はニッケルを含んでいた。別の態様では、金属層は銅を含んでいた。金属−オン−ＰＭＭＡ−オン−シリカ−オン−シリコン基板を、ＣＶＤチャンバー内に載置した。サンプルを３０分間１０００℃（一例として）で焼成し、当該フィルムをアニールした。最後に、ＣＶＤの温度が１０００℃まで達し、水素ガスを、１００ミリトールの圧力で、３０分間、流入させた。最後に、サンプルを１０℃／秒で室温まで急速に冷却した。これにより、金属とシリカとの間の界面においてグラフェンが形成された。最後に、金属フィルムを鉄（III）窒化物でエッチングし、シリカ−オン−シリコン基板上においてグラフェンを設けた。
本明細書は、本発明を開示するため（ベストモードを含む）、また、当該技術分野における当業者が、本発明を実施することができるようにするため（任意のデバイス若しくはシステムを作製し使用し、任意の組み合わされた方法を実行することを含む）、実施例を用いる。本発明の特許可能な範囲は、クレームにより規定され、当該技術分野における当業者にとってなしえる他の実施例を含んでいてもよい。そのような他の実施例は、それらがクレームの文字通りの文言から異なる構造的構成要素を有する場合、又は、それらがクレームの文字通りの文言と実質的に差異のない同等の構造的構成要素を含む場合、クレームの範囲に含まれることが意図されている。
本明細書の開示内容は、以下の態様を含み得る。
（態様１）
半導体基板を作製するための方法であって、
前記半導体基板は、一方が前記半導体基板のフロント表面であり、他方が前記半導体基板のバック表面である実質的に平行な２つの主面と、前記半導体基板のフロント表面と前記半導体基板のバック表面とを繋ぎ合わせる周縁端と、を含み、
当該方法は、
フロント金属フィルム表面と、バック金属フィルム表面と、前記フロント金属フィルム表面と前記バック金属フィルム表面との間のバルク金属領域と、を含み、前記バック金属フィルム表面が、前記半導体基板のフロント表面と接触する金属フィルムを、前記半導体基板のフロント表面上に形成することと、
還元雰囲気中、前記金属フィルムのバルク金属領域に炭素原子を内部拡散させるのに十分な温度で、前記フロント金属フィルム表面に炭素含有ガスを接触させることと、
前記半導体基板のフロント表面と前記バック金属フィルム表面との間に炭素原子を析出させグラフェンの層を形成することと、を含む方法。
（態様２）
前記半導体基板には、半導体ウェハが含まれる態様１記載の方法。
（態様３）
前記半導体ウェハには、シリコン、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、及び、ゲルマニウム、並びに、それらの組み合わせからなる群から選択された材料が含まれる態様２記載の方法。
（態様４）
前記半導体ウェハには、チョクラルスキー法により成長させた単結晶シリコンインゴットからスライスして得られたシリコンウェハが含まれる態様２記載の方法。
（態様５）
前記半導体基板のフロント表面は、そのフロント表面上に誘電体層を含む態様１記載の方法。
（態様６）
前記半導体基板のフロント表面は、そのフロント表面上にシリコン酸化物層を含む態様１記載の方法。
（態様７）
前記シリコン酸化物層は、約３０ナノメートル〜約１０００ナノメートルの厚さを有する態様６記載の方法。
（態様８）
前記シリコン酸化物層は、約９０ナノメートル〜約３００ナノメートルの厚さを有する態様６記載の方法。
（態様９）
金属フィルムを形成する前に、前記シリコン酸化物層上に、炭化水素含有シラン、炭化水素含有シリケート、若しくは、それら両方を含む自己組織化モノレイヤーを析出（または堆積）させることをさらに含む態様６記載の方法。
（態様１０）
一般式ＳｉＸ ３ −（ＣＨ ２ ） ｎ −ＣＨ ３ （ここで、それぞれのＸは独立にハロゲン原子、アルキル基、若しくは、アルコキシ基であり、ｎは１〜２５の間の整数である）を有する化合物を含む自己組織化モノレイヤーを析出（または堆積）させることをさらに含む態様６記載の方法。
（態様１１）
それぞれのＸが１〜４の炭素原子を含むアルキル基である態様１０記載の方法。
（態様１２）
それぞれのＸが１〜４の炭素原子を含むアルコキシ基である態様１０記載の方法。
（態様１３）
それぞれのＸがハロゲン原子である態様１０記載の方法。
（態様１４）
前記金属フィルムが、１０００℃において、少なくとも約０．０５原子％の炭素溶解度を有する金属を含む態様１記載の方法。
（態様１５）
前記金属フィルムが、１０００℃において、約３原子％未満の炭素溶解度を有する金属を含む態様１記載の方法。
（態様１６）
前記金属フィルムが、ニッケル、銅、鉄、プラチナ、パラジウム、ルテニウム、コバルト、及び、これらの合金を含む態様１記載の方法。
（態様１７）
前記金属フィルムが、スパッタリング、蒸着、電解めっき、及び、金属箔ボンディングからなる群から選択された技術により形成（または堆積）される態様１記載の方法。
（態様１８）
前記金属フィルムが、約５０ナノメートル〜約２０マイクロメートルの厚さを有する態様１記載の方法。
（態様１９）
前記金属フィルムが、約５０ナノメートル〜約１０マイクロメートルの厚さを有する態様１記載の方法。
（態様２０）
前記炭素含有ガスが、メタン、エタン、エチレン、アセチレン、プロパン、プロピレン、プロピン、ブタン、ブチレン、ブチン、及び、これらの組み合わせからなる群から選択される態様１記載の方法。
（態様２１）
前記還元雰囲気が、水素ガスを含む態様２０記載の方法。
（態様２２）
半導体基板の上に金属フィルムを有する半導体基板において温度勾配プロファイルを形成することを含み、
前記温度勾配プロファイルは、前記フロント金属フィルム表面及び前記バック金属フィルム表面における温度が前記バルク金属領域内の中央平面近くの温度未満となるようなプロファイルである態様１記載の方法。
（態様２３）
前記温度勾配により、前記フロント金属フィルム表面上にグラフェンが析出される態様２２記載の方法。
（態様２４）
前記フロント金属フィルム表面上のグラフェン層を除去することをさらに備える態様２３記載の方法。
（態様２５）
前記フロント金属フィルム表面上のグラフェン層が、酸素プラズマエッチングにより除去される態様２４記載の方法。
（態様２６）
前記金属フィルムを除去して、それにより、前記半導体基板のフロント表面と接触するグラフェン層を露出させることをさらに備える態様１記載の方法。
（態様２７）
前記金属フィルムが、水溶性の金属エッチャントに金属フィルムを接触させることにより除去される態様２６記載の方法。
（態様２８）
半導体基板の上に金属フィルムを有する半導体基板を急速に冷却することにより、前記炭素原子を析出させ、それにより、前記半導体基板のフロント表面と前記バック金属フィルム表面との間にグラフェン層を形成する態様１記載の方法。
（態様２９）
半導体基板を作製するための方法であって、
前記半導体基板は、一方が前記半導体基板のフロント表面であり、他方が前記半導体基板のバック表面である実質的に平行な２つの主面と、前記半導体基板のフロント表面と前記半導体基板のバック表面とを繋ぎ合わせる周縁端と、を含み、
当該方法は、
前記半導体基板のフロント表面層上に、炭素リッチポリマーを含む層を析出させることと、
フロント金属フィルム表面と、バック金属フィルム表面と、前記フロント金属フィルム表面と前記バック金属フィルム表面との間のバルク金属領域と、を含み、前記バック金属フィルム表面が、前記炭素リッチポリマーを含む層と接触する金属フィルムを、前記炭素リッチポリマーを含む層上に形成することと、
水素の存在下、前記半導体基板の上に前記炭素リッチポリマーを含む層及び前記金属フィルムを備える半導体基板を、前記炭素リッチポリマーを含む層を分解させるに十分な温度まで加熱することと、
前記半導体基板のフロント表面と前記バック金属フィルム表面との間に炭素原子を析出させグラフェンの層を形成することと、を備える方法。
（態様３０）
前記半導体基板には、半導体ウェハが含まれる態様２９記載の方法。
（態様３１）
前記半導体ウェハには、シリコン、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、及び、ゲルマニウム、並びに、それらの組み合わせからなる群から選択された材料が含まれる態様３０記載の方法。
（態様３２）
前記半導体ウェハには、チョクラルスキー法により成長させた単結晶シリコンインゴットをスライスして得られたシリコンウェハが含まれる態様３０記載の方法。
（態様３３）
前記半導体基板のフロント表面は、そのフロント表面上に誘電体層を含む態様２９記載の方法。
（態様３４）
前記半導体基板のフロント表面は、そのフロント表面上にシリコン酸化物層を含む態様２９記載の方法。
（態様３５）
前記シリコン酸化物層は、約３０ナノメートル〜約１０００ナノメートルの厚さを有する態様３４記載の方法。
（態様３６）
前記シリコン酸化物層は、約９０ナノメートル〜約３００ナノメートルの厚さを有する態様３５記載の方法。
（態様３７）
前記炭素リッチポリマーが、ポリメチルメタクリレート（ＰＭＭＡ）、ポリブタジエン、ポリスチレン、ポリ（アクリロニトリル−コ−ブタジエン−コ−スチレン）（ＡＢＳ）、ポリエチレン、ポリプロピレン、ポリ（４’−ビニルヘキサフェニルベンゼン）、及び、これらの組み合わせからなる群から選択される態様２９記載の方法。
（態様３８）
前記炭素リッチポリマーを含む層は、約１ナノメートル〜約１００ナノメートルの厚さを有する態様２９記載の方法。
（態様３９）
前記炭素リッチポリマーを含む層は、約５ナノメートル〜約１００ナノメートルの厚さを有する態様２９記載の方法。
（態様４０）
前記炭素リッチポリマーを含む層は、約１０ナノメートル〜約５０ナノメートルの厚さを有する態様２９記載の方法。
（態様４１）
前記金属フィルムには、１０００℃において、少なくとも約０．０５原子％の炭素溶解度を有する金属が含まれる態様２９記載の方法。
（態様４２）
前記金属フィルムには、１０００℃において、約３原子％未満の炭素溶解度を有する金属が含まれる態様２９記載の方法。
（態様４３）
前記金属フィルムには、ニッケル、銅、鉄、プラチナ、パラジウム、ルテニウム、コバルト、及び、これらの合金が含まれる態様２９記載の方法。
（態様４４）
前記金属フィルムは、スパッタリング、蒸着、電解めっき、及び、金属箔ボンディングからなる群から選択された技術により析出（または堆積）される態様２９記載の方法。
（態様４５）
前記金属フィルムは、約５０ナノメートル〜約２０マイクロメートルの厚さを有する態様２９記載の方法。
（態様４６）
前記金属フィルムは、約５０ナノメートル〜約１０マイクロメートルの厚さを有する態様２９記載の方法。
（態様４７）
半導体基板の上に金属フィルムを有する半導体基板において温度勾配プロファイルを形成することをさらに含み、
前記温度勾配プラファイルは、前記フロント金属フィルム表面及び前記バック金属フィルム表面における温度が前記バルク金属領域内の中央平面近くの温度未満となるようなプロファイルである態様２９記載の方法。
（態様４８）
半導体基板の上に金属フィルムを有する半導体基板を急速に冷却することにより、前記炭素原子を析出させ、それにより、前記半導体基板のフロント表面と前記バック金属フィルム表面との間にグラフェン層を形成する態様２９記載の方法。
（態様４９）
一方がドナー基板のフロント表面であり、他方がドナー基板のバック表面である実質的に平行な２つの主面と、前記フロント表面と前記バック表面とを繋ぎ合わせる周縁端と、前記フロント表面と前記バック表面との間の中央平面と、を含む半導体基板と、
前記半導体基板のフロント表面に接触するグラフェン層と、
前記グラフェン層に接触する金属フィルムであって、フロント金属フィルム表面と、バック金属フィルム表面と、前記フロント金属フィルム表面と前記バック金属フィルム表面との間のバルク金属領域と、を含む金属フィルムと、を備えるマルチレイヤー製品。
（態様５０）
前記半導体基板には、半導体ウェハが含まれる態様４９記載のマルチレイヤー製品。
（態様５１）
前記半導体ウェハには、シリコン、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、及び、ゲルマニウム、並びに、それらの組み合わせからなる群から選択された材料が含まれる態様５０記載のマルチレイヤー製品。
（態様５２）
前記半導体ウェハには、チョクラルスキー法により成長させた単結晶シリコンインゴットをスライスして得られたシリコンウェハが含まれる態様５１記載のマルチレイヤー製品。
（態様５３）
前記半導体基板のフロント表面は、そのフロント表面上に誘電体層を含む態様５２記載のマルチレイヤー製品。
（態様５４）
前記半導体基板のフロント表面は、シリコン酸化物層を含む態様５２記載のマルチレイヤー製品。
（態様５５）
前記シリコン酸化物層は、約５０ナノメートル〜約１０００ナノメートルの厚さを有する態様５４記載のマルチレイヤー製品。
（態様５６）
前記シリコン酸化物層は、約９０ナノメートル〜約３００ナノメートルの厚さを有する態様５５記載のマルチレイヤー製品。
（態様５７）
前記半導体基板のフロント表面に接触するグラフェン層が、単一の単原子グラフェン層（または一原子厚さのグラフェン層）を含む態様４９記載のマルチレイヤー製品。
（態様５８）
前記半導体基板のフロント表面に接触するグラフェン層が、グラフェンバイレイヤーを含む態様４９記載のマルチレイヤー製品。
（態様５９）
前記金属フィルムが、約５０ナノメートル〜約２０マイクロメートルの厚さを有する態様４９記載のマルチレイヤー製品。
（態様６０）
前記金属フィルムが、約５０ナノメートル〜約１０マイクロメートルの厚さを有する態様４９記載のマルチレイヤー製品。
（態様６１）
前記フロント金属フィルム表面に接触するグラフェン層をさらに備える態様４９記載のマルチレイヤー製品。


Claims (20)

  1. 半導体基板を作製するための方法であって、
    前記半導体基板は、一方が前記半導体基板のフロント表面であり、他方が前記半導体基板のバック表面である実質的に平行な２つの主面と、前記半導体基板のフロント表面と前記半導体基板のバック表面とを繋ぎ合わせる周縁端と、を含み、
    当該方法は、
    前記半導体基板のフロント表面層上に、炭素リッチポリマーを含む層を析出させ、前記炭素リッチポリマーが、ポリメチルメタクリレート（ＰＭＭＡ）、ポリブタジエン、ポリスチレン、ポリ（アクリロニトリル−コ−ブタジエン−コ−スチレン）（ＡＢＳ）、ポリエチレン、ポリプロピレン、ポリ（４’−ビニルヘキサフェニルベンゼン）、及び、これらの組み合わせからなる群から選択されることと、
    フロント金属フィルム表面と、バック金属フィルム表面と、前記フロント金属フィルム表面と前記バック金属フィルム表面との間のバルク金属領域と、を含み、前記バック金属フィルム表面が、前記炭素リッチポリマーを含む層と接触する金属フィルムを、前記炭素リッチポリマーを含む層上に形成し、かつ前記金属フィルムには、銅、プラチナ、パラジウム、ルテニウム、コバルト、及び、これらの合金が含まれることと、
    水素の存在下、前記半導体基板の上に前記炭素リッチポリマーを含む層及び前記金属フィルムを備える半導体基板を、前記炭素リッチポリマーを含む層を分解させるに十分な温度まで加熱することと、
    前記金属フィルムを備える半導体基板を５℃／秒〜５０℃／秒の冷却速度で冷却することにより前記半導体基板のフロント表面と前記バック金属フィルム表面との間に炭素原子を析出させグラフェンの層を形成することと、を備える方法。
  2. 前記半導体基板には、半導体ウェハが含まれる請求項１記載の方法。
  3. 前記半導体ウェハには、シリコン、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、及び、ゲルマニウム、並びに、それらの組み合わせからなる群から選択された材料が含まれる請求項２記載の方法。
  4. 前記半導体ウェハには、チョクラルスキー法により成長させた単結晶シリコンインゴットをスライスして得られたシリコンウェハが含まれる請求項３記載の方法。
  5. 前記半導体基板のフロント表面は、そのフロント表面上に誘電体層を含む請求項１記載の方法。
  6. 前記半導体基板のフロント表面は、そのフロント表面上にシリコン酸化物層を含む請求項１記載の方法。
  7. 前記シリコン酸化物層は、３０ナノメートル〜１０００ナノメートルの厚さを有するか、または９０ナノメートル〜３００ナノメートルの厚さを有する請求項６記載の方法。
  8. 前記炭素リッチポリマーを含む層は、１ナノメートル〜１００ナノメートルの厚さを有するか、または５ナノメートル〜１００ナノメートルの厚さを有するか、若しくは１０ナノメートル〜５０ナノメートルの厚さを有する請求項１記載の方法。
  9. 前記金属フィルムが銅を含む請求項１記載の方法。
  10. 前記金属フィルムがコバルトを含む請求項１記載の方法。
  11. 前記金属フィルムは、スパッタリング、蒸着、電解めっき、及び、金属箔ボンディングからなる群から選択された技術により析出される請求項１記載の方法。
  12. 前記金属フィルムは、５０ナノメートル〜２０マイクロメートルの厚さを有するか、または５０ナノメートル〜１０マイクロメートルの厚さを有する請求項１記載の方法。
  13. 半導体基板の上に金属フィルムを有する半導体基板において温度勾配プロファイルを形成することをさらに含み、
    前記温度勾配プロファイルは、前記フロント金属フィルム表面及び前記バック金属フィルム表面における温度が前記バルク金属領域内の中央平面近くの温度未満となるようなプロファイルである請求項１記載の方法。
  14. 前記炭素リッチポリマーを含む層及び前記金属フィルムを備える半導体基板を５００℃〜１０００℃の温度に加熱する請求項１記載の方法。
  15. 前記炭素リッチポリマーを含む層及び前記金属フィルムを備える半導体基板を０．１パスカル〜７０パスカルの圧力で５００℃〜１０００℃の温度に加熱する請求項１記載の方法。
  16. 前記炭素リッチポリマーを含む層及び前記金属フィルムを備える半導体基板を７０％〜９９％の水素を含む還元性雰囲気で５００℃〜１０００℃の温度に加熱する請求項１記載の方法。
  17. 前記炭素リッチポリマーを含む層及び前記金属フィルムを備える半導体基板を７０％から９９％の水素を含む還元性雰囲気かつ０．１パスカル〜７０パスカルの圧力で５００℃〜１０００℃の温度に加熱する請求項１記載の方法。
  18. 前記金属フィルムを備える半導体基板を０．１パスカル〜７０パスカルの圧力で５℃／秒〜５０℃／秒の冷却速度で冷却する請求項１記載の方法。
  19. 前記金属フィルムを備える半導体基板を７０％から９９％の水素を含む還元性雰囲気で５℃／秒〜５０℃／秒の冷却速度で冷却する請求項１記載の方法。
  20. 前記金属フィルムを備える半導体基板を７０％から９９％の水素を含む還元性雰囲気かつ０．１パスカル〜７０パスカルの圧力で５℃／秒〜５０℃／秒の冷却速度で冷却する請求項１記載の方法。
JP2017251320A 2011-10-19 2017-12-27 半導体基板上におけるグラフェンの直接形成方法 Active JP6615853B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161548899P 2011-10-19 2011-10-19
US61/548,899 2011-10-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014537240A Division JP6291413B2 (ja) 2011-10-19 2012-10-18 半導体基板上におけるグラフェンの直接形成方法

Publications (2)

Publication Number Publication Date
JP2018070445A JP2018070445A (ja) 2018-05-10
JP6615853B2 true JP6615853B2 (ja) 2019-12-04

Family

ID=47258065

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014537240A Active JP6291413B2 (ja) 2011-10-19 2012-10-18 半導体基板上におけるグラフェンの直接形成方法
JP2017251320A Active JP6615853B2 (ja) 2011-10-19 2017-12-27 半導体基板上におけるグラフェンの直接形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014537240A Active JP6291413B2 (ja) 2011-10-19 2012-10-18 半導体基板上におけるグラフェンの直接形成方法

Country Status (5)

Country Link
US (3) US8884310B2 (ja)
JP (2) JP6291413B2 (ja)
KR (1) KR101899629B1 (ja)
TW (1) TWI544527B (ja)
WO (1) WO2013059457A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US9029228B2 (en) 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
TWI434949B (zh) * 2012-03-14 2014-04-21 Nat Univ Tsing Hua 化學氣相沈積生成石墨烯之方法
TWI526559B (zh) * 2012-04-06 2016-03-21 中央研究院 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
TW201341310A (zh) * 2012-04-12 2013-10-16 Nat Univ Tsing Hua 利用雷射誘發石墨烯之製備方法
KR101427818B1 (ko) * 2012-10-29 2014-08-08 한국과학기술연구원 열 증착을 이용한 유기나노필름 기반 탄소재료 및 그 제조방법
KR101425376B1 (ko) 2013-02-12 2014-08-01 한국과학기술연구원 고분자 기반의 대면적 탄소 나노그물 및 그 제조방법
US9593019B2 (en) * 2013-03-15 2017-03-14 Guardian Industries Corp. Methods for low-temperature graphene precipitation onto glass, and associated articles/devices
US10431354B2 (en) 2013-03-15 2019-10-01 Guardian Glass, LLC Methods for direct production of graphene on dielectric substrates, and associated articles/devices
US20140272308A1 (en) * 2013-03-15 2014-09-18 Solan, LLC Graphite-Based Devices Incorporating A Graphene Layer With A Bending Angle
JP6228293B2 (ja) * 2013-05-09 2017-11-08 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 基板上の窒化ホウ素およびグラフェンの直接および連続形成
WO2015020610A1 (en) * 2013-08-05 2015-02-12 National University Of Singapore Method to transfer two dimensional film grown on metal-coated wafer to the wafer itself in a face-to-face manner
CN103482622A (zh) * 2013-09-18 2014-01-01 武汉理工大学 一种稳定性强且电导率高的单层石墨烯薄膜的制备方法
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
JP6213328B2 (ja) * 2014-03-20 2017-10-18 Jsr株式会社 膜形成用組成物、レジスト下層膜及びその形成方法並びにパターン形成方法
US9324804B2 (en) 2014-03-21 2016-04-26 Wisconsin Alumni Research Foundation Graphene-on-semiconductor substrates for analog electronics
WO2015184473A1 (en) * 2014-05-30 2015-12-03 Advanced Green Innovations, LLC Hybrid graphene materials and methods of fabrication
US9287359B1 (en) 2014-09-15 2016-03-15 Wisconsin Alumni Research Foundation Oriented bottom-up growth of armchair graphene nanoribbons on germanium
ES2575711B2 (es) * 2014-12-31 2016-11-03 Universidade De Santiago De Compostela Método para la obtención de láminas de grafeno
CN105990091B (zh) * 2015-01-29 2019-01-01 中国科学院微电子研究所 石墨烯的生长方法
US10145005B2 (en) 2015-08-19 2018-12-04 Guardian Glass, LLC Techniques for low temperature direct graphene growth on glass
WO2017052572A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Graphene barrier for electrical interconnects
EP3356582B1 (en) 2015-10-01 2020-12-16 GlobalWafers Co., Ltd. Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
US9679972B1 (en) * 2016-04-20 2017-06-13 Globalfoundries Inc. Thin strain relaxed buffers with multilayer film stacks
US10157338B2 (en) 2016-05-04 2018-12-18 International Business Machines Corporation Graphene-based micro-scale identification system
CN109791876B (zh) * 2016-05-12 2023-08-15 环球晶圆股份有限公司 在硅基电介质上直接形成六方氮化硼
US9923142B2 (en) 2016-05-31 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of graphene growth and related structures
KR102451440B1 (ko) 2016-06-15 2022-10-05 이스트만 케미칼 컴파니 물리적 증착된 바이오센서 컴포넌트
US10759157B2 (en) 2016-06-15 2020-09-01 Nanomedical Diagnostics, Inc. Systems and methods for transferring graphene
US11056343B2 (en) * 2016-06-15 2021-07-06 Cardea Bio, Inc. Providing a temporary protective layer on a graphene sheet
US10903319B2 (en) 2016-06-15 2021-01-26 Nanomedical Diagnostics, Inc. Patterning graphene with a hard mask coating
US9761669B1 (en) 2016-07-18 2017-09-12 Wisconsin Alumni Research Foundation Seed-mediated growth of patterned graphene nanoribbon arrays
TWI586849B (zh) 2016-08-04 2017-06-11 國立中興大學 A method of reducing the graphene layer of the oxidized graphene layer on the surface of the substrate and the hole wall of the aspect ratio hole and the adjusting liquid used in the method
JP7111698B2 (ja) 2016-09-16 2022-08-02 イーストマン ケミカル カンパニー 物理蒸着によって製造されるバイオセンサー電極
KR102547063B1 (ko) 2016-09-16 2023-06-22 이스트만 케미칼 컴파니 물리적 증착에 의해 제조된 바이오센서 전극
TWI642804B (zh) * 2016-10-04 2018-12-01 長庚大學 一種具有石墨烯層之半導體結構及其製造方法
KR102444656B1 (ko) 2017-01-06 2022-09-19 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 육방정 질화붕소 박막과 그 제조 방법
CN108396377B (zh) * 2017-02-06 2020-05-15 中国科学院金属研究所 一种高质量单层多晶石墨烯薄膜的制备方法
US20180254318A1 (en) * 2017-03-02 2018-09-06 William B Pohlman, III Graphene based in-plane micro-supercapacitors
US20180308696A1 (en) * 2017-04-25 2018-10-25 Texas Instruments Incorporated Low contact resistance graphene device integration
KR102646492B1 (ko) 2017-06-22 2024-03-12 이스트만 케미칼 컴파니 물리적으로 증착된 전기화학 센서용 전극
CN108133885A (zh) * 2017-11-07 2018-06-08 宁波大学 一种制备石墨烯肖特基结的方法
WO2019183044A1 (en) * 2018-03-19 2019-09-26 Nanotek Instruments, Inc. Graphene-mediated metallization of polymer films
US10604844B2 (en) * 2018-05-14 2020-03-31 Purdue Research Foundation Graphene production using plasma-enhanced chemical vapor deposition
CN110683532B (zh) * 2018-07-04 2021-01-01 中国科学院宁波材料技术与工程研究所 一种提高cvd石墨烯薄膜耐蚀性的方法
US11760636B2 (en) * 2018-10-26 2023-09-19 The University Of Tulsa Vacuum-free, hydrogen-free catalytic synthesis of graphene from solid hydrocarbons
PL241895B1 (pl) * 2019-09-23 2022-12-19 Univ Jagiellonski Sposób otrzymywania powierzchniowego kompozytu węglikowo- grafenowego o kontrolowanej morfologii powierzchni
CN110759334B (zh) * 2019-12-06 2023-07-28 上海集成电路研发中心有限公司 一种石墨烯沟道结构及其制作方法
US11854933B2 (en) 2020-12-30 2023-12-26 Texas Instruments Incorporated Thermally conductive wafer layer
GB2604377B (en) * 2021-03-04 2024-02-21 Paragraf Ltd A method for manufacturing graphene
US11618681B2 (en) 2021-06-28 2023-04-04 Wisconsin Alumni Research Foundation Graphene nanoribbons grown from aromatic molecular seeds

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923304B1 (ko) * 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
KR101344493B1 (ko) * 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
JP5605360B2 (ja) 2009-06-16 2014-10-15 富士通株式会社 グラファイト構造体、電子部品及び電子部品の製造方法
KR101622304B1 (ko) * 2009-08-05 2016-05-19 삼성전자주식회사 그라펜 기재 및 그의 제조방법
US8158200B2 (en) 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8187955B2 (en) 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
KR101736462B1 (ko) * 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
US8808810B2 (en) * 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
US9096437B2 (en) 2010-03-08 2015-08-04 William Marsh Rice University Growth of graphene films from non-gaseous carbon sources
CN102064189A (zh) 2010-12-06 2011-05-18 苏州纳维科技有限公司 金属-半导体电极结构及其制备方法
US20140120270A1 (en) 2011-04-25 2014-05-01 James M. Tour Direct growth of graphene films on non-catalyst surfaces
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9029228B2 (en) * 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9029226B2 (en) * 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices

Also Published As

Publication number Publication date
US20130099195A1 (en) 2013-04-25
US8884310B2 (en) 2014-11-11
US20150021554A1 (en) 2015-01-22
JP2015501277A (ja) 2015-01-15
TWI544527B (zh) 2016-08-01
JP6291413B2 (ja) 2018-03-14
KR20140082811A (ko) 2014-07-02
WO2013059457A1 (en) 2013-04-25
TW201320165A (zh) 2013-05-16
KR101899629B1 (ko) 2018-09-17
US20160233305A1 (en) 2016-08-11
JP2018070445A (ja) 2018-05-10
US9343533B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
JP6615853B2 (ja) 半導体基板上におけるグラフェンの直接形成方法
JP6567208B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US9023220B2 (en) Method of manufacturing a graphene monolayer on insulating substrates
Yang et al. Chemical vapour deposition of graphene: Layer control, the transfer process, characterisation, and related applications
JP6416189B2 (ja) 誘電体基板上でのグラフェンの直接製造方法、及びそれに関連する物品／装置
KR101465452B1 (ko) 그래핀 제조 방법
Oh et al. Fabrication of a MoS2/Graphene nanoribbon heterojunction network for improved thermoelectric properties
JP2015501277A5 (ja)
JP2016518300A (ja) ガラス上への低温グラフェン析出方法、及びそれに関連する物品／装置
CN103237754A (zh) 大规模石墨烯片：包含它的制品、组合物、方法以及器件
Tian et al. Growth Dynamics of Millimeter‐Sized Single‐Crystal Hexagonal Boron Nitride Monolayers on Secondary Recrystallized Ni (100) Substrates
Jung et al. Fabrication of a graphene nanomesh using a platinum nano-network as a pattern mask
CN114171370A (zh) 一种相对封闭区域固相法制备石墨烯的方法
Prabhakaran et al. Nanoparticle‐Induced Light Emission from Multi‐Functionalized Silicon
KR101687619B1 (ko) 산화 그래핀을 이용한 그래핀 제조 방법
Barin et al. Pre-Patterned CVD Graphene: Insights on ALD deposition parameters and their influence on Al2O3 and graphene layers
Kamins et al. Effect of nanoimprinted surface relief on Si and Ge nucleation and ordering
Khodos et al. SINGLE-WALLED CARBON NANOTUBES: GROWTH OVER VARIOUS CATALYSTS AND ELECTRONIC PROPERTIES

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191106

R150 Certificate of patent or registration of utility model

Ref document number: 6615853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250