CN109791876B - 在硅基电介质上直接形成六方氮化硼 - Google Patents

在硅基电介质上直接形成六方氮化硼 Download PDF

Info

Publication number
CN109791876B
CN109791876B CN201780029376.7A CN201780029376A CN109791876B CN 109791876 B CN109791876 B CN 109791876B CN 201780029376 A CN201780029376 A CN 201780029376A CN 109791876 B CN109791876 B CN 109791876B
Authority
CN
China
Prior art keywords
layer
single crystal
silicon
metal film
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780029376.7A
Other languages
English (en)
Other versions
CN109791876A (zh
Inventor
V·贝里
S·柏胡拉
P·阮
M·R·西克里斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
University of Illinois
Original Assignee
GlobalWafers Co Ltd
University of Illinois
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd, University of Illinois filed Critical GlobalWafers Co Ltd
Publication of CN109791876A publication Critical patent/CN109791876A/zh
Application granted granted Critical
Publication of CN109791876B publication Critical patent/CN109791876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Products (AREA)

Abstract

本文公开了一种用于制造石墨烯/六方氮化硼h‑BN异质结构的可扩展方法。所述方法包含使(BN)XHy‑自由基与氮化硅涂覆的硅(Si3N4/Si)表面上的活性位点界接，以便h‑BN直接在Si3N4/Si衬底(B/N原子比＝1:1.11±0.09)上成核和大面积、均一且超薄生长。另外，h‑BN粗糙度相较于Si3N4/Si减小(3.4倍)有益于单层石墨烯以范德华作用与所产生的h‑BN表面键合。由于表面粗糙度减小引起表面粗糙度散射和电荷杂质散射减少，因此发现石墨烯在h‑BN/Si3N4/Si上的固有电荷载流子迁移率增强(3倍)。

Description

在硅基电介质上直接形成六方氮化硼
相关申请的交叉引用
本申请要求2016年5月12日提交的美国临时专利申请号62/335,149的优先权，所述专利申请的全部公开通过引用以其全部内容并入本文。
技术领域
本发明的领域总体上涉及一种用于在半导体衬底上产生石墨烯和氮化硼异质结构的方法。
背景技术
单原子厚的石墨烯是碳的最小同素异形体，并且在过去的十年中，因其卓越的光学、机械和电气性能，石墨烯已经成为科学界中研究最多的材料。石墨烯是碳原子的六边形布置，形成布置在蜂巢晶格中的sp2混合(双键)碳原子的单原子厚的平面薄片。石墨烯是很有前途的电子材料。由于其出众的电、热、机械和光学性能，其有潜力对半导体行业产生重大影响，同时提供与现有半导体加工技术的兼容性。石墨烯已经展示出非凡的应用，包含单分子检测、超快场效应晶体管(FET)、用于透射电子显微镜(TEM)的氢可视化模板以及可调谐自旋电子器件。此外，其具有高热导率(25x硅)、高机械强度(最强的纳米材料)、高光透明度(单层石墨烯的光透明度为97.7％)、载流子控制的带间/光跃迁和柔性结构。电子地，由于导带在布里渊区中两个点(K和K')处接触价带，所以石墨烯是零带隙的半金属。石墨烯的来自sp2碳原子的高密度π-电子和在开放的晶体结构中的载流子限制性给予其迄今为止测量到的最高的迁移率。
为了提高界面石墨烯中的电荷载流子迁移率，原子平滑的、化学惰性的且电绝缘体衬底平台至关重要。进一步地，典型的硅基氧化物和氮化物衬底是粗糙的且富含掺杂剂的，电子和热传递特性差。见例如迪恩C.R.(Dean,C.R.)等人，用于高质量石墨烯电子设备的氮化硼衬底(Boron nitride substrates for high-quality graphene electronics)，《自然纳米技术(Nat Nano)》，5，722-726，(2010年)；以及盖姆A.K.(Geim,A.K.)和格雷格里耶娃I.V.(Grigorieva,I.V.)，范德华异质结构(Van der Waals heterostructures)，《自然(Nature)》，499，419-425，(2013年)。相比之下，具有卓越物理性能和化学稳定性的宽带隙六方氮化硼(h-BN)最近被认定为石墨烯和其它二维纳米材料(2DN)电子设备、深紫外发射、最薄的隧道结和高化学耐受性薄膜(用于防护涂层)的理想栅极电介质。见例如久保田Y.(Kubota,Y.)、渡边K.(Watanabe,K.)、津田O.(Tsuda,O.)和唐尼古奇T.(Taniguchi,T.)，在大气压下合成的深紫外发光六方氮化硼(Deep Ultraviolet Light-EmittingHexagonal Boron Nitride Synthesized at Atmospheric Pressure)，《科学(Science)》，317，932-934，(2007年)；布兰内尔L.(Britnell,L.)等人，电子隧穿超薄氮化硼晶体屏障(Electron tunneling through ultrathin boron nitride crystalline barriers)，《纳米快报(Nano letters)》，12，1707-1710，(2012年)；李L.H.(Li,L.H.)、瑟文卡J.(Cervenka,J.)、渡边K.(Watanabe,K.)、唐尼古奇T.(Taniguchi,T.)和陈Y.(Chen,Y.)，原子薄氮化硼纳米片的强抗氧化性能(Strong oxidation resistance of atomically thinboron nitride nanosheets)，《ACS纳米(ACS Nano)》，8，1457-1462，(2014年)。在h-BN的每一层中，硼和氮原子被强共价键约束，而在AA'堆叠中，所述层通过唇间(lip-lip)相互作用结合。见例如布拉思X.(Blase,X.)、德维塔A.(De Vita,A.)、沙利耶J.C.(Charlier,J.C.)和卡尔R.(Car,R.)，BN纳米管的阻挫效应和微观生长机制(Frustration Effects andMicroscopic Growth Mechanisms for BN Nanotubes)，《物理评论快报(Physical ReviewLetters)》，80，1666-1669，(1998年)；以及戈柏D.(Golberg,D.)等人，氮化硼纳米管和纳米片(Boron Nitride Nanotubes and Nanosheets)，《ACS纳米(ACS Nano)》，4，2979-2993，(2010年)。
采用几种技术合成h-BN，包含微机械剥离、通过超声处理的化学剥离、原子层沉积和化学气相沉积(CVD)。通过各种BN前驱物的分解反应的CVD工艺在催化金属表面产生大面积h-BN域。见例如李C.(Lee,C.)等人，原子薄片的摩擦特性(Frictional Characteristicsof Atomically Thin Sheets)，《科学》，328，76-80，(2010年)；华纳J.H.(Warner,J.H.)、茹玛丽M.H.(Rümmeli,M.H.)、巴赫玛特克A.(Bachmatiuk,A.)和毕希纳B.(Büchner,B.)，通过化学剥离法生产的氮化硼片的原子分辨率成像和拓扑图(Atomic Resolution Imagingand Topography of Boron Nitride Sheets Produced by Chemical Exfoliation)，《ACS纳米》，4，1299-1304，(2010年)；德巴玛R.(Debbarma,R.)、贝茹S.(Behura,S.)、恩戈伊P.(Nguyen,P.)、瑟里帕萨迪T.S.(Sreeprasad,T.S.)和贝里V.(Berry,V.)，石墨烯和氮化硼混合薄片结构中的电输运和网络渗透(Electrical Transport and Network Percolationin Graphene and Boron Nitride Mixed-Platelet Structures)，《ACS应用材料和界面)(ACS Applied Materials和Interfaces》，(2016年)；奥兰德J.(Olander,J.)、奥托森L.M.(Ottosson,L.M.)、赫兹尔P.(Heszler,P.)、卡尔森J.O.(Carlsson,J.O.)和拉尔森K.M.E.(Larsson,K.M.E.)，氮化硼薄膜的激光辅助原子层沉积(Laser-Assisted Atomic LayerDeposition of Boron Nitride Thin Films)，《化学气相沉积(Chemical VaporDeposition)》，11，330-337，(2005年)；佛格森J.D.(Ferguson,J.D.)、韦默A.W.(Weimer,A.W.)和乔治S.M.(George,S.M.)，使用BCl3和NH3的连续暴露进行的氮化硼原子层沉积(Atomic layer deposition of boron nitride using sequential exposures ofBCl3and NH3)，《固体薄膜(Thin Solid Films)》，413，16-25，(2002年)；宋L.(Song,L.)等人，原子六方氮化硼层的大规模生长和表征(Large Scale Growth and Characterizationof Atomic Hexagonal Boron Nitride Layers)，《纳米快报》，10，3209-3215，(2010年)；金姆K.K.(Kim,K.K.)等人，使用化学气相沉积在Cu箔上合成单层六方氮化硼(Synthesis ofmonolayer hexagonal boron nitride on Cu foil using chemical vapordeposition)，《纳米快报》，12，161-166，(2012年)；以及艾玛克A.(Ismach,A.)等人，朝向六方氮化硼薄膜的受控合成(Toward the Controlled Synthesis of Hexagonal BoronNitride Films)，《ACS纳米》，6，6378-6385，(2012年)。
进一步地，工艺要求预处理步骤，如分别地电化学抛光或化学机械抛光和高温退火。随后，需要额外的湿/干转移工艺将h-BN从金属表面迁移到其它电介质衬底，所述转移工艺引入h-BN表面上的无意的表面波纹和可能的聚合杂质吸附。因此，电介质表面上h-BN薄膜的直接、自由转移和可扩展的合成对2D电子和工业规模的应用至关重要。见泰R.Y.(Tay,R.Y.)等人，在电介质衬底上纳米晶体六方氮化硼薄膜的直接生长(Direct growthof nanocrystalline hexagonal boron nitride films on dielectric substrates)，《应用物理快报(Applied Physics Letters)》，106，101901，(2015年)；以及王M.(Wang,M.)等人，用于大规模石墨烯电子设备的平台——在CVD生长的六方氮化硼上单层石墨烯的CVD生长(Platform for Large-Scale Graphene Electronics–CVD Growth of Single-LayerGraphene on CVD-Grown Hexagonal Boron Nitride)，《先进材料(AdvancedMaterials)》，25，2746-2752，(2013年)。
通过热等离子体增强的CVD，对SiO2/Si表面上产生无定形的纳米晶体和多晶的h-BN薄膜进行了有限的工作。见李Q.(Li,Q.)、杰Y.(Jie,Y.)、铭宇L.(Mingyu,L.)、菲L.(Fei,L.)和薛东B.(Xuedong,B.)，通过化学气相沉积进行的单原子层和少原子层氮化硼片的无催化剂生长(Catalyst-free growth of mono-and few-atomic-layer boron nitridesheets by chemical vapor deposition)，《纳米技术(Nanotechnology)》，22，215602，(2011年)；平山M.(Hirayama,M.)和尚诺K.(Shohno,K.)，用于硅中硼扩散的CVD-BN和其在硅装置中的应用(CVD-BN for Boron Diffusion in Si and Its Application to SiDevices)，《电化学学会期刊(Journal of The Electrochemical Society)》，122，1671-1676，doi:10.1149/1.2134107(1975年)；以及兰德M.J.(Rand,M.J.)和罗伯特J.F.(Roberts,J.F.)，氮化硼薄膜的制备及性能(Preparation and Properties of Thin FilmBoron Nitride)，《电化学学会期刊》，115，423-429，doi:10.1149/1.2411238(1968年)。
发明内容
简单地说，本发明涉及一种形成多层结构的方法，所述方法包括：在足以直接沉积与包括氮化硅的层的前表面界面接触的包括六方氮化硼的层的温度下，使所述包括氮化硅的层的所述前表面与含硼气体和含氮气体接触。
本发明涉及一种形成多层结构的方法，所述方法包括：在足以直接沉积与所述硅衬底的所述前表面界面接触的包括六方氮化硼的层的温度下，使所述硅衬底的所述前表面与含硼气体和含氮气体接触。
本发明进一步涉及一种多层结构，其包括：单晶半导体晶片，其包括：两个主要的、通常平行的表面，其中一个是所述单晶半导体晶片的前表面，另一个是所述单晶半导体晶片的后表面；连接所述单晶半导体晶片的所述前表面和所述后表面的周缘；所述单晶半导体晶片的所述前表面与所述后表面之间的中心面；以及所述单晶半导体晶片的所述前表面与所述后表面之间的块体区域；包括氮化硅的层，其与所述单晶半导体晶片的所述前表面界面接触；包括六方氮化硼的层，其与所述包括氮化硅的层界面接触；以及包括石墨烯的层，其与所述包括六方氮化硼的层界面接触。
附图说明
图1A到1E描绘了根据本发明的一些实施例的工艺流程。
图2A是与Si3N4/Si表面上的h-BN薄膜对应的拉曼光谱，附声子模振动示意图(插图)。图2B是Si3N4/Si上h-BN的光学显微图像。图2C是Si3N4/Si表面上h-BN的拉曼空间映射。图2D和2E是B 1s(图2D)和N 1s(图2E)的XPS谱。图2F是Si3N4/Si(圆形)和h-BN/Si3N4/Si(菱形)的通过AFM测量的高度分布的表面粗糙度直方图以及与实蓝线展示的分布的高斯拟合。
图3A是Si3N4/Si表面上的h-BN生长工艺示意图，插图示出了具有1X 5cm2面积的h-BN/Si3N4/Si的相机图像。图3B描绘了在硅基氧化物和氮化物衬底上，h-BN薄膜厚度随着CVD生长时间的变化。图3C是原子MD模拟，示出了Si3N4/Si和SiO2/Si表面上(BN)xHy活性物质的吸附。图3D是裸硅和O2-等离子体处理的硅上h-BN形成的拉曼光谱。图3E是在不同温度下硅基氧化物和氮化物衬底上h-BN形成的拉曼光谱。
图4A是石墨烯/h-BN和石墨烯/Si3N4异质结构的具有空间映射拉曼G-带状光谱。图4B是石墨烯/h-BN和石墨烯/Si3N4异质结构的具有空间映射拉曼2D-带状光谱。
图5A到5E描绘了电输运性能。图5A是石墨烯/h-BN异质结构装置的示意图，插图示出了背栅场效应晶体管的光学显微镜图像(比例尺是20μm)。图5B是在15K和VDS＝5mV时，石墨烯/h-BN和石墨烯/Si3N4异质结构的电导与载流子浓度特性的图。上部插图示出了在15K时，两种所述装置的载流子迁移率值。图5C描绘了石墨烯/h-BN和石墨烯/Si3N4异质结构的电导随着载流子浓度的变化(对数-对数标尺)。图5D描绘了在15K和300K时，石墨烯/h-BN和石墨烯/Si3N4异质结构的电阻率随着应用的偏压的变化。图5E描绘了在15K时，石墨烯/h-BN和石墨烯/Si3N4异质结构的场效应迁移率随着载流子浓度的变化。
具体实施方式
根据本发明的一些实施例，展示了六方氮化硼的生长机制，其提高沉积在硅基介质表面的六方氮化硼的质量，并且促进石墨烯/h-BN异质结构的电输运性能。
通过利用(BN)XHy-自由基与N封端((1 0 0)Si3N4/Si)表面的相互作用，在一些实施例中，本发明涉及氮化物辅助的自由基附着和在硅(Si3N4/Si)表面上的氮化硅上的六方氮化硼(h-BN)的大面积、连续的薄膜的结晶方法。进一步地，本文研发的工艺消除了在半导体晶片衬底上沉积h-BN的金属催化剂以及相关的预处理步骤以及合成后转移步骤的需要，进一步为其在一些电子的、光激性的、复合的和机械应用中的可能应用提供了途径。此外，直接应用h-BN修饰的Si3N4/Si衬底来实现具有单层石墨烯的范德瓦尔斯异质结构，以用于高迁移率电子设备。在一些实施例中，通过全-CVD生长工艺制造的这些紧密连接的范德瓦尔斯异质结构(石墨烯/h-BN)得益于h-BN的相比于Si3N4/Si表面减小3.4倍的粗糙度。随后，这导致表面粗糙度散射和带电杂质散射的减小，以增强石墨烯基异质结构的固有电荷载流子迁移率。因此，在h-BN/Si3N4/Si上，发现石墨烯的增强的固有电荷载流子迁移率为1200cm2/Vs，相比之下，在Si3N4/Si上，迁移率为400cm2/Vs。进一步地，所述异质结构是干净的并且缺乏表面波纹(例如，撕破、褶皱和皱褶)和残余物吸附剂，是高速纳电子学的重要必要条件。通过受控的实验清楚地描述了在(硅)基氧化物和氮化物表面直接形成h-BN的机制，其由原子分子动力学(MD)模拟支持。
I.层沉积衬底
根据本发明的所述方法，沉积发生在半导体衬底上，即，半导体晶片。现在参考图1A，描绘了示范性的、非限制性的单晶半导体晶片100。通常，所述单晶半导体晶片100包括两个主要的、通常平行的表面。其中一个所述平行表面是所述单晶半导体晶片100的前表面102，另一个所述平行表面是所述单晶半导体晶片100的后表面104。所述单晶半导体晶片100包括连接所述前表面和后表面102、104的周缘106。所述单晶半导体晶片100包括中心轴108，其垂直于两个主要的、通常平行的表面102、104，并且也垂直于由所述前表面与后表面102、104之间的点所限定的中心面。所述单晶半导体晶片100包括在两个主要的、通常平行的表面102、104之间的块体区域110。由于半导体晶片，例如，硅晶片，通常具有一些总厚度变化(TTV)、翘曲和弯曲，在所述前表面102上的每个点和在所述后表面104上的每个点之间的中点可能不精确地属于一个平面。从实际情况来看，然而，所述TTV、翘曲和弯曲通常非常小，以致接近所述中点可以说是属于一个想象的中心面，其在所述前后表面之间近似等距。在本文所述的任何操作之前，所述单晶半导体晶片100的所述前表面102和所述后表面104可能基本相同。表面被称为“前表面”或“后表面”，只是为了方便并且通常为了区分在哪个表面执行本发明的方法的操作。
在一些实施例中，单晶半导体晶片100包括选自以下的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化镓铟、锗和其组合物。所述半导体晶片可以包括此些材料的组合物，例如，在多层结构中。通常，所述半导体晶片具有至少约20mm的直径，更典型地在约20mm与约500mm之间。在一些实施例中，所述直径是至少约20mm、至少约45mm、至少约90mm、至少约100mm、至少约150mm、至少约200mm、至少约250mm、至少约300mm、至少约350mm或者甚至至少约450mm。所述半导体晶片可以具有在约100微米与约5000微米之间的厚度，如在约100微米与约1500微米之间，如在约250微米与约1500微米之间，如在约300微米与约1000微米之间，适当地在约500微米到约1000微米的范围内。在一些具体的实施例中，所述晶片厚度可以是约725微米。在一些实施例中，所述晶片厚度可以是约775微米。
在特别优选的实施例中，所述半导体晶片包括从单晶硅晶片切出的晶片，所述单晶硅晶片从按照常规丘克拉斯基晶体生长法生长的单晶锭切出。公开了此些方法，以及标准的硅切片、研磨、蚀刻和抛光技术，例如，在F.志村(F.Shimura)，《半导体硅晶体技术(Semiconductor Silicon Crystal Technology)》，学术出版社，1989年，和《硅化学蚀刻(Silicon Chemical Etching)》，(J.拉普迈尔出版社J.Grabmaier ed.)施普林格出版公司(Springer-Verlag)，纽约，1982年(通过引用并入本文)。优选地，通过所属领域的技术人员已知的标准方法抛光和清洁所述晶片。参见，例如，W.C.，奥玛拉(O'Mara)等人，《半导体硅技术手册(Handbook of Semiconductor Silicon Technology)》，诺伊斯出版(NoyesPublications)。如果需要，例如，可以在标准的SC1/SC2溶液中清洗晶片。在一些实施例中，本发明的所述单晶硅晶片是已经从按照常规丘克拉斯基(“Cz”)晶体生长法生长的单晶锭切出的单晶硅晶片，通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的公称直径。优选地，所述单晶硅晶片和单晶硅给体晶片均具有镜面抛光的前表面加工，无表面缺陷，如划痕、大颗粒等。晶片厚度可以在约100微米与约5000微米之间变化，如在约100微米与约1500微米之间，如在约250微米与约1500微米之间，如在约300微米与约1000微米之间，适当地在约500微米到约1000微米的范围内。在一些具体的实施例中，所述晶片厚度可以是约725微米。在一些实施例中，所述晶片厚度可以是约775微米。在一些具体的实施例中，所述晶片厚度可以是约725微米。
在一些实施例中，所述单晶半导体晶片包括通常通过丘克拉斯基生长法实现的浓度中的填隙氧。在一些实施例中，所述单晶半导体晶片包括浓度在约4PPMA与18PPMA之间的氧。在一些实施例中，所述半导体晶片包括浓度在约10PPMA与35PPMA之间的氧。在一些实施例中，所述单晶硅晶片包括浓度不超过约10PPMA中的氧。可以根据SEMI MF 1188-1105测量填隙氧。
对本发明的所述方法来说，硅晶片电阻率不重要。然而，取决于最终用途要求，电阻率可以变化。鉴于此，所述晶片可能是重掺杂的，可能是半绝缘的，或者可能具有介于两者之间的掺杂分布。所述单晶半导体晶片100可以具有通过丘克拉斯基或浮区法能获得的任何电阻率。电阻率可以因此从毫欧姆或小于兆欧姆或更大。在一些实施例中，所述单晶半导体晶片100包括p-型或n-型掺杂剂。合适的掺杂剂包含硼(p型)、镓(p型)、磷(n型)、锑(n型)和砷(n型)。基于所述晶片的所需电阻率选择掺杂剂浓度。在一些实施例中，所述单晶半导体晶片包括p型掺杂剂。在一些实施例中，所述单晶半导体晶片是包括如硼的p型掺杂剂的单晶硅晶片。
在一些实施例中，所述单晶半导体晶片100具有相对较低的最小体电阻率，如低于约100ohm-cm、低于约50ohm-cm、低于约1ohm-cm、低于约0.1ohm-cm或甚至低于约0.01ohm-cm。在一些实施例中，所述单晶半导体晶片100具有相对较低的最小体电阻率，如低于约100ohm-cm，或在约1ohm-cm与约100ohm-cm之间。低电阻率晶片可以包括电活性掺杂剂，如硼(p型)、镓(p型)、磷(n型)、锑(n型)和砷(n型)。衬底电阻率的选择取决于应用(例如，如果所述衬底用作背栅，则首选较低的电阻率)，但不应影响所述hBN层和石墨烯层的生长。
在一些实施例中，所述单晶半导体晶片100具有相对较高的最小体电阻率。高电阻率晶片通常是从通过丘克拉斯基法或浮区法生长的单晶锭切出。高电阻率晶片可以包括电活性掺杂剂，如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)和砷(n型)，在通常很低的浓度中。丘克拉斯基法生长的硅晶片在温度从约600℃到1000℃时可能经受热退火，为了消灭在晶体生长期间由氧引起的热施主。在一些实施例中，所述单晶半导体晶片具有至少100ohm-cm或甚至至少约500ohm-cm的最小体电阻率，如在约100ohm-cm与约100,000ohm-cm之间，或在约500ohm-cm与约100,000ohm-cm之间，或在约1000ohm-cm与约100,000ohm-cm之间，或在约500ohm-cm与约10,000ohm-cm之间，或在约750ohm-cm与约10,000ohm-cm之间，在约1000ohm-cm与约10,000ohm-cm之间，在约1000ohm-cm与约6000ohm-cm之间，在约2000ohm-cm与约10,000ohm-cm之间，在约3000ohm-cm与约10,000ohm-cm之间，或在约3000ohm-cm与约5,000ohm-cm之间。在一些优选的实施例中，所述单晶半导体衬底具有约1000ohm-cm与约6,000ohm-cm之间的体电阻率。在一些优选的实施例中，所述单晶半导体衬底包括选自由以下组成的群组的电活性掺杂剂：硼、铝、镓、铟和其任何组合。在一些优选的实施例中，所述单晶半导体晶片包括硼，其可能存在于小于约2x1013原子/cm3、小于约1x1013原子/cm3的浓度中，如小于约5x1012原子/cm3或小于约1x1012原子/cm3。用于制备高电阻率晶片的方法是所属领域已知的，并且此些高电阻率晶片可以从商业供应商获得，如SunEdison半导体公司(SunEdison Semiconductor Ltd.)(密苏里州(MO)圣彼得斯(St.Peters)；原MEMC电子材料公司(MEMC Electronic Materials,Inc.))。
所述单晶半导体晶片100可以包括单晶硅。所述单晶半导体晶片100可以具有，例如，(100)、(110)或(111)晶体取向中的任何，并且晶体取向的选择可以由结构的最终用途指定。
现在参考图1B，在本发明的所述方法的一些实施例中，所述半导体衬底100的一或多个主要表面可以用介电层200修饰。所述介电层200可以包括二氧化硅、氮化硅、氧氮化硅，或二氧化硅、氮化硅或氧氮化硅层的组合，即，在多层中。
在一些实施例中，所述半导体衬底100包括硅晶片，其前表面层被氧化。在优选的实施例中，其中所述半导体衬底100包括硅晶片，或其前表面优选地被氧化的硅晶片，使得所述硅晶片的所述前表面层包括包括二氧化硅(SiO2)的介电层200。在一些实施例中，所述二氧化硅层可以具有约10nm与约1000nm之间、约30nm与约1000nm之间、约50nm与约500nm之间的厚度，优选地约50nm与约300nm之间、如约90nm与约300纳米之间的厚度、或约90nm与约200纳米之间的厚度。可以通过所属领域已知的湿氧化或干氧化热氧化所述硅晶片的所述前表面。在一些实施例中，可以在如ASM A400或ASM A400XT的炉中热氧化所述晶片的所述前表面和后表面。热氧化通常发生在高温下，如在800℃与1200℃之间。氧化可以是湿的(例如，在水蒸气中，如用于氧化的超高纯度蒸汽、环境大气)，或干的(例如，在氧气气氛中)。任选地，所述环境大气可能含有盐酸，例如，高达约10体积％，以在氧化期间去除表面杂质。
在一些实施例中，氧化层相对较薄，如在约5埃与约25埃之间，如在约10埃与约15埃之间。可以通过暴露于标准的清洗液中，如SC1/SC2清洗液，在半导体晶片的两面获得薄氧化层。在一些实施例中，SC1溶液包括5份去离子水、1份水性NH4OH(氢氧化铵，29重量％的NH3)，和1份水性H2O2(过氧化氢，30％)。在一些实施例中，可以通过暴露于包括如SC2溶液的氧化剂的水溶液中氧化支撑晶片。在一些实施例中，所述SC2溶液包括5份去离子水、1份水性HCl(盐酸，39重量％)，和1份水性H2O2(过氧化氢，30％)。
在一些实施例中，半导体衬底100可以包括包含氮化硅的介电层200。在一些实施例中，半导体衬底100包括裸硅晶片，其上沉积氮化硅层。在一些实施例中，半导体衬底100包括硅晶片，其前表面层被如上所述氧化，之后沉积氮化硅层。氮化硅层可以沉积在裸硅或二氧化硅层上，因为氮化硅有利地形成阻挡层，以减少金属原子(例如，镍)扩散到所述二氧化硅层。在一些实施例中，所述氮化硅层的厚度范围在约10nm与约1000nm之间、在约30nm与约1000nm之间或在约50纳米与约1000纳米之间。在一些实施例中，所述氮化硅层的厚度范围是从约50纳米到约500纳米。在一些实施例中，所述氮化硅层的厚度范围是从约70纳米到约250纳米。所述氮化硅层厚度的确定考虑到装置性能之间的权衡，优选较薄的层，且考虑到防止杂质向内扩散到所述半导体衬底的有效屏障，优选较厚的层。通过在高温下使所述衬底与氮气和/或氨气气氛接触，氮化硅可沉积在硅或所述二氧化硅层的表面上。例如，半导体可在从约700℃到约1300℃的温度下暴露于氮气或氨气中。
在一些实施例中，在约800℃时，通过化学气相沉积形成氮化硅。在一些实施例中，可以通过等离子体增强的化学气相沉积来沉积氮化硅。等离子体表面活化工具是市场上可买到的工具，如那些可以从EV集团买到的，如810LT低温等离子体活化系统。等离子体增强的CVD室的一般要求包含具有各种电极设计的反应器、发电电子设备、将电力转移到气体负荷的阻抗匹配网络、输入气体的质量流量控制器和压力控制系统。典型的系统是由感应耦合RF源提供动力的垂直管反应器。单晶半导体处置晶片100被装载于室中并且放置在加热的支撑室上。所述室被排空并且用运载气体(例如氩气)中的氮气源再填充到压力小于大气压力，从而产生等离子体。氨和/或氮和/或氧化一氮(NO)和/或一氧化二氮(N2O)气体是等离子体氮化物处理的合适源气体。为了沉积氮化硅等离子体薄膜，合适的硅前驱物包含甲基硅烷、四氢化硅(甲硅烷)、丙硅烷、乙硅烷、戊硅烷、新戊硅烷、丁硅烷、二氯甲硅烷(SiH2Cl2)、三氯甲硅烷(SiHCl3)、四氯化硅(SiCl4)、原硅酸四乙酯(Si(OCH2CH3)4)等多种。气态硅前驱物与气态氧和/或气态氮前驱物的流量比可以在约1/200与约1/50之间，如约1/100。
在一些实施例中，可以通过微波激发增强PECVD沉积，特别是氮化硅层。微波激发的PECVD是有利的，因为可以从反应区分离放电区，这导致沉积层较低的损害。前驱物化合物，例如，硅烷和氨气，被微波放电激发，例如，在2.45GHz微波中，被激发的气体从等离子体室扩散到反应室。此些薄膜可以被调整成响应或接近化学计量学，例如，Si3N4。
在一些实施例中，可以通过低压化学气相沉积来实现沉积。可以在冷或热壁石英管反应器中进行LPCVD工艺。热壁炉允许成批处理并且因此具有高产量。其也提供良好的热均匀性，并且因此导致均匀的薄膜。热壁系统的缺点是在炉壁上也会发生沉积，因此为了避免沉积材料的剥落和随后的颗粒污染，有必要频繁清洗或更换管道。冷壁反应器的维护成本较低，因为在反应器壁上没有薄膜沉积。在低压化学气相沉积中，可以在约0.01托与约100托的压力之间，如在约0.1托与约1托之间，形成低压化学气相氮化硅。温度范围可以是425℃到900℃。合适的前驱物包含就PECVD列出的前驱物。
从PECVD产生的氮化硅在结构上不同于根据常规化学或物理气相沉积技术沉积的氮化硅。常规CVD或PVD沉积通常导致氮化硅层具有Si3N4的化学计量学。根据输入反应物气体、功率级别、晶片温度和总反应器压力的比值，可以控制等离子体工艺以沉积具有如SixNyHz的合成物的薄膜。在等离子体系统中存在路径，以形成Si-N、Si＝N和Si≡N键。这是由于等离子体能量是产生SixHz和NyHz种类的锤这一事实。例如，折射率和光隙随着Si/N比值显著地变化。在较高的硅烷浓度下，薄膜变得富硅并且可以达到高达3.0的折射率(LPCVD的折射率为2)。
在一些实施例中，在沉积包括钴的层之前，清洗包括所述介电层200的所述半导体衬底100，例如，移除有机物或其它杂质。合适的清洗液是水虎鱼溶液，其包括H2SO4(浓缩的)和H2O2(30％溶液)，通常是3:1的比例，但其它比例，如4:1或7:1是合适的。清洗持续的时间宜在约15分钟与约2小时之间。
II.六方氮化硼合成
根据本发明的所述方法的一些实施例，并且参考图1C，包括六方氮化硼的层300直接沉积在单晶半导体晶片衬底100(例如，裸单晶硅衬底，其中不存在介电层200)的前表面上或直接沉积在介电层200的所述前表面上，例如，氮化硅，在单晶半导体晶片衬底100的所述前表面上。本发明的所述方法在不使用金属催化剂的情况下，在单晶半导体晶片衬底100或所述介电层200的前表面上沉积包括六方氮化硼的所述层300。在一些实施例中，所述单晶半导体晶片衬底100是裸露的或未被所述介电层修饰的。在一些实施例中，所述介电层200包括一或多个绝缘层，所述绝缘层包括选自由以下组成的群组的材料：二氧化硅、氮化硅、氧氮化硅和其任何组合，例如，在多层中。在一些实施例中，所述介电层具有至少约1纳米的厚度，如在约1纳米与约10纳米之间，如在约10纳米与约10,000纳米之间，在约10纳米与约5,000纳米之间，在50纳米与约400纳米之间，或在约100纳米和约400纳米之间，如约50纳米、100纳米，或200纳米。在一些优选的实施例中，所述介电层200包括氮化硅，并且所述包括六方氮化硼的层300直接沉积在氮化硅上。优选地，在沉积之前，所述包括氮化硅的介电层200清洗表面氧化物，例如，在水虎鱼溶液中。
可以通过气相沉积技术或气相沉积技术沉积用于沉积在所述包括氮化硅的介电层200上的材料。例如，所述包括六方氮化硼的层300可以使用金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或分子束外延(MBE)沉积。在一些优选的实施例中，可以通过低压化学气相沉积(LPCVD)沉积所述包括六方氮化硼的层300。合适的仪器是MTI OTF-1200X。通常，在所述沉积温度下，所述硼和氮源是气态的或蒸气。合适的硼源包含乙硼烷(B2H6)、三氯化硼(BCl3)、三氟化硼(BF3)和硼烷(THF-BH3)的四氢呋喃(THF)溶液。合适的氮源包含氮、或联氨(N2H4)或氨。如果使用不同源的硼和氮，优选地所述气体的所述流量进入所述CVD室，使得B:N的摩尔比率在约1.3:1与1:1.3之间，如在约1.2:1与约1:1.2之间，或在约1.1:1与约1:1.1之间，如约1:1。在一些实施例中，所述气体可以包括氮和氢。在一些实施例中，所述气体可以包括硼和氮，优选地在1:1比率，如环硼氮烷(B3H6N3)、三氯环硼氮烷(例如，2,4,6-三氯环硼氮烷代硼胺，H3B3Cl3N3)、胺基硼烷(BH2NH2)、氨硼烷(BH3-NH3)、氨硼烷络合物(H3N-BH3)、环硼氮烷(B3N3H6)、乙硼烷的二氨合物[(NH3)2BH2]+[BH4]-以及BN聚合物络合物(聚环硼氮烷)。除了这些载流子之外，所述气态大气可以包括惰性载气，如氦和氩。具有适当流量的氢气也可作为载气。
通过在所述CVD室中加热所述任选地清洗的衬底到适当的温度执行所述LPCVD，所述温度可以是至少约800℃，如至少约900℃，至少约1000℃，如在超高真空环境(如在约10-3托与约10-6托之间)中或在如氩气或氢气的惰性气体中约1100℃。所述气源然后被输送到所述室中。可以适当加热固体气源，以蒸发或升华所述气源，如通过加热氨硼烷到超过100℃的温度。液体气源可以与被运的气体(Ar和H2)一起充溢进入所述室。六方氮化硼沉积可以在减压下发生，如低于约250托，或在约10-6托和约10托的压力之间。反应时间可以在约5分钟与约72小时之间，如在约5分钟与120分钟之间，如从约15分钟到约60分钟，或在约1小时与约72小时之间。在所需的沉积时间后，所述衬底缓慢冷却如以40℃/分钟的最大速度或快速冷却如以至少约40℃/分钟的速度，或以约100℃/分钟的速度。在一些实施例中，沉积了六方氮化硼的单个单原子层。在一些实施例中，沉积了多层单原子六方氮化硼，如至少两层单原子六方氮化硼，如两层与约100层之间的单原子六方氮化硼，或两层与约50层之间的单原子六方氮化硼，或三层与约50层之间的单原子六方氮化硼。所述六方氮化硼包括等摩尔的浓度的硼和氮，使得B:N的摩尔比率在约1.3:1与1:1.3之间，如在约1.2:1与约1:1.2之间，或在约1.1:1与约1:1.1之间。
参考所述实例，在一个实施例中，通过低压CVD(LPCVD)系统在Si3N4/Si上进行h-BN合成。LPCVD是首选的沉积技术，因为生长受表面反应的限制，并且薄膜形成独立于所述衬底的几何结构或气流影响。在Si3N4/Si衬底上通过氮化辅助的LPCVD形成的h-BN薄膜的质量和均匀性可以通过共焦拉曼光谱确认，其特征峰在1372cm-1，对应于E2g声子振动模式。见图2A，插图描绘了原子振动。所述h-BN薄膜的连续性和均匀性是进一步石墨烯电子的重要标准，在光学显微镜(OM)图像(见图2B)和拉曼空间映射(见图2C)中可以清楚地看到，其中用圆圈标记的区域对应于图2A中一致的拉曼光谱。图2B和2C中的左上角的圆圈对应于图2A中的底部曲线。图2B和2C中的中心圆圈对应于图2A中的上曲线。图2B和2C中的右下角的圆圈对应于图2A中的中间曲线。在所述OM图像和拉曼映射中的均匀的颜色对比均清楚地展示了在Si3N4/Si衬底上连续的和统一的h-BN薄膜形成。为了进一步确认在Si3N4/Si衬底上h-BN薄膜的形成，通过X光光电子能谱法(XPS)分析元素组成和化学计量学。图2D和2E分别展示了硼(B)1s和氮(N)1s的高分辨率XPS谱，通过高斯函数拟合。所述B 1s谱由191.09eV和192.39eV的位于结合能(BE)处的两个峰组成，其分别对应于内部B-N键合和边缘处的B-N键。N 1s信号出现在398.87eV的BE处并且归因于B-N键合。进一步，N和B的原子浓度比率是1:1.11±0.09，表明h-BN中几乎相等的B和N元素组成。进一步，h-BN表面是原子光滑的并且因此，检查表面很重要。图2F描绘了通过高斯分布拟合的粗糙度直方图，对于h-BN修饰的Si3N4/Si，标准差为0.66nm，对于Si3N4/Si表面，标准差为2.22nm，暗示对于h-BN修饰的Si3N4/Si，表面平滑度增加了3.4倍。这低于h-BN修饰的SiO2表面的标准差值1.37nm和SiO2表面的标准差值8.59nm。见毕贺拉S.(Behura,S.)、阮P.(Nguyen,P.)、切S.(Che,S.)、德巴玛R.(Debbarma,R.)和贝里V.(Berry,V.)，采用MoS2和WS2大面积、无转移、氧化辅助合成六方氮化硼薄膜及其异质结构(Large-Area,Transfer-Free,Oxide-Assisted Synthesis ofHexagonal Boron Nitride Films and Their Heterostructures with MoS2and WS2)，《美国化学会志(Journal of the American Chemical Society)》，137，13060-13065，(2015年)。
对金属表面上h-BN形成的研究显示了生长动力学(表面介导的Cu和基于分离的Ni和Fe)。见金姆S.M.(Kim,S.M.)等人，用于高材料性能的大面积多层六方氮化硼的合成(Synthesis of large-area multilayer hexagonal boron nitride for high materialperformance)，《自然通讯(Nat Commun)》，6，(2015年)。然而，缺少对h-BN生长机制的清晰理解，特别是在非金属表面上，如：Si表面和Si基介质表面(Si3N4/Si和SiO2/Si)。在本文中，试图理解h-BN薄膜在Si3N4/Si和SiO2/Si表面的生长动力学，其是由原子分子动力学(MD)模拟坚定支持。图3A展示了在Si3N4/Si表面上h-BN生长机制的示意图。名义上，通过以下五个基本步骤处理h-BN的CVD生长：
(1)在约100℃下，固体氨硼烷(AB)经受升华，并且通过氢气(H2)气流(30sccm)运至反应区。
(2)在低于生长温度的反应区，所述AB络合物被热分解到H2、氨基硼烷(BH2NH2)和环硼氮烷(HBNH)3。
(3)在120℃到300℃下，所述(HBNH)3和(BH2NH2)分子在邻链上经受热-脱氢和B-H和N-H组的交联反应，以形成活性物质(BN)xHy。在700℃到1100℃下，这种活性物质(BN)xHy被进一步脱氢。见帕菲特M.T.(Paffett,M.T.)、西蒙森R.J.(Simonson,R.J.)、帕平P.(Papin,P.)和佩因R.T.(Paine,R.T.)，环硼氮烷在Pt(111)和Ru(001)表面的吸附和分解(Borazine adsorption and decomposition at Pt(111)and Ru(001)surfaces)，《表面科学(Surface Science)》，232，286-296，(1990年)；和法曾P.J.(Fazen,P.J.)、贝克J.S.(Beck,J.S.)、林奇A.T.(Lynch,A.T.)、雷姆森(Remsen,E.E.)和斯内登L.G.(Sneddon,L.G.)，热诱导环硼氮烷脱氢聚合反应(Thermally induced borazinedehydropolymerization reactions)，新型高产聚合物前驱物对氮化硼的合成及陶瓷转化反应。《材料化学(Chemistry of Materials)》，2，96-97，(1990年)。
(4)这些活性物质(BN)xHy被吸附在硅基衬底的活性位点上。
(5)如果在硅基衬底的活性位点上的活性物质的附着率高于其分离率，那么所述活性物质(BN)xHy与其它邻近的固定的(BN)xHy物质h-BN域缝合。
进一步，图3A中的左插图展示了1X 5cm2区域覆盖的Si3N4/Si薄膜上的h-BN的相机图像，反映了在没有任何转移相关过程的情况下，大面积h-BN介电薄膜是可能的。以上重要步骤可以总结如下：
(1、2)气相分解：
NH3-BH3(g)→NH2-BH2(g)+(NH)3-(BH)3(g)+H2(g)
(3)活性物质(BN)xHy形成：
(4)表面吸附：
S是硅基表面的活性位点。
(5)表面反应：这些活性物质(BN)xHy-S在硅基衬底表面反应的速率由以下提供：
在高温下h-BN的CVD合成期间，h-BN的生长由所述表面吸附步骤(ka<<ks)控制，因为(i)所述表面反应速率因其依赖阿列纽斯术语(ks～exp(-EA/RT)而发生地更快，并且(ii)所述活性物质在表面吸附较少(ks～1/sqrt(T))。因为这两个步骤连续发生，在稳态下，整个流量被限定为这个微分方程的解是：
其中ThBN是h-BN薄膜的厚度，TS是h-BN薄膜的特征厚度(即h-BN薄膜的最大厚度)，t是生长时间，τ是吸附的特征时间。数据与导出方程(1)吻合较好(图3B中的实线)，其中在给定生长条件下，h-BN在Si3N4/Si和SiO2/Si上的特征厚度分别是5纳米和和20纳米。这个特征厚度TS取决于活性位点(SiO2/Si表面具有比Si3N4/Si表面高4倍的活性位点)的密度。进一步，所述特征时间表明所述如(BN)xHy的活性物质更喜欢所述SiO2/Si表面，而非所述Si3N4/Si表面。
为h-BN薄膜在SiO2/Si和Si3N4/Si表面上的生长动力学导出的模型基于假设：在所述衬底上的所述薄膜的所述厚度取决于反应物从气相到衬底的吸附。所述模型还假设氢的演变和六方氮化硼的形成是生长过程中的最后一步。为了理解所述衬底对所述反应物的所述吸附的影响，我们使用开源LAMMPS包执行了原子分子动力学模拟。见普林普顿S.(Plimpton,S.)，用于短程分子动力学的快速并行算法(Fast Parallel Algorithms forShort-Range Molecular Dynamics)，《计算物理学期刊(Journal of ComputationalPhysics)》，117，1-19，(1995年)。为了模拟所述环硼氮烷在所述表面上的所述吸附，我们使用了所有原子相互作用势。使用6-12林纳德琼斯(Lennard jones)势建立范德瓦尔斯相互作用模型，使用库仑定律(Coulomb's law)建立静电势模型。在1000K温度下，使用NVT系综模拟研究了SiO2/Si和Si3N4/Si表面上环硼氮烷分子的吸附。在整个模拟中，只有环硼氮烷分子保持移动并且进一步将分子视为刚体，每个分子上的力是分子(B3N3H6)中所有12个原子上力的总和。使用0.25飞秒的时间步长执行所述模拟，总时间为500皮秒。最初，通过长程静电力吸引所述环硼氮烷分子到衬底上，一旦分子到达衬底，短程范德瓦尔斯和库仑力将使其吸附在衬底上。由于所述环硼氮烷分子的极性性质，我们观察到最初在气相中，其倾向于形成平面2D团簇。一些在气相中不形成团簇的分子被吸附在衬底上。我们观察到，在12ps之后，有四个环硼氮烷分子吸附在SiO2/Si上，而只有一个环硼氮烷分子吸附在Si3N4/Si表面。与Si3N4/Si相比，SiO2/Si的吸附更高，可以通过所述衬底的顶层的表层电荷来解释，即使所述两种衬底均保持总电荷中性。SiO2/Si的(0 0 1)平面(顶层)仅由悬浮氧原子组成，并且硅原子在表面氧原子下见图3C。因此所述SiO2/Si衬底的所述顶层是带负电的。而所述Si3N4/Si衬底的所述(0 0 1)平面(顶层)具有Si和N原子的平面布置并且所述顶层的所述总电荷是零。见图3C。SiO2/Si中带负电的悬浮氧原子往往比Si3N4/Si的平面和中性表面吸附更多的环硼氮烷分子。在气相中形成的平面团簇最终吸附在衬底上。我们观察到，对于所述两种衬底，所述团簇附着在已经吸附的环硼氮烷分子。由于所述SiO2/Si衬底吸附更多的环硼氮烷分子，与所述Si3N4/Si衬底相比，所述团簇具有更多的位点附着在所述SiO2/Si衬底上。还观察到，对于SiO2/Si和Si3N4/Si，所有环硼氮烷分子从气相吸附到衬底所需要的时间分别约为75ps和200ps。所述吸附团簇将覆盖所述表面，并且最终经受脱氢，形成由所提议的生长模型所预测的h-BN。
通过提议的生长模型和后续MD模拟的实验验证表明，表面吸附是硅基介质表面上h-BN成核的速率限制步骤。为了进一步确认吸附动力学导向机制，设计了创新的实验装置，以在裸硅和保持相同CVD条件的O2-等离子体硅上生长h-BN。正如预期的，与裸硅表面相比，O2-等离子体处理的硅表面中h-BN的生长速率更高，由h-BN的E2g峰值拉曼强度增加(图3D)证明，因为高拉曼强度意味着更厚的膜。见戈尔巴乔夫R.V.(Gorbachev,R.V.)等人，寻找单层氮化硼：光学和拉曼特征(Hunting for Monolayer Boron Nitride:Optical and RamanSignatures)，《Small杂志》，7，465＝468，(2011年)。因此，显然，所述过程是吸附动力学辅助的，因为与裸硅表面相比，O2-等离子体处理的硅表面展示出更多数量的活性位点(CS)。进一步，通过拉曼光谱学检查了生长温度对SiO2/Si和Si3N4/Si表面上h-BN形成的影响，并且在图3E中展示。在750℃温度下，形成金属催化剂表面成核h-BN薄膜，在约900℃下，在SiO2/Si和Si3N4/Si表面上形成h-BN。见王L.(Wang,L.)等人，用于增强石墨烯基场效应晶体管的迁移率的具有大区域尺度和干净界面的单层六方氮化硼薄膜(Monolayer HexagonalBoron Nitride Films with Large Domain Size and Clean Interface for Enhancingthe Mobility of Graphene-Based Field-Effect Transistors)，《先进材料(AdvancedMaterials)》，26，1559-1564，(2014年)。这与关于SiO2/Si衬底上直接纳米晶体h-BN形成的早些报告一致。然而，没有Si3N4/Si表面上h-BN生长或机制的报道，而有关于粉末状Si3N4/hBN复合材料的报告。见楠瀬T.(Kusunose,T.)、関野T.(Sekino,T.)、蔡Y.H.(Choa,Y.H.)和新原K.(Niihara,K.)，氮化硅/氮化硼纳米复合材料的制造及微观结构(Fabrication andMicrostructure of Silicon Nitride/Boron Nitride Nanocomposites)，《美国陶瓷学会志(Journal of the American Ceramic Society)》，85，2678-2688，(2002年)。图3E展示h-BN形成不发生在低于800℃。由于高拉曼强度意味着更厚的h-BN，所述Si3N4/Si表面允许更少的(BN)xHy-自由基的吸附，形成比SiO2/Si表面更薄的h-BN薄膜。图3E中约1450cm-1处的小峰表明，作为下面衬底的硅的三阶横向光频声子模式是Si3N4/Si。见斯皮齐里P.G.(Spizzirri,P.G.)、J.-H.F.、S.R.、E.G.和普拉维尔a.S.(Prawer,a.S.)，硅表面的纳米拉曼光谱(Nano-Raman spectroscopy of silicon surfaces)，(2010年)。进一步，通过详细的表面分析可以理解h-BN在SiO2/Si和Si3N4/Si表面生长动力学差异的机制。进一步，近期报告描述了Si3N4/Si表面比SiO2/Si表面更疏水的，这清楚地表明所述SiO2/Si表面支持h-BN形成和更厚的成核，尽管相比于Si3N4/Si表面的更薄、更平滑的薄膜的更粗糙的薄膜。见阿加瓦尔D.K.(Agarwal,D.K.)、玛赫什瓦利N.(Maheshwari,N.)、穆克尔吉S.(Mukherji,S.)和饶V.R.(Rao,V.R.)，抗体在压缩电阻微悬臂表面的不对称固定(Asymmetricimmobilization of antibodies on a piezo-resistive micro-cantilever surface)，《RSC进展(RSC Advances)》，6，17606-17616，(2016年)。
为了测试直接h-BN在纳米电子的潜力，单层石墨烯(MLG)被培养并转移到h-BN/Si3N4/Si和Si3N4/Si衬底上。为了理解h-BN和Si3N4/Si衬底对石墨烯薄膜的电荷-杂质影响，我们分析G-谱带位置的掺杂剂依赖参数，G-谱带(FWHM(G))的最大值的一半处的全宽，2D-谱带位置，以及通过共焦拉曼光谱2D和G谱带(I2D/IG)的强度比值。见DasA等人，在电化学顶石墨烯晶体管中通过拉曼散射监测掺杂剂(Monitoring dopants by Raman scatteringin an electrochemically top-gated graphene transistor)，《自然纳米技术(NatNano)》，3，210-215，(2008年)。在图4A中，石墨烯在h-BN上的G峰值(表示为G/h-BN)和石墨烯在Si3N4/Si上的G峰值(表示为G/SiN)分别主要以1581.5cm-1和1586.8cm-1为中心。计算的G谱带的FWHM从26.5cm-1(h-BN衬底)降低至23.6cm-1(Si3N4/Si衬底)。进一步，图4B中，G/h-BN和G/SiN的2D谱带分别展示为2673.3cm-1和2683.4cm-1。此外，发现I2D/IG比值从G/SiN的2.3增加到G/h-BN的3。G和2D谱带的软化的观察，G峰FWHM的锐化以及高I2D/IG，清楚地表明hBN衬底上的石墨烯的电荷杂质比Si3N4/Si衬底上的石墨烯的电荷杂质低。在我们的装置配置中，此些电荷杂质可能来自：(i)光刻胶残留(在制作晶体管装置时，如后面讨论的)和(ii)电子空穴搅拌(底部h-BN衬底)。由于hBN和Si3N4/Si衬底上的装置制备过程相似，并且使用了相同的石墨烯薄膜，显然来自下面衬底的电荷贡献杂质(n*)在我们的测量中起关键作用。见薛J.(Xue,J.)等人，六方氮化硼上超平石墨烯的扫描隧道显微术和光谱(Scanningtunnelling microscopy and spectroscopy of ultra-flat graphene on hexagonalboron nitride)，《自然材料(Nat Mater)》，10，282-285，(2011年)；以及张Y.(Zhang,Y.)、布拉尔V.W.(Brar,V.W.)、克里特C.(Girit,C.)、泽特尔A.(Zettl,A.)和克罗米M.F.(Crommie,M.F.)，石墨烯空间电荷不均匀性的起源(Origin of spatial chargeinhomogeneity in graphene)，《自然物理学(Nature Physics)》，5，722-726，(2009年)。G和2D峰的拉曼光谱平均分布在石墨烯装置的整个区域上，并且用洛伦兹曲线拟合。
电荷不均匀性不仅影响所讨论的拉曼散射参数，也是G/h-BN和G/SiN异质结构装置中电子散射的主要原因。图5A展示了G/h-BN背栅场效应晶体管的典型示意图，插图中是Cr/Au(15/95nm)作为源极和漏极触点的装置几何形状(27μm x 7.5μm)的光学图像。与高k介电衬底(在我们的研究中，Si3N4/Si)相比，我们直接生长的h-BN衬底平台由于具有较低的电荷波动特性，有望在增强石墨烯装置中电荷载流子迁移率方面提供竞争优势。重要的是，所述两种装置经设计使用相同的触点材料(Cr/Au)以及相似的装置处理，因此，我们可以推测，接触电阻对两种装置电性能具有相同的影响。在图5B中，清楚地注意到在载流子密度上，电导是强亚线性的，表明从散射由电荷杂质主导的低载流子密度到名义上发生短程杂质散射的高载流子密度的跨越。见野村K.(Nomura,K.)和麦克唐纳A.H.(MacDonald,A.H.)，无质量狄拉克费米子的量子输运(Quantum Transport of Massless Dirac Fermions)，《物理评论快报》，98，076602(2007年)。可以使用自身一致的波尔兹曼方程式拟合所得到的数据(图5B)，用于扩散输运，其包含长程散射和短程散射：
(σ)-1＝(neμC+σres)-1+ρS……………………………………(2)
其中μC是由于电荷杂质库仑(长程)散射所致的密度无关迁移率，ρS是短程散射对电阻率的贡献，且σres是电荷中性点处的剩余电导率。见黄E.H.(Hwang,E.H.)、亚当S.(Adam,S.)和萨尔玛S.D.(Sarma,S.D.)，二维石墨烯层中的载流子传输(CarrierTransport in Two-Dimensional Graphene Layers)，《物理评论快报》，98，186806(2007年)。如图5B的插图所展示，G/h-BN装置的μC是1200cm2V-1s-1(是G/SiN的3.5倍)。可以通过以下两种主要机制来说明G/h-BN系统的迁移率的提高：(i)接近电荷中性点的库仑散射和(ii)高载流子密度处的电子-声子散射。在第一种机制(库仑散射)中，G/h-BN装置的最小电导率(σmin＝7e2/h)是G/SiN装置(σmin＝2e2/h)的3.5倍，意味着位于h-BN衬底中的带电杂质比Si3N4/Si中的带电杂质低约11倍。进一步，电荷不均匀点(n*)是库仑散射占主要地位的拐点，反之亦然。在低电荷不均匀性下，G/h-BN的电导峰值比G/SiN之一的电导峰值小，归因于低载流子密度下电子空穴坑形成。因此，可以如图5C所展示通过以对数标度将低温电导率(σ)对载流子密度(n)作图来估计相应的浓度。见古图N.J.G.(Couto,N.J.G.)等人，随机应变波动作为高质量的衬底上石墨烯装置的主要无序源(Random Strain Fluctuations asDominant Disorder Source for High-Quality On-Substrate Graphene Devices)，《物理评论X(Physical Review X)》，4，041019(2014年)；以及阪茨如斯L.(Banszerus,L.)等人，在可重复使用的铜上化学气相沉积的超高迁移率石墨烯装置(Ultrahigh-mobilitygraphene devices from chemical vapor deposition on reusable copper)，《科学进步(Science Advances)》，1，(2015年)。在我们的异质结构装置中，所提取的G/h-BN和G/SiN的n*分别是1.1x 1012cm-2和1.6x 1012cm-2，表明h-BN衬底中具有比Si3N4/Si衬底中更均匀的电势背景。这些观察结果与我们的拉曼光谱数据和一些以前的研究中的结果具有良好一致性。见黄E.H.、亚当S.和萨尔玛S.D.，二维石墨烯层中的载流子传输，《物理评论快报》，98，186806(2007年)。增强G/hBN装置中的迁移率的另一贡献是由于电子-声子散射，据推测此在我们的样品中构成重大贡献。见卡茨内尔松M.I.(Katsnelson,M.I.)和盖姆A.K.(Geim,A.K.)，石墨烯中微观波纹上的电子散射(Electron scattering on microscopiccorrugations in graphene)，《伦敦皇家学会哲学学报A：数学、物理和工程科学(Philosophical Transactions of the Royal Society of London A:Mathematical,Physical and Engineering Sciences)》，366，195-204，(2008年)。
在图5C的插图中，短程电阻率(ρS)被计算为针对G/h-BN和G/SiN分别为600Ω/sq和1800Ω sq。即使短程电阻率的起源仍然是讨论的主题，但在我们的样本中，期望归因于以下因素，如：(i)石墨烯薄膜的晶格缺陷或点缺陷，(ii)在石墨烯波纹内激发的挠曲(平面外)声子，以及(iii)下部衬底的表面极性光学声子。见莫罗佐夫(Morozov)、S.V.等人，石墨烯及其双分子层中的巨大本征载流子迁移率(Giant Intrinsic Carrier Mobilities inGraphene and Its Bilayer)，《物理评论快报》，100，016602，(2008年)；石上M.(Ishigami,M.)、陈J.H.(Chen,J.H.)、卡伦W.G.(Cullen,W.G.)、费勒M.S.(Fuhrer,M.S.)和威廉姆斯E.D.(Williams,E.D.)，SiO2上的石墨烯的原子结构(Atomic Structure of Graphene onSiO2)，《纳米快报》，7，1643-1648，(2007年)；以及黄E.H.(Hwang,E.H.)和达斯萨尔马S.(Sarma,S.)，二维非本征石墨烯中的声学声子散射限制的载流子迁移率(Acoustic phononscattering limited carrier mobility in two-dimensional extrinsic graphene)，《物理评论B(Physical Review B)》，77，115449，(2008年)。推测第一因素具有可忽略的影响，因为我们的拉曼数据显示h-BN和Si3N4上的高质量转移石墨烯。另一方面，如图2C中示出的，平滑的h-BN衬底意味着G/SiN装置内的石墨烯波纹的较低密度，因此h-BN抑制激活的挠曲声子-石墨烯电子散射。见黄E.H.(Hwang,E.H.)和达斯萨尔马S.(Sarma,S.)，二维非本征石墨烯中的声学声子散射限制的载流子迁移率，《物理评论B》，77，115449，(2008年)；以及雷C.H.(Lui,C.H.)、刘L.(Liu,L.)、马克K.F.(Mak,K.F.)、弗林G.W.(Flynn,G.W.)和海因茨T.F.(Heinz,T.F.)，超平石墨烯(Ultraflat graphene)，《自然》，462，339-341，(2009年)。此外，h-BN的表面光学声子模式具有比Si3N4/Si中的类似模式大两倍的能量，表明石墨烯通道中的较少声子散射。应注意的是，在当前实例中，不论清洁剂衬底如何，G/h-BN异质结构的狄拉克点具有与G/SiN装置的狄拉克点类似的值(～9V)，这需要进一步理解这一现象。
图5D中示出了G/h-BN装置的薄层电阻率在低温(T＝15K，红色曲线)以及室温(T＝300K，黑色曲线)下对应用的背栅极电压(VBG-VD)的温度依赖性。见张Y.(Zhang,Y.)、门德斯E.E.(Mendez,E.E.)和杜X.(Du,X.)，石墨烯场效应晶体管中依赖于迁移率的低频噪声(Mobility-Dependent Low-Frequency Noise in Graphene Field-EffectTransistors)，《ACS纳米》，5，8124-8130，(2011年)。随着温度升高，在低密度状态下，n<|n*|，G/hBN装置具有非金属行为而在高密度状态下，n>|n*|，装置显然是金属的见许J.(Heo,J.)等人，通过化学气相沉积生长的石墨烯中的非单调温度依赖性运输(Nonmonotonic temperature dependent transport in graphene grown bychemical vapor deposition),《物理评论B》，84，035421，(2011年)；以及博洛京K.I.(Bolotin,K.I.)、赛克斯K.J.(Sikes,K.J.)、霍恩J.(Hone,J.)、斯托默H.L.(Stormer,H.L.)和金姆P.(Kim,P.)，悬浮石墨烯中的温度依赖性运输(Temperature-DependentTransport in Suspended Graphene)，《物理评论快报》，101，096802，(2008年)。
石墨烯的薄层电阻在高密度状态下的增加是由于纵向声学声子散射：
其中，ρs是石墨烯质量密度(7.6x 10-7kg.m-2)，vf是费米速度(1x 106m s-1)，vs是纵向声学声子速度(2x 104m s-1)，并且DA是声学形变势。电子和空穴侧的线性拟合将DA分别设置为39eV和19eV。结果很好的吻合先前调查。见博洛京K.I.(Bolotin,K.I.)、赛克斯K.J.(Sikes,K.J.)、霍恩J.(Hone,J.)、斯托默H.L.(Stormer,H.L.)和金姆P.(Kim,P.)，悬浮石墨烯中的温度依赖性运输(Temperature-Dependent Transport in SuspendedGraphene)，《物理评论快报》，101，096802，(2008年)；陈J.-H.(Chen,J.-H.)、蒋C.(Jang,C.)、箫S.(Xiao,S.)、石上M.(Ishigami,M.)和费勒M.S.(Fuhrer,M.S.)，石墨烯装置对SiO2的本征和非本征性能限制(Intrinsic and extrinsic performance limits of graphenedevices on SiO2)，《ACS纳米》，3，206-209，(2008年)；以及伊恩S.(S.)、泰亚瑞V.(Tayari,V.)、艾兰J.O.(Island,J.O.)、波特J.M.(Porter,J.M.)和尚帕涅A.R.(Champagne,A.R.)，本征石墨烯中的电子导热性测量(Electronic thermal conductivitymeasurements in intrinsic graphene)，《物理评论B》，87，241411，(2013年)。
另外，插图示出了作为(VBG和VDS)的函数的G/h-BN电导。G/h-BN装置的Ion/Ioff比是～5.5，使我们的h-BN衬底适用于大型石墨烯以及其它2DN电子设备。从文献中已知场效应迁移率被定义为德鲁德公式(Drude formula)的导数，在G/h-BN(G/SiN)装置的情况下，μFE从高密度下500cm2V-1s-1(250cm2V-1s-1)变化到接近电荷中性点的1300cm2V-1s-1(350cm2V-1s-1)。这进一步证实了如图5E中所示在整个密度状态下h-BN衬底上的石墨烯迁移率相比于Si3N4/Si衬底增强了。
III.催化金属层的沉积
参照图1D，根据本发明的方法，在将包括六方氮化硼的层300直接沉积在单晶半导体衬底的前表面上或介电层200的前表面上之后，可以对包括所述包括六方氮化硼的层300以及任选的介电层200的衬底100进行处理以便将用于石墨烯的随后生长的催化金属层400沉积在多层结构上。在一些实施例中，催化金属层400可以沉积在包括六方氮化硼的整个层300上。在一些实施例中，催化金属层400可以沉积在包括六方氮化硼的层300的一部分上，如主表面的总面积的至少约10％，或总面积的至少约25％，或总面积的至少约50％，或总面积的至少约75％。在一些实施例中，催化金属层400可以沉积在包括六方氮化硼的整个层300上，并且此后，金属可以使用常规光刻技术选择性地移除，以便由此在衬底的主表面上留下金属沉积的期望图案。在本文中，催化金属层400的表面可以被称为“前金属层表面”和“后金属层表面”。在本文中，后金属层表面与包括六方氮化硼的层300接触。块体金属区位于前金属薄膜表面与后金属薄膜表面之间。
适合于本发明的金属包含：镍、铜、铁、铂、钯、钌、钴、铝及其合金。在一些优选实施例中，催化金属层400包括镍。在一些优选实施例中，催化金属层400包括钴。在一些优选实施例中，催化金属层400包括镍和钴，例如镍和钴的合金。在一些优选实施例中，催化金属层400包括铜。催化金属层400可以通过本领域已知的技术沉积，所述技术包含溅射、热蒸发、离子束蒸发、化学气相沉积、电镀和金属箔粘合。在一些实施例中，催化金属层400通过使用例如溅射和金属蒸发单元进行的溅射或蒸发来沉积。根据塞博利亚L.(Supriya,L.)；克劳斯R.O.(Claus,R.O.)，柔性聚合物衬底上的导电金属薄膜的基于溶液的组装(Solution-Based Assembly of Conductive Gold Film on Flexible Polymer Substrates)：《朗缪尔(Langmuir)》，2004年，20，8870-8876中描述的方法，电解金属电镀可能发生。在一些实施例中，催化金属层400可以在相对低的温度下，如约100℃与约300℃之间，如约200℃通过化学气相沉积来沉积。优选地，金属薄膜的厚度在约50纳米与约20微米之间，如约50纳米与约10微米之间，如约50纳米与约1000纳米之间，如约100纳米与约500纳米之间，如约100纳米与约400纳米之间，如约300纳米或约500纳米。
在一些实施例中，催化金属层400可以包括在高温下(即，通常大于500℃，或大于800℃，如约1000℃)具有相对高的对碳的溶解度的金属，这实现石墨烯层步骤期间碳的向内扩散。在向内扩散的温度下高溶解度金属薄膜包含镍、铁、钯和钴。在一些实施例中，催化金属层400包括具有在1000℃下至少约0.05原子％的碳溶解度的金属，优选地在1000℃下至少约0.10原子％，甚至更优选地在1000℃下至少约0.15原子％。在一些实施例中，催化金属层400包括具有在1000℃下小于约3原子％的碳溶解度的金属，优选地在1000℃下小于约2原子％。例如，在一些优选实施例中，催化金属层400包括镍，其具有在1000℃下约0.2原子％的碳溶解度，所述温度是当镍是金属薄膜时碳向内扩散的腔室温度。在一些优选实施例中，催化金属层400包括铁，其具有在800℃下约0.02原子％的碳溶解度，所述温度是当铁是金属薄膜时碳向内扩散的腔室温度。在一些实施例中，催化金属层400包括钴，其具有在1000℃下约1.6原子％的碳溶解度，所述温度是当钴是金属薄膜时碳向内扩散的腔室温度。
在一些实施例中，催化金属层400可以包括甚至在高温下(即，通常大于500℃，或大于800℃，如约1000℃)具有低溶解度或基本上零溶解度的金属或硼、氮和碳。低溶解度金属薄膜包含铜、铂和钌。例如，在大于500℃或大于800℃，如约1000℃的温度下，铜中的碳溶解度几乎为零。在向内扩散步骤期间，气态原子，例如碳向内扩散到金属晶粒，例如铜晶粒之间的块体金属区中。当铜被选为催化金属层400的金属时，含有气体的碳或含有聚合物的碳被铜上的氢降解。形成到石墨烯中的碳-碳键在铜表面上被催化。
在催化金属层400沉积之后，可以清洁多层结构。多层结构包括单晶半导体晶片衬底100、介电层200、包括六方氮化硼的层300和催化金属层400。在一些优选实施例中，多层结构可以通过在还原气氛中在真空炉中加热结构来清洁。可以在仅执行高度真空下的烘烤处使用化学气相沉积系统。在优选实施例中，还原气氛包括氢气或其它还原气体。可以使用惰性载气，如氩气或氦气。在优选实施例中，暴露于还原气氛期间的温度优选地在约800℃与约1200℃之间，如约1000℃。压强优选地是亚大气压，如小于约100Pa(小于1托)，优选地小于约1Pa(小于0.01托)，甚至更优选地小于约0.1Pa(小于0.001托)，以及甚至更优选地小于约0.01Pa(小于0.0001托)。清洁退火可以调整金属薄膜的晶粒大小，例如增大高温下的晶粒大小。
IV.石墨烯层的沉积
根据本发明的方法的一些实施例，在催化金属层400沉积之后，多层结构被处理以沉积石墨烯层。
在一些实施例中，结构可以在还原气氛中被清洁。在一些优选实施例中，多层结构可以通过在还原气氛中在真空炉中加热结构来清洁。可以在仅执行高度真空下的烘烤处使用化学气相沉积系统。在优选实施例中，还原气氛包括氢气或其它还原气体。可以使用惰性载气，如氩气或氦气。气氛优选地是还原气氛，所述还原气氛可以包括在约1％与约99％之间的氢气，如约70％与约99％之间的氢气，优选地约95％的氢气，平衡惰性气体。在优选实施例中，暴露于还原气氛期间的温度优选地在约800℃与约1200℃之间，如约1000℃。压强优选地是亚大气压，如小于约10000Pa(小于100托)，优选地小于约1000Pa(小于1托)，优选地小于约1Pa(小于约0.01托)，甚至更优选地小于约0.1Pa(小于0.001托)，以及甚至更优选地小于约0.01Pa(小于0.0001托)。清洁退火可以调整金属薄膜的晶粒大小，例如增大高温下的晶粒大小。
根据本发明的方法的一些实施例，多层结构可以暴露于碳源，借助于所述碳源，原子碳扩散到金属薄膜的块体区中。原子碳可以溶解于包括对碳具有高溶解度的金属，例如镍的金属薄膜中，或者可以在包括对碳具有低溶解度的金属，例如铜的金属薄膜中的金属晶粒之间迁移。在一些实施例中，可以将含碳气体或含碳蒸气流添加到还原气流中。含碳气体可以选自挥发性烃类，例如，甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、异丁烷、丁烯、丁炔等。含碳蒸气可以选自液体烃类，例如，环己烷、苯、戊烷、己烷、庚烷等。应注意的是，这些烃类气体或液体可以是饱和烃或不饱和烃。含碳气体例如甲烷是可以根据本发明的过程沉淀到石墨烯中的碳源。气氛可以是还原气氛，所述还原气氛进一步包括还原气体，如氢气。在一些实施例中，气体可以包括甲烷气体和氢气，其比例从约1:1到约200:1，如在约1:1与约100:1之间，如约144:15。碳吸收和/或吸附期间的最小温度通常为至少约500℃。碳吸收和/或吸附期间的最大温度通常为不大于约1100℃。通常，温度优选地在约700℃与约1000℃之间。通常，氢气/甲烷流期间反应室内的压强在约10Pa(约0.1托)与约1500Pa(约100托)之间，如在约50P(约0.4托)与约150Pa(约1托)之间。
任选地且优选地，在足够的碳已经向内扩散到金属薄膜的块体区中之后，气体停止流动，并且多层在足够的持续时间内保持向内扩散温度以便允许碳在整个金属薄膜的块体区内分布。碳向内扩散以产生具有期望数量的单原子厚石墨烯层的产品的适当的持续时间可以通过创建校正曲线来确定，在所述校正曲线中，最终产品中的被隔离石墨烯的层数是碳向内扩散持续时间的函数。校正曲线可以用于确定足以产生单个单原子厚石墨烯层或多个单原子厚石墨烯层的理想碳向内扩散持续时间。含碳气体停止流动之后的平衡持续时间的范围可以从约5秒到约3600秒，如约600秒到约1800秒。在一些实施例中，碳扩散的持续时间非常短，如约10秒。在金属吸收足够浓度的碳之后，多层结构被冷却以便由此在冷却期间隔离并沉淀石墨烯。
在一些实施例中，除了含碳气体或蒸气之外或者作为含碳的替代物，碳可以以固体形式作为含碳自组装单层和/或富碳聚合物被提供。在本文中，含烃部分充当碳源(或B和/或N)，所述碳源将在加热循环期间向内扩散到之前或随后应用的金属薄膜中或者降解到石墨烯(或掺杂石墨烯)中，其中金属薄膜包括具有低碳溶解度或基本上零碳溶解度的金属。烃类为在氮化硼的中介层上形成的石墨烯提供碳源，所述氮化硼沉积在半导体衬底的前表面上。
通常，各种含碳聚合物是合适的。在一些实施例中，富碳聚合物可以选自由以下组成的群组：聚甲基丙烯酸甲酯(PMMA)、聚丁二烯、聚苯乙烯、聚(丙烯腈-共-丁二烯-共-苯乙烯)(ABS)、聚乙烯、聚丙烯、聚(4'-乙烯六苯基苯)及其组合物。在一些实施例中，聚合物或含碳薄膜可以含有氮或硼以便产生氮掺杂或硼掺杂的石墨烯板。适合于本发明的含氮聚合物包含三聚氰胺甲醛、聚丙烯腈、聚(2,5吡啶)、聚吡咯、聚咔唑、聚苯胺及其组合物。硼掺杂可以通过制备包括硼醇(非聚合型)的含碳层或通过沉积BoramerTM来实现。
可以通过用来自含聚合物溶液的聚合物薄膜旋涂衬底来沉积富碳聚合物。其它合适的沉积方法包含喷涂和电化学沉积。旋涂溶液的合适的溶剂包含甲苯、己烷、二甲苯、戊烷、环己烷、苯、氯仿。聚合物浓度通常在约0.01wt.％与约1wt.％之间、约0.05wt.％与约0.5wt.％之间，如约0.1wt.％。
富碳聚合物层可以被沉积到约1纳米与约100纳米厚之间的厚度，如约5纳米与约100纳米厚之间，优选地约10纳米与约50纳米厚之间。在一些实施例中，富碳聚合物层可以被沉积到约1纳米与约10纳米之间的厚度。
碳向内扩散期间的温度的范围可以从约500℃到约1000℃，如从约700℃到约1000℃，如从针对铁约800℃或针对镍约1000℃。在金属吸收足够浓度的碳之后，多层结构被冷却以便由此在冷却期间隔离并沉淀石墨烯。
此后，多层结构被迅速冷却。冷却多层结构降低了金属薄膜的块体区内的碳溶解度，这迫使碳与金属薄膜隔离并且将石墨烯沉淀在氮化硼层与金属薄膜的后表面之间。冷却速率可以是至少约10℃/分钟、至少约50℃/分钟、至少约100℃/分钟。通常，冷却期间反应室内的压强在约10Pa(约0.1托)与约1500Pa(约100托)之间，如在约50P(约0.4托)与约150Pa(约1托)之间。气氛优选地是还原气氛，所述还原气氛可以包括在约1％与约99％之间的氢气，如约70％与约99％之间的氢气，优选地约95％的氢气，平衡惰性气体。高温生长和迅速冷却提高快速沉淀和表面成核，使得石墨烯核尝试在相同朝向上优先地彼此附接，导致大覆盖面、高质量的单层石墨烯的外延生长。
在金属中的碳溶解度低或为零(例如，铜)的实施例中，本发明的方法有利地产生单层石墨烯。在石墨烯形成取决于碳溶解到金属薄膜中之后隔离和沉淀石墨烯(例如，镍、钴)的实施例中，本发明的方法需要控制吸收和沉淀的碳的量以便控制产生的石墨烯层的数量。在一些实施例中，本发明的方法实现将石墨烯的单个单原子层沉积到半导体衬底的前表面上的氮化硼层与金属薄膜的后表面之间。在一些实施例中，本发明的方法实现将单原子厚石墨烯的多个层沉积到半导体衬底的前表面上的氮化硼层与金属薄膜的后表面之间。石墨烯层可以包括单原子厚石墨烯的二与约100之间的层，如单原子厚石墨烯的二与约50之间的层，或单原子厚石墨烯的三与约50之间的层。石墨烯的第二层可以沉淀在前金属薄膜表面。迄今为止最近的结果示出了特别是镍层适合用于制备多层石墨烯薄膜。
根据石墨烯层沉淀在前金属薄膜表面上的实施例，石墨烯的一或多个这种外部层可以被移除。在一些实施例中，一或多个外部石墨烯层可以通过蚀刻，例如湿法蚀刻、等离子体蚀刻，或者臭氧/紫外(UV)光的氧化来移除。在优选实施例中，石墨烯的一或多个外部层可以通过氧等离子体蚀刻来移除。
根据一些实施例，本发明的下一步，金属薄膜被移除以便由此暴露石墨烯层与氮化硼层接触，所述氮化硼层进而与半导体衬底的前表面接触。金属薄膜可以通过本领域已知的适用于溶解金属薄膜的金属，例如溶解镍、铜、铁或其合金的技术来移除。在优选实施例中，金属薄膜与亲水金属蚀刻剂接触。用于移除金属薄膜的金属蚀刻剂包含氯化铁、硝酸铁(III)、王水和硝酸。有利地，这些金属蚀刻剂将不会移除石墨烯。
在一些实施例中，在移除金属薄膜时，产生多层衬底，所述多层衬底包括半导体衬底100(例如，包括氧化硅层和/或氮化硅层的硅晶片)、介电层200、氮化硼层300以及具有单原子厚度的石墨烯的单层或多层500。见图1E。在一些实施例中，石墨烯层和氮化硼层中的一个或两个可以包括每种材料的多层，每一层具有单原子厚度。石墨烯层可以被表征为通过本领域已知的技术，例如拉曼光谱学确认层数。
总之，本发明提供了对Si表面、基于Si的氧化物(SiO2/Si)和氮化物(Si3N4/Si)表面上的h-BN生长动力学的基本理解。本公开提供了由分子动力学模拟支持的生长机制的细节，其中Si3N4/Si表面上的氮与硼和氮的活性物质结合以产生h-BN的大面积且连续薄膜的吸附动力学辅助的生长的成核位点。在LPCVD条件下，h-BN合成的动力学过程对非金属催化的表面(SiO2/Si和Si3N4/Si)的影响被清除。进一步地，大面积的范德瓦尔斯键和电子隔离的石墨烯/h-BN异质结构也被清除。有趣的是，低温电子运输研究揭示了石墨烯/h-BN异质结构例外地根据电荷载流子迁移率(3倍增强)和相比于石墨烯/Si3N4/Si对应物的电子-空穴洼坑形成波动而执行。不像过渡金属辅助的hBN形成，本文研发的方法，即h-BN的直接和可扩展生产的通用过程与当前半导体行业更相容。可以潜在地设想本文研发的过程包含各种通过具有范围从纳米级电子学到能量转换和光电子学的应用的2DN智能设计的3D异质结构。
实例
下述不受限制的实例被提供用于进一步说明本发明。
实例1.基于Si的氮化物(Si3N4/Si)衬底上的六方氮化硼(h-BN)的合成
通过具有针对氨硼烷(AB)22特别设计的分离的腔室的低压CVD(LPCVD)系统(MTIOTF-1200X)来执行h-BN合成。使用食人鱼(piranha)溶液(3:1的98％H2SO4比35％H2O2的体积混合物)清洁Si3N4/Si衬底(由太阳爱迪生半导体公司(SunEdison Semiconductor)供应)。对于h-BN合成，Si3N4衬底被直接放置在石英管加热区的中心并且在H2气氛中加热到1100℃以限制进一步氧化。在管加热区达到1100℃之后，AB在～100℃下升华，并且进一步地，其通过供应的H2载气运输到含有衬底的腔室。h-BN合成在5托到10托的压强下发生，并且反应时间从15分钟变化到60分钟，之后是快速冷却(≈100℃/分钟)。h-BN的合成的薄膜由结合的共焦拉曼原子力显微镜法(拉曼-AFM，具有532nm的激光长度的WITECα-300RA)和X射线光电子光谱法(XPS、Kratos AXIS-165)表征。对于h-BN表面粗糙度和薄膜厚度的AFM测量，通过微加工蚀刻工艺图案化Si3N4表面上的h-BN：电子束蒸发(瓦里安公司(Varian))、紫外光刻(卡尔休斯(Karl Suss)MA6)和反应离子蚀刻(RIE，牛津仪器公司(OxfordInstruments))。
实例2.通过将石墨烯化学气相沉积到Cu箔上来进行石墨烯合成
高质量单层石墨烯通过(1"x2")Cu箔(25μm，99.98％纯度)上的化学气相沉积(CVD)工艺生长，所述CVD工艺使用CH4(99.95％纯度，普莱克斯公司(Praxair))作为碳原料以及H2(99.9999％，Praxair)作为还原气体。开缝的CVD熔炉(MTI OTF-1200X)中的标准1英寸石英管被用作反应室。典型石墨烯合成如下。首先，用大量的水、丙酮和异丙醇(IPA)(按顺序)彻底清洗Cu箔。然后通过浸没在Fe(NO3)2:HNO3(1M:3M)溶液中10分钟来移除Cu箔的天然氧化物。随后，用大量的水、丙酮和IPA(按顺序)连续冲洗Cu箔。为了进一步移除剩余的铁，在100mL丙酮(ACS光谱光度测量的等级，≥99.5％，飞世尔科技公司(FisherScientific))中对Cu箔进行超声处理。然后，用大量的水、丙酮和IPA(按顺序)彻底清洗箔，并且然后用净化的空气流干燥2分钟。进一步地，干净的箔被加载到CVD熔炉中，并且反应室在5分钟内被抽空到1毫托。接下来，引入100sccm的H2以便冲洗系统持续另外10分钟。熔炉温度在15分钟内被升高到1050℃，同时保持H2气流。在1050℃下，Cu箔被进一步退火30分钟，以便增大晶粒大小并且平滑其表面。然后，将10sccm的CH4引入腔室中1分钟(PTot＝500毫托)。在生长之后，关闭CH4，并且通过打开一半熔炉将腔室迅速冷却到室温。
实例3.石墨烯转移到h-BN/Si3N4/Si和Si3N4Si衬底上
石墨烯转移工艺如下使用。首先，按以下方式将苯甲醚(99％纯度，阿克罗斯有机物公司(Acros Organics))中的25mg/mL的聚(甲基丙烯酸甲酯)(PMMA)(MW 996,000，西格玛-奥德里奇公司(Sigma Aldrich))旋涂到石墨烯/Cu箔上：(i)预旋转：以500RPM持续5秒(500rpm/s斜变率)，以及(ii)完全旋转：以4000RPM持续30秒(1000rpm/s斜变率)。然后将PMMA涂覆的石墨烯/Cu箔空气干燥5分钟，之后用1mL:3mL的HNO3(65％纯度)和DI水蚀刻Cu箔1小时。通过将干净的石英衬底浸没在溶液中并且以60°角抬起到蚀刻剂溶液的表面来抽取浮动的PMMA/石墨烯样本。其立即以与抽取步骤相同的方式转移到DI水中(重复两次)。类似地，随后的衬底(SiN，以及直接生长的hBN)然后用于抽取PMMA/石墨烯样本。这些PMMA/石墨烯/SiN/n++-Si以及PMMA/石墨烯/hBN/SiN/n++-Si被留在空气中干燥一晚。为了移除PMMA，这些样本在室温下被浸没在丙酮中10分钟，之后用大量的丙酮和IPA(按顺序)冲洗，并且用净化的空气流干燥2分钟。
实例4.场效应晶体管(FET)装置制造以及电气测量
光刻法：在转移到具有不同介电层(SiN和hBN/SiN)的高度n++硅衬底之后，石墨烯样本沉积有Cr/Au(15nm/95nm)层。正性光致抗蚀剂(AZ 1818)以4000rpm旋涂到样本上45秒。然后在110℃下在热板上烘烤样本1分钟。随后，使用Karl Suss MA6掩模对准器将一剂量UV光(365nm和900W的灯具功率)引入具有对准的掩模的样本1分钟。然后，将样本显影到3:1(DI water：AZ 340)的溶液中18秒，之后蚀刻未受保护的Cr/Au区以便在室温下按顺序在Au蚀刻剂(36秒)和Cr蚀刻剂(18秒)中形成电极触头。在限定金属触头之后，用大量的丙酮和IPA(按顺序)清洗样本，并且用净化的空气流干燥2分钟。
通过对正性光致抗蚀剂的另一层重复之前的步骤来制造通道长度为27μm且通道宽度为7μm的杆结构。在显影以形成石墨烯杆的受保护的图案之后，这些样本被放置在Oxford RIE腔室内以通过氧等离子体(10W功率，20秒暴露，535V到550V的峰间电压，以及260V偏置电压)移除无保护的石墨烯。随后，通过以下方式移除覆盖的光致抗蚀剂：将样本浸没在AZ 351溶液的第一浴中5分钟，浸没在AZ 351溶液的第二浴中另外3分钟以进一步移除光致抗蚀剂残留物，并且浸没在IPA溶液中5分钟。最后，用大量的丙酮和IPA(按顺序)清洗样本，并且用净化的空气流干燥2分钟。
装置预处理和电气测量：在电气测量之前，将样本放置在开缝熔炉中的干净的1"石英管中。腔室在5分钟内被抽空到1毫托。进一步地，引入20sccm的H2以便冲洗系统持续另外10分钟。熔炉温度在15分钟内被升高到150℃，同时将H2流保持在200毫托。在150℃下，光致抗蚀剂残留物通过还原气体(H2)2小时被进一步移除。在冷却到室温之后，样本被立即放置在詹尼斯低温恒温器(Janis Cryostat)系统中用于电气测量。
本书面说明使用实例来揭示本发明，包含其最佳模式，并且还用于使得本领域任何技术人员能够实践本发明，包含制造和使用任何装置或系统并且执行所结合的任何方法。本发明的专利权范围是由权利要求书限定的、并且可以包含本领域技术人员能想到的其它实例。如果此些其它实例具有并非不同于权利要求书的字面语言的结构要素，或如果它们包括与权利要求书的字面语言无实质差异的等效结构要素，那么此些其它实例旨在处于权利要求书的范围内。

Claims (46)

1.一种形成多层结构的方法，所述方法包括：
在足以直接沉积包括六方氮化硼的层的温度下，使包括氮化硅的层的前表面与(i)含硼气体或含硼蒸气以及(ii)含氮气体或含氮蒸气接触，所述包括六方氮化硼的层与所述包括氮化硅的层的所述前表面发生界面接触，从而制备与所述包括氮化硅的层发生界面接触的所述多层结构，所述多层结构包括所述包括六方氮化硼的层；以及
在直接沉积所述包括六方氮化硼的层之后，在所述包括六方氮化硼的层上形成金属薄膜，其中所述金属薄膜包括金属薄膜前表面、金属薄膜后表面和介于所述金属薄膜前表面与所述金属薄膜后表面之间的块体金属区域，并且，进一步地，其中所述金属薄膜后表面与所述包括六方氮化硼的层发生界面接触，从而制备所述多层结构，所述多层结构包括所述金属薄膜以及与所述包括氮化硅的层发生界面接触的所述包括六方氮化硼的层。
2.根据权利要求1所述的方法，其中所述包括氮化硅的层进一步包括后表面，所述后表面与单晶半导体晶片的前表面发生界面接触，所述单晶半导体晶片包括：两个大体平行的主要表面，其中一个是所述单晶半导体晶片的所述前表面，且其中另一个是所述单晶半导体晶片的后表面；连接所述单晶半导体晶片的所述前表面和所述单晶半导体晶片的所述后表面的周缘；介于所述单晶半导体晶片的所述前表面与所述单晶半导体晶片的所述后表面之间的中心面；以及介于所述单晶半导体晶片的所述前表面与所述单晶半导体晶片的所述后表面之间的块体区域，并且，进一步地，其中所述多层结构包括所述金属薄膜、与所述包括氮化硅的层发生界面接触的所述包括六方氮化硼的层以及所述单晶半导体晶片。
3.根据权利要求2所述的方法，其中所述单晶半导体晶片包括选自由以下组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化镓铟、锗和其组合。
4.根据权利要求2所述的方法，其中所述单晶半导体晶片包括硅。
5.根据权利要求2所述的方法，其中所述单晶半导体晶片包括从单晶硅锭切出的硅晶片，所述单晶硅锭是通过丘克拉斯基法或浮区法生长。
6.根据权利要求2所述的方法，其中所述单晶半导体晶片包括选自由以下组成的群组的掺杂剂：硼、镓、磷、锑、砷和其任何组合。
7.根据权利要求1所述的方法，其中所述包括氮化硅的层进一步包括后表面，所述后表面与介电层发生界面接触，所述介电层包括以下中的至少一种：二氧化硅层、氧氮化硅层和氮化硅层和其组合，所述介电层与单晶半导体晶片的前表面发生界面接触，并且，进一步地，其中所述多层结构包括所述金属薄膜、与所述包括氮化硅的层发生界面接触的所述包括六方氮化硼的层、所述介电层和所述单晶半导体晶片。
8.根据权利要求1所述的方法，其中所述包括六方氮化硼的层是使用金属有机化学气相沉积MOCVD、物理气相沉积PVD、化学气相沉积CVD、低压化学气相沉积LPCVD、等离子体增强化学气相沉积PECVD或分子束外延MBE沉积。
9.根据权利要求1所述的方法，其中(i)所述含硼气体或所述含硼蒸气选自由以下组成的群组：乙硼烷(B2H6)、三氯化硼(BCl3)、三氟化硼(BF3)和包括甲硼烷的四氢呋喃(THF)溶液(THF-BH3)。
10.根据权利要求1所述的方法，其中(ii)所述含氮气体选自由以下组成的群组：氮、肼和氨。
11.根据权利要求1所述的方法，其中(i)所述含硼气体或含硼蒸气和(ii)所述含氮气体或含氮蒸气是包括硼和氮的气体或液体前驱物，并且，进一步地，其中所述气体或液体前驱物选自由以下组成的群组：环硼氮烷(B3H6N3)、三氯环硼氮烷、胺基硼烷(BH2NH2)、氨硼烷(BH3-NH3)、乙硼烷的二氨合物[(NH3)2BH2]+[BH4]-以及聚环硼氮烷。
12.根据权利要求1所述的方法，其中所述金属薄膜包括碳溶解度在1000℃下为至少0.05原子％的金属。
13.根据权利要求1所述的方法，其中所述金属薄膜包括碳溶解度在1000℃下小于3原子％的金属。
14.根据权利要求1所述的方法，其中所述金属薄膜包括选自由以下组成的群组的金属：镍、铜、铁、铂、钯、钌、铝、钴和其合金。
15.根据权利要求1所述的方法，其中所述金属薄膜包括镍、钴，或镍和钴。
16.根据权利要求1所述的方法，其中所述金属薄膜包括铜。
17.根据权利要求1所述的方法，其进一步包括：
在足以使碳原子向内扩散到所述金属薄膜的所述块体金属区域中的温度下，在还原气氛中，使所述金属薄膜前表面与含碳气体或含碳蒸气接触；以及
沉淀碳原子，从而在所述包括六方氮化硼的层与所述金属薄膜后表面之间形成石墨烯层，从而制备所述多层结构，所述多层结构包括所述金属薄膜、所述石墨烯层以及与所述包括氮化硅的层发生界面接触的所述包括六方氮化硼的层。
18.根据权利要求17所述的方法，其中所述含碳气体选自由以下组成的群组：甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、异丁烷、丁烯、丁炔和其任何组合。
19.根据权利要求17所述的方法，其中所述含碳蒸气选自由液体前驱物组成的群组，所述液体前驱物如苯、环己烷、戊烷、己烷、庚烷和其任何组合。
20.根据权利要求1所述的方法，其进一步包括：
在所述金属薄膜前表面上沉积包括富碳聚合物的层；
在还原气氛中且在足以降解所述包括富碳聚合物的层的温度下，加热包括包含所述富碳聚合物的所述层和所述金属薄膜的结构；以及
沉淀碳原子，从而在所述包括六方氮化硼的层与所述金属薄膜后表面之间形成石墨烯层，从而制备所述多层结构，所述多层结构包括所述金属薄膜、所述石墨烯层、以及与所述包括氮化硅的层发生界面接触的所述包括六方氮化硼的层。
21.根据权利要求20所述的方法，其中所述富碳聚合物选自由以下组成的群组：聚甲基丙烯酸甲酯(PMMA)、聚丁二烯、聚苯乙烯、聚(丙烯腈-共-丁二烯-共-苯乙烯)(ABS)、聚乙烯、聚丙烯、聚(4'-乙烯基六苯基苯)和其组合。
22.一种形成多层结构的方法，所述方法包括：
在足以直接沉积包括六方氮化硼的层的温度下，使硅晶片的前表面与(i)含硼气体或含硼蒸气以及(ii)含氮气体或含氮蒸气接触，所述包括六方氮化硼的层与所述硅晶片的所述前表面发生界面接触，其中所述硅晶片包括：两个大体平行的主要表面，其中一个是所述硅晶片的所述前表面且其中另一个是所述硅晶片的后表面；连接所述硅晶片的所述前表面和所述后表面的周缘；介于所述硅晶片的所述前表面与所述后表面之间的中心面；以及介于所述硅晶片的所述前表面与所述后表面之间的块体区域，从而制备包括与所述硅晶片发生界面接触的所述包括六方氮化硼的层的所述多层结构，以及
在直接沉积所述包括六方氮化硼的层之后，在所述包括六方氮化硼的层上形成金属薄膜，其中所述金属薄膜包括金属薄膜前表面、金属薄膜后表面和介于所述金属薄膜前表面与所述金属薄膜后表面之间的块体金属区域，并且，进一步地，其中所述金属薄膜后表面与所述包括六方氮化硼的层发生界面接触，从而制备所述多层结构，所述多层结构包括所述金属薄膜以及与所述硅晶片发生界面接触的所述包括六方氮化硼的层。
23.根据权利要求22所述的方法，其中所述硅晶片包括从单晶硅锭切出的单晶硅晶片，所述单晶硅锭是通过丘克拉斯基法或浮区法生长。
24.根据权利要求23所述的方法，其中所述单晶硅晶片包括选自由以下组成的群组的掺杂剂：硼、镓、磷、锑、砷和其任何组合。
25.根据权利要求22所述的方法，其中所述包括六方氮化硼的层是使用金属有机化学气相沉积MOCVD、物理气相沉积PVD、化学气相沉积CVD、低压化学气相沉积LPCVD、等离子体增强化学气相沉积PECVD或分子束外延MBE沉积而成。
26.根据权利要求22所述的方法，其中(i)所述含硼气体或所述含硼蒸气选自由以下组成的群组：乙硼烷(B2H6)、三氯化硼(BCl3)、三氟化硼(BF3)，和甲硼烷的四氢呋喃(THF)溶液(THF-BH3)。
27.根据权利要求22所述的方法，其中(ii)所述含氮气体选自由以下组成的群组：氮、肼和氨。
28.根据权利要求22所述的方法，其中(i)所述含硼气体或含硼蒸气和(ii)所述含氮气体或含氮蒸气是包括硼和氮的气体或液体前驱物，并且，进一步地，其中所述气体或液体前驱物选自由以下组成的群组：环硼氮烷(B3H6N3)、三氯环硼氮烷、胺基硼烷(BH2NH2)、氨硼烷(BH3-NH3)、乙硼烷的二氨合物[(NH3)2BH2]+[BH4]-以及聚环硼氮烷。
29.根据权利要求22所述的方法，其中所述金属薄膜包括碳溶解度在1000℃下为至少0.05原子％的金属。
30.根据权利要求22所述的方法，其中所述金属薄膜包括碳溶解度在1000℃下小于3原子％的金属。
31.根据权利要求22所述的方法，其中所述金属薄膜包括选自由以下组成的群组的金属：镍、铜、铁、铂、钯、钌、铝、钴和其合金。
32.根据权利要求22所述的方法，其中所述金属薄膜包括镍、钴，或镍和钴。
33.根据权利要求22所述的方法，其中所述金属薄膜包括铜。
34.根据权利要求22所述的方法，其进一步包括：
在足以使碳原子向内扩散到所述金属薄膜的所述块体金属区域中的温度下，在还原气氛中，使所述金属薄膜前表面与含碳气体或含碳蒸气接触；和
沉淀碳原子，从而在所述包括六方氮化硼的层与所述金属薄膜后表面之间形成石墨烯层，从而制备包括所述金属薄膜、所述石墨烯层以及与所述硅晶片发生界面接触的所述包括六方氮化硼的层的所述多层结构。
35.根据权利要求34所述的方法，其中所述含碳气体选自由以下组成的群组：甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、异丁烷、丁烯、丁炔和其任何组合。
36.根据权利要求34所述的方法，其中所述含碳蒸气选自由液体前驱物组成的群组，所述液体前驱物如苯、环己烷、戊烷、己烷、庚烷和其任何组合。
37.根据权利要求22所述的方法，其进一步包括：
在所述金属薄膜前表面上沉积包括富碳聚合物的层；
在还原气氛中且在足以降解所述包括富碳聚合物的层的温度下，加热包括包含所述富碳聚合物的所述层和所述金属薄膜的所述结构；以及
沉淀碳原子，从而在所述包括六方氮化硼的层与所述金属薄膜后表面之间形成石墨烯层，从而制备包括所述金属薄膜、所述石墨烯层以及与所述硅晶片发生界面接触的所述包括六方氮化硼的层的所述多层结构。
38.根据权利要求37所述的方法，其中所述富碳聚合物选自由以下组成的群组：聚甲基丙烯酸甲酯(PMMA)、聚丁二烯、聚苯乙烯、聚(丙烯腈-共-丁二烯-共-苯乙烯)(ABS)、聚乙烯、聚丙烯、聚(4'-乙烯基六苯基苯)和其组合。
39.一种多层结构，其包括：
单晶半导体晶片，其包括：两个大体平行的主要表面，其中一个是所述单晶半导体晶片的前表面且其中另一个是所述单晶半导体晶片的后表面；连接所述单晶半导体晶片的所述前表面和所述后表面的周缘；介于所述单晶半导体晶片的所述前表面与所述后表面之间的中心面；以及介于所述单晶半导体晶片的所述前表面与所述后表面之间的块体区域；
包括氮化硅的层，其与所述单晶半导体晶片的所述前表面发生界面接触；
包括六方氮化硼的层，其与所述包括氮化硅的层发生界面接触；以及
包括石墨烯的层，其与所述包括六方氮化硼的层发生界面接触，其中包括石墨烯的层的特征是至少为3的I2D/IG比值，其中IG是G-谱带的最大值的一半处的全宽，I2D是2D-谱带位置的最大值的一半处的全宽，以及2D-谱带与G-谱带的强度比值I2D/IG通过共焦拉曼光谱测得。
40.根据权利要求39所述的多层结构，其中所述单晶半导体晶片包括选自由以下组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化镓铟、锗和其组合。
41.根据权利要求39所述的多层结构，其中所述单晶半导体晶片包括硅。
42.根据权利要求39所述的多层结构，其中所述单晶半导体晶片包括从单晶硅锭切出的硅晶片，所述单晶硅锭是通过丘克拉斯基法或浮区法生长。
43.根据权利要求39所述的多层结构，其中所述单晶半导体晶片包括选自由以下组成的群组的掺杂剂：硼、镓、磷、锑、砷和其任何组合。
44.根据权利要求39所述的多层结构，其进一步包括与所述包括石墨烯的层发生界面接触的金属薄膜。
45.一种形成多层结构的方法，所述方法包括：
在足以直接沉积包括六方氮化硼的层的温度下，使包括氮化硅的层的前表面与(i)含硼气体或含硼蒸气和(ii)含氮气体或含氮蒸气接触，所述包括六方氮化硼的层与所述包括氮化硅的层的前表面发生界面接触，其中所述包括氮化硅的层进一步包括后表面，所述后表面与单晶半导体晶片的前表面发生界面接触，所述单晶半导体晶片包括：两个大体平行的主要表面，其中一个是所述单晶半导体晶片的所述前表面且其中另一个是所述单晶半导体晶片的后表面；连接所述单晶半导体晶片的所述前表面和所述单晶半导体晶片的所述后表面的周缘；介于所述单晶半导体晶片的所述前表面与所述单晶半导体晶片的所述后表面之间的中心面；以及介于所述单晶半导体晶片的所述前表面与所述单晶半导体晶片的所述后表面之间的块体区域；
在直接沉积所述包括六方氮化硼的层之后，在所述包括六方氮化硼的层上形成金属薄膜，其中所述金属薄膜包括金属薄膜前表面、金属薄膜后表面和介于所述金属薄膜前表面与所述金属薄膜后表面之间的块体金属区域，并且，进一步地，其中所述金属薄膜后表面与所述包括六方氮化硼的层发生界面接触；
在足以使碳原子向内扩散到所述金属薄膜的所述块体金属区域中的温度下，在还原气氛中，使所述金属薄膜前表面与含碳气体或含碳蒸气接触；以及
沉淀碳原子，从而在所述包括六方氮化硼的层与所述金属薄膜后表面之间形成石墨烯层，从而制备包括所述金属薄膜、所述石墨烯层、所述包括六方氮化硼的层、所述包括氮化硅的层和所述单晶半导体晶片的所述多层结构。
46.根据权利要求45所述的方法，其进一步包括去除所述金属薄膜，从而制备包括所述石墨烯层、所述包括六方氮化硼的层、所述包括氮化硅的层和所述单晶半导体晶片的所述多层结构。
CN201780029376.7A 2016-05-12 2017-04-28 在硅基电介质上直接形成六方氮化硼 Active CN109791876B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662335149P 2016-05-12 2016-05-12
US62/335,149 2016-05-12
PCT/US2017/030124 WO2017196559A1 (en) 2016-05-12 2017-04-28 Direct formation of hexagonal boron nitride on silicon based dielectrics

Publications (2)

Publication Number Publication Date
CN109791876A CN109791876A (zh) 2019-05-21
CN109791876B true CN109791876B (zh) 2023-08-15

Family

ID=58692666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780029376.7A Active CN109791876B (zh) 2016-05-12 2017-04-28 在硅基电介质上直接形成六方氮化硼

Country Status (7)

Country Link
US (3) US10658472B2 (zh)
EP (3) EP4131338A3 (zh)
JP (3) JP6775804B2 (zh)
KR (3) KR102163616B1 (zh)
CN (1) CN109791876B (zh)
ES (1) ES2940083T3 (zh)
WO (1) WO2017196559A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994078B (zh) * 2017-12-14 2020-08-11 北京华碳科技有限责任公司 具有源极控制电极的场效应晶体管、制造方法和电子器件
US10490673B2 (en) 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US11332369B2 (en) 2018-03-22 2022-05-17 BNNano, Inc. Compositions and aggregates comprising boron nitride nanotube structures, and methods of making
CN109180026A (zh) * 2018-07-26 2019-01-11 吉林大学 利用化学气相沉积方法制备蓝宝石光纤包层的方法
US11339499B2 (en) * 2018-10-08 2022-05-24 Korea Institute Of Science And Technology Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure
JP7253943B2 (ja) * 2019-03-15 2023-04-07 東京エレクトロン株式会社 六方晶窒化ホウ素膜を形成する方法および装置
US11158807B2 (en) * 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor and method of manufacturing the same
CN113023718B (zh) * 2019-12-24 2022-11-01 北京大学 一种洁净转移制备高质量悬空二维材料支撑膜的方法
CN111243942A (zh) * 2020-01-19 2020-06-05 吉林大学 利用过渡金属或合金作为缓冲层提高六方氮化硼结晶质量的方法
US11075273B1 (en) 2020-03-04 2021-07-27 International Business Machines Corporation Nanosheet electrostatic discharge structure
KR102314020B1 (ko) * 2020-05-06 2021-10-15 아주대학교산학협력단 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법
US11545565B2 (en) * 2020-10-21 2023-01-03 IceMos Technology Limited Semiconductor device and method of forming low voltage power MOSFETs using graphene for metal layers and graphene nanoribbons for channel and drain enhancement regions of power vertical and lateral MOSFETs
US11581445B2 (en) * 2020-11-05 2023-02-14 Fujitsu Limited Optical sensor and method for manufacturing same
CN112582542B (zh) * 2020-12-06 2022-09-30 南开大学 一种基于二维范德华异质结构的单分子场效应晶体管及其制备方法
US11830729B2 (en) 2021-01-08 2023-11-28 Applied Materials, Inc. Low-k boron carbonitride films
CN113136641B (zh) * 2021-03-15 2022-05-31 杭州电子科技大学 一种氮、硼掺杂非晶碳中空纤维膜的制备方法
KR20240056613A (ko) * 2021-09-17 2024-04-30 어플라이드 머티어리얼스, 인코포레이티드 육방정계 붕소 질화물 증착
WO2023183987A1 (en) * 2022-03-31 2023-10-05 Archer Materials Limited FABRICATION AND PROCESSING OF GRAPHENE ELECTRONIC DEVICES ON SILICON WITH A SiO2 PASSIVATION LAYER

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547379A (en) * 1978-10-02 1980-04-03 Takehiko Takahashi Manufacture of boron nitride coated film by chemical vapor deposition
JPS61174621A (ja) * 1985-01-28 1986-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法
JPH0355886A (ja) * 1989-07-25 1991-03-11 Showa Denko Kk ｐ―ｎ接合を有する立方晶窒化ほう素半導体の製造法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177372A (ja) 1985-01-31 1986-08-09 Kyocera Corp 窒化ホウ素膜の製造方法
JPS63145779A (ja) 1986-12-08 1988-06-17 Katsumitsu Nakamura 六方晶窒化硼素膜の応力制御方法
JPH03223463A (ja) * 1990-01-26 1991-10-02 Olympus Optical Co Ltd 立方晶窒化硼素の合成方法
FR2765567B1 (fr) 1997-07-02 1999-10-01 Europ Propulsion Preparation de polyborazylene mesophasique, polyborazylene mesophasique, utilisation a titre de precurseur de bn
JP2002016064A (ja) 2000-06-28 2002-01-18 Mitsubishi Heavy Ind Ltd 低誘電率六方晶窒化ホウ素膜、層間絶縁膜及びその製造方法
KR100448714B1 (ko) 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
JP4764260B2 (ja) 2006-06-08 2011-08-31 日本電信電話株式会社 半導体積層構造及びその製造方法
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
KR101344493B1 (ko) 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
JP4916486B2 (ja) * 2008-06-11 2012-04-11 日本電信電話株式会社 六方晶窒化ホウ素構造および製造方法
AR075976A1 (es) 2009-03-30 2011-05-11 Sumitomo Metal Ind Metodo para la manufactura de tuberias sin costura
EP2444371B1 (en) 2009-06-16 2019-02-20 Fujitsu Limited Graphite structure
KR101622304B1 (ko) 2009-08-05 2016-05-19 삼성전자주식회사 그라펜 기재 및 그의 제조방법
US8158200B2 (en) 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8187955B2 (en) 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
KR101736462B1 (ko) 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
US8808810B2 (en) 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
US9096437B2 (en) 2010-03-08 2015-08-04 William Marsh Rice University Growth of graphene films from non-gaseous carbon sources
CN101817684B (zh) * 2010-03-25 2012-08-15 西安交通大学 一种多孔Si3N4基体表面覆涂h-BN涂层的方法
US20110233513A1 (en) * 2010-03-29 2011-09-29 International Business Machines Corporation Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices
US8592291B2 (en) * 2010-04-07 2013-11-26 Massachusetts Institute Of Technology Fabrication of large-area hexagonal boron nitride thin films
KR101172625B1 (ko) * 2011-01-21 2012-08-08 한국과학기술원 레이저를 이용한 반도체 소자 제조방법, 이에 의하여 제조된 그래핀 반도체 및 그래핀 트랜지스터
CN102064189A (zh) 2010-12-06 2011-05-18 苏州纳维科技有限公司 金属-半导体电极结构及其制备方法
US9257509B2 (en) * 2010-12-21 2016-02-09 The Trustees Of Columbia University In The City Of New York Electrical devices with graphene on boron nitride
WO2012127244A2 (en) * 2011-03-22 2012-09-27 The University Of Manchester Transistor device and materials for making
GB201104824D0 (en) * 2011-03-22 2011-05-04 Univ Manchester Structures and methods relating to graphene
WO2012148439A1 (en) 2011-04-25 2012-11-01 William Marsh Rice University Direct growth of graphene films on non-catalyst surfaces
KR101878732B1 (ko) 2011-06-24 2018-07-16 삼성전자주식회사 그래핀 기재 및 이를 채용한 투명전극과 트랜지스터
US9029228B2 (en) 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6417674B2 (ja) 2013-03-07 2018-11-07 株式会社リコー 感熱記録材料
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
KR20140114199A (ko) * 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR102100925B1 (ko) 2013-03-22 2020-04-14 삼성전자주식회사 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
EP4293707A3 (en) 2013-05-09 2024-03-27 GlobalWafers Co., Ltd. Direct and sequential formation of monolayers of boron nitride and graphene on substrates
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
JP5687328B2 (ja) * 2013-12-11 2015-03-18 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2016053414A2 (en) 2014-06-23 2016-04-07 Rensselaer Polytechnic Institute Radiation-detecting structures and fabrication methods thereof
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
JP6241398B2 (ja) * 2014-09-11 2017-12-06 株式会社デンソー グラフェン積層体の製造方法
US20160359080A1 (en) 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547379A (en) * 1978-10-02 1980-04-03 Takehiko Takahashi Manufacture of boron nitride coated film by chemical vapor deposition
JPS61174621A (ja) * 1985-01-28 1986-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法
JPH0355886A (ja) * 1989-07-25 1991-03-11 Showa Denko Kk ｐ―ｎ接合を有する立方晶窒化ほう素半導体の製造法

Also Published As

Publication number Publication date
JP7066127B2 (ja) 2022-05-13
US10658472B2 (en) 2020-05-19
EP3455874B1 (en) 2022-12-28
US20200152745A1 (en) 2020-05-14
US11289577B2 (en) 2022-03-29
EP4131338A2 (en) 2023-02-08
KR102419924B1 (ko) 2022-07-11
EP4131339A3 (en) 2023-02-15
US20200152744A1 (en) 2020-05-14
KR20190007425A (ko) 2019-01-22
JP7283707B2 (ja) 2023-05-30
EP4131339A2 (en) 2023-02-08
CN109791876A (zh) 2019-05-21
EP4131338A3 (en) 2023-02-15
JP2019522348A (ja) 2019-08-08
WO2017196559A1 (en) 2017-11-16
JP6775804B2 (ja) 2020-10-28
KR102163616B1 (ko) 2020-10-13
KR102317740B1 (ko) 2021-10-28
JP2022121422A (ja) 2022-08-19
EP3455874A1 (en) 2019-03-20
US20190097000A1 (en) 2019-03-28
KR20210130831A (ko) 2021-11-01
US11276759B2 (en) 2022-03-15
ES2940083T3 (es) 2023-05-03
JP2021020848A (ja) 2021-02-18
KR20200117048A (ko) 2020-10-13

Similar Documents

Publication Publication Date Title
CN109791876B (zh) 在硅基电介质上直接形成六方氮化硼
JP6567208B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
O'Brien et al. Transition metal dichalcogenide growth via close proximity precursor supply
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
Huang et al. Large-area synthesis of monolayer WSe 2 on a SiO 2/Si substrate and its device applications
Colombo et al. Graphene growth and device integration
Yu et al. Fabrication of WS2/GaN pn junction by wafer-scale WS2 thin film transfer
Wang et al. Water-assisted growth of large-sized single crystal hexagonal boron nitride grains
Jacobberger et al. Effect of Germanium Surface Orientation on Graphene Chemical Vapor Deposition and Graphene-Induced Germanium Nanofaceting
Lee Synthesis of Two-Dimensional (2D) Materials, Tunable Hybrid Dielectric Deposition, and Its Application in 2D Nanoelectronics
Yang et al. A new direct growth of high quality graphene on Si-face of 6H-SiC by inner and external carbon sources catalyzed by Nickel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant