TWI544527B - 半導體基材上石墨烯之直接生成 - Google Patents

半導體基材上石墨烯之直接生成 Download PDF

Info

Publication number
TWI544527B
TWI544527B TW101138780A TW101138780A TWI544527B TW I544527 B TWI544527 B TW I544527B TW 101138780 A TW101138780 A TW 101138780A TW 101138780 A TW101138780 A TW 101138780A TW I544527 B TWI544527 B TW I544527B
Authority
TW
Taiwan
Prior art keywords
metal film
front surface
layer
metal
semiconductor substrate
Prior art date
Application number
TW101138780A
Other languages
English (en)
Other versions
TW201320165A (zh
Inventor
麥可Ｒ 希奎斯特
維卡斯 貝瑞
Original Assignee
Ｍｅｍｃ電子材料公司
美國堪薩斯州立大學研究基金會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｍｅｍｃ電子材料公司, 美國堪薩斯州立大學研究基金會 filed Critical Ｍｅｍｃ電子材料公司
Publication of TW201320165A publication Critical patent/TW201320165A/zh
Application granted granted Critical
Publication of TWI544527B publication Critical patent/TWI544527B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

半導體基材上石墨烯之直接生成
本發明之技術領域概言之係關於在半導體基材上產生石墨烯及其他原子級厚度薄板之方法。
石墨烯係呈六角形排列之碳原子，其生成一個原子厚之平面薄板。石墨烯係有前途的電子材料。其因其優異的電、熱、機械及光學特性且同時與現有半導體處理技術相容而具有顯著影響半導體工業之潛力。為在大規模製造中實現該等益處，需要在大直徑矽基材上整合石墨烯之方法。當前製程需要將石墨烯自金屬基底轉移至期望基材。此原子級厚度薄板之轉移過程具有挑戰性且導致低產率及高密度之折痕及撕裂。
自從A.Geim及K.Novoselov在2004年成功分離、鑒定並表徵石墨烯之後，產生石墨烯薄片之最常用方法係自石墨進行膠帶剝落且轉移至經氧化之矽晶圓上。此方法產生形狀不規則之石墨烯小薄片且不適於放大至與矽進行大直徑整合。參見A.K.Geim及K.S.Novovselov，「The Rise of Graphene」Nature Materials 6(2007)183-191。
產生晶圓級石墨烯及大面積石墨烯薄板之研究已在兩個主要選擇方向上獲得發展。
首先，Georgia Institute of Technology之W.deHeer之團隊已證實，可藉由極高溫下之矽昇華及外擴散在SiC晶圓上生成石墨烯層。此技術之缺點在於，SiC晶圓成本高、 SiC晶圓之直徑較小，且不存在可在矽晶圓上進行之整合規模。一些團隊正致力於在矽上沈積SiC且嘗試在所沈積SiC層上生成石墨烯。參見P.First、W.deHeer等人，「Epitaxial Graphenes on Silicon Carbide」MRS Bulletin 35,296-305(2010)。
朝鮮及University of Texas system的團隊已證實可在諸如Cu及Ni等金屬箔片上生成石墨烯。參見S.Bae等人，「Roll-to Roll Production of 30 inch Graphene Films for Transparent Electrodes」Nature Nanotechnology 5,574-578(2010)；及X.Li等人，ECS Transactions,「Synthesis,Characterization,and Properties of Large-Area Graphene Films」19(5),41-52(2005)。在700-1000℃範圍內之溫度下，在(例如)100毫托之壓力下，在CVD室中使用與氫混合之碳源(例如甲烷)，碳被吸收至金屬薄膜中且在冷卻後分凝或沈澱至金屬箔片表面，從而生成單層或多層石墨烯，端視製程條件及金屬箔片而定。然後必須將石墨烯層轉移至經氧化之矽上。轉移過程通常在石墨烯上使用如PMMA等材料，然後溶解金屬箔片，然後將石墨烯黏合至二氧化矽層，且最後移除PMMA，從而在矽上留下SiO2上之石墨烯。儘管在金屬箔片上生成石墨烯使得能夠產生大型石墨烯薄板，但將大面積石墨烯薄板轉移至用於電子裝置製造之大直徑矽基材上之過程具有挑戰性。石墨烯薄膜中諸如薄膜應力、化學殘留物、黏合缺陷及皺紋等問題可能係製程之重大挑戰。
簡言之，本發明係關於製備半導體基材之方法。該半導體基材包括兩個大體平行之主表面(其中一個係半導體基材之前表面且另一個係半導體基材之後表面)及連接半導體基材前表面及後表面之周邊邊緣。該方法包括在半導體基材之前表面上生成金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及金屬薄膜前表面與後表面之間之主體金屬區域，其中該金屬薄膜後表面係與半導體基材前表面接觸。該方法進一步包括使金屬薄膜前表面與含碳氣體在還原性氛圍中在足以使碳原子內擴散至金屬薄膜之主體金屬區域中之溫度下接觸。該方法進一步包括使碳原子沈澱以由此在半導體基材前表面與金屬薄膜後表面之間生成石墨烯層。
在一些實施例中，藉由在其上具有金屬薄膜之半導體基材中生成溫度梯度型態將碳原子沈澱成一層或多層石墨烯，該溫度梯度型態應使金屬薄膜前表面及金屬薄膜後表面之溫度低於主體金屬區域內中心平面附近之溫度。
在一些實施例中，藉由快速冷卻其上具有金屬薄膜之半導體基材將碳原子沈澱成一層或多層石墨烯。
本發明進一步關於製備半導體基材之方法。半導體基材包括兩個大體平行之主表面(其中一個係半導體基材之前表面且另一個係半導體基材之後表面)、連接半導體基材前表面及後表面之周邊邊緣及介於半導體基材前表面與後表面之間之中心平面。該方法包括在半導體基材之前表面 層上沈積包括富含碳之聚合物之層。該方法進一步包括在富含碳之聚合物層上生成金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及介於金屬薄膜前表面與後表面之間之主體金屬區域，其中該金屬薄膜後表面係與包括富含碳之聚合物之層接觸。該方法進一步包括在氫存在下將包括包含富含碳之聚合物之層及該層上之金屬薄膜之半導體基材加熱至足以使富含碳之聚合物層降解之溫度。該方法進一步包括使碳原子沈澱以由此在半導體基材前表面與金屬薄膜後表面之間生成石墨烯層。
在一些實施例中，藉由在具有富含碳之聚合物層及該層上之金屬薄膜之半導體基材中生成溫度梯度型態在半導體基材前表面與金屬薄膜後表面之間將碳原子沈澱成一層或多層石墨烯，該溫度梯度型態應使金屬薄膜前表面及金屬薄膜後表面之溫度低於主體金屬區域內中心平面附近之溫度。
在一些實施例中，藉由快速冷卻具有富含碳之聚合物層及該層上之金屬薄膜之半導體基材在半導體基材前表面與金屬薄膜後表面之間將碳原子沈澱成一層或多層石墨烯。
本發明進一步關於包括以下之多層物件：半導體基材，其包括兩個大體平行之主表面(其中一個係供體基材之前表面且另一個係供體基材之後表面)、連接前及後表面之周邊邊緣及介於前與後表面之間之中心平面；與半導體基材之前表面接觸之石墨烯層；及與石墨烯層接觸之金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及 介於金屬薄膜前表面與後表面之間之主體金屬區域。
本發明係關於直接在半導體基材(例如半導體晶圓)上生成石墨烯之方法。有利地，本發明之方法使得能夠用至少一層石墨烯塗覆至少一部分大直徑半導體晶圓，例如經二氧化矽塗覆之矽晶圓。在一些實施例中，本發明之方法使得能夠用單原子石墨烯單層塗覆至少一部分大直徑半導體晶圓，例如經二氧化矽塗覆之矽晶圓。換言之，用石墨烯單層塗覆晶圓之主表面之至少一部分，該單層具有單原子厚度。在一些實施例中，本發明之方法使得能夠用石墨烯雙層塗覆至少一部分大直徑半導體晶圓，例如經二氧化矽塗覆之矽晶圓，該雙層之每一層包括單原子厚度之石墨烯層。在一些實施例中，本發明之方法使得能夠用具有三層或更多層之石墨烯多層塗覆至少一部分大直徑半導體晶圓，例如經二氧化矽塗覆之矽晶圓，該多層之每一層包括單原子厚度之石墨烯層。在一些實施例中，可用一層或多層石墨烯塗覆晶圓之整個主表面。在一些實施例中，可用一層或多層石墨烯塗覆晶圓之主表面之一部分。
概言之，本發明之方法依靠在半導體基材之主表面上沈積金屬薄膜且將多層結構暴露於碳源中，藉此使碳吸收至金屬薄膜中。在一些實施例中，碳源可係含烴自組裝單層或富含碳之聚合物，其係在沈積金屬薄膜之前沈積在半導體基材表面上。在一些實施例中，碳源可係含烴自組裝單層與富含碳之聚合物之組合，二者皆係在沈積金屬薄膜之 前沈積在半導體基材表面上。在一些實施例中，碳源可係富含碳之氣體(例如甲烷)，其中在氣相沈積製程期間使碳吸收至金屬薄膜中。在一些實施例中，可將固體碳源(例如自組裝單層及/或聚合物)置於半導體基材與金屬薄膜之間，且該方法進一步包含自含碳氣體吸收碳。
在一些實施例中，沈積在半導體基材之主表面上之金屬在碳沈積之溫度下具有高碳溶解度，例如鎳。在該等實施例中，碳可自固體或氣態碳源吸收至金屬薄膜中。當冷卻多層結構時，碳自金屬薄膜分凝且沈澱，從而在半導體基材與金屬薄膜之間沈積至少一層石墨烯。
在本發明之一些實施例中，沈積在半導體基材之主表面上之金屬在碳沈積之溫度下具有低或實質上為零之碳溶解度。該等金屬包含(例如)銅。本文中，高溫使碳源(例如氣態碳或含碳聚合物)降解，且金屬表面催化介於半導體基材與金屬薄膜之間之至少一層石墨烯之生長。
在一些實施例中，可將金屬層沈積在半導體基材之整個主表面上。在一些實施例中，可將金屬層沈積在基材之一部分上，例如主表面總面積之至少約10%，或總面積之至少約25%，或總面積之至少約50%，或總面積之至少約75%。在一些實施例中，可將金屬層沈積在半導體基材之整個主表面上，且其後可使用習用微影技術移除金屬，以由此在基材之主表面上留下期望的金屬沈積圖案。
可藉由(例如)蝕刻移除金屬薄膜，從而產生包括半導體基材及石墨烯之單原子層之多層半導體結構。石墨烯層具 有與沈積在半導體基材之主表面上之金屬層相同之尺寸。 鑒於此，該方法使得能夠在半導體基材之主表面上藉由(例如)金屬層之微影術來製備具有期望圖案之石墨烯層。有利地，不使用任何層轉移步驟即可沈積石墨烯。
根據本發明之方法，石墨烯層係沈積在半導體基材上。半導體基材可包括兩個大體平行之主表面，其中一個係基材之前表面且另一個係基材之後表面。周邊邊緣連接前及後表面，且中心平面位於前與後表面之間。在進行本文所闡述之任何操作之前，基材之前表面與後表面可係實質上相同的。僅出於方便起見且通常為了區分於其上實施本發明方法之操作的表面，而將表面稱為「前表面」或「後表面」。在本發明之一些實施例中，本發明之操作係在半導體基材之前表面上實施。在本發明之一些實施例中，本發明之操作係在半導體基材之前表面及後表面上實施。
在一些實施例中，半導體基材包括半導體晶圓。在較佳實施例中，半導體晶圓包括選自以下之材料：矽、碳化矽、矽鍺、氮化矽、二氧化矽、鎵砷、氮化鎵、磷化銦、砷化銦鎵及鍺。半導體晶圓可包括該等材料之組合，例如呈多層結構。通常，半導體晶圓具有至少約20 mm、更通常介於約20 mm與約500 mm之間之直徑。在一些實施例中，直徑係約20 mm、約45 mm、約90 mm、約100 mm、約150 mm、約200 mm、約300 mm或甚至約450 mm。半導體晶圓可具有介於約100微米與約5000微米之間、例如介於約100微米與約1500微米之間之厚度。
在尤佳實施例中，半導體晶圓包括自單晶矽晶圓切割之晶圓，該單晶矽晶圓係自根據習用Czochralski晶體生長方法生長之單晶錠切割。該等方法以及標準矽切割、研光、蝕刻及拋光技術揭示於(例如)F.Shimura,Semiconductor Silicon Crystal Technology，學術出版社，1989及Silicon Chemical Etching,(J.Grabmaier編輯)Springer-Verlag,N.Y.,1982(以引用方式併入本文中)中。在一些較佳實施例中，半導體矽基材係藉由CZ方法生長之經拋光之矽晶圓。矽基材可具有任何晶體定向，例如(100)、(110)及(111)。
在本發明之方法之一些實施例中，可用介電層修飾半導體基材之一或多個主表面。在一些較佳實施例中，半導體基材包括矽晶圓，在離子植入之前氧化該矽晶圓之前表面層。在較佳實施例中，氧化前表面層，即其上沈積有金屬薄膜之層。在半導體基材包括矽晶圓之較佳實施例中，氧化矽晶圓之前表面較佳應使得矽晶圓之前表面層包括具有以下厚度之二氧化矽(SiO2)層：介於約30 nm與約1000 nm之間，介於約50 nm與約500 nm之間，較佳介於約50 nm與約300 nm之間，例如介於約90 nm與約300奈米厚之間或介於約90 nm與約200奈米厚之間。矽晶圓之前表面可經由如業內已知之濕式或乾式氧化來熱氧化。氧化通常使用水蒸氣及/或氧在介於約800℃與約1200℃之間之溫度下進行。
在本發明之方法之一些實施例中，可在生成金屬薄膜之前將包括含烴矽烷及/或含烴矽酸鹽(即有機矽烷、有機矽 酸鹽)之自組裝單層沈積在氧化矽層上。本文中，含烴部分作為碳源起作用，該碳源將在加熱循環期間內擴散至隨後施加之金屬薄膜中或降解為石墨烯，其中該金屬薄膜包括具有低或實質上為零之碳溶解度之金屬。含烴矽烷及/或含烴矽酸鹽提供用於在半導體基材之前表面層上生成石墨烯之碳源。通常，用於生成自組裝單層之矽烷或矽酸鹽具有以下結構：SiX3-(CH2)n-CH3其中：每一X獨立地係鹵化物原子、烷基或烷氧基；且n係介於1與25之間、較佳介於約3與約15之間之整數。
烷基可包括1至4個碳原子，例如甲基、乙基、正丙基、異丙基、正丁基、異丁基或第三丁基。在X係烷基之實施例中，每一X較佳係甲基。
烷氧基可包括1至4個碳原子，例如甲氧基、乙氧基、正丙氧基、異丙氧基、正丁氧基、異丁氧基或第三丁氧基。在X係烷氧基之實施例中，較佳地，每一X係甲氧基或每一X係乙氧基。
鹵化物原子可係(例如)氯化物或溴化物。
為沈積矽烷或矽酸鹽以使其在半導體基材表面上生成自組裝單層，首先在氧電漿(適宜條件包含100 W，600毫托，2 min)中清潔半導體(例如二氧化矽)表面。氧電漿亦在二氧化矽表面上引入羥基。然後，通常藉由浸漬於含有矽烷或矽酸鹽之溶液中用矽烷或矽酸鹽處理基材。適宜組 合物可係1 wt.%存於乙醇中。可將基材於此溶液中浸漬10分鐘。沈積後，(例如)用99%乙醇將基材洗滌3次，然後烘焙。適宜烘焙條件係在120℃下烘焙4分鐘。
可用於生成自組裝單層之其他適宜含烴材料包含六甲基二矽氮烷及烷基鋁。烷基鋁較不佳，此乃因鋁可摻雜石墨烯產物。
在本發明之方法之一些實施例中，在生成金屬薄膜之前，在半導體基材(例如其上具有介電層之半導體晶圓)上沈積富含碳之聚合物。在一些實施例中，在已沈積在半導體晶圓之主表面上之金屬層上沈積富含碳之聚合物。在本發明之方法之一些實施例中，在生成金屬薄膜之前，在半導體基材(例如其上具有介電層之半導體晶圓)上沈積富含碳之聚合物，且在金屬薄膜表面上沈積另一富含碳之聚合物層。本文中，富含碳之聚合物作為碳源起作用，該碳源將在加熱循環期間內擴散至隨後施加之金屬薄膜中或降解為石墨烯，其中該金屬薄膜包括具有低或實質上為零之碳溶解度之金屬。通常，眾多種含碳聚合物係適宜的。在一些實施例中，富含碳之聚合物可係選自由以下組成之群：聚甲基丙烯酸甲酯(PMMA)、聚丁二烯、聚苯乙烯、聚(丙烯腈-共-丁二烯-共-苯乙烯)(ABS)、聚乙烯、聚丙烯、聚(4’-乙烯基六苯基苯)及其組合。
在一些實施例中，聚合物或含碳薄膜可含有氮或硼以產生摻雜氮或摻雜硼之石墨烯薄板。適於本發明之含氮聚合物包含三聚氰胺甲醛、聚丙烯腈、聚(2,5吡啶)、聚吡咯、 聚咔唑、聚苯胺及其組合。可藉由製備包括硼醇(非聚合物)之含碳層或藉由沈積BoramerTM達成硼摻雜。
可藉由用來自含聚合物之溶液之聚合物薄膜旋塗基材來沈積富含碳之聚合物。其他適宜沈積方法包含噴塗及電化學沈積。適用於旋塗溶液之溶劑包含甲苯、己烷、二甲苯、戊烷、環己烷、苯、氯仿。聚合物濃度通常係介於約0.01 wt.%與約1 wt.%之間、介於約0.05 wt.%與約0.5 wt.%之間，例如約0.1 wt.%。
可將富含碳之聚合物層沈積至介於約1奈米與約100奈米厚之間之厚度，例如介於約5奈米與約100奈米厚之間、較佳介於約10奈米與約50奈米厚之間。在一些實施例中，可將富含碳之聚合物層沈積至介於約1奈米與約10奈米之間之厚度。
根據本發明之方法，半導體基材之主表面經金屬薄膜塗覆。在一些實施例中，可將金屬層沈積在半導體基材之整個主表面上。在一些實施例中，可將金屬層沈積在基材之一部分上，例如主表面總面積之至少約10%，或總面積之至少約25%，或總面積之至少約50%，或總面積之至少約75%。在一些實施例中，可將金屬層沈積在半導體基材之整個主表面上，且此後可使用習用微影技術選擇性地移除金屬，從而由此在基材之主表面上留下金屬沈積之期望圖案。在一些實施例中，半導體基材之前表面層經金屬薄膜塗覆。前表面層可係全部經金屬塗覆，部分經金屬塗覆或藉由微影經金屬圖案塗覆。在一些實施例中，半導體基材 包括其上具有介電層之半導體晶圓。在一些較佳實施例中，半導體基材包括具有二氧化矽前表面層之矽晶圓，且將金屬薄膜沈積至二氧化矽前表面層上。二氧化矽層可全部經金屬塗覆，部分經金屬塗覆或藉由微影經金屬圖案塗覆。在一些較佳實施例中，半導體基材包括具有二氧化矽前表面層之矽晶圓，該矽晶圓進一步經含烴自組裝單層(例如含烴矽烷自組裝單層)或富含碳之聚合物修飾，且將金屬包膜沈積至自組裝單層或富含碳之聚合物上。本文中，製備多層結構，其包括半導體基材、介電層、包括含烴矽烷自組裝單層或富含碳之聚合物之含碳層及金屬薄膜。為方便起見，可將金屬薄膜表面稱為「金屬薄膜前表面」及「金屬薄膜後表面」。本文中，金屬薄膜後表面係與半導體基材前表面層接觸，該半導體基材前表面層可包括介電層及視情況含烴矽烷自組裝單層或富含碳之聚合物。主體金屬區域介於金屬薄膜前表面與後表面之間。
適於本發明之金屬包含鎳、銅、鐵、鉑、鈀、釕、鈷及其合金。在較佳實施例中，金屬薄膜包括鎳。可藉由業內已知技術沈積金屬薄膜，包含濺鍍、蒸發、電解電鍍及金屬箔片黏合。在一些實施例中，可使用(例如)濺鍍及金屬蒸發單元藉由濺鍍或蒸發來沈積金屬薄膜。金屬電解電鍍可根據Supriya,L.、Claus,R.O.Solution-Based Assembly of Conductive Gold Film on Flexible Polymer Substrates：Langmuir 2004,20,8870-8876中闡述之方法來進行。較佳地，金屬薄膜係介於約50奈米與約20微米厚之間，例如介 於約50奈米與約10微米厚之間，例如介於約50奈米與約1000奈米之間，例如約300奈米。
在一些實施例中，金屬薄膜可包括在高溫(即通常大於500℃或大於800℃，例如約1000℃)下具有相對較高碳溶解度之金屬，此使得碳能夠內擴散。較佳地，該金屬在較低溫度下亦具有低或實質上為零之碳溶解度，以由此使得碳能夠在後續冷卻步驟中分凝且沈澱成石墨烯。在碳內擴散之溫度下具有高碳溶解度之金屬薄膜包含鎳、鐵、鈀及鈷。在一些實施例中，金屬薄膜包括具有在1000℃下至少約0.05原子%、較佳在1000℃下至少約0.10原子%、甚至更佳在1000℃下至少約0.15原子%之碳溶解度之金屬。在一些實施例中，金屬薄膜包括具有在1000℃下小於約3原子%、較佳在1000℃下小於約2原子%之碳溶解度之金屬。例如，在一些較佳實施例中，金屬薄膜包括鎳，其在1000℃下碳溶解度為約0.2原子%，該溫度係當鎳係金屬薄膜時用於碳內擴散之室溫度。在一些實施例中，金屬薄膜包括鐵，其在800℃下碳溶解度為約0.02原子%，該溫度係當鐵係金屬薄膜時用於碳內擴散之室溫度。
在一些實施例中，金屬薄膜可包括即使在高溫(即通常大於500℃或大於800℃，例如約1000℃)下亦具有低或實質上為零之碳溶解度之金屬。低碳溶解度之金屬薄膜包含銅、鉑、釕及鈷。例如，在大於500℃或大於800℃(例如約1000℃)之溫度下，銅中之碳溶解度實際上為零。當選擇銅作為用於金屬薄膜之金屬時，含碳氣體或含碳聚合物 藉由銅上之氫降解。藉由在銅表面上催化碳-碳鍵生成石墨烯。
在沈積金屬薄膜後，可清潔多層結構。多層結構包括半導體基材、可選表面介電層、聚合物薄膜(在彼等於沈積金屬薄膜之前先沈積聚合物薄膜之實施例中)及金屬薄膜。在一些較佳實施例中，可藉由在還原性氛圍中在真空熔爐中加熱多層結構來清潔該結構。倘若僅在高真空下實施烘焙，則可使用化學氣相沈積系統。在較佳實施例中，還原性氛圍包括氫氣或其他還原性氣體。可使用惰性載體氣體，例如氬或氦。在較佳實施例中，暴露在還原性氛圍期間之溫度較佳係介於約800℃與約1200℃之間，例如約1000℃。壓力較佳係次大氣壓，例如小於約100 Pa(小於1托)，較佳小於約1 Pa(小於0.01托)，甚至更佳小於約0.1 Pa(小於0.001托)，且甚至更佳小於約0.01 Pa(小於0.0001托)。清潔退火可調節金屬薄膜之粒徑，例如在高溫下增加粒徑。
在多層結構包括半導體基材、可選表面介電層、聚合物薄膜及包括具有高碳溶解度之金屬之金屬薄膜之實施例中，多層結構經受加熱及冷卻循環以在加熱期間經由內擴散至金屬薄膜中引起碳吸收，然後在冷卻期間使碳分凝且沈澱為石墨烯。在一些實施例中，在足量碳已自含碳自組裝單層、富含碳之聚合物、含碳氣體或其任何組合內擴散至金屬薄膜中之後，根據本發明之方法，在半導體基材前表面與金屬薄膜後表面之間沈澱一層或多層石墨烯。在一 些實施例中，藉由視情況在其上具有金屬薄膜之半導體基材中生成溫度梯度型態將碳原子沈澱成一層或多層石墨烯。溫度梯度型態係藉由冷卻多層基材之前及後表面達成。該冷卻產生溫度梯度，其中金屬薄膜前表面及金屬薄膜後表面之溫度低於主體金屬區域內中心平面附近之溫度。在一些實施例中，藉由快速冷卻多層結構使碳原子沈澱成一層或多層石墨烯。
冷卻多層結構降低金屬薄膜之主體區域中之碳溶解度，此迫使碳自金屬薄膜分凝且在半導體基材之前表面與金屬薄膜之後表面之間沈澱石墨烯。因此，本發明之方法可用於製備多層物件，該物件包括半導體基材(視情況在其前表面上經介電層修飾)、與半導體基材之前表面接觸之石墨烯層及與石墨烯層接觸之金屬薄膜。
碳內擴散期間之溫度可介於約500℃至約1000℃、例如約700℃至約1000℃範圍內，例如約800℃(對於鐵)或約1000℃(對於鎳)。在金屬吸收足夠高濃度之碳後，冷卻多層結構以由此在冷卻期間分凝且沈澱石墨烯。較佳將冷卻速率控制在約5℃/秒至約50℃/秒、例如約10℃/秒至約30℃/秒、例如約10℃/秒或約30℃/秒之速率。室之壓力可自約0.1帕斯卡(約1毫托)變至約70帕斯卡(約500毫托)。氛圍較佳係還原性氛圍，其可包括介於約70%與約99%之間之氫，較佳約95%之氫，其餘係惰性氣體。
在多層結構包括半導體基材、可選表面介電層、富含碳之聚合物薄膜及包括具有低碳溶解度之金屬之金屬薄膜之 實施例中，多層結構經受加熱及冷卻循環以在高溫下引起含碳聚合物之降解，經降解碳藉由金屬薄膜表面催化生成石墨烯。引起含碳聚合物之降解之溫度可介於約500℃至約1000℃、例如700℃至約1000℃之範圍內。多層結構係在諸如以下等冷卻速率下冷卻：介於約5℃/秒至約50℃/秒之間、例如約10℃/秒至約30℃/秒、例如約10℃/秒或約30℃/秒。室之壓力可自約0.1帕斯卡(約1毫托)變至約70帕斯卡(約500毫托)。氛圍較佳係還原性氛圍，其可包括介於約70%與約99%之間之氫，較佳約95%之氫，其餘係惰性氣體。
根據本發明之方法之一些實施例，包括半導體基材、視情況介電層及金屬薄膜之多層結構可暴露在含碳氣體中，以由此使原子碳內擴散至金屬薄膜之主體區域中。在一些實施例中，可將含碳氣體流添加至還原性氣體流中。含碳氣體可選自揮發性烴，例如甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、丁烯、丁炔及諸如此類。含碳氣體(例如甲烷)碳源，其可根據本發明之製程沈澱成石墨烯。碳內擴散及吸收期間之最低溫度通常係至少約500℃。碳內擴散及吸收期間之最高溫度通常不大於約1100℃。通常，溫度較佳係介於約700℃與約1000℃之間。通常，在氫氣/甲烷流動期間，反應室內部之壓力介於約600 Pa(約5托)與約8000 Pa(約60托)之間，較佳介於約1300 Pa(約10托)與約7000 Pa(約50托)之間。多層結構係在諸如以下等冷卻速率下冷卻：介於約5℃/秒至約50℃/ 秒之間、例如約10℃/秒至約30℃/秒、例如約10℃/秒或約30℃/秒。
視情況且較佳在足量碳已內擴散至金屬薄膜之主體區域中後，停止氣體流且將多層在內擴散之溫度下保持足夠長持續時間以允許碳可分佈遍及金屬薄膜之主體區域。用於碳內擴散以產生具有期望數目之石墨烯層之產物之適當持續時間可藉由產生校準曲線來確定，其中最終產物中之經分凝石墨烯之層數隨碳內擴散持續時間而變。可使用校準曲線確定足以產生一層石墨烯或多層石墨烯之理想碳內擴散持續時間。在含碳氣體流停止後平衡之持續時間可介於約5秒至約3600秒、例如約600秒至約1800秒之範圍內。在一些實施例中，碳內擴散之持續時間極短，例如約10秒。此後，如上所述快速冷卻多層結構。
在金屬中之碳溶解度低或為零(例如銅)之實施例中，本發明之方法有利地產生石墨烯單層。在石墨烯生成依賴碳溶解至金屬薄膜中然後分凝且沈澱石墨烯(例如鎳)之實施例中，本發明之方法需要控制所吸收及沈澱之碳量以控制產生石墨烯層之數目。在任一實施例中，可控制條件以使得在半導體基材之前表面與金屬薄膜之後表面之間沈澱至少一層石墨烯。在一些實施例中，本發明之方法使得能夠在半導體基材之前表面與金屬薄膜之後表面之間沈積單原子石墨烯單層。在一些實施例中，本發明之方法使得能夠在半導體基材之前表面與金屬薄膜之後表面之間沈積石墨烯雙層，該雙層之每一層包括單原子厚度之石墨烯層。在 一些實施例中，本發明之方法使得能夠在半導體基材之前表面與金屬薄膜之後表面之間沈積具有三層或更多層之石墨烯多層，該多層之每一層包括單原子厚度之石墨烯層。可在金屬薄膜前表面上沈澱石墨烯之第二層、雙層或多層。當前最新結果已顯示，鎳層尤其適於製備多層石墨烯薄膜。
根據在金屬薄膜前表面上沈澱石墨烯層之實施例，可移除此石墨烯外層。在一些實施例中，可藉由蝕刻(例如濕式蝕刻、電漿蝕刻)或臭氧/UV光氧化移除石墨烯外層。在較佳實施例中，可藉由氧電漿蝕刻移除石墨烯外層。
根據本發明之下一步驟，移除金屬薄膜以由此暴露與半導體基材之前表面接觸之石墨烯層。可藉由業內已知適於溶解金屬薄膜之金屬(例如溶解鎳、銅、鐵或其合金)之技術來移除金屬薄膜。在較佳實施例中，使金屬薄膜與水性金屬蝕刻劑接觸。可用於移除金屬薄膜之金屬蝕刻劑包含氯化鐵、硝酸鐵(III)、王水及硝酸。有利地，該等金屬蝕刻劑不會移除石墨烯。
在一些實施例中，在移除金屬薄膜後，產生包括半導體基材及單原子厚度之石墨烯單層之多層基材。可藉由業內已知技術(例如拉曼光譜(Raman spectroscopy))表徵石墨烯層以確認層數。
在一些實施例中，在移除金屬薄膜後，產生包括半導體基材及石墨烯雙層之多層基材，該雙層之每一層具有單原子厚度。
在經氧化之矽晶圓上生成石墨烯開創了許多潛在應用，包含單分子檢測、超快FET、用於TEM之氫可視化模板及可調自旋電子裝置。此外，石墨烯展現高導熱性(矽之25×)、高機械強度(最強奈米材料)、高光學透明度(97%)、載子受控帶間/光學躍遷及撓性結構。石墨烯之來自sp2碳原子之高π電子密度及在開放結晶結構中之載子束縛賦予其迄今所量測最高之遷移率。此外，石墨烯之結晶結構與電子結構之獨特組合使其展現若干優異非典型特性，包含在室溫下其電荷載子之弱分散(λ分散>300 nm)彈道傳輸、雙層中之柵極可調帶隙、室溫下之量子霍爾效應(quantum Hall effect)、量子干涉、磁敏傳輸、可調光學透射率、兆赫級特徵頻率及化學及幾何學可控帶隙。其他應用包含生物電子裝置、可調自旋電子、超高電容器及奈米機械裝置。人們預期，在經氧化之矽上直接生成石墨烯將提供在基於矽之平臺上之獨特石墨烯結構，其用於眾多種電子及感測應用。
提供以下非限制性實例以進一步闡釋本發明。
實例1
在n-型矽基材上生成直徑為約5釐米(兩英吋)且厚度為90奈米之二氧化矽層。藉由使用氧電漿(100 W，600毫托，2 min)清潔基材。在二氧化矽基材上旋塗PMMA層(1%，存於丙酮中，4000 rpm(作為實例))。然後，在金屬蒸發器系統中，在PMMA層上沈積500 nm厚之金屬層。在一實施例中，金屬層包括鎳。在單獨實施例中，金屬層包括銅。將 自上至下為金屬-PMMA-二氧化矽-矽之基材(metal-on-PMMA-on-silica-on-silicon substrate)放置於CVD室內部。在1000℃下將樣品烘焙30 min(作為實例)以使薄膜退火。最後，使CVD之溫度達到1000℃且在100毫托之壓力下使氫氣流入並保持30 min。最後，以10℃/秒將樣品快速冷卻至室溫。此在金屬與二氧化矽之間之界面處產生石墨烯。最後，用硝酸鐵(III)蝕刻金屬薄膜，從而使石墨烯位於矽底二氧化矽基材上。
此書面描述使用實例揭示本發明(包含最佳模式)，且亦使得任何彼等熟習此項技術者皆能夠實踐本發明，包含製造及使用任何裝置或系統及實施任何併入方法。本發明之專利性範疇係由申請專利範圍來界定，且可包含彼等熟習此項技術者構想出之其他實例。若該等其他實例具有與申請專利範圍之字面語言無差異之結構要素，或若其包含與申請專利範圍之字面語言具有微小差異之等效結構要素，則該等其他實例意欲涵蓋於申請專利範圍之範疇內。

Claims (59)

  1. 一種製備半導體基材之方法，該半導體基材包括兩個大體平行之主表面及連接該等半導體基材前表面及後表面之周邊邊緣，其中一個該主表面係該半導體基材之前表面且另一個係該半導體基材之後表面，該方法包括：在該半導體基材之該前表面上生成金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及介於該等金屬薄膜前表面與後表面之間之主體金屬區域，其中該金屬薄膜後表面係與該半導體基材之該前表面接觸；使該金屬薄膜前表面與含碳氣體在還原性氛圍中在足以使碳原子內擴散至該金屬薄膜之該主體金屬區域中之溫度下接觸；及使碳原子沈澱，以由此在該半導體基材之該前表面與該金屬薄膜後表面之間生成石墨烯層。
  2. 如請求項1之方法，其中該半導體基材包括半導體晶圓。
  3. 如請求項2之方法，其中該半導體晶圓包括選自由以下組成之群之材料：矽、鎵砷、碳化矽、矽鍺、氮化矽、二氧化矽及鍺及其組合。
  4. 如請求項2之方法，其中該半導體晶圓包括自藉由Czochralski方法生長之單晶矽錠切割之矽晶圓。
  5. 如請求項1之方法，其中該半導體基材之該前表面包括在其前表面上之介電層。
  6. 如請求項1之方法，其中該半導體基材之該前表面包括 在其前表面上之氧化矽層。
  7. 如請求項6之方法，其中該氧化矽層係介於約30奈米與約1000奈米厚之間。
  8. 如請求項6之方法，其中該氧化矽層係介於約90奈米與約300奈米厚之間。
  9. 如請求項6之方法，其進一步包括在生成該金屬薄膜之前，在該氧化矽層上沈積自組裝單層之步驟，該自組裝單層包括含烴矽烷、含烴矽酸鹽或二者。
  10. 如請求項6之方法，其進一步包括沈積包括具有以下一般結構之化合物之自組裝單層之步驟：SiX3-(CH2)n-CH3其中：每一X獨立地係鹵化物原子、烷基或烷氧基；且n係介於1與25之間之整數。
  11. 如請求項10之方法，其中每一X係包括1至4個碳原子之烷基。
  12. 如請求項10之方法，其中每一X係包括1至4個碳原子之烷氧基。
  13. 如請求項10之方法，其中每一X係鹵化物原子。
  14. 如請求項1之方法，其中該金屬薄膜包括在1000℃下碳溶解度為至少約0.05原子%之金屬。
  15. 如請求項1之方法，其中該金屬薄膜包括在1000℃下碳溶解度小於約3原子%之金屬。
  16. 如請求項1之方法，其中該金屬薄膜包括鎳、銅、鐵、 鉑、鈀、釕、鈷及其合金。
  17. 如請求項1之方法，其中該金屬薄膜係藉由選自由以下組成之群之技術來沈積：濺鍍、蒸發、電解電鍍及金屬箔片黏合。
  18. 如請求項1之方法，其中該金屬薄膜係介於約50奈米與約20微米厚之間。
  19. 如請求項1之方法，其中該金屬薄膜係介於約50奈米與約10微米厚之間。
  20. 如請求項1之方法，其中該含碳氣體係選自由以下組成之群：甲烷、乙烷、乙烯、乙炔、丙烷、丙烯、丙炔、丁烷、丁烯、丁炔及其組合。
  21. 如請求項20之方法，其中該還原性氛圍包括氫氣。
  22. 如請求項1之方法，其包括在其上具有該金屬薄膜之該半導體基材中形成溫度梯度型態，該溫度梯度型態係使該金屬薄膜前表面及該金屬薄膜後表面處之溫度低於該主體金屬區域內中心平面附近之溫度。
  23. 如請求項22之方法，其中該溫度梯度導致石墨烯沈澱在該金屬薄膜前表面上。
  24. 如請求項23之方法，其進一步包括移除該金屬薄膜前表面上之該石墨烯層之步驟。
  25. 如請求項24之方法，其中該金屬薄膜前表面上之該石墨烯層係藉由氧電漿蝕刻移除。
  26. 如請求項1之方法，其進一步包括移除該金屬薄膜之步驟，以由此暴露與該半導體基材之該前表面接觸之該石 墨烯層。
  27. 如請求項26之方法，其中該金屬薄膜係藉由使該金屬薄膜與水性金屬蝕刻劑接觸來移除。
  28. 如請求項1之方法，其中藉由快速冷卻其上具有該金屬薄膜之該半導體基材使該等碳原子沈澱，以由此在該半導體基材之該前表面與該金屬薄膜後表面之間生成石墨烯層。
  29. 一種製備半導體基材之方法，該半導體基材包括兩個大體平行之主表面及連接該等半導體基材前表面及後表面之周邊邊緣，其中一個該主表面係該半導體基材之前表面且另一個係該半導體基材之後表面，該方法包括：在該半導體基材之該前表面層上沈積包括富含碳之聚合物之層；在該富含碳之聚合物層上生成金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及介於該等金屬薄膜前表面與後表面之間之主體金屬區域，其中該金屬薄膜後表面係與包括該富含碳之聚合物之該層接觸；及在氫存在下將包括該包含該富含碳之聚合物之層及該層上之該金屬薄膜之該半導體基材加熱至足以使該富含碳之聚合物層降解之溫度；及使碳原子沈澱，以由此在該半導體基材之該前表面與該金屬薄膜後表面之間生成石墨烯層。
  30. 如請求項29之方法，其中該半導體基材包括半導體晶圓。
  31. 如請求項30之方法，其中該半導體晶圓包括選自由以下組成之群之材料：矽、鎵砷、碳化矽、矽鍺、氮化矽、二氧化矽及鍺及其組合。
  32. 如請求項30之方法，其中該半導體晶圓包括自藉由Czochralski方法生長之單晶矽錠切割之矽晶圓。
  33. 如請求項29之方法，其中該半導體基材之該前表面包括在其前表面上之介電層。
  34. 如請求項29之方法，其中該半導體基材之該前表面包括在其前表面上之氧化矽層。
  35. 如請求項34之方法，其中該氧化矽層係介於約30奈米與約1000奈米厚之間。
  36. 如請求項35之方法，其中該氧化矽層係介於約90奈米與約300奈米厚之間。
  37. 如請求項29之方法，其中該富含碳之聚合物係選自由以下組成之群：聚甲基丙烯酸甲酯(PMMA)、聚丁二烯、聚苯乙烯、聚(丙烯腈-共-丁二烯-共-苯乙烯)(ABS)、聚乙烯、聚丙烯、聚(4’-乙烯基六苯基苯)及其組合。
  38. 如請求項29之方法，其中該富含碳之聚合物層具有介於約1奈米與約100奈米厚之間之厚度。
  39. 如請求項29之方法，其中該富含碳之聚合物層具有介於約5奈米與約100奈米厚之間之厚度。
  40. 如請求項29之方法，其中該富含碳之聚合物層具有介於約10奈米與約50奈米厚之間之厚度。
  41. 如請求項29之方法，其中該金屬薄膜包括在1000℃下碳 溶解度為至少約0.05原子%之金屬。
  42. 如請求項29之方法，其中該金屬薄膜包括在1000℃下碳溶解度小於約3原子%之金屬。
  43. 如請求項29之方法，其中該金屬薄膜包括鎳、銅、鐵、鉑、鈀、釕、鈷及其合金。
  44. 如請求項29之方法，其中該金屬薄膜係藉由選自由以下組成之群之技術沈積：濺鍍、蒸發、電解電鍍及金屬箔片黏合。
  45. 如請求項29之方法，其中該金屬薄膜係介於約50奈米與約20微米厚之間。
  46. 如請求項29之方法，其中該金屬薄膜係介於約50奈米與約10微米厚之間。
  47. 如請求項29之方法，其進一步包括在其上具有該金屬薄膜之該半導體基材中形成溫度梯度型態，該溫度梯度型態係使該金屬薄膜前表面及該金屬薄膜後表面處之溫度低於該主體金屬區域內中心平面附近之溫度。
  48. 如請求項29之方法，其中藉由快速冷卻其上具有該金屬薄膜之該半導體基材使該等碳原子沈澱，以由此在該半導體基材之該前表面與該金屬薄膜後表面之間生成石墨烯層。
  49. 一種多層物件，其包括：半導體晶圓，其包括兩個大體平行之主表面、連接該等前及後表面之周邊邊緣及介於該等前與後表面之間之中心平面，其中一個該主表面係該半導體晶圓之前表面 且另一個係該半導體晶圓之後表面，且其中該半導體晶圓包括自藉由Czochralski方法生長之單晶矽錠切割之矽晶圓；與該半導體晶圓之該前表面接觸之石墨烯層；及與該石墨烯層接觸之金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及介於該等金屬薄膜前表面與後表面之間之主體金屬區域。
  50. 一種多層物件，其包括：半導體晶圓，其包括兩個大體平行之主表面、連接該等前及後表面之周邊邊緣及介於該等前與後表面之間之中心平面，其中一個該主表面係該半導體晶圓之前表面且另一個係該半導體晶圓之後表面；與該半導體晶圓之該前表面接觸之石墨烯層；與該石墨烯層接觸之金屬薄膜，該金屬薄膜包括金屬薄膜前表面、金屬薄膜後表面及介於該等金屬薄膜前表面與後表面之間之主體金屬區域，其中該金屬薄膜後表面係與該石墨烯層接觸；及與該金屬薄膜前表面接觸之石墨烯層。
  51. 如請求項50之多層物件，其中該半導體晶圓包括選自由以下組成之群之材料：矽、鎵砷、碳化矽、矽鍺、氮化矽、二氧化矽、鍺及其組合。
  52. 如請求項49或50之多層物件，其中該半導體晶圓之該前表面包括介電層。
  53. 如請求項49或50之多層物件，其中該半導體晶圓之該前 表面包括氧化矽層。
  54. 如請求項53之多層物件，其中該氧化矽層係介於約50奈米與約1000奈米厚之間。
  55. 如請求項54之多層物件，其中該氧化矽層係介於約90奈米與約300奈米厚之間。
  56. 如請求項49或50之多層物件，其中與該半導體晶圓之該前表面接觸之該石墨烯層包括單原子石墨烯單層。
  57. 如請求項49或50之多層物件，其中與該半導體晶圓之該前表面接觸之該石墨烯層包括石墨烯雙層。
  58. 如請求項49或50之多層物件，其中該金屬薄膜係介於約50奈米與約20微米厚之間。
  59. 如請求項49或50之多層物件，其中該金屬薄膜係介於約50奈米與約10微米厚之間。
TW101138780A 2011-10-19 2012-10-19 半導體基材上石墨烯之直接生成 TWI544527B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161548899P 2011-10-19 2011-10-19

Publications (2)

Publication Number Publication Date
TW201320165A TW201320165A (zh) 2013-05-16
TWI544527B true TWI544527B (zh) 2016-08-01

Family

ID=47258065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138780A TWI544527B (zh) 2011-10-19 2012-10-19 半導體基材上石墨烯之直接生成

Country Status (5)

Country Link
US (3) US8884310B2 (zh)
JP (2) JP6291413B2 (zh)
KR (1) KR101899629B1 (zh)
TW (1) TWI544527B (zh)
WO (1) WO2013059457A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642804B (zh) * 2016-10-04 2018-12-01 長庚大學 一種具有石墨烯層之半導體結構及其製造方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
US9029228B2 (en) 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
TWI434949B (zh) * 2012-03-14 2014-04-21 Nat Univ Tsing Hua 化學氣相沈積生成石墨烯之方法
TWI526559B (zh) * 2012-04-06 2016-03-21 中央研究院 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
TW201341310A (zh) * 2012-04-12 2013-10-16 Nat Univ Tsing Hua 利用雷射誘發石墨烯之製備方法
KR101427818B1 (ko) * 2012-10-29 2014-08-08 한국과학기술연구원 열 증착을 이용한 유기나노필름 기반 탄소재료 및 그 제조방법
KR101425376B1 (ko) 2013-02-12 2014-08-01 한국과학기술연구원 고분자 기반의 대면적 탄소 나노그물 및 그 제조방법
US9593019B2 (en) * 2013-03-15 2017-03-14 Guardian Industries Corp. Methods for low-temperature graphene precipitation onto glass, and associated articles/devices
US10431354B2 (en) 2013-03-15 2019-10-01 Guardian Glass, LLC Methods for direct production of graphene on dielectric substrates, and associated articles/devices
US20140272308A1 (en) * 2013-03-15 2014-09-18 Solan, LLC Graphite-Based Devices Incorporating A Graphene Layer With A Bending Angle
WO2014182540A1 (en) * 2013-05-09 2014-11-13 Sunedison Semiconductor Pte. Ltd. Direct and sequential formation of monolayers of boron nitride and graphene on substrates
SG11201600665XA (en) 2013-08-05 2016-02-26 Univ Singapore Method to transfer two dimensional film grown on metal-coated wafer to the wafer itself in a face-to-face manner
CN103482622A (zh) * 2013-09-18 2014-01-01 武汉理工大学 一种稳定性强且电导率高的单层石墨烯薄膜的制备方法
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
JP6213328B2 (ja) * 2014-03-20 2017-10-18 Jsr株式会社 膜形成用組成物、レジスト下層膜及びその形成方法並びにパターン形成方法
US9324804B2 (en) 2014-03-21 2016-04-26 Wisconsin Alumni Research Foundation Graphene-on-semiconductor substrates for analog electronics
WO2015184473A1 (en) * 2014-05-30 2015-12-03 Advanced Green Innovations, LLC Hybrid graphene materials and methods of fabrication
US9287359B1 (en) 2014-09-15 2016-03-15 Wisconsin Alumni Research Foundation Oriented bottom-up growth of armchair graphene nanoribbons on germanium
ES2575711B2 (es) * 2014-12-31 2016-11-03 Universidade De Santiago De Compostela Método para la obtención de láminas de grafeno
CN105990091B (zh) * 2015-01-29 2019-01-01 中国科学院微电子研究所 石墨烯的生长方法
US10145005B2 (en) 2015-08-19 2018-12-04 Guardian Glass, LLC Techniques for low temperature direct graphene growth on glass
WO2017052572A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Graphene barrier for electrical interconnects
US10573517B2 (en) 2015-10-01 2020-02-25 Globalwafers Co., Ltd. Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
US9679972B1 (en) * 2016-04-20 2017-06-13 Globalfoundries Inc. Thin strain relaxed buffers with multilayer film stacks
US10157338B2 (en) 2016-05-04 2018-12-18 International Business Machines Corporation Graphene-based micro-scale identification system
CN109791876B (zh) 2016-05-12 2023-08-15 环球晶圆股份有限公司 在硅基电介质上直接形成六方氮化硼
US9923142B2 (en) 2016-05-31 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of graphene growth and related structures
US10903319B2 (en) 2016-06-15 2021-01-26 Nanomedical Diagnostics, Inc. Patterning graphene with a hard mask coating
US10759157B2 (en) 2016-06-15 2020-09-01 Nanomedical Diagnostics, Inc. Systems and methods for transferring graphene
US11835481B2 (en) 2016-06-15 2023-12-05 Eastman Chemical Company Physical vapor deposited biosensor components
US11056343B2 (en) * 2016-06-15 2021-07-06 Cardea Bio, Inc. Providing a temporary protective layer on a graphene sheet
US9761669B1 (en) 2016-07-18 2017-09-12 Wisconsin Alumni Research Foundation Seed-mediated growth of patterned graphene nanoribbon arrays
TWI586849B (zh) 2016-08-04 2017-06-11 國立中興大學 A method of reducing the graphene layer of the oxidized graphene layer on the surface of the substrate and the hole wall of the aspect ratio hole and the adjusting liquid used in the method
JP7096816B2 (ja) 2016-09-16 2022-07-06 イーストマン ケミカル カンパニー 物理蒸着によって製造されるバイオセンサー電極
KR102547061B1 (ko) 2016-09-16 2023-06-22 이스트만 케미칼 컴파니 물리적 증착에 의해 제조된 바이오센서 전극
EP3567005A4 (en) 2017-01-06 2020-07-29 Japan Science and Technology Agency HEXAGONAL BORON NITRIDE THIN FILM AND ITS MANUFACTURING METHOD
CN108396377B (zh) * 2017-02-06 2020-05-15 中国科学院金属研究所 一种高质量单层多晶石墨烯薄膜的制备方法
US20180254318A1 (en) * 2017-03-02 2018-09-06 William B Pohlman, III Graphene based in-plane micro-supercapacitors
US20180308696A1 (en) * 2017-04-25 2018-10-25 Texas Instruments Incorporated Low contact resistance graphene device integration
KR102646492B1 (ko) 2017-06-22 2024-03-12 이스트만 케미칼 컴파니 물리적으로 증착된 전기화학 센서용 전극
CN108133885A (zh) * 2017-11-07 2018-06-08 宁波大学 一种制备石墨烯肖特基结的方法
WO2019183044A1 (en) * 2018-03-19 2019-09-26 Nanotek Instruments, Inc. Graphene-mediated metallization of polymer films
US10604844B2 (en) * 2018-05-14 2020-03-31 Purdue Research Foundation Graphene production using plasma-enhanced chemical vapor deposition
CN110683532B (zh) * 2018-07-04 2021-01-01 中国科学院宁波材料技术与工程研究所 一种提高cvd石墨烯薄膜耐蚀性的方法
US11760636B2 (en) * 2018-10-26 2023-09-19 The University Of Tulsa Vacuum-free, hydrogen-free catalytic synthesis of graphene from solid hydrocarbons
PL241895B1 (pl) * 2019-09-23 2022-12-19 Univ Jagiellonski Sposób otrzymywania powierzchniowego kompozytu węglikowo- grafenowego o kontrolowanej morfologii powierzchni
CN110759334B (zh) * 2019-12-06 2023-07-28 上海集成电路研发中心有限公司 一种石墨烯沟道结构及其制作方法
US11854933B2 (en) * 2020-12-30 2023-12-26 Texas Instruments Incorporated Thermally conductive wafer layer
GB2604377B (en) * 2021-03-04 2024-02-21 Paragraf Ltd A method for manufacturing graphene
US11618681B2 (en) 2021-06-28 2023-04-04 Wisconsin Alumni Research Foundation Graphene nanoribbons grown from aromatic molecular seeds

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923304B1 (ko) * 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
KR101344493B1 (ko) * 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
CN102448879B (zh) * 2009-06-16 2014-10-22 富士通株式会社 石墨结构体、电子部件及电子部件的制造方法
KR101622304B1 (ko) * 2009-08-05 2016-05-19 삼성전자주식회사 그라펜 기재 및 그의 제조방법
US8158200B2 (en) 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US8187955B2 (en) 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
KR101736462B1 (ko) * 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
US8808810B2 (en) * 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
US9096437B2 (en) 2010-03-08 2015-08-04 William Marsh Rice University Growth of graphene films from non-gaseous carbon sources
CN102064189A (zh) 2010-12-06 2011-05-18 苏州纳维科技有限公司 金属-半导体电极结构及其制备方法
WO2012148439A1 (en) * 2011-04-25 2012-11-01 William Marsh Rice University Direct growth of graphene films on non-catalyst surfaces
US8884310B2 (en) * 2011-10-19 2014-11-11 Sunedison Semiconductor Limited (Uen201334164H) Direct formation of graphene on semiconductor substrates
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9029228B2 (en) * 2011-10-19 2015-05-12 SunEdision Semiconductor Limited (UEN201334164H) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9029226B2 (en) * 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642804B (zh) * 2016-10-04 2018-12-01 長庚大學 一種具有石墨烯層之半導體結構及其製造方法

Also Published As

Publication number Publication date
TW201320165A (zh) 2013-05-16
KR20140082811A (ko) 2014-07-02
US20160233305A1 (en) 2016-08-11
JP6291413B2 (ja) 2018-03-14
JP6615853B2 (ja) 2019-12-04
US20150021554A1 (en) 2015-01-22
WO2013059457A1 (en) 2013-04-25
KR101899629B1 (ko) 2018-09-17
US8884310B2 (en) 2014-11-11
JP2018070445A (ja) 2018-05-10
JP2015501277A (ja) 2015-01-15
US20130099195A1 (en) 2013-04-25
US9343533B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
TWI544527B (zh) 半導體基材上石墨烯之直接生成
JP6567208B2 (ja) 基板上の窒化ホウ素およびグラフェンの直接および連続形成
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
Yang et al. Chemical vapour deposition of graphene: Layer control, the transfer process, characterisation, and related applications
US9023220B2 (en) Method of manufacturing a graphene monolayer on insulating substrates
JP6416189B2 (ja) 誘電体基板上でのグラフェンの直接製造方法、及びそれに関連する物品／装置
JP2015501277A5 (zh)
KR101701369B1 (ko) 탄소가 포함된 액체상의 전구체를 이용한 연속 롤투롤 방식의 고품질 그래핀 제조방법과 그 제조장치
JP2011256100A (ja) グラフェンの製造方法
EP3356582B1 (en) Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
Hong et al. Controlled growth of in-plane graphene/h-BN heterostructure on a single crystal Ge substrate
Qing et al. Toward the Production of Super Graphene
JP2012020903A (ja) グラフェン及びグラファイト薄膜の作製方法、並びにグラフェン及びグラファイト薄膜基板の作製方法
Shin et al. Preparation of graphene with large area
WO2013038622A1 (ja) グラフェンの製造方法およびグラフェン
Barin et al. Pre-Patterned CVD Graphene: Insights on ALD deposition parameters and their influence on Al2O3 and graphene layers
NL2010216C2 (en) Synthesizing and transferring at least one large layer of graphene.