WO2011081473A2 - 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자 - Google Patents

그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자 Download PDF

Info

Publication number
WO2011081473A2
WO2011081473A2 PCT/KR2010/009555 KR2010009555W WO2011081473A2 WO 2011081473 A2 WO2011081473 A2 WO 2011081473A2 KR 2010009555 W KR2010009555 W KR 2010009555W WO 2011081473 A2 WO2011081473 A2 WO 2011081473A2
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
silicon thin
graphene
electrode
semiconductor device
Prior art date
Application number
PCT/KR2010/009555
Other languages
English (en)
French (fr)
Other versions
WO2011081473A3 (ko
Inventor
안종현
홍병희
장호욱
장석재
구재본
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100000593A external-priority patent/KR101375124B1/ko
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of WO2011081473A2 publication Critical patent/WO2011081473A2/ko
Publication of WO2011081473A3 publication Critical patent/WO2011081473A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Definitions

  • the present application relates to a graphene transparent electrode, including a graphene film as a conductive film, and a flexible silicon thin film semiconductor device including the same, and a method of manufacturing the same.
  • Transparent or translucent electronic devices have attracted high interest in many applications such as see-through displays and secure electronics.
  • Various semiconducting materials such as organics, conductive oxides and carbon nanotubes are expected in potential applications of flexible electronics.
  • ITO Indium Tin Oxide
  • Carbon nanotubes may be exemplified as new transparent electrodes developed to solve the above problems.
  • the transparent electrode made of carbon nanotubes is not only a liquid crystal display device (LCD) but also an organic light emitting display device (OLED), an electronic paper like display device, or a solar cell. It can be applied to the device.
  • OLED organic light emitting display device
  • carbon nanotubes have different metal and semiconductor properties according to diameter and chirality, and have different bandgap, so separation through purification is difficult, but technically and economically difficult.
  • the present inventors can easily prepare a large-area graphene film having excellent electrical, optical and mechanical properties by using a process such as transfer, patterning, etching, etc. of the graphene film.
  • the present invention was completed by developing a method for easily manufacturing a graphene transparent electrode. Accordingly, the present application provides a graphene transparent electrode including the graphene film as a conductive film using a large-area graphene film manufactured by chemical vapor deposition, a flexible silicon thin film semiconductor device including the same, and a method of manufacturing the same. I would like to.
  • one aspect of the present application provides a graphene transparent electrode, including a graphene film as a conductive film.
  • the graphene film may use a large-area graphene film prepared by chemical vapor deposition.
  • a flexible silicon thin film semiconductor device comprising a silicon thin film and transparent electrodes formed on one or both of the upper and lower portions of the silicon thin film, wherein the transparent electrode includes a graphene film as a conductive film.
  • a silicon thin film semiconductor element which is a pin transparent electrode.
  • Another aspect of the present disclosure is to provide a reaction gas and heat comprising a carbon source in the catalyst layer to grow a graphene film; And transferring the graphene film to one or both of the upper and lower portions of the silicon thin film to form a transparent electrode. It provides a method of manufacturing a flexible silicon thin film semiconductor device.
  • a semi-transparent flexible silicon thin film having flexibility having excellent electrical and optical properties by manufacturing a gate electrode and / or a transparent source / drain electrode using a transparent electrode including a graphene film having excellent electrical properties as a conductive film A semiconductor device can be manufactured.
  • the graphene film may use a large-area graphene film synthesized by chemical vapor deposition, a large-area graphene transparent electrode using a process such as patterning and transfer of the large-area graphene film or A large-area transparent electrode pattern can be easily manufactured, and a large-area flexible silicon thin film semiconductor device can be easily manufactured using such a large-area transparent electrode or a transparent electrode pattern.
  • the flexible silicon thin film semiconductor device may be used as a thin film transistor, and thus may be applied to a liquid crystal display (LCD), a photovoltaic device, an organic light emitting device (OLED), a sensor, a memory, or an integrated circuit.
  • LCD liquid crystal display
  • OLED organic light emitting device
  • FIG. 1 is a schematic view showing a method of manufacturing a plurality of semi-transparent semiconductor devices according to an embodiment of the present application
  • FIG. 2 is a cross-sectional view of a semi-transparent semiconductor device manufactured by a manufacturing method according to an embodiment of the present application.
  • FIG. 3 is a schematic diagram of a semi-transparent semiconductor device manufactured by a manufacturing method according to an embodiment of the present application
  • FIG. 4 is a photograph showing that a translucent semiconductor device manufactured by a manufacturing method according to an embodiment of the present application is transferred onto a flexible substrate
  • FIG. 5 is a graph showing the transmittance of a semi-transparent semiconductor device manufactured by a manufacturing method according to an embodiment of the present application
  • FIG. 6 is a Raman spectroscopic graph of a semi-transparent semiconductor device manufactured by a manufacturing method according to an embodiment of the present application
  • FIG. 7 is a photograph of a semi-transparent semiconductor device manufactured by a manufacturing method according to an embodiment of the present application with a scanning electron microscope (SEM),
  • FIG. 8 is a transfer curve illustrating a drain current with respect to a gate voltage under a drain voltage of 0.1V of the flexible translucent thin film transistor manufactured by FIG. 1.
  • FIG. 9 is an I-V characteristic curve of the flexible translucent thin film transistor manufactured by FIG. 1.
  • One aspect of the present application provides a graphene transparent electrode comprising a graphene film as a conductive film.
  • the graphene film may use a large-area graphene film prepared by chemical vapor deposition.
  • graphene is an excellent conducting material that can move electrons 100 times faster than silicon and carry about 100 times more current than copper.
  • graphene has the advantage that it is very easy to process one-dimensional or two-dimensional nanopattern consisting of only a relatively light element of carbon, by using this can not only control the semiconductor-conductor properties of graphene but also has a carbon
  • the variety of chemical bonds allows the manufacture of a wide range of functional devices, including sensors and memories.
  • the graphene film may be a transfer of a large-area graphene film synthesized by chemical vapor deposition, a large-area graphene using a process such as patterning and transfer of the large-area graphene film
  • a transparent electrode or a large area transparent electrode pattern can be easily manufactured, and a large area flexible silicon thin film semiconductor device can be easily manufactured using such a large area graphene transparent electrode or a transparent electrode pattern. It can be applied to various flexible transparent electric and electronic devices.
  • the transparent electrode may be made flexible by transferring the graphene film onto a transparent and / or flexible substrate or other transparent and / or flexible thin film.
  • the graphene film may be a transparent thin film having a thickness of 0.1 nm to 10 nm, but is not limited thereto.
  • the sheet resistance of the transparent electrode may be 1 to 1000 ⁇ / sq, but is not limited thereto.
  • the transmittance of the transparent electrode may be 70% or more, for example, 70% or more and 98% or less, but is not limited thereto.
  • the graphene film is not limited thereto, but is grown by providing a reaction gas and heat including a carbon source in a catalyst layer for graphene growth.
  • the catalyst layer is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, brass (brass), bronze (bronze), white brass (white brass), stainless steel (stainless steel) and may include one or more metals or alloys selected from the group consisting of Ge, but is not limited thereto.
  • the catalyst layer may be in the form of a thin film, for example, 1 to 1000 nm, 1 to 500 nm, 1 to 400 nm, or 100 to 400 nm thick, but is not limited thereto.
  • the graphene film may be grown using the patterned catalyst layer, but is not limited thereto.
  • a flexible silicon thin film semiconductor device comprising a silicon thin film and one or both transparent electrodes formed on one or both of the upper and lower portions of the silicon thin film, wherein the transparent electrode is It provides a flexible silicon thin film semiconductor device which is a graphene transparent electrode comprising a graphene film according to the present application as a conductive film.
  • the silicon thin film may include a single crystal silicon thin film, but is not limited thereto.
  • the silicon thin film may be translucent, but is not limited thereto.
  • the flexible silicon thin film semiconductor device is a silicon thin film transistor including the silicon thin film, a gate electrode, a gate dielectric layer, a source electrode, and a drain electrode formed on a substrate, wherein the gate electrode, the source electrode, and the drain electrode. At least one of the electrodes may be the graphene transparent electrode, but is not limited thereto.
  • the silicon thin film transistor may be a top contact structure, a bottom contact structure, a bottom gate, or a top gate structure.
  • the flexible silicon thin film semiconductor device may be a silicon thin film transistor including but is not limited thereto (see FIG. 2):
  • Source / drain electrode patterns (15a, 15b) comprising a graphene film formed on the single crystal silicon thin film.
  • the silicon thin film semiconductor device may be flexible translucent, but is not limited thereto.
  • the gate electrode, the dielectric layer, and the single crystal silicon thin film may be patterned at each formation or patterned after fabrication of the device, but are not limited thereto.
  • the thickness of the graphene film may be 0.1 nm to 10 nm, but is not limited thereto.
  • the graphene film may be grown by providing a reaction gas and heat including a carbon source in a catalyst layer for graphene growth, but are not limited thereto.
  • the catalyst layer is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, brass (brass) , Bronze, white brass, stainless steel, and one or more metals or alloys selected from the group consisting of Ge, but are not limited thereto.
  • the flexible transparent substrate may include, but is not limited to, a transparent polymer.
  • the flexible transparent substrate may be appropriately used by those skilled in the art as a transparent polymer, a non-limiting example, polyethylene terephthalate (PET), polycarbonate (PC), poly Polyethersulfone (PES) polyethylene naphthalate PEN may be, but is not limited thereto.
  • the dielectric layer may include, but is not limited to, a transparent curable resin.
  • the curable resin may be an epoxy resin, but is not limited thereto.
  • a method for manufacturing a flexible silicon thin film semiconductor device comprising a silicon thin film, and a transparent electrode formed on one or both of the top and bottom of the silicon thin film, a carbon source to the catalyst layer for graphene growth Providing a reactant gas and heat to grow the graphene film;
  • a method of manufacturing a flexible silicon thin film semiconductor device is provided by transferring the graphene film to one or both of upper and lower silicon thin films to form a transparent electrode.
  • the flexible silicon thin film semiconductor device may include a silicon thin film transistor including the silicon thin film, a gate electrode, a gate dielectric layer, a source electrode, and a drain electrode formed on a substrate, wherein the gate electrode, the source electrode, and At least one of the drain electrodes may be a transparent electrode, but is not limited thereto.
  • the method may further include patterning the transferred graphene film by photolithography and etching, if necessary, in forming the transparent electrode.
  • the silicon thin film transistor may be manufactured as a top contact structure, a bottom contact structure, a bottom gate structure, or a top gate structure.
  • the silicon thin film transistor may be manufactured by a method including, but not limited to, (see FIG. 2):
  • a source / drain electrode pattern (15a, 15b) by transferring the graphene film onto the silicon thin film (14) and then patterning the graphene film by photolithography and etching.
  • the gate electrode, the dielectric layer, and the silicon thin film may be patterned, but are not limited thereto.
  • the dielectric layer may include a transparent curable resin, but is not limited thereto.
  • the curable resin may be appropriately selected from those known in the art, and may be, for example, an epoxy resin (eg, SU-8), a polyvinylphenol resin, or a siloxane-based material.
  • the present invention is not limited thereto.
  • the silicon thin film may be a single crystal silicon thin film, but is not limited thereto.
  • the single crystal silicon thin film may be translucent, but is not limited thereto.
  • the thickness of the graphene film may be 0.1 nm to 10 nm, but is not limited thereto.
  • the graphene film may be grown by providing a reaction gas and heat including a carbon source in the catalyst layer for graphene growth, but are not limited thereto.
  • the catalyst layer is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, brass (brass), bronze (bronze), white brass (white brass), stainless steel (stainless steel) and may include one or more metals or alloys selected from the group consisting of Ge, but is not limited thereto.
  • forming the source / drain electrode pattern may include contacting a graphene film with a polymer stamp and then transferring the graphene film onto the silicon thin film by stamping, followed by photolithography and Patterning by etching may include forming a source / drain electrode pattern, but is not limited thereto.
  • the transparent electrode may be formed on the silicon thin film or the silicon thin film pattern after growing a graphene film by chemical vapor deposition on, for example, the catalyst layer patterned in the form of the source / drain electrode pattern. It may include, but not limited to, forming the source / drain electrode pattern by transferring to. This method has the advantage that no separate patterning process is required after the transfer of the graphene film.
  • the transparent electrode may be formed by forming a graphene film formed on a metal catalyst layer for graphene growth into a corresponding electrode through photolithography and etching, and then patterning the graphene using a silicon stamp.
  • the transparent electrode can be formed by transferring to a thin film or a pattern thereof. In this case also, there is an advantage that does not require a separate patterning process after the transfer.
  • FIG. 1 is a schematic view illustrating a method of manufacturing a flexible silicon thin film semiconductor device including a graphene transparent electrode according to an exemplary embodiment of the present disclosure.
  • the flexible silicon thin film semiconductor device including the graphene transparent electrode is a silicon thin film transistor including the silicon thin film, a gate electrode, a gate dielectric layer, a source electrode, and a drain electrode formed on a substrate, At least one of the gate electrode, the source electrode, and the drain electrode is a transparent electrode, and provides a carbon source and heat to the procatalyst layer for graphene growth, thereby forming a graphene film grown by chemical vapor deposition and vapor deposition on top and bottom of the silicon thin film. At least one of the gate electrode, the source electrode, and the drain electrode may be formed by a process including transferring to any one or both of them.
  • the graphene film is transferred onto the flexible transparent substrate to form a gate electrode layer including the graphene film.
  • a dielectric layer may be formed on the gate electrode layer.
  • the flexible transparent substrate may include a transparent plastic or a transparent polymer.
  • the flexible transparent substrate may be appropriately used by those skilled in the art as a transparent polymer, a non-limiting example, polyethylene terephthalate (PET), polycarbonate (PC), poly Polyethersulfone (PES) polyethylene naphthalate PEN may be, but is not limited thereto.
  • the dielectric layer may include a curable polymer.
  • the dielectric layer may include an epoxy resin, and may be formed to increase adhesion between the single crystal silicon layer to be transferred and the graphene film transferred onto the flexible substrate and to be used as a dielectric film. Can be.
  • a silicon thin film is then formed as a channel layer on the dielectric layer.
  • a silicon oxide layer to be used as a mask is deposited on a single-crystal silicon-on-insulator (SOI) wafer (SOITEC unibond; thickness of 290 nm, resistivity of 13.5-22.5 ohmcm), followed by photolithography and etching processes.
  • SOI silicon-on-insulator
  • the source and drain regions (patterns) can be specified.
  • a dopant containing phosphorus such as P509 (Filmtronics) on the source / drain region may be coated and annealed through a spin-on-dopant to dope the source / drain region.
  • the mask can be removed.
  • the single crystal silicon thin film light may be semi-transmissive if it is thinly deposited, and preferably, the thickness of the single crystal silicon thin film may be 10 nm to 2 ⁇ m.
  • a silicon oxide layer which is a sacrificial layer, is formed below the upper single crystal silicon layer, and is etched and removed, and the single crystal silicon layer is described above using a stamping method using a photocurable polymer stamp. It is possible to transfer onto the dielectric of the fin film / dielectric layer laminate.
  • the sacrificial layer should be a material having a higher selective etch rate than that of the silicon semiconductor film in order to remove the damage of the silicon semiconductor film from the chemical upon removal.
  • the photocurable polymer is selectively hardened by light and has a thickness of about 500 nm and a dielectric constant of about 3.1.
  • the single crystal silicon layer in the remaining regions other than the region formed of the semiconductor device is removed by etching to form a pattern having a plurality of single crystal silicon regions, thereby blocking unwanted currents between the semiconductor devices. Can be.
  • At least one of the gate electrode, the source electrode, and the drain electrode may be the graphene transparent electrode.
  • the graphene film used to manufacture the transparent electrode may be formed by chemical vapor deposition (CVD), which is graphene growth. It may include providing a carbon source and heat to the catalyst layer for, the catalyst layer is Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, It may include one or more metals or alloys selected from the group consisting of W, U, V, Zr, brass, bronze, white brass, stainless steel, and Ge, but It is not limited.
  • the catalyst layer is preferably about 500 nm thick for efficient dry transfer, i.e., efficient separation from the base substrate during transfer.
  • the catalyst layer may be deposited on a silicon wafer having a silicon oxide layer having a thickness of 300 nm or more as an upper layer. Can be.
  • the number of layers of the graphene thin film grown on the catalyst layer may affect the transmittance and sheet resistance values.
  • the graphene thin film has a sheet resistance of about 500 ⁇ 100 ⁇ s / sq at about 8 layers.
  • a sheet resistance value of 100 ⁇ s / sq or less may be obtained by a doping method using a strong acid. have.
  • a method of transferring the graphene film prepared as described above for manufacturing the transparent electrode onto a desired substrate or a silicon thin film may be used.
  • Dry transfer using stamps and wet transfer of graphene floating directly on the water.
  • the dry transfer process is usually carried out in a stamp with a metal catalyst, the metal is etched and then printed and transferred to a desired substrate.
  • the wet transfer method floats the entire substrate in an etching solution to etch both the silicon oxide layer and the metal catalyst layer, and then graphene remains on the water, and the substrate to be transferred is immersed in the floating water of the graphene.
  • the graphene film may be transferred onto the substrate by floating the graphene floating on the water together with the substrate.
  • the adhesion between the graphene and the substrate is excellent, it is also possible to take a method to stamp the substrate as stamping from the top.
  • the gate electrode when the gate electrode is the graphene transparent electrode, the gate electrode may be formed by transferring the graphene film formed by chemical vapor deposition onto the flexible substrate as described above.
  • the source electrode and / or drain electrode is the graphene transparent electrode
  • the above-described flexible substrate / graphene film for forming the source electrode and / or drain electrode (when the gate electrode is a graphene transparent electrode)
  • a graphene film to be transferred onto the silicon thin film of the) / dielectric layer / silicon thin film laminate may be prepared.
  • the source / drain regions are designated on the silicon thin film as described above.
  • the graphene thin film is a dry transfer method using a stamp made of a polymer material, for example, a PDMS stamp, a wet transfer method in which the graphene thin film is floated up or imprinted from below after being suspended on water, and roll-to-roll.
  • the transfer method may be transferred onto the silicon thin film of the flexible substrate / graphene film (when the gate electrode is a graphene transparent electrode) / dielectric layer / silicon thin film laminate prepared above. Thereafter, the transferred graphene film is patterned to correspond to the source / drain regions designated on the single crystal silicon thin film or a pattern thereof through photolithography and reactive ion etching (RIE), or the like. A drain electrode pattern can be formed.
  • RIE reactive ion etching
  • the source / drain may be formed by growing a graphene film on the catalyst layer patterned in the form of the source / drain electrode pattern by chemical vapor deposition followed by transferring onto the silicon thin film or the silicon thin film pattern.
  • An electrode pattern can be formed.
  • the transfer method of the graphene film pattern grown on the catalyst layer pre-patterned before transfer may use the dry transfer method or the wet transfer method described above, and preferably, the dry transfer method may be used.
  • the gate electrode, the dielectric layer, and the silicon thin film may be patterned, but are not limited thereto.
  • a source / drain electrode pattern including a graphene film electrically contacted on the single crystal silicon thin film a semi-transparent silicon thin film semiconductor device can be easily formed in large quantities, and is flexible.
  • a stretchable translucent silicon thin film semiconductor device can be obtained.
  • a gas mixture (CH 4 : forming a Ni catalyst layer having a thickness of about 500 nm on a silicon wafer having a silicon oxide layer having a thickness of 300 nm or more thereon and including a carbon source on the Ni catalyst layer in a 3.9 inch diameter quartz tube.
  • H 2 : Ar 50: 65: 200 sccm
  • an inert gas such as He and Ar was flowed in a short time, and cooled to room temperature at a rate of ⁇ 10 ° C./s or less to obtain a graphene thin film grown on the Ni catalyst layer.
  • the obtained graphene film was transferred onto a PET flexible transparent substrate to form a transparent gate electrode, and an epoxy resin layer was formed thereon as a dielectric layer and an adhesive layer to obtain a PET / graphene / epoxy resin laminate.
  • a silicon oxide layer to be used as a mask is deposited on a single-crystal silicon-on-insulator (SOI) wafer (SOITEC unibond; 290 nm thick, 13.5-22.5 ohm cm resistivity), and photolithography and etching processes are performed. Through a plurality of source and drain regions are designated. Thereafter, a dopant containing phosphorus such as P509 (Filmtronics) in each of the plurality of source / drain regions was coated by SOD method and immediately annealed at 950 ° C. for 10 seconds to give a concentration of 2 ⁇ 10 18 cm ⁇ 3 . Each of the / drain regions was doped.
  • SOI silicon-on-insulator
  • the silicon oxide layer under the single crystal silicon thin film is removed by etching, and then the single crystal silicon layer is transferred onto the epoxy resin layer of the PET / graphene / epoxy resin laminate through a stamping method using a photocurable polymer material stamp.
  • the single crystal silicon pattern was formed as a channel layer by removing and patterning the single crystal silicon layer in the remaining regions except for the region where the semiconductor element is formed.
  • a separate transparent graphene film prepared by the same method as described above was contacted with the PDMS stamp, and then transferred onto the epoxy resin layer by a stamping method.
  • a transparent semi-transparent silicon thin film semiconductor device was completed by forming a transparent source / drain electrode pattern electrically contacting each silicon region on the single crystal silicon thin film pattern through photolithography and etching.
  • FIG. 3 is a schematic view of a silicon thin film semiconductor device including a graphene transparent electrode according to an embodiment of the present application
  • Figure 4 is a photograph showing a flexible semi-transparent silicon thin film semiconductor device manufactured according to an embodiment of the present application
  • FIG. 5 is a graph showing the transmittance of the flexible semi-transparent semiconductor device according to an embodiment of the present application
  • Figure 6 is a Raman spectroscopic graph of a flexible semi-transparent silicon thin film semiconductor device manufactured by a manufacturing method according to an embodiment of the present application
  • 7 is a photograph of a semi-transparent silicon thin film semiconductor device according to an embodiment of the present application with a scanning electron microscope (SEM)
  • Figure 8 is a gate voltage under a drain voltage of 0.1V of the flexible translucent silicon thin film transistor manufactured by FIG.
  • FIG. 9 is a variety of gate voltage of the semi-transparent silicon thin film semiconductor device (transistor) according to an embodiment of the present application IV characteristic curve according to.

Abstract

본원은 그래핀 투명 전극, 이를 포함하는 플렉시블 실리콘 박막 반도체 소자 및 그의 제조 방법에 관한 것으로서, 화학 기상 증착법을 이용하여 제조되는 대면적 그래핀 필름을 도전막으로서 포함하는 그래핀 투명 전극을 이용하여 플렉시블하고 투명한 박막 반도체 소자를 용이하게 제조할 수 있다.

Description

그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
본원은 그래핀 필름을 도전막으로서 포함하는, 그래핀 투명 전극, 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자 및 그의 제조 방법에 관한 것이다.
투명 혹은 반투명한 전자소자는 씨스루(see-through) 디스플레이, 시큐어 일렉트로닉스 등 많은 응용 분야에서 높은 관심을 끌어왔다. 유기물, 전도성 산화물, 탄소나노튜브 등의 다양한 반도성 물질들이 플렉시블(flexible) 전자공학의 잠재적인 응용 분야에서 기대된다.
그러나 이러한 물질로 만든 소자는 낮은 캐리어 이동도 및 상대적으로 낮은 신뢰성으로 인하여 고성능 플렉시블 일렉트로닉스를 이루는데 어려움이 있었다. 최근 UIUC의 로저스 그룹에서는 고성능 플렉시블 일렉트로닉스에 응용할 수 있는 300 nm 이하의 두께로 반투명한 독립 구조의 단결정 실리콘 리본/멤브레인을 개발했다. 이러한 소자의 장점 중 하나는 소자의 전기적, 광학적 성질 및 유연성에 중요한 영향을 미치는 소스/드레인 전극이다. 투명전극용 재료로서 자주 응용되는 ITO(Indium Tin Oxide)는 높은 전도도 및 우수한 광투과도를 지니지만 구부릴 경우 쉽게 크랙(crack)이 생기는 등의 고유의 기계적인 결점도 함께 지니고 있다. 또한 인듐의 소비량이 증가함에 따라 계속적으로 가격이 높아지고 있어 대체 물질의 개발이 시급한 상황이다.
상기와 같은 문제점을 해결하기 위한 새로운 투명전극으로 개발된 예로서 탄소나노튜브를 들 수 있다. 이러한 탄소나노튜브를 소재로 한 투명전극은 기존의 액정표시소자(LCD)뿐만 아니라 유기발광 표시소자(OLED), 전자 종이 표시 소자(Electronic Paper Like Display), 또는 태양 전지(Solar Cell) 등의 다양한 소자에 응용될 수 있다. 그러나 이와 같은 탄소나노튜브는 직경 및 카이랄성(Chirality)에 따라 금속 및 반도체 특성이 달라지고, 다른 밴드갭을 갖기 때문에 정제를 통한 분리가 필요하지만 기술적 및 경제적으로 어려운 실정이다.
상기한 문제점을 해결하기 위하여, 본 발명자들은, 우수한 전기적, 광학적, 기계적 성질을 지닌 그래핀 필름을 대면적으로 용이하게 제조하여 이러한 그래핀 필름의 전사, 패터닝, 에칭 등의 공정을 이용하여 대면적 그래핀 투명 전극을 용이하게 제조하는 방법을 개발하여 본 발명을 완성하였다. 이에, 본원은, 화학 기상 증착법에 의하여 제조되는 대면적 그래핀 필름을 이용하여, 상기 그래핀 필름을 도전막으로서 포함하는 그래핀 투명 전극, 이를 포함하는 플렉시블 실리콘 박막 반도체 소자 및 그의 제조 방법을 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본원의 일 측면은, 그래핀 필름을 도전막으로서 포함하는, 그래핀 투명 전극을 제공한다. 상기 그래핀 필름은 화학 기상 증착법에 의하여 제조되는 대면적 그래핀 필름을 이용할 수 있다.
본원의 다른 측면은, 실리콘 박막, 및 상기 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 형성된 투명 전극을 포함하는, 플렉시블 실리콘 박막 반도체 소자로서, 상기 투명 전극이 그래핀 필름을 도전막으로서 포함하는 그래핀 투명 전극인, 실리콘 박막 반도체 소자를 제공한다.
본원의 또 다른 측면은, 촉매층에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 그래핀 필름을 성장시키는 단계; 및 상기 그래핀 필름을 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 전사하여 투명 전극을 형성하는 단계: 를 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법을 제공한다.
본원에 의하면, 우수한 전기적 특성을 갖는 그래핀 필름을 도전막으로서 포함하는 투명전극을 이용하여 게이트 전극 및/또는 투명 소스/드레인 전극으로 제조함으로써 전기적 광학적 및 기계적 특성이 우수한 유연성을 갖는 반투명 플렉시블 실리콘 박막 반도체 소자를 제조할 수 있다. 본원에 의하여, 상기 그래핀 필름은 화학기상증착법에 의하여 합성된 대면적 그래핀 필름을 사용할 수 있으며, 이러한 대면적 그래핀 필름의 패터닝 및 전사 등의 공정을 이용하여 대면적의 그래핀 투명 전극 또는 대면적의 투명 전극 패턴을 용이하게 제조할 수 있고, 이러한 대면적 투명 전극 또는 투명 전극 패턴을 이용하여 대면적의 플렉시블 실리콘 박막 반도체 소자를 용이하게 제조할 수 있으며, 특히 상기 소자를 플렉시블 반투명하게 대면적으로 용이하게 제조할 수 있어, 다양한 전기, 전자 디바이스에 응용할 수 있다. 상기 플렉시블 실리콘 박막 반도체 소자는 박막 트랜지스터로서 사용될 수 있어, 액정디스플레이(LCD), 광전변환 소자(Photovoltaic Device), 유기발광소자(OLED), 센서, 메모리, 또는 집적회로에 응용될 수 있다.
도 1은 본원의 일 실시예에 따른 복수의 반투명 반도체 소자의 제조 방법을 보여 주는 개략도이고,
도 2는 본원의 일 실시예에 따른 제조 방법에 의해 제조된 반투명 반도체 소자에 대한 단면도이다.
도 3은 본원의 일 실시예에 따른 제조 방법에 의해 제조된 반투명 반도체 소자의 모식도이고,
도 4는 본원의 일 실시예에 따른 제조 방법에 의해 제조된 반투명 반도체 소자가 유연성 기판 상에 전사된 것을 보여 주는 사진이고,
도 5는 본원의 일 실시예에 따른 제조 방법에 의해 제조된 반투명 반도체 소자의 투과도를 보여 주는 그래프이고,
도 6은 본원의 일 실시예에 따른 제조 방법에 의해 제조된 반투명 반도체 소자의 라만 분광 그래프이고,
도 7은 본원의 일 실시예에 따른 제조 방법에 의해 제조된 반투명 반도체 소자를 주사 전자 현미경(SEM)으로 관찰한 사진이고,
도 8는 도 1에 의해 제조된 플렉시블 반투명 박막 트랜지스터의 드레인 전압 0.1V 하에서의 게이트 전압에 대한 드레인 전류를 나타낸 트랜스퍼 곡선이다.
도 9은 도 1에 의해 제조된 플렉시블 반투명 박막 트랜지스터의 I-V 특성 곡선이다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원의 일 측면은, 그래핀 필름을 도전막으로서 포함하는, 그래핀 투명 전극을 제공한다. 상기 그래핀 필름은 화학 기상 증착법에 의하여 제조되는 대면적 그래핀 필름을 이용할 수 있다.
그래핀은 전기적, 기계적, 화학적인 특성이 매우 안정적이고 뛰어날 뿐 아니라 우수한 전도성 물질로서 실리콘보다 100 배 빠르게 전자를 이동시키며 구리보다도 약 100 배 가량 더 많은 전류를 흐르게 할 수 있다. 또한, 그래핀은 상대적으로 가벼운 원소인 탄소만으로 이루어져 1차원 또는 2차원 나노패턴을 가공하기가 매우 용이하다는 장점이 있으며, 이를 활용하면 그래핀의 반도체-도체 성질을 조절할 수 있을 뿐 아니라 탄소가 가지는 화학결합의 다양성을 이용해 센서, 메모리 등 광범위한 기능성 소자의 제작도 가능하다.
이에 본원에 있어서, 상기 그래핀 필름은 화학기상증착법에 의하여 합성된 대면적 그래핀 필름을 전사한 것일 수 있으며, 이러한 대면적 그래핀 필름의 패터닝 및 전사 등의 공정을 이용하여 대면적의 그래핀 투명 전극 또는 대면적의 투명 전극 패턴을 용이하게 제조할 수 있고, 이러한 대면적 그래핀 투명 전극 또는 투명 전극 패턴을 이용하여 대면적의 플렉시블 실리콘 박막 반도체 소자를 용이하게 제조할 수 있으며, 특히 상기 소자를 다양한 플렉시블 투명 전기, 전자 디바이스에 응용할 수 있다.
예시적 구현들에 있어서, 상기 그래핀 필름을 투명 및/또는 유연성 기판이나 다른 투명 및/또는 유연성 박막 상에 전사함으로써 상기 투명 전극을 플렉시블(flexible)하게 할 수 있다.
예시적 구현들에 있어서, 상기 그래핀 필름의 두께가 0.1 nm 내지 10 nm인 투명 박막일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 투명 전극의 면저항이 1 내지 1000 Ω/sq 일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 투명 전극의 투과도가 70% 이상, 예를 들어, 70% 이상 내지 98% 이하일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 그래핀 필름은, 그래핀 성장을 위한 촉매층에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 성장된 것인, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 황동(brass), 청동(bronze), 백동(white brass), 스테인레스 스틸(stainless steel) 및 Ge 로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다. 상기 촉매층은 박막 형태일 수 있으며, 예를 들어, 1 내지 1000 nm, 1 내지 500 nm, 1 내지 400 nm, 또는, 100 내지 400 nm 두께의 박막일 수 있으나, 이에 제한되는 것은 아니다.
상기 예시적 구현들에 있어서, 상기 그래핀 필름이 패터닝된 상기 촉매층을 이용하여 성장된 것 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 다른 측면은, 본원의 다른 측면은, 실리콘 박막, 및 상기 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 형성된 하나 이상의 투명 전극을 포함하는, 플렉시블 실리콘 박막 반도체 소자로서, 상기 투명 전극이 상기한 바와 같은 본원에 따른 그래핀 필름을 도전막으로서 포함하는 그래핀 투명 전극인, 플렉시블 실리콘 박막 반도체 소자를 제공한다.
예시적 구현들에 있어서, 상기 실리콘 박막은 단결정 실리콘 박막을 포함하는 것 일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 실리콘 박막은 반투명한 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 플렉시블 실리콘 박막 반도체 소자는, 기판 상에 형성된 상기 실리콘 박막, 게이트 전극, 게이트 유전층, 소스 전극 및 드레인 전극을 포함하는 실리콘 박막 트랜지스터로서, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 상기 그래핀 투명 전극일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 실리콘 박막 트랜지스터는 탑 컨택 구조, 바텀 컨택 구조, 바텀 게이트 또는 탑 게이트 구조일 수 있다.
예시적 구현들에 있어서, 상기 플렉시블 실리콘 박막 반도체 소자는, 하기를 포함하는 실리콘 박막 트랜지스터일 수 있으나, 이에 제한되는 것은 아니다(도 2 참조):
유연성 투명 기판(11);
상기 기판 상에 전사된 그래핀 필름을 포함하는 게이트 전극(12);
상기 게이트 전극 상에 형성된 유전층(13);
상기 유전층 상에 형성된 반투명 단결정 실리콘 박막(14); 및
상기 단결정 실리콘 박막 상에 형성된 그래핀 필름을 포함하는 소스/드레인 전극 패턴(15a, 15b).
예시적 구현들에 있어서, 상기 실리콘 박막 반도체 소자는 플렉시블 반투명한 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 게이트 전극, 유전층, 및 단결정 실리콘 박막 은 각각의 형성 시 패터닝되거나 또는 상기 소자 제조 후 패터닝될 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 그래핀 필름의 두께가 0.1 nm 내지 10 nm인 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 그래핀 필름은, 그래핀 성장을 위한 촉매층에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 성장된 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 황동(brass), 청동(bronze), 백동(white brass), 스테인레스 스틸(stainless steel) 및 Ge 로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 유연성 투명 기판은 투명 고분자를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 유연성 투명 기판은 투명 고분자로서 당업계에 알려진 물질을 당업자가 적의 선택하여 사용할 수 있으며, 비제한 예로서, 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate, PET), 폴리카보네이트 (Polycarbonate PC), 폴리에테르설폰(Polyethersulfone,PES) 폴리에틸렌나프탈레이트(Polyethylene naphthalate PEN) 일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 유전층은 투명 경화성 수지를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 경화성 수지는 에폭시 수지일 수 있으나, 이에 제한되는 것은 아니다.
본원의 또 다른 측면은, 실리콘 박막, 및 상기 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 형성된 투명 전극을 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법으로서, 그래핀 성장을 위한 촉매층에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 그래핀 필름을 성장시키고; 상기 그래핀 필름을 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 전사하여 투명 전극을 형성하는 것: 특징으로 하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법을 제공한다.
예시적 구현예들에 있어서, 상기 플렉시블 실리콘 박막 반도체 소자는, 기판 상에 형성된 상기 실리콘 박막, 게이트 전극, 게이트 유전층, 소스 전극 및 드레인 전극을 포함하는 실리콘 박막 트랜지스터로서, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 투명 전극일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예들에 있어서, 상기 투명 전극 형성에 있어서 필요한 경우 상기 전사된 그래핀 필름을 포토리소그래피 및 에칭에 의하여 패터닝하는 것을 추가 포함할 수 있다.
예시적 구현들에 있어서, 상기 실리콘 박막 트랜지스터는 탑 컨택 구조, 바텀 컨택 구조, 바텀 게이트 구조 또는 탑 게이트 구조로 제조될 수 있다.
예시적 구현예들에 있어서, 상기 실리콘 박막 트랜지스터는 하기를 포함하여 방법에 의하여 제조될 수 있으나, 이에 제한되는 것은 아니다 (도 2 참조):
유연성 투명 기판(11) 상에 그래핀 필름을 전사하여 게이트 전극(12)을 형성하고;
상기 게이트 전극(12) 상에 유전층(13)을 형성하고;
상기 유전층(13) 상에 실리콘 박막(14)을 형성하고;
상기 실리콘 박막(14) 상에 그래핀 필름을 전사한 후 포토리소그래피 및 에칭에 의하여 상기 그래핀 필름을 패터닝함으로써 소스/드레인 전극 패턴(15a, 15b)을 형성하는 것.
예시적 구현예들에 있어서, 상기 게이트 전극, 상기 유전층 및 상기 실리콘 박막은 각각 패터닝될 수 있으나, 이에 제한되는 것은 아니다.
비제한적 예로서, 상기 유전층은 투명 경화성 수지를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 경화성 수지는 당업계에서 공지된 것들을 적의 선택하여 사용할 수 있으며, 예를 들어, 에폭시 수지 (예: SU-8), 폴리비닐페놀수지, 실록세인(siloxane) 계열 물질일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 실리콘 박막이 단결정 실리콘 박막일 수 있으나, 이에 제한되는 것은 아니다. 상기 단결정 실리콘 박막은 반투명할 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 그래핀 필름의 두께가 0.1 nm 내지 10 nm 일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 그래핀 필름은, 그래핀 성장을 위한 촉매층에 탄소 소스를 포함하는 반응가스 및 열을 제공하여 성장된 것 일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 황동(brass), 청동(bronze), 백동(white brass), 스테인레스 스틸(stainless steel) 및 Ge 로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 소스/드레인 전극 패턴을 형성하는 것은, 그래핀 필름을 고분자 스탬프에 접촉시킨 후 스탬핑(stamping)에 의해 상기 실리콘 박막 상에 상기 그래핀 필름을 전사한 후 포토리소그래피 및 에칭에 의하여 패터닝하여 소스/드레인 전극 패턴을 형성하는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현들에 있어서, 상기 투명 전극은, 예를 들어, 상기 소스/드레인 전극 패턴 형태로 패터닝된 상기 촉매층 상에 화학 기상 증착법에 의하여 그래핀 필름을 성장시킨 후 상기 실리콘 박막 또는 실리콘 박막 패턴 상에 전사함으로써 상기 소스/드레인 전극 패턴을 형성하는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 이러한 방법의 경우 그래핀 필름의 전사 후 별도의 패터닝 과정이 필요없는 장점이 있다.
예시적 구현들에 있어서, 상기 투명 전극은, 그래핀 성장을 위한 금속 촉매층 상에 형성된 그래핀 필름을 포토리소그라피와 에칭을 통하여 대응하는 전극 형태로 패터닝한 후 패터닝된 그래핀을 스탬프를 이용하여 실리콘 박막 또는 그의 패턴에 전사하여 투명 전극을 형성할 수 있다. 이 경우에도 역시 전사 후 별도의 패터닝 과정이 필요없는 장점이 있다.
이하, 본원의 그래핀 투명 전극, 이를 포함하는, 플렉시블 실리콘 박막 반도체 소자 및 그의 제조 방법에 대하여 구현예 및 실시예를 도면을 이용하여 자세히 설명한다. 그러나, 본원이 이에 제한되는 것은 아니다.
도 1은 본원의 일 실시예에 따른 그래핀 투명 전극을 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법을 보여 주는 개략도이다.
상기 본원의 일 실시예에 따른 그래핀 투명 전극을 포함하는, 플렉시블 실리콘 박막 반도체 소자는, 기판 상에 형성된 상기 실리콘 박막, 게이트 전극, 게이트 유전층, 소스 전극 및 드레인 전극을 포함하는 실리콘 박막 트랜지스터로서, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 투명 전극이며, 그래핀 성장을 위한 전촉매층에 탄소 소스 및 열을 제공하여 화학 기상 증기 기상법에 의하여 성장된 그래핀 필름을 상기 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 전사하는 것을 포함하는 공정에 의하여 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상의 전극을 형성할 수 있다.
구체적으로, 먼저, 유연성 투명 기판 상에 그래핀 필름을 전사하여 그래핀 필름을 포함하는 게이트 전극 층을 형성한다. 상기 게이트 전극 층에 유전층을 형성할 수 있다. 예를 들어, 상기 유연성 투명 기판은 투명 플라스틱 또는 투명 고분자를 포함할 수 있다. 예를 들어, 상기 유연성 투명 기판은 투명 고분자로서 당업계에 알려진 물질을 당업자가 적의 선택하여 사용할 수 있으며, 비제한 예로서, 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate, PET), 폴리카보네이트 (Polycarbonate PC), 폴리에테르설폰(Polyethersulfone,PES) 폴리에틸렌나프탈레이트(Polyethylene naphthalate PEN) 일 수 있으나, 이에 제한되는 것은 아니다.
상기 유전층은 경화성 고분자를 포함할 수 있는데, 예를 들어, 에폭시 수지를 포함할 수 있으며, 이후 전사될 단결정 실리콘층과 상기 유연성 기판 상에 전사된 그래핀 필름 간의 접착력을 높이고 유전막으로 사용하기 위해 형성될 수 있다.
이후, 상기 유전층 상에 채널층으로서 실리콘 박막을 형성한다. 예를 들어, 단결정 SOI(single-crystal silicon-on-insulator) 웨이퍼(SOITEC unibond; 상부 실리콘 박막 두께 290 nm, 비저항 13.5~22.5 ohmcm) 상에 마스크로 사용할 산화 실리콘층을 증착하고 포토리소그래피 및 에칭 과정 등을 이용하여 소스 및 드레인 영역(패턴)을 지정할 수 있다. 이후, 상기 소스/드레인 영역 상에 P509(Filmtronics)와 같은 인을 함유한 도펀트를 SOD 법(spin-on-dopant)을 통하여 코팅하고 어닐링 처리하여 상기 소스/드레인 영역을 도핑할 수 있으며, 이후, 상기 마스크를 제거할 수 있다. 여기서, 상기 단결정 실리콘 박막의 경우 얇게 증착하면 빛이 반투과할 수 있으므로, 바람직하게는 상기 단결정 실리콘 박막의 두께를 10 nm 내지 2 ㎛로 형성할 수 있다.
상기 상부 단결정 실리콘층 하부에는 희생층인 산화 실리콘층이 형성되어 있는데, 이를 에칭하여 제거하고, 광경화성 고분자 재질의 스탬프를 이용한 스탬핑(stamping) 방법을 통하여 상기 단결정 실리콘층을 전술한 유연성 기판/그래핀 필름/유전층 적층체의 상기 유전체 상에 전사시킬 수 있다. 여기서 상기 희생층은 제거 시 화학약품으로부터 실리콘 반도체 막의 손상을 제거하기 위해 실리콘 반도체막 보다 상대적으로 선택적 식각률이 높은 재료이어야 한다. 그리고 상기 광경화성 고분자는 빛에 의하여 선택적으로 강하게 경화되고 약 500 nm 정도의 두께와 3.1 정도의 유전 상수를 지님을 특징으로 한다.
이후 반도체 소자로 형성되는 영역을 제외한 나머지 영역의 단결정 실리콘층을 에칭을 통하여 제거하여 패터닝함으로써 복수의 단결정 실리콘 영역을 갖는 패턴을 형성할 수 있으며, 이를 통해 반도체 소자 사이의 원하지 않는 전류를 차단시켜 줄 수 있다.
한편, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상은 상기 그래핀 투명 전극일 수 있다.
이에, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 상기 그래핀 투명 전극인 경우, 이러한 투명 전극 제조에 사용되는 그래핀 필름은 화학 증기 증착법(CVD)으로 형성될 수 있는데, 이는 그래핀 성장을 위한 촉매층에 탄소 소스 및 열을 제공하는 것을 포함할 수 있으며, 상기 촉매층은 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 황동(brass), 청동(bronze), 백동(white brass), 스테인레스 스틸(stainless steel) 및 Ge 로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 촉매층은 효율적인 건식 전사, 즉 전사 시 모재 기판과의 효율적인 분리를 위하여 500 nm 정도의 두께가 바람직하며, 예를 들어, 상부층으로 300 nm 이상의 두께를 가진 산화 실리콘층을 갖는 실리콘 웨이퍼 상에 증착될 수 있다.
상기 촉매층에 성장된 그래핀 박막의 층 수는 투과도 및 면저항 값에 영향을 미칠 수 있다. 상기 그래핀 박막은 약 8층 정도에서 500±100 Ω/sq 정도의 면저항값을 갖는다. 또한, 예를 들어, 구리 호일(Cu Foil)을 촉매로 이용하여 1-3 층의 얇은 그래핀 박막을 성장시킨 경우에는 강한 산을 이용한 도핑법으로 100 Ω/sq 이하의 면저항값을 갖도록 할 수 있다.
상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 상기 그래핀 상기 투명 전극인 경우, 이러한 투명 전극 제조를 위하여 상기한 바와 같이 제조된 그래핀 필름을 원하는 기판 또는 실리콘 박막 상에 전사하는 방법으로는, 스탬프를 이용하는 건식 전사법, 물 위에 떠있는 그래핀을 직접 전사시키는 습식 방법 등이 있다. 상기 건식 전사법은 보통 금속 촉매와 함께 스탬프에 옮기고, 금속을 에칭한 후에 프린팅하여 원하는 기판에 옮기는 과정을 거친다. 반면, 상기 습식 전사법은 기판 전체를 에칭 용액에 띄워서 산화 실리콘 층과 금속 촉매층을 모두 에칭해낸 후 그래핀이 계속 물 위에 떠 있게 되며, 전사하고 싶은 기판을 상기 그래핀이 떠있는 물속에 담궈 상기 기판과 함께 상기 물위에 떠있는 그래핀을 떠냄으로써 상기 기판 상에 그래핀 필름을 전사할 수 있다. 또한, 상기 그래핀과 기판의 접착력이 우수할 경우 위쪽에서 스탬핑하듯이 기판으로 찍어내는 방법도 가능하다.
예를 들어, 상기 게이트 전극이 상기 그래핀 투명 전극인 경우, 상기한 바와 같이 화학 기상 증착법에 의하여 형성된 그래핀 필름을 상기 유연성 기판 상에 전사함으로써 상기 게이트 전극이 형성될 수 있다.
예를 들어, 상기 소스 전극 및/또는 드레인 전극이 상기 그래핀 투명 전극인 경우, 상기 소스 전극 및/또는 드레인 전극 형성을 위하여 전술한 유연성 기판/그래핀 필름(게이트 전극이 그래핀 투명 전극인 경우)/유전층/실리콘 박막 적층체의 상기 실리콘 박막 상에 전사될 그래핀 필름을 준비할 수 있다. 상기 실리콘 박막 상에는 전술한 바와 같이 소스/드레인 영역이 지정되어 있다. 예를 들어, 상기 그래핀 박막은 고분자 재질의 스탬프, 예를 들어, PDMS 스탬프를 이용한 건식 전사법, 물 위에 부유시킨 후 아래에서 상기 그래핀 박막을 띄워 올리거나 위에서 찍어내는 습식 전사법, 롤투롤 전사법 등을 통하여 앞서 준비한 유연성 기판/그래핀 필름(게이트 전극이 그래핀 투명 전극인 경우)/유전층/실리콘 박막 적층체의 상기 실리콘 박막 상에 전사시킬 수 있다. 이후, 전사된 상기 그래핀 필름을 포토리소그래피 및 RIE(reactive ion etching) 등의 방법을 통하여 상기 단결정 실리콘 박막 또는 그의 패턴 상에 지정된 소스/드레인 영역에 대응하여 패터닝함으로써 그래핀 필름을 포함하는 소스/드레인 전극 패턴을 형성할 수 있다.
또는, 예시적 구현예들에서, 상기 소스/드레인 전극 패턴 형태로 패터닝된 상기 촉매층 상에 화학 기상 증착법에 의하여 그래핀 필름을 성장시킨 후 상기 실리콘 박막 또는 실리콘 박막 패턴 상에 전사함으로써 상기 소스/드레인 전극 패턴을 형성할 수 있다. 이와 같이 전사 전 미리 패터닝된 상기 촉매층 상에서 성장된 그래핀 필름 패턴의 전사 방법으로는 앞서 설명한 건식 전사법 또는 습식 전사법을 이용할 수 있으며, 바람직하게는 건식 전사법을 사용할 수 있다.
예시적 구현예들에 있어서, 상기 게이트 전극, 상기 유전층 및 상기 실리콘 박막은 각각 패터닝될 수 있으나, 이에 제한되는 것은 아니다.
상기한 바와 같이 상기 단결정 실리콘 박막 상에 전기적으로 접촉되는 그래핀 필름을 포함하는 소스/드레인 전극 패턴을 형성함으로써, 반투명 실리콘 박막 반도체 소자를 대량으로 용이하게 형성할 수 있으며, 유연하고(flexible), 신축성(stretchable) 있는 반투명 실리콘 박막 반도체 소자를 얻을 수 있다.
[실시예 1]
Ni 촉매층 상에서 그래핀 박막의 성장
상부에 300nm 이상의 두께를 가진 산화 실리콘층을 지닌 실리콘 웨이퍼 위에 약 500 nm 두께의 Ni 촉매층을 형성하고, 직경 3.9 인치의 석영 튜브 내에 서 상기 Ni 촉매층 상에 탄소 소스를 포함하는 가스 혼합물(CH4 : H2 : Ar = 50 : 65 : 200 sccm)을 공급하여 상기 Ni 촉매층 상에 그래핀 필름을 섭씨 950~1000도에서 성장시켰다. 이후, 단시간에 He, Ar과 같은 불활성 기체를 흘려 주어 ~10℃/s 또는 그 이하의 속도로 실온으로 냉각하여, 상기 Ni 촉매층 상에 성장된 그래핀 박막을 수득하였다.
실리콘 박막 반도체 소자의 제조
먼저 PET 유연성 투명 기판 상에 상기 수득한 그래핀 필름을 전사하여 투명한 게이트 전극을 형성하고, 그 위에 유전층 및 접착층으로서 에폭시 수지층을 형성하여, PET/그래핀/에폭시 수지 적층체를 수득하였다.
한편, 단결정 SOI(single-crystal silicon-on-insulator) 웨이퍼(SOITEC unibond ; 상부 단결정 실리콘 박막 두께 290 nm, 비저항 13.5~22.5 ohmcm) 상에 마스크로 사용할 산화 실리콘층을 증착하고 사진석판인쇄술 및 에칭 과정을 통하여 복수의 소스 및 드레인 영역을 지정하였다. 이후 상기 복수의 소스/드레인 영역 각각에 P509(Filmtronics)와 같은 인을 함유한 도펀트를 SOD 방법을 통하여 코팅시키고 950℃에서 10 초간 즉각적으로 어닐링 처리하여 2x1018 ㎝-3의 농도로 상기 복수의 소스/드레인 영역 각각을 도핑하였다.
이후 단결정 실리콘 박막 하부의 산화 실리콘층을 에칭을 통해 제거시킨 후 광경화성 고분자 재질의 스탬프를 이용한 스탬핑 방법을 통하여 상기 단결정 실리콘층을 상기 PET/그래핀/에폭시 수지 적층체의 에폭시 수지층 상에 전사시켰다. 그리고 반도체 소자가 형성되는 영역을 제외한 나머지 영역의 단결정 실리콘층을 에칭을 통하여 제거하여 패터닝함으로써 채널층으로서 단결정 실리콘 패턴을 형성하였다.
이후, 상기한 방법과 동일한 방법으로 제조한 별도의 투명그래핀 필름을 PDMS 스탬프에 접촉시킨 후, 상기 에폭시 수지층 상에 스탬핑 방법을 통해 전사시켰다. 이후 포토리소그래피 및 에칭 등의 과정을 통하여 상기 단결정 실리콘 박막 패턴 상의 각 실리콘 영역 상에 전기적으로 접촉되는 투명 소스/드레인 전극 패턴을 형성함으로써, 플렉시블 반투명 실리콘 박막 반도체 소자를 완성하였다.
도 3은 본원의 일 실시예에 따른 그래핀 투명 전극을 포함하는 실리콘 박막 반도체 소자의 모식도이고, 도 4는 본원의 일 실시예에 따라 제조된 플렉시블 반투명 실리콘 박막 반도체 소자를 보여 주는 사진이고, 도 5는 본원의 일 실시예에 따른 플렉시블 반투명 반도체 소자의 투과도를 보여 주는 그래프이고, 도 6은 본원의 일 실시예에 따른 제조 방법에 의해 제조된 플렉시블 반투명 실리콘 박막 반도체 소자의 라만 분광 그래프이고, 도 7은 본원의 일 실시예에 따른 반투명 실리콘 박막 반도체 소자를 주사 전자 현미경(SEM)으로 관찰한 사진이며, 도 8은 도 1에 의해 제조된 플렉시블 반투명 실리콘 박막 트랜지스터의 드레인 전압 0.1V 하에서의 게이트 전압에 대한 드레인 전류를 나타낸 곡선이다. 상기 소자에서의 유효 이동도는 약 50 cm2/Vs, On/Off 비 104, 문턱 전압 약 1V를 나타내며, 도 9는 본원의 일 실시예에 따른 반투명 실리콘 박막 반도체 소자(트랜지스터)의 다양한 게이트 전압에 따른 I-V 특성 곡선이다.
이상, 실시예를 들어 본원을 상세하게 설명하였으나, 본원은 상기 실시예들에 한정되지 않으며, 여러 가지 다양한 형태로 변형될 수 있으며, 본원의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함이 명백하다.

Claims (24)

  1. 그래핀 필름을 도전막으로서 포함하는, 그래핀 투명 전극.
  2. 제 1 항에 있어서,
    상기 투명 전극이 플렉시블(flexible)한 것인, 그래핀 투명 전극.
  3. 제 1 항에 있어서,
    상기 그래핀 필름이 투명 기판 상에 형성된 것인, 그래핀 투명 전극.
  4. 제 1항에 있어서,
    상기 그래핀 필름의 두께가 0.1 nm 내지 10 nm 인, 그래핀 투명 전극.
  5. 제 1 항에 있어서,
    상기 투명 전극의 면저항이 1 Ω/sq 내지 1000 Ω/sq 인, 그래핀 투명 전극.
  6. 제 1 항에 있어서,
    상기 투명 전극의 투과도가 70% 이상인, 그래핀 투명 전극.
  7. 제 1 항에 있어서,
    상기 그래핀 필름은, 그래핀 성장을 위한 촉매층에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 성장된 것인, 그래핀 투명 전극.
  8. 제 7 항에 있어서,
    상기 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 황동(brass), 청동(bronze), 백동(white brass), 스테인레스 스틸(stainless steel) 및 Ge 로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 포함하는 것인, 그래핀 투명 전극.
  9. 제 7 항에 있어서,
    상기 그래핀 성장을 위한 촉매층이 패터닝된 것인, 그래핀 투명 전극.
  10. 실리콘 박막;
    상기 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 형성된 투명 전극을 포함하는, 플렉시블 실리콘 박막 반도체 소자로서,
    상기 투명 전극이 그래핀 필름을 도전막으로서 포함하는 제 1 항 내지 제 9 항 중 어느 한 항에 따른 그래핀 투명 전극인,
    플렉시블 실리콘 박막 반도체 소자.
  11. 제 10 항에 있어서,
    상기 소자는, 기판 상에 형성된 상기 실리콘 박막, 게이트 전극, 게이트 유전층, 소스 전극 및 드레인 전극을 포함하는 실리콘 박막 트랜지스터로서, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 상기 그래핀 투명 전극인, 플렉시블 실리콘 박막 반도체 소자.
  12. 제 11 항에 있어서,
    상기 기판은 유연성 투명 기판인, 플렉시블 실리콘 박막 반도체 소자.
  13. 제 12 항에 있어서,
    상기 유전층은 투명 고분자를 포함하는 것인, 플렉시블 실리콘 박막 반도체 소자.
  14. 제 11 항에 있어서,
    상기 실리콘 박막 트랜지스터는 탑 게이트 구조 또는 바텀 게이트 구조인, 플렉시블 실리콘 박막 반도체 소자.
  15. 제 10 항에 있어서, 반투명한, 플렉시블 실리콘 박막 반도체 소자.
  16. 촉매층에 탄소 소스를 포함하는 반응 가스 및 열을 제공하여 그래핀 필름을 성장시키는 단계; 및
    상기 그래핀 필름을 실리콘 박막 상부 및 하부 중 어느 한쪽 또는 양쪽에 전사하여 투명 전극을 형성하는 단계:
    를 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 소자는, 기판 상에 형성된 상기 실리콘 박막, 게이트 전극, 게이트 유전층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터로서, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 하나 이상이 투명 전극인, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  18. 제 16 항에 있어서,
    상기 투명 전극 형성에 있어서 전사된 그래핀 필름을 포토리소그래피 및 에칭에 의하여 패터닝하는 것을 추가 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  19. 제 17 항에 있어서,
    유연성 투명 기판 상에 그래핀 필름을 전사하여 게이트 전극을 형성하고;
    상기 게이트 전극 상에 유전층을 형성하고;
    상기 유전층 상에 실리콘 박막을 형성하고;
    상기 실리콘 박막 상에 그래핀 필름을 전사한 후 포토리소그래피 및 에칭에 의하여 상기 그래핀 필름을 패터닝함으로써 소스/드레인 전극 패턴을 형성하는 것:
    을 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  20. 제 16 항에 있어서,
    상기 실리콘 박막은 반투명 단결정 실리콘 박막인, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  21. 제 16 항에 있어서,
    상기 그래핀 필름의 두께가 0.1 nm 내지 10 nm 인, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  22. 제 16 항에 있어서,
    상기 촉매층은, Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V, Zr, 황동(brass), 청동(bronze), 백동(white brass), 스테인레스 스틸(stainless steel) 및 Ge 로 이루어진 군으로부터 선택된 하나 이상의 금속 또는 합금을 포함하는 것인, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  23. 제 19 항에 있어서
    상기 소스/드레인 전극 패턴을 형성하는 것은, 그래핀 필름을 고분자 스탬프에 접촉시키고 스탬핑(stamping)에 의해 상기 실리콘 박막 상에 상기 그래핀 필름을 전사한 후 포토리소그래피 및 에칭에 의하여 패터닝하여 소스/드레인 전극 패턴을 형성하는 것을 포함하는, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
  24. 제 16 항에 있어서,
    상기 그래핀 필름은, 상기 촉매층을 대응하는 전극 패턴 형상으로 미리 패터닝한 후 화학 기상 증착법에 의하여 성장되는 것인, 플렉시블 실리콘 박막 반도체 소자의 제조 방법.
PCT/KR2010/009555 2009-12-31 2010-12-30 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자 WO2011081473A2 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20090135623 2009-12-31
KR10-2009-0135623 2009-12-31
KR1020100000593A KR101375124B1 (ko) 2009-10-16 2010-01-05 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
KR10-2010-0000593 2010-01-05

Publications (2)

Publication Number Publication Date
WO2011081473A2 true WO2011081473A2 (ko) 2011-07-07
WO2011081473A3 WO2011081473A3 (ko) 2011-11-17

Family

ID=44227061

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/009555 WO2011081473A2 (ko) 2009-12-31 2010-12-30 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자

Country Status (1)

Country Link
WO (1) WO2011081473A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016106039A1 (en) 2014-12-22 2016-06-30 Corning Incorporated Transfer of monolayer graphene onto flexible glass substrates
KR101922864B1 (ko) * 2011-08-23 2018-11-28 삼성전기 주식회사 적층 세라믹 전자 부품 및 이의 제조방법
CN114230898A (zh) * 2021-12-31 2022-03-25 河北科技大学 一种石墨烯透明导电薄膜及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法
US20080312088A1 (en) * 2007-06-13 2008-12-18 Samsung Electronics Co., Ltd. Field effect transistor, logic circuit including the same and methods of manufacturing the same
KR20090028007A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 그라펜 시트를 함유하는 투명 전극, 이를 채용한 표시소자및 태양전지
JP2009062247A (ja) * 2007-09-10 2009-03-26 Univ Of Fukui グラフェンシートの製造方法
KR20090051439A (ko) * 2007-11-19 2009-05-22 고려대학교 산학협력단 유기 박막 트랜지스터 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法
US20080312088A1 (en) * 2007-06-13 2008-12-18 Samsung Electronics Co., Ltd. Field effect transistor, logic circuit including the same and methods of manufacturing the same
JP2009062247A (ja) * 2007-09-10 2009-03-26 Univ Of Fukui グラフェンシートの製造方法
KR20090028007A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 그라펜 시트를 함유하는 투명 전극, 이를 채용한 표시소자및 태양전지
KR20090051439A (ko) * 2007-11-19 2009-05-22 고려대학교 산학협력단 유기 박막 트랜지스터 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922864B1 (ko) * 2011-08-23 2018-11-28 삼성전기 주식회사 적층 세라믹 전자 부품 및 이의 제조방법
WO2016106039A1 (en) 2014-12-22 2016-06-30 Corning Incorporated Transfer of monolayer graphene onto flexible glass substrates
CN114230898A (zh) * 2021-12-31 2022-03-25 河北科技大学 一种石墨烯透明导电薄膜及其制备方法和应用
CN114230898B (zh) * 2021-12-31 2024-01-12 河北科技大学 一种石墨烯透明导电薄膜及其制备方法和应用

Also Published As

Publication number Publication date
WO2011081473A3 (ko) 2011-11-17

Similar Documents

Publication Publication Date Title
KR101375124B1 (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
WO2012091498A1 (ko) 그래핀 전극을 포함하는 플렉시블/스트레처블 반도체 소자, 반도체층과 그래핀 전극 사이의 접촉저항 감소 방법, 및 그래핀 인터커넥터
CN107845687B (zh) 薄膜晶体管及其制备方法、电子设备
US8221884B2 (en) Incorporation of functionalizing molecules in nano-patterned epitaxial graphene electronics
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
CN104112777B (zh) 薄膜晶体管及其制备方法
WO2011046415A2 (ko) 그래핀의 롤투롤 전사 방법, 그에 의한 그래핀 롤, 및 그래핀의 롤투롤 전사 장치
WO2015008905A1 (ko) 그래핀/실리콘 나노선 분자 센서 또는 이의 제조 방법과 이를 이용한 분자 확인 방법
EP2356706B1 (en) Method of patterning an electronic or photonic material
CN102270665A (zh) 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法
KR20120034349A (ko) 플렉시블 전계효과 트랜지스터 및 이의 제조 방법
WO2020171341A1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
WO2017156803A1 (zh) 一种石墨烯薄膜晶体管的制备方法
WO2017065530A1 (ko) 그래핀 저온 전사방법
Deng et al. A high-yield two-step transfer printing method for large-scale fabrication of organic single-crystal devices on arbitrary substrates
Gao et al. Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film
WO2011081473A2 (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
CN104505405A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TW200919795A (en) Stacked structure and method of patterning the same and organic thin film transistor and array including the same
WO2014112766A1 (ko) 나노 물질층을 포함하는 투명 전극, 그 제조 방법 및 이를 구비하는 광소자 장치, 디스플레이 장치, 터치 패널 장치
KR20120130149A (ko) 플렉시블 전계효과 트랜지스터 및 이의 제조 방법
WO2016178452A1 (ko) 그래핀을 촉매로 한 실리콘의 화학적 식각 방법
EP1974400B1 (en) Method of fabricating a semiconductor device
WO2010140789A9 (ko) 나노 디바이스
KR101730372B1 (ko) 그래핀의 전사방법 및 그 방법을 이용한 전자소자의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10841305

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10841305

Country of ref document: EP

Kind code of ref document: A2