CN102270665A - 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法 - Google Patents

场效应晶体管及其制造方法和半导体氧化石墨烯制造方法 Download PDF

Info

Publication number
CN102270665A
CN102270665A CN2011101377232A CN201110137723A CN102270665A CN 102270665 A CN102270665 A CN 102270665A CN 2011101377232 A CN2011101377232 A CN 2011101377232A CN 201110137723 A CN201110137723 A CN 201110137723A CN 102270665 A CN102270665 A CN 102270665A
Authority
CN
China
Prior art keywords
redox graphene
graphene layer
film
layer
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101377232A
Other languages
English (en)
Inventor
小林敏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102270665A publication Critical patent/CN102270665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明公开了场效应晶体管及其制造方法和半导体氧化石墨烯制造方法。半导体器件包括导电基板、在该导电基板上形成的绝缘膜、包括氨基的基层和在该基层上形成的还原氧化石墨烯层。

Description

场效应晶体管及其制造方法和半导体氧化石墨烯制造方法
技术领域
本公开涉及场效应晶体管及其制造方法和半导体氧化石墨烯制造方法，更具体地，涉及包括用于沟道层的半导体氧化石墨烯的场效应晶体管。 
背景技术
近年来，对包括使用半导体石墨烯形成的沟道层的场效应晶体管进行研发。在现有技术中，已提出了几种形成半导体石墨烯的方法。第一种方法是在基板上形成氧化石墨烯，然后在120°至240°的温度加热和还原氧化石墨烯(参见“Tunable Electrical Conductivity of Individual Graphene Oxide Sheets Reduced at‘Low’Temperatures”，Nano Letters 8，4283(2008)(非专利文档1))。第二种方法是在基板上形成氧化石墨烯，然后用肼化学还原氧化石墨烯(参见“Insulator to Semimetal Transition in Graphene Oxide”，J.Phys.Chem.C 113，15768(2009)(非专利文档2))。第三种方法是使宽度约10nm的石墨烯片变薄以形成半导体石墨烯(见“Energy Band-Gap Engineering of Graphene Nanoribbons”，Phys.Rev.Lett.98，206805(2007)(非专利文档3)和“Chemically Derived，Ultrasmooth Graphene Nanoribbon Semiconductors”，Science 319，1229(2008)(非专利文档4))。第四种方法是在两层石墨烯堆叠方向上施加电场以形成半导体石墨烯(参见“Direct observation of a widely tunable bandgap in bilayer graphene”，Nature 459，820(2009)(非专利文档5))。 
发明内容
然而，在非专利文档1中公开的方法通过加热和还原氧化石墨烯只能获得没有带隙Eg的半金属还原石墨烯，但不能获得具有有限带隙的半导体氧化石墨烯。这可能导致将该还原氧化石墨烯用于沟道层的场效应晶体管(FET)的约为3的小开/关比、在利用该FET的情况下逻辑电路的高功耗、在利用该FET的情况下显示器背板的小对比率等。 
此外，在非专利文档2中公开的方法中，获得的还原氧化石墨烯具有0.055eV的小带隙Eg，并且不足以用作场效应晶体管的沟道层。此外，在非专利文档3中公开的方法需要昂贵的尖端科技光刻法，或可能存在产品产量低和产品很不均匀的问题。 
此外，由于不存在在整个表面上均匀形成两层石墨烯的现有技术并且必须连续施加高电场，因此在非专利文档5中公开的方法导致器件结构复杂。 
这样，以上涉及的半导体石墨烯形成方法具有各自的优点和缺点。 
因此，期望提供以低成本和高产量制造采用半导体氧化石墨烯的具有大开/关比和简单结构的场效应晶体管的场效应晶体管制造方法。 
也期望提供采用半导体氧化石墨烯的具有大开/关比和简单结构的场效应晶体管。 
也期望提供以低成本和高产量制造具有足够大的带隙Eg的半导体氧化石墨烯的半导体氧化石墨烯制造方法。 
以上的需求及其它的需求将在以下描述中更加显而易见。 
根据本实施方式，通过在基板上形成包括具有氨基的分子的分子层、形成氧化石墨烯，然后还原氧化石墨烯，能够获得具有足够大的带隙Eg的半导体氧化石墨烯。 
在一个实施方式中，膜包括具有氨基的基层和在基层上形成的还原氧化石墨烯层。在实施方式中，基层的表面包括绝缘体。在实施方式中，基层包括具有在其上形成导电基板。在实施方式中，导电基板是导电硅基板，并且绝缘膜是二氧化硅膜。在实施方式中，基层是已表面处理使得氨基粘附其上的绝缘膜。在实施方式中，膜还包括绝缘膜，其中基层在绝缘膜上形成为分离层。在实施方式中，氨基为APTMS或APTES的形式。在实施方式中，还原氧化石墨烯层的厚度在约0.3nm至约10nm的范围中。在实施方式中，还原氧化石墨烯层包括多个岛，该岛包括通过sp2杂化轨道结合的碳原子。在实施方式中，岛埋入还原氧化石墨烯层的绝缘区。在实施方式中，多个岛通过多个导电沟道互连以在还原氧化石墨烯层内形成网络结构。在实施方式中，导电沟道具有约10nm以上的厚度。在实施方式中，还原氧化石墨烯层具有约0.1eV以上的带隙。 
在另一实施方式中，具有包括多个碳原子岛的还原氧化石墨烯层，其中多个岛通过多个导电沟道互连以形成网络结构，导电沟道具有约10nm以下的厚度。在实施方式中，还原氧化石墨烯层的厚度在约0.3nm至约10nm的范围中。在实施方式中，还原氧化石墨烯层包括多个岛，该岛包括通过sp2杂化轨道结合的碳原子。在实施方式中，岛埋入还原氧化石墨烯层的绝缘区。在实施方式中，还原氧化石墨烯层具有约0.1eV以上的带隙。 
在另一实施方式中，半导体器件包括导电基板、在导电基板上形成的绝缘膜、包括氨基的基层和在基层上形成的还原氧化石墨烯层。在实施方式中，导电基板是导电硅基板，并且绝缘膜是二氧化硅膜。在实施方式中，半导体器件还包括在还原氧化石墨烯层上形成的源电极和栅电极。在实施方式中，半导体器件是场效应晶体管。在实施方式中，半导体器件还包括 覆盖还原氧化石墨烯层的第二栅极绝缘膜，第二栅极绝缘膜包括还原氧化石墨烯层的开口暴露部分、在第一个开口中形成的源电极、在第二个开口中形成的漏电极和在第二栅极绝缘膜中形成的栅电极。在实施方式中，氨基为APTMS或APTES的形式。在实施方式中，还原氧化石墨烯层的厚度在约0.3nm至约10nm的范围中。在实施方式中，还原氧化石墨烯层包括多个岛，该岛包括通过sp2杂化轨道结合的碳原子。在实施方式中，岛埋入还原氧化石墨烯层的绝缘区。在实施方式中，多个岛通过多个导电沟道互连以在还原氧化石墨烯层内形成网络结构。在实施方式中，导电沟道具有约10nm以下的宽度。在实施方式中，还原氧化石墨烯层具有约0.1eV以上的带隙。 
在另一实施方式中，制造膜的方法包括形成包括氨基的基层，并在基层上形成还原氧化石墨烯层。在实施方式中，通过热或化学还原氧化石墨烯形成还原氧化石墨烯层。在实施方式中，通过在可还原氧化石墨烯的气氛下，在100℃以上400℃以下的温度热处理还原氧化石墨烯来形成还原氧化石墨烯层。在实施方式中，基层表面包括绝缘体。在实施方式中，基层包括具有在其上形成绝缘膜的导电基板。在实施方式中，导电基板是导电硅基板，并且绝缘膜是二氧化硅膜。在实施方式中，基层是绝缘膜，并通过表面处理绝缘膜使得氨基粘附至其来形成。在实施方式中，该方法还包括形成绝缘膜，并且基层在绝缘膜上形成为分离层。在实施方式中，形成还原氧化石墨烯层包括在基层上接触氧化石墨烯的分散液以形成多个碳原子岛。在实施方式中，形成还原氧化石墨烯层还包括热或化学还原氧化石墨烯，从而通过导电沟道连接多个碳原子岛。在实施方式中，导电沟道具有约10nm以下的宽度。在实施方式中，碳原子岛埋入还原氧化石墨烯层的绝缘区。在实施方式中，还原氧化石墨烯层具有约0.1eV以上的带隙。 
在另一实施方式中，还原氧化石墨烯层的形成方法包括形成多个碳原子岛，使用多个导电沟道互连多个碳原子岛以形成氧化石墨烯层的网络结 构，其中导电沟道具有约10nm以下的宽度。在实施方式中，通过热或化学还原氧化石墨烯形成还原氧化石墨烯层。在实施方式中，通过在可还原氧化石墨烯的气氛下，在100℃以上400℃以下的温度热处理还原氧化石墨烯来形成还原氧化石墨烯层。 
在另一实施方式中，半导体器件的制造方法包括提供导电基板、在导电基板上形成绝缘膜、在绝缘膜上形成包括氨基的层并在包括氨基的层上形成还原氧化石墨烯层。在实施方式中，通过热或化学还原氧化石墨烯形成还原氧化石墨烯层。在实施方式中，通过在可还原氧化石墨烯的气氛下，在100℃以上400℃以下的温度下热处理还原氧化石墨烯来形成还原氧化石墨烯层。在实施方式中，导电基板是导电硅基板，并且绝缘膜是二氧化硅膜。在实施方式中，方法还包括在还原氧化石墨烯层上形成源电极和漏电极。 
该实施方式以低成本高产量提供使用半导体氧化石墨烯的具有大开/关比和简单结构的场效应晶体管。此外，另一实施方式以低成本高产量提供具有充分大带隙Eg的半导体氧化石墨烯。 
本文描述了另外的特点和和优点，并从以下详细描述和附图中变得显而易见。 
附图说明
图1A至图1C是说明根据本公开第一实施方式的半导体氧化石墨烯制造方法的截面图； 
图2是示出在根据本公开第一实施方式的半导体氧化石墨烯制造方法中形成的氧化石墨烯结构的平面图； 
图3是示出在根据本公开第一实施方式的半导体氧化石墨烯制造方法中形成的半导体氧化石墨烯结构的平面图； 
图4是示出通过还原在基板上形成的氧化石墨烯而没有形成包括具有氨基的分子的分子层而形成的还原半导体氧化石墨烯的结构的平面图； 
图5是根据本公开第二实施方式的场效应晶体管的截面图； 
图6A至图6C是说明根据本公开第二实施方式的场效应晶体管的制造方法的截面图； 
图7是示出在实施例3中制造的场效应晶体管的栅极电压-漏电流特性的测量结果的示意图； 
图8是示出在实施例4中制造的场效应晶体管的开/关比的测量结果的示意图； 
图9是示出在实施例4中制造的场效应晶体管的开/关比和载流子迁移率之间关系的示意图； 
图10是示出根据本公开第三实施方式的场效应晶体管的截面图； 
图11A至图11C是说明根据本公开第三实施方式的场效应晶体管的制造方法的截面图；以及 
图12A至图12C是说明根据本公开第三实施方式的场效应晶体管的制造方法的截面图。 
具体实施方式
将参考附图以下面的顺序描述实施方式。以如下顺序给出描述。 
1.第一实施方式(半导体氧化石墨烯制造方法) 
2.第二实施方式(场效应晶体管和场效应晶体管的制造方法) 
在下文中，将描述执行本公开的模式(下文中称为“实施方式”)。以如下顺序给出描述。 
1.第一实施方式(半导体氧化石墨烯制造方法) 
2.第二实施方式(场效应晶体管和场效应晶体管的制造方法) 
3.第三实施方式(场效应晶体管和场效应晶体管的制造方法) 
<1.第一实施方式> 
[半导体氧化石墨烯制造方法] 
在第一实施方式中，首先，如图1A所示，诸如SiO2膜等的绝缘膜12在基板11上形成，包括具有氨基的分子的分子层13在绝缘膜12上形成。例如，APTMS、APTES等可为具有氨基的分子。例如，基板11可包括硅基板、塑料基板、玻璃基板等。 
接下来，如图1B所示，氧化石墨烯14在分子层13上形成。优选地，氧化石墨烯14通过使氧化石墨烯的分散液接触分子层13而形成。更具体地，例如，氧化石墨烯的分散液涂布在分子层13上，或其上形成分子层13的基板11浸渍在氧化石墨烯的分散液中。例如，氧化石墨烯的分散液的溶剂可包括水、二甲基甲酰胺(DMF)、乙醇、丙酮、四氢呋喃(THF)、二甲基亚砜(DMSO)、N-甲基吡咯烷酮(NMP)、乙腈、二乙醚、甲苯或这些溶剂中两种或多种的混合物。可使用旋涂法、浇铸法、转印法或其它各种印刷方法来涂布氧化石墨烯的分散液。在氧化石墨烯的分散液接触分子层13时，分散液中氧化石墨烯粘附至分子层13，从而形成氧化石墨烯14。优选地，氧化石墨烯14的厚度为0.3nm以上10nm以下。氧化石墨烯分散液的浓度或氧化石墨烯薄片的大小不特别限制，并可按需选择。 
图2是氧化石墨烯14的平面图。如图2所示，氧化石墨烯14包括由于诸如氧化、点阵缺陷、拓扑缺陷等结晶性的混乱导致绝缘化的绝缘区域14a。 
接下来，热或化学还原氧化石墨烯14。如图1C所示，这形成半导体的还原氧化石墨烯15(在下文中称为“半导体氧化石墨烯”)。如果热还原氧化石墨烯14，则氧化石墨烯14在真空下、在惰性气氛或在氧化气氛中受到例如在100℃以上400℃以下的温度的热处理。从改善带隙Eg的控制性的观点来看，热处理的温度优选为150℃以上300℃以下，更优选为180℃以上280℃以下。该热处理所需时间通常为1分钟以上10小时以下，尽管它取决于热处理温度。如果化学还原氧化石墨烯14，则通过使氧化石墨烯14接触诸如肼、NaBH4等的气态或液态还原剂来处理氧化石墨烯14。 
图3示出通过还原氧化石墨烯14获得的半导体氧化石墨烯15的平面图。如图3所示，在半导体氧化石墨烯15中，例如，通过部分还原形成并包括通过sp2杂化轨道结合的碳原子的若干nm大小的导电岛15b埋入由于诸如氧化、点阵缺陷、拓扑缺陷等的结晶性混乱而绝缘化的绝缘区域15a。该半导体氧化石墨烯15具有例如0.15eV以上的大带隙Eg。在一个岛15b和另一岛15b之间生成隧道耦合，并且电子通过在一个岛15b和另一岛15b之间的漂移电导传导的模型可认为是该半导体氧化石墨烯15的导电模型。此外，由于岛15b通过包括通过sp2杂化轨道结合的碳原子的例如大约10nm(例如，从1nm到30nm)宽度的薄导电沟道互连，因此可形成网络结构，并且电子可能在一个岛15b和其它岛15b之间经该导电沟道导电。 
为了比较，图4示出通过在基板11上形成氧化石墨烯14而没有形成包括具有氨基的分子的分子层13、然后热或化学还原氧化石墨烯14获得的还原氧化石墨烯16。如图4所示，在还原氧化石墨烯16中，被埋入绝缘区域16a并包括通过sp2杂化轨道结合碳原子的导电岛16b的大小显著 大于埋入在图3中示出的半导体氧化石墨烯15的绝缘区域15a的岛15b的大小。因此，该还原氧化石墨烯16的带隙小于半导体氧化石墨烯15的带隙。 
<实施例1> 
在其主面上形成有150nm厚SiO2膜的p++Si基板用作基板11。 
APTMS用作具有氨基的分子。通过在APTMS(2.7mM)甲苯溶液中浸渍具有在其主面上形成有SiO2膜的p++Si基板15分钟，使用APTMS修饰SiO2膜的表面，从而形成APTMS层。 
制备0.1mg/ml的氧化石墨烯分散液(使用水作为溶剂)，并通过将具有在其上形成APTMS层的p++Si基板浸渍在氧化石墨烯分散液中5分钟使氧化石墨烯粘附至APTMS层，形成氧化石墨烯层。 
接下来，通过在气氛(湿度60％)中在250℃加热和还原具有在其上形成氧化石墨烯层的p++Si基板30分钟来形成半导体氧化石墨烯层。作为基于阻抗值的温度依存性测量的结果，半导体氧化石墨烯的带隙Eg为0.15eV。 
<实施例2> 
具有在其主面上形成150nm厚SiO2膜的p++Si基板用作基板11。 
APTMS用作具有氨基的分子。通过在APTMS(2.7mM)甲苯溶液中浸渍具有在其主面上形成SiO2膜的p++Si基板15分钟，使用APTMS修饰SiO2膜的表面，从而形成APTMS层。 
制备0.1mg/ml的氧化石墨烯分散液(用水作为溶剂)，并通过将具有在其上形成APTMS层的p++Si基板浸渍在氧化石墨烯分散液中5分钟使氧化石墨烯粘附至APTMS层来形成氧化石墨烯层。 
接下来，通过在基本不包括水的气氛(氧浓度为19％和露点为-30℃)中在250℃加热和还原具有在其上形成氧化石墨烯层的p++Si基板1小时，形成半导体氧化石墨烯。作为基于阻抗值的温度依存性的测量的结果，半导体氧化石墨烯的带隙Eg为0.25eV。 
如上所述，根据第一实施方式，可通过在基板11上的绝缘膜12上形成分子层13、在分子层上形成氧化石墨烯14、然后热或化学还原氧化石墨烯14容易地形成半导体氧化石墨烯15。半导体氧化石墨烯15具有对于实际使用充分大的0.15eV以上的带隙Eg。另外，由于氧化石墨烯14可大面积形成，因此可形成大面积半导体氧化石墨烯15。此外，由于作为半导体氧化石墨烯15的原料的氧化石墨烯14非常便宜，因此可低成本获得半导体氧化石墨烯15。另外，由于不需要使石墨烯片变薄或使用两层石墨烯，如在“Energy B and-Gap Engineering of Graphene Nanoribbons”，Phys.Rev.Lett.98，206805(2007)，“Chemically Derived，Ultrasmooth Graphene Nanoribbon Semiconductors”，Science 319，1229(2008)和“Direct Observation of a Widely Tunable Bandgap in Bilayer Graphene”，Nature 459，820(2009)中所公开的，可低成本高产量获得大面积半导体氧化石墨烯15。此外，由于包括具有氨基的分子的分子层13和氧化石墨烯14可通过溶液处理形成，因此可能实现减少半导体氧化石墨烯15的生产成本。 
<2.第二实施方式> 
[场效应晶体管] 
图5示出根据第二实施方式的场效应晶体管。示出的场效应晶体管具有底栅结构。 
如图5所示，在场效应晶体管中，栅极绝缘膜22在构成栅电极的导电基板21上形成。例如，导电基板21可包括导电Si基板、导电塑料基板、金属基板等。例如，栅极绝缘膜22可包括诸如SiO2膜、氮化硅(SiN)膜等的无机绝缘膜，诸如聚苯酚等的聚合物绝缘膜。包括具有氨基的分子的分子层23在栅极绝缘膜22上形成。例如，具有氨基的分子可包括APTMS、APTES等。此外，半导体氧化石墨烯24在分子层23上形成为沟道层。半导体氧化石墨烯24具有与图3所示的半导体氧化石墨烯15相同的结构。源电极25和漏电极26在半导体氧化石墨烯24上形成。源电极25和漏电极26由诸如钯(Pd)、铂(Pt)、镍(Ni)、钛(Ti)、铬(Cr)、铝(Al)、金(Au)、银(Ag)、铜(Cu)等的金属、石墨、石墨烯、碳纳米管、导电聚合物或其它各种导电材料构成，并可按需选择。 
[场效应晶体管的制造方法] 
首先，如图6A所示，包括具有氨基的分子的分子层23在形成在导电基板21上的栅极绝缘膜22上形成。 
接下来，如图6B所示，在栅极绝缘膜22上的分子层23上形成氧化石墨烯27。与在第一实施方式中相同，可通过将氧化石墨烯的分散液接触分子层23，然后将分散液中的氧化石墨烯粘附至分子层23来形成氧化石墨烯27。 
接下来，与在第一实施方式中相同，如图6C所示，通过热或化学还原氧化石墨烯27形成半导体氧化石墨烯24。 
接下来，如图5所示，源电极25和漏电极26在半导体氧化石墨烯24上形成。可通过形成诸如金属的导电层(未示出)、然后使用光刻和蚀刻工艺使导电层图案化为预定形状，或使用剥离法、印刷工艺等对具有预定形状的导电层(未示出)进行图案化来形成源电极25和漏电极26。 
以这种方式，可制造要求的场效应晶体管。 
<实施例3> 
具有在其主面上形成150nm厚SiO2膜的p++Si基板用作基板21。 
APTMS用作具有氨基的分子。通过在APTMS(2.7mM)甲苯溶液中浸渍具有在其主面上形成SiO2膜的p++Si基板15分钟，使用APTMS修饰SiO2膜的表面，从而形成APTMS层。 
制备氧化石墨烯分散液(0.1mg/ml)(用水作为溶剂)，并通过将具有在其上形成APTMS层的p++Si基板浸渍在氧化石墨烯分散液中5分钟使氧化石墨烯粘附至APTMS层来形成氧化石墨烯。 
接下来，通过在气氛(湿度60％)中在250℃加热和还原具有在其上形成氧化石墨烯层的p++Si基板30分钟来形成半导体氧化石墨烯。 
接下来，在半导体氧化石墨烯上使用光刻法形成具有预定形状的抗蚀图案(未示出)之后，使用真空沉积工艺形成Pd膜。接下来，使用剥离法除去过量的Pd膜和抗蚀剂，从而形成由Pd膜构成的源电极25和漏电极26。 
图7示出具有由此制造的底栅结构的场效应晶体管的栅极电压-漏电流特性的测量结果(在室温下)。这里，场效应晶体管的沟道长度为6μm，并且其沟道宽度为900μm。为了比较，图7也示出具有以除氧化石墨烯27在栅极绝缘膜22上形成而没有形成APTMS层之外与上述方法相同的方式制造的底栅结构的场效应晶体管的栅极电压-漏电流特性在室温下的测量结果。从图7可以看出，具有通过没有形成APTMS层制造的底栅结构的场效应晶体管的开/关比较小，为2.5，而具有通过形成在栅极绝缘膜22上的APTMS层制造的底栅结构的场效应晶体管的开/关比非常大，为 150。此外，作为基于漏电流的温度依存性的测量的结果，半导体氧化石墨烯的带隙Eg为0.15eV。 
这样的大开/关比是由于半导体氧化石墨烯的0.15eV的大带隙Eg引起的场效应晶体管的断电流Ioff显著减小。即，由于半导体氧化石墨烯的Eg增加，热激励载流子减少，并因此断电流Ioff减小。更具体地，在断电流Ioff和场效应晶体管的带隙Eg之间关系通过Ioff∝exp(-Eg/2kBT)表示。这里，kB是波尔兹曼常数，T是温度。 
<实施例4> 
具有在其主面上形成150nm厚SiO2膜的p++Si基板用作基板21。 
APTMS用作具有氨基的分子。通过在APTMS(2.7mM)甲苯溶液中浸渍具有在其主面上形成SiO2膜的p++Si基板15分钟，使用APTMS修饰SiO2膜的表面，从而形成APTMS层。 
制备0.1mg/ml的氧化石墨烯分散液(用水作为溶剂)，并通过将具有在其上形成APTMS层的p++Si基板浸渍在氧化石墨烯分散液中5分钟使氧化石墨烯粘附至APTMS层，形成氧化石墨烯。 
接下来，通过在基本上不包括水的气氛(氧浓度为19％并且露点为-30℃)中在250℃加热和还原具有在其上形成氧化石墨烯层的p++Si基板1小时，形成半导体氧化石墨烯。 
接下来，在半导体氧化石墨烯上使用光刻法形成具有预定形状的抗蚀图案(未示出)之后，使用真空沉积工艺顺次形成Cr膜和Au膜。接下来，使用剥离法去除过量的Cr膜、Au膜和抗蚀剂，从而形成由Cr/Au膜构成的源电极25和漏电极26。 
根据上述工艺制造具有底栅结构的多个场效应晶体管。通过施加1V的漏极电压和在100V至-100V的范围中的栅极电压测量这些场效应晶体管的转移特性。图8示出从测量的转移特性获得的开/关比的频率分布。假设每个场效应晶体管的沟道长度和宽度分别为6μm和900μm。为了比较，图8也示出具有根据除通过在气氛中(湿度60％，氧浓度19％)在250℃执行加热和还原处理1小时形成半导体氧化石墨烯之外与上述相同的工艺制造的底栅结构的场效应晶体管的相同频率分布。此外，图8也示出具有根据除在肼气氛中在90℃化学还原氧化石墨烯、然后在APTMS层上吸收之外与上述相同的工艺制造的底栅结构的场效应晶体管的相同频率分布。如图8所示，尽管在氧化石墨烯在肼气氛中在90℃化学还原、然后在APTMS层上吸收时开/关比(平均值)较小，即3，在通过在空气中在250℃加热和还原处理1小时形成半导体氧化石墨烯时开/关比(平均值)为139，即增加约48倍。此外，在通过在基本上不包括水的-30℃的露点的气氛中在250℃加热和还原处理1小时形成半导体氧化石墨烯时，开/关比(平均值)非常大，即733，这比通过在空气中在250℃执行加热和还原处理1小时形成半导体氧化石墨烯时的开/关比(平均值)增加约五倍。注意，在通过在基本不包括水的-30℃露点的气氛中在250℃执行加热和还原处理1小时形成半导体氧化石墨烯时获得1000以上的显著大的开/关比。在图8中的曲线表示使用高斯函数的相关性。 
图9是示出包括通过根据三个上述处理执行氧化石墨烯还原形成的半导体氧化石墨烯或还原氧化石墨烯的开/关比和载流子迁移率之间关系的示图。从图9可以看出，较小的载流子迁移率提供较大的开/关比。这可说明由于载流子大小和通过还原氧化石墨烯形成的导电岛的大小成比例，并且较小岛大小在一个岛和另一个之间提供较大距离，所以载流子迁移率变得更小，而由于半导体氧化石墨烯或还原氧化石墨烯包括更多绝缘部分，所以开/关比变得较大。此外，由于即使在加热和还原时间从1小时改为5分钟时特征也不显著改变的事实，可看出在APTMS层上的氧化石墨烯的加热和还原具有氧化石墨烯还原预定量之后不再还原的特殊状态。由 于还原量通过基层和APTMS层表面等的气氛(氧气气氛等)确定，因此还原量提供良好的控制性。 
如上所述，根据第二实施方式，可通过在导电基板21上的栅极绝缘膜22上的分子层23上形成氧化石墨烯27，然后热或化学还原氧化石墨烯27来形成半导体氧化石墨烯24。半导体氧化石墨烯24具有对于实际使用充分大的0.15eV以上的带隙。这使得可能实现由于断电流Ioff减小其漏电流显著减小的场效应晶体管。在该场效应晶体管用于逻辑电路时，可显著减小逻辑电路的功耗。此外，由于该场效应的晶体管的开/关比非常大，为150以上，或1000以上，因此在该场效应晶体管用于显示器底板时，可实现具有大亮度对比率的显示器。此外，由于半导体氧化石墨烯24可低成本大面积形成，因此可低成本制造场效应晶体管。此外，通过使用具有非常大开/关比的场效应晶体管，可实现具有非常高灵敏度的化学传感器、生物传感器等。 
<3.第三实施方式> 
[场效应晶体管] 
图10示出根据第三实施方式的场效应晶体管。示出的场效应晶体管具有顶栅结构。 
如图10所示，在场效应晶体管中，诸如SiO2膜等的绝缘膜32在基板31上形成，并且包括具有氨基的分子的分子层33在绝缘膜32上形成。例如，基板31的可包括Si基板、塑料基板等。例如，具有氨基的分子可包括APTMS、APTES等。预定形状的半导体氧化石墨烯34在分子层33上形成。半导体氧化石墨烯34具有与图所示的半导体氧化石墨烯15相同的结构。形成栅极绝缘膜35以覆盖半导体氧化石墨烯34。例如，栅极绝缘膜35可包括SiO2膜、SiN膜等。栅电极36在栅极绝缘膜35上形成。栅电极36可由例如铝(Al)等构成。开口35a和35b分别在在半导体氧 化石墨烯34的两个端部上的栅极绝缘膜35中形成。源电极37和漏电极38分别通过在半导体氧化石墨烯34上的开口35a和35b接触半导体氧化石墨烯34。源电极37和漏电极38由与源电极25和漏电极26相同的导电材料构成，并可按需选择。 
[场效应晶体管制造方法] 
首先，如图11A所示，包括具有氨基的分子的分子层33在基板31上形成的栅极绝缘膜32上形成。 
接下来，如图11B所示，氧化石墨烯39在分子层33上形成。如在第一实施方式中，可通过使氧化石墨烯的分散液接触分子层33，然后使分散液中的氧化石墨烯粘附至分子层33来形成氧化石墨烯39。 
接下来，如在第一实施方式中，如图11C所示，通过热或化学还原氧化石墨烯39形成半导体氧化石墨烯34。 
接下来，如图12A所示，使用光刻法和使用氧气等的反应离子蚀刻工艺将半导体氧化石墨烯34图案化为预定形状。 
接下来，如图12B所示，形成栅极绝缘膜35以覆盖半导体氧化石墨烯34的整个表面。 
接下来，如图12C所示，在栅极绝缘膜35上形成栅电极36。可通过使用例如真空沉积工艺等、然后使用光刻法将该膜图案化为预定形状形成栅电极材料制成的膜来形成栅电极36。 
接下来，如图10所示，蚀刻除去栅极绝缘膜35的预定部分以形成开口35a和35b。 
此后，在整个表面上形成金属等制成的导电层(未示出)之后，通过使用光刻法使导电层图案化为预定形状，在开口35a和35b中形成源电极37和漏电极38。 
以这种方式，制造要求的场效应晶体管。 
第三实施方式提供具有顶栅结构的场效应晶体管，该顶栅结构具有与第二实施方式相同的优点。 
尽管已具体示出并描述了本公开的示例性实施方式和实施例，但本公开不限于公开的实施方式和实施例。应理解，在不背离本公开的范围和精神的前提下，可进行各种更改。 
例如，仅通过实施例给出在上述实施方式和实施例中引用的数值、结构、配置、形状、材料等，并且不同的数值、结构、配置、形状、材料等可根据需要选择。 
此外，在一些情况下，可使用具有可结合诸如结合至氧化石墨烯表面的羟基、环氧基、羰基、羧基等的官能团的官能团的分子，取代具有氨基的分子。 
本申请包含分别于2010年6月1日和2010年11月26日向日本专利局提交的日本在先专利申请JP 2010-125653和JP 2010-263171中公开的主题，其全部内容结合与此作为参考。 

Claims (51)

1.一种膜，包括：
基层，具有氨基；以及
还原氧化石墨烯层，在所述基层上形成。
2.根据权利要求1所述的膜，其中，所述基层的表面包括绝缘体。
3.根据权利要求2所述的膜，其中，所述基层包括导电基板，所述导电基板具有在其上形成的绝缘膜。
4.根据权利要求3所述的膜，其中，所述导电基板是导电硅基板，并且所述绝缘膜是二氧化硅膜。
5.根据权利要求1所述的膜，其中，所述基层是已经过表面处理的绝缘膜，使得所述氨基附接至所述绝缘膜。
6.根据权利要求1所述的膜，还包括绝缘膜，其中，所述基层在所述绝缘膜上形成为分离层。
7.根据权利要求1所述的膜，其中，所述氨基为APTMS或APTES的形式。
8.根据权利要求1所述的膜，其中，所述还原氧化石墨烯层的厚度在约0.3nm至约10nm的范围中。
9.根据权利要求1所述的膜，其中，所述还原氧化石墨烯层包括多个岛，所述岛包括通过sp2杂化轨道结合的碳原子。
10.根据权利要求9所述的膜，其中，所述岛埋入所述还原氧化石墨烯层的绝缘区。
11.根据权利要求9所述的膜，其中，所述多个岛通过多个导电沟道互连，从而在所述还原氧化石墨烯层内形成网络结构。
12.根据权利要求11所述的膜，其中，所述导电沟道具有约10nm以下的宽度。
13.根据权利要求1所述的膜，其中，所述还原氧化石墨烯层具有约0.1eV以上的带隙。
14.一种还原氧化石墨烯层，包括多个碳原子岛，其中，所述多个岛通过多个导电沟道互连以形成网络结构，所述导电沟道具有约10nm以下的宽度。
15.根据权利要求14所述的还原氧化石墨烯层，其中，所述还原氧化石墨烯层的厚度在约0.3nm至约10nm的范围中。
16.根据权利要求14所述的还原氧化石墨烯层，其中，所述还原氧化石墨烯层包括多个岛，所述岛包括通过sp2杂化轨道结合的碳原子。
17.根据权利要求14所述的还原氧化石墨烯层，其中，所述岛埋入所述还原氧化石墨烯层的绝缘区。
18.根据权利要求14所述的还原氧化石墨烯层，其中，所述还原氧化石墨烯层具有约0.1eV以上的带隙。
19.一种半导体器件，包括：
导电基板；
绝缘膜，在所述导电基板上形成；
基层，包括氨基；以及
还原氧化石墨烯层，在所述基层上形成。
20.根据权利要求19所述的半导体器件，其中，所述导电基板是导电硅基板，并且所述绝缘膜是二氧化硅膜。
21.根据权利要求20所述的半导体器件，还包括在所述还原氧化石墨烯层上形成的源电极和栅电极。
22.根据权利要求21所述的半导体器件，其中，所述半导体器件是场效应晶体管。
23.根据权利要求19所述的半导体器件，还包括：
第二栅极绝缘膜，覆盖所述还原氧化石墨烯层，所述第二栅极绝缘膜包括暴露部分的所述还原氧化石墨烯层的开口；
源电极，在第一个所述开口中形成；
漏电极，在第二个所述开口中形成；以及
栅电极，在所述第二栅极绝缘膜上形成。
24.根据权利要求19所述的半导体器件，其中，所述氨基为APTMS或APTES的形式。
25.根据权利要求19所述的半导体器件，其中，所述还原氧化石墨烯层的厚度在约0.3nm至约10nm的范围中。
26.根据权利要求19所述的半导体器件，其中，所述还原氧化石墨烯层包括多个岛，所述岛包括通过sp2杂化轨道结合的碳原子。
27.根据权利要求26所述的半导体器件，其中，所述岛埋入所述还原氧化石墨烯层的绝缘区。
28.根据权利要求26所述的半导体器件，其中，所述多个岛通过多个导电沟道互连以在所述还原氧化石墨烯层内形成网络结构。
29.根据权利要求26所述的半导体器件，其中，所述导电沟道具有约10nm以下的宽度。
30.根据权利要求19所述的半导体器件，其中，所述还原氧化石墨烯层具有约0.1eV以上的带隙。
31.一种膜的制造方法，所述方法包括：
形成包括氨基的基层；以及
在所述基层上形成还原氧化石墨烯层。
32.根据权利要求31所述的膜的制造方法，其中，所述还原氧化石墨烯层通过将氧化石墨烯热或化学还原而形成。
33.根据权利要求32所述的膜的制造方法，其中，通过在能够还原所述氧化石墨烯的气氛下、在100℃以上400℃以下的温度下热处理而还原氧化石墨烯来形成所述还原氧化石墨烯层。
34.根据权利要求33所述的膜的制造方法，其中，所述基层的表面包括绝缘体。
35.根据权利要求34所述的膜的制造方法，其中，所述基层包括导电基板，所述导电基板具有形成在其上的绝缘膜。
36.根据权利要求35所述的膜的制造方法，其中，所述导电基板是导电硅基板，并且所述绝缘膜是二氧化硅膜。
37.根据权利要求31所述的膜的制造方法，其中，所述基层是绝缘膜，并且通过表面处理所述绝缘膜使得所述氨基附接至所述绝缘膜而形成。
38.根据权利要求31所述的膜的制造方法，还包含形成绝缘膜，并且在所述绝缘膜上将所述基层形成为分离层。
39.根据权利要求31所述的膜的制造方法，其中，形成所述还原氧化石墨烯层包括在所述基层上接触氧化石墨烯的分散液以形成多个碳原子岛。
40.根据权利要求39所述的膜的制造方法，其中，形成所述还原氧化石墨烯层还包括热或化学还原所述氧化石墨烯，从而通过导电沟道连接所述多个碳原子岛。
41.根据权利要求40所述的膜的制造方法，其中，所述导电沟道具有约10nm以下的宽度。
42.根据权利要求39所述的半导体器件，其中，所述碳原子岛埋入所述还原氧化石墨烯层的绝缘区。
43.根据权利要求36所述的半导体器件，其中，所述还原氧化石墨烯层具有约0.1eV以上的带隙。
44.一种还原氧化石墨烯层的形成方法，所述方法包括：
形成多个碳原子岛；以及
使用多个导电沟道互连所述多个碳原子岛以形成所述还原氧化石墨烯层的网络结构，
其中，所述导电沟道具有约10nm以下的宽度。
45.根据权利要求44所述的还原氧化石墨烯层的形成方法，其中，所述还原氧化石墨烯层通过将氧化石墨烯热或化学还原而形成。
46.根据权利要求45所述的还原氧化石墨烯层的形成方法，其中，通过在能够还原所述氧化石墨烯的气氛下、在100℃以上400℃以下的温度下热处理而还原氧化石墨烯来形成所述还原氧化石墨烯层。
47.一种半导体器件的制造方法，所述方法包括：
提供导电基板；
在所述导电基板上形成绝缘膜；
在所述绝缘膜上形成包括氨基的层；以及
在所述包括氨基的层上形成还原氧化石墨烯层。
48.根据权利要求47所述的半导体器件的制造方法，其中，所述还原氧化石墨烯层通过将氧化石墨烯热或化学还原而形成。
49.根据权利要求48所述的半导体器件的制造方法，其中，通过在能够还原所述氧化石墨烯的气氛下、在100℃以上400℃以下的温度下热处理而还原氧化石墨烯来形成所述还原氧化石墨烯层。
50.根据权利要求49所述的半导体器件的制造方法，其中，所述导电基板是导电硅基板，并且所述绝缘膜是二氧化硅膜。
51.根据权利要求50所述的半导体器件的制造方法，还包括在所述还原氧化石墨烯层上形成源电极和漏电极。
CN2011101377232A 2010-06-01 2011-05-25 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法 Pending CN102270665A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-125653 2010-06-01
JP2010125653 2010-06-01
JP2010263171A JP2012015481A (ja) 2010-06-01 2010-11-26 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
JP2010-263171 2010-11-26

Publications (1)

Publication Number Publication Date
CN102270665A true CN102270665A (zh) 2011-12-07

Family

ID=44117165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101377232A Pending CN102270665A (zh) 2010-06-01 2011-05-25 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法

Country Status (5)

Country Link
US (1) US20110291068A1 (zh)
EP (1) EP2393107B1 (zh)
JP (1) JP2012015481A (zh)
KR (1) KR20110132246A (zh)
CN (1) CN102270665A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569407A (zh) * 2012-02-14 2012-07-11 北京中瑞经纬科技有限公司 硅基石墨烯场效应晶体管及其制作方法
CN102988120A (zh) * 2012-12-26 2013-03-27 中国科学院物理研究所 一种基于纳米石墨烯隧穿效应的人造皮肤及其制备方法
CN103066098A (zh) * 2012-12-26 2013-04-24 北京大学 一种石墨烯霍尔集成电路及其制备方法
WO2013086909A1 (zh) * 2011-12-15 2013-06-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103247689A (zh) * 2012-02-04 2013-08-14 李德杰 石墨烯场效应晶体管
CN104616991A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104616991B (zh) * 2013-11-05 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10224409B2 (en) 2015-09-23 2019-03-05 Boe Technology Group Co., Ltd. Thin film transistor, method for producing the same, array substrate and display apparatus

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813179B1 (ko) * 2011-06-10 2017-12-29 삼성전자주식회사 복층의 게이트 절연층을 구비한 그래핀 전자 소자
US8759153B2 (en) * 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
GB201200355D0 (en) 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
US9748340B2 (en) * 2012-03-22 2017-08-29 Quantum Devices, Llc Graphene field effect transistor
KR101347889B1 (ko) * 2012-05-10 2014-01-09 울산대학교 산학협력단 그래핀계 탄소소재 전자소자 및 그 제조방법
EP2667417A1 (en) * 2012-05-23 2013-11-27 Imec Graphene-based semiconductor device
KR101364957B1 (ko) 2012-06-14 2014-02-20 한국기계연구원 환원된 산화 그래핀이 삽입된 유기 태양 전지의 제조방법 및 이에 의해 제조된 유기 태양 전지
JP6285424B2 (ja) * 2012-06-21 2018-02-28 モナッシュ ユニバーシティＭｏｎａｓｈ Ｕｎｉｖｅｒｓｉｔｙ 絶縁材料の導電部
KR101919420B1 (ko) * 2012-10-08 2019-02-08 삼성전자주식회사 그래핀 스위칭 소자를 이용한 메모리 어레이
KR101910579B1 (ko) 2012-10-29 2018-10-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR102039748B1 (ko) * 2013-03-07 2019-11-01 울산대학교 산학협력단 그래핀 산화물의 국소환원을 이용한 탄소기반 전자소자 및 이의 제조방법
GB2521193A (en) * 2013-12-12 2015-06-17 Nokia Technologies Oy Electronic apparatus and associated methods
KR20150093977A (ko) * 2014-02-10 2015-08-19 한국전자통신연구원 이차원 물질을 이용한 접합 전자 소자의 제조방법
JP6665531B2 (ja) * 2014-06-12 2020-03-13 東レ株式会社 放熱材、ガスバリア材およびそれらの製造方法
KR101714837B1 (ko) * 2014-09-12 2017-03-10 한양대학교 산학협력단 전자 소자, 및 그 제조 방법
WO2016039541A1 (ko) * 2014-09-12 2016-03-17 한양대학교 산학협력단 전자 소자, 및 그 제조 방법
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
US10490401B1 (en) * 2015-09-10 2019-11-26 United States Of America As Represented By Secretary Of The Navy Scalable graphene nanoribbon arrays for digital transistors
KR102391911B1 (ko) * 2015-10-16 2022-04-27 삼성전자주식회사 이차원 물질을 포함한 반도체 소자
CN105261654B (zh) * 2015-11-05 2018-12-28 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
KR102459948B1 (ko) * 2015-12-28 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
JP6877000B2 (ja) * 2016-03-22 2021-05-26 国立研究開発法人物質・材料研究機構 グラフェンとカーボンナノチューブとの積層体の製造方法、グラフェンとカーボンナノチューブとの積層体からなる電極材料、および、それを用いた電気二重層キャパシタ
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN106814117B (zh) * 2017-01-22 2019-07-16 河北科技大学 PMo12-SiO2-rGO复合材料的制备方法及其修饰电极的方法和应用
JP7195539B2 (ja) * 2019-03-26 2022-12-26 国立研究開発法人物質・材料研究機構 半導体装置、パワーデバイスおよび制御用電子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414436A (zh) * 2007-10-17 2009-04-22 索尼株式会社 存储元件和显示装置
CN101474897A (zh) * 2009-01-16 2009-07-08 南开大学 石墨烯-有机材料层状组装膜及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003231097A (ja) * 2002-02-08 2003-08-19 Mitsubishi Gas Chem Co Inc 炭素からなる骨格を持つ薄膜状粒子を基板に載せた構造物およびその作製方法
US7842432B2 (en) * 2004-12-09 2010-11-30 Nanosys, Inc. Nanowire structures comprising carbon
CN102066245B (zh) * 2007-10-19 2014-07-16 卧龙岗大学 石墨烯分散体的制备方法
KR20100117570A (ko) * 2008-01-03 2010-11-03 내셔널 유니버시티 오브 싱가포르 기능성화된 그래핀 옥사이드
US8182917B2 (en) * 2008-03-20 2012-05-22 The United States Of America, As Represented By The Secretary Of The Navy Reduced graphene oxide film
US9991391B2 (en) * 2008-07-25 2018-06-05 The Board Of Trustees Of The Leland Stanford Junior University Pristine and functionalized graphene materials
JP5408971B2 (ja) 2008-11-26 2014-02-05 日東電工株式会社 シート接合体作製方法
JP2010263171A (ja) 2009-05-01 2010-11-18 Ogata Yusaku 太陽電池を円形ポールに巻きつけた太陽光発電パネル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414436A (zh) * 2007-10-17 2009-04-22 索尼株式会社 存储元件和显示装置
CN101474897A (zh) * 2009-01-16 2009-07-08 南开大学 石墨烯-有机材料层状组装膜及其制备方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BECERRIL: "Evaluation of Solution-Processed Reduced Graphene Oxide Films as Transparent Conductors", 《ACS NANO》 *
DREYER: "The chemistry of graphene oxide", 《CHEM.SOC.REV》 *
GOKI EDA: "Large-area ultrathin films of reduced graphene oxide as a transparent and flexible electronic material，Nature Nanotechnology", 《NATURE NANOTECHNOLOGY》 *
MEIHUA JIN: "graphene oxide thin film field effect transistors without reduction", 《J.PHYS.D》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086909A1 (zh) * 2011-12-15 2013-06-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103247689A (zh) * 2012-02-04 2013-08-14 李德杰 石墨烯场效应晶体管
CN102569407A (zh) * 2012-02-14 2012-07-11 北京中瑞经纬科技有限公司 硅基石墨烯场效应晶体管及其制作方法
CN102988120A (zh) * 2012-12-26 2013-03-27 中国科学院物理研究所 一种基于纳米石墨烯隧穿效应的人造皮肤及其制备方法
CN103066098A (zh) * 2012-12-26 2013-04-24 北京大学 一种石墨烯霍尔集成电路及其制备方法
CN103066098B (zh) * 2012-12-26 2016-02-10 北京大学 一种石墨烯霍尔集成电路及其制备方法
CN104616991A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104616991B (zh) * 2013-11-05 2018-06-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10224409B2 (en) 2015-09-23 2019-03-05 Boe Technology Group Co., Ltd. Thin film transistor, method for producing the same, array substrate and display apparatus

Also Published As

Publication number Publication date
KR20110132246A (ko) 2011-12-07
EP2393107B1 (en) 2013-01-16
JP2012015481A (ja) 2012-01-19
EP2393107A1 (en) 2011-12-07
US20110291068A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
CN102270665A (zh) 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法
TWI544645B (zh) 薄膜電晶體及其製備方法
Kedzierski et al. Graphene-on-insulator transistors made using C on Ni chemical-vapor deposition
EP1636829B1 (en) Patterned thin film graphite devices
CN102471069B (zh) 石墨烯器件和制造石墨烯器件的方法
KR101375124B1 (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
KR101920718B1 (ko) 그래핀 소자 제조 장치 및 이를 이용한 그래핀 소자 제조 방법
JP2009164432A (ja) 半導体装置の製造方法、半導体装置および配線構造体
CN112563330B (zh) 一种垂直单分子场效应晶体管集成器件及制备方法
CN112582541B (zh) 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
KR20150017422A (ko) 그래핀/실리콘 나노선 분자 센서 또는 이의 제조 방법과 이를 이용한 분자 확인 방법
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
Zaifuddin et al. pH sensor based on chemical-vapor-deposition-synthesized graphene transistor array
Gao et al. Encapsulate-and-peel: fabricating carbon nanotube CMOS integrated circuits in a flexible ultra-thin plastic film
Hsu et al. High frequency performance of graphene transistors grown by chemical vapor deposition for mixed signal applications
Zhu et al. Direct transfer of graphene and application in low-voltage hybrid transistors
US20160221830A1 (en) Method of producing graphene film
US20150270350A1 (en) Graphene-on-semiconductor substrates for analog electronics
Kurra et al. Field effect transistors and photodetectors based on nanocrystalline graphene derived from electron beam induced carbonaceous patterns
KR101999488B1 (ko) 그래핀 표면의 잔여물 제거 방법
Lee et al. Wafer-scale carbon nanotube network transistors
Vaziri et al. PDMS-supported graphene transfer using intermediary polymer layers
Jin Jeon et al. Annealing-induced conductivity transition in ZnO nanowires for field-effect devices
KR101730372B1 (ko) 그래핀의 전사방법 및 그 방법을 이용한 전자소자의 제조방법
KR20180123225A (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207