KR20150093977A - 이차원 물질을 이용한 접합 전자 소자의 제조방법 - Google Patents

이차원 물질을 이용한 접합 전자 소자의 제조방법 Download PDF

Info

Publication number
KR20150093977A
KR20150093977A KR1020140014679A KR20140014679A KR20150093977A KR 20150093977 A KR20150093977 A KR 20150093977A KR 1020140014679 A KR1020140014679 A KR 1020140014679A KR 20140014679 A KR20140014679 A KR 20140014679A KR 20150093977 A KR20150093977 A KR 20150093977A
Authority
KR
South Korea
Prior art keywords
substrate
dimensional material
forming
electrode
dielectric layer
Prior art date
Application number
KR1020140014679A
Other languages
English (en)
Inventor
유영준
김진수
최홍규
최진식
김진태
정광효
윤두협
최춘기
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140014679A priority Critical patent/KR20150093977A/ko
Priority to US14/258,416 priority patent/US9275860B2/en
Publication of KR20150093977A publication Critical patent/KR20150093977A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이차원 물질들을 화학적으로 박리(exfoliation)하여 원하는 위치에 배치하여 접합 전자 소자를 제작하는 방법에 관한 것으로, 상기 방법은 기판의 표면을 표면처리하여 패턴을 형성하는 단계; 상기 패턴이 형성된 기판 상에 이차원 물질 조각을 용해시킨 액체 용액을 분사하여 이차원 물질을 전사하는 단계; 기판 상에 배치된 이차원 물질 양쪽에 제 1 전극을 형성하는 단계; 상기 형성된 제 1 전극위에 유전체층을 형성하는 단계; 및 상기 유전체층 위에 제 2 전극을 형성하는 단계를 포함하며, 이와 같은 방법을 통해 특정 기판 위에 선택적으로 이차원 물질 만을 배치할 수 있어 다양한 이차원 물질 기반 접합 소자를 용이하게 제작할 수 있다.

Description

이차원 물질을 이용한 접합 전자 소자의 제조방법{Method for Preparing Junction Electirc Device Using Two Dimensions Materials}
본 발명은 이차원 물질들을 화학적으로 박리(exfoliation)하여 원하는 위치에 배치하여 접합 전자 소자를 제작하는 방법에 관한 것으로, 보다 상세하게는 이차원(2D) 물질의 조각(flake)들을 액체를 이용하여 분사시켜 기판의 원하는 위치에 전사시켜 접합 전자 소자를 제작하는 방법에 관한 것이다.
산화그래핀(GO, Graphene oxide)를 특정 용액에 분산시켜서 원하는 기판 위에 전사시키는 화학적 박리(Chemical(liquid) exfoliation) 방법이 대면적 제품의 대량 생산(mass-production)의 목표로 많은 연구가 진행되고 있다.
즉 원하는 그래핀 조각을 녹인 용액을 바로 시편에 뿌려서 말리는 간단한 방법은 대량 생산이라는 측면에서 충분한 장점을 가지고 있는 방법이며, 이러한 종래의 기술에 발맞추어 그래핀 뿐만이 아닌 이차원(2D) 물질(MoS2, WS2, MoSe2, WSe2, 등)들도 용액(solution)에 녹여서 기판에 분사하는 연구가 시작 단계에 있다.
그러나, 현재 2D 물질들의 화학적 박리 연구는 활발히 진행되고 있으나, 아직 원하는 부분에만 2D 물질을 올리는 것이 아닌, 랜덤한 위치에 원치 않는 두께로 올라가는 것이 대부분인 실정이다. 또한 2D 물질과 기판(substrate)과의 특별한 결합이 없이는 쉽게 달라 붙지 않는 것도 현재의 문제점이다.
이에 본 발명자들은 상기의 문제점을 해결하기 위하여, 기판의 표면에 기계적 혹은 화학적 처리를 통해 패턴을 형성시켜 원하는 부분에만 2D 물질을 붙여 소자를 제작할 수 있음을 밝히고 본 발명을 완성하였다.
따라서, 본 발명이 해결하고자 하는 과제는 이차원 물질들을 화학적으로 박리(exfoliation)하여 원하는 위치에 배치하여 접합 전자 소자를 제작하는 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 기판의 표면을 표면처리하여 패턴을 형성하는 단계; 상기 패턴이 형성된 기판 상에 이차원 물질 조각을 용해시킨 액체 용액을 분사하여 이차원 물질을 전사하는 단계; 상기 기판 상에 배치된 상기 이차원 물질 양쪽에 제1 전극을 형성하는 단계; 상기 형성된 제1 전극위에 유전체층을 형성하는 단계; 및 상기 유전체층 위에 제2 전극을 형성하는 단계를 포함하는 이차원 물질을 이용한 접합 전자 소자의 제조방법을 제공한다.
본 발명에 따른 접합 전자 소자의 제조방법에 있어서, 상기 기판으로는 실리콘, 산화물 실리콘 및 플라스틱 기판으로 이루어진 군에서 선택되는 것이 바람직하다.
상기 이차원 물질로는 MoS2, WS2, MoSe2 및 WSe2로 이루어진 군에서 선택될 수 있으며, 상기 이차원 물질이 용해되는 액체로는 에탄올과 물을 혼합한 용액이 선택될 수 있다.
본 발명에 따른 접합 전자 소자의 제조방법에 있어서, 상기 기판의 표면처리는 원자힘현미경(atomic force microscope, AFM)을 이용한 기계적 리소그래피를 이용해서 시편 위에 원하는 패턴을 나노크기로 패터닝(Patterning)하여 표면처리하거나, 또는 기판상에 폴리메틸메타크릴레이트(PMMA)를 형성하고, 전자빔리소그래피(e-beam lithography)를 이용하여 폴리메틸메타크릴레이트(PMMA)를 패터닝하고, 이어서 개구된 부분에 자기조립분자(SAM)을 형성하고, 폴리메틸메타크릴레이트를 제거하여 표면처리하는 것이다.
본 발명에 따른 접합 전자 소자의 제조방법에 있어서, 상기 제1 및 제2 전극은 금속 전극 또는 그래핀이 사용되는 것이 바람직하며, 상기 유전체층은 HfO2, AlO3 및 SiO2 로 이루어진 군에서 일종 이상 선택되는 것으로 형성되는 것이 바람직하다.
본 발명에 따른 이차원 물질을 이용한 접합 전자 소자의 제조방법은 아직까지 이차원 물질 조각(flake)들을 원하는 부분에 배치시키는 방법이 나와 있지 않은 현 시점에서 기판의 표면처리를 통해 용액상의 이차원 물질들을 기판에 올린 후, 용액을 건조시켜, 이차원 물질을 기판의 특정 처리된 부분에만 올라가게 하는 방법을 제안함으로써, 특정 기판 위에 선택적으로 이차원 물질만을 배치하여, 다양한 이차원 물질 기반 접합 소자를 용이하게 제작할 수 있다.
도 1은 본 발명의 일 실시예에 따라 이차원 물질을 이용하여 접합 전자 소자를 제조하는 과정을 나타낸 흐름도이다.
도 2는 본 발명의 일 실시예에 따라 용액 처리를 이용한 이차원 물질 전사 방법을 개략적으로 나타낸 모식도이다.
도 3은 본 발명의 일 실시예에 따라 이차원 물질을 이용해 접합 전자 소자의 제조과정을 개략적으로 나타낸 모식도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 일실시예에 따른 이차원 물질을 이용하여 접합 전자 소자를 제조하는 과정을 나타낸 흐름도이고, 도 2는 본 발명의 일 실시예에 따라 용액 처리를 이용한 이차원 물질 전사 방법을 개략적으로 나타낸 모식도이고, 도 3은 본 발명의 일 실시예에 따라 이차원 물질을 이용해 접합 전자 소자의 제조과정을 개략적으로 나타낸 모식도이다.
도 1 내지 도 3을 참조하면, 본 발명에 따른 이차원 물질을 이용하여 접합 전자 소자를 제조하는 방법은 기판(100)의 표면을 표면처리하여 패턴(101)을 형성하는 단계(S11); 상기 패턴(101)이 형성된 기판(100) 상에 이차원 물질 조각(102)을 용해시킨 액체 용액을 분사하여 이차원 물질(102)을 전사하는 단계(S12); 기판(100) 상에 배치된 이차원 물질(102) 양쪽에 제 1 전극(103)을 형성하는 단계(S13); 상기 형성된 제 1 전극(103) 위에 유전체층(104)을 형성하는 단계(S14); 및 상기 유전체층(104) 위에 제 2 전극(105)을 형성하는 단계(S15)를 포함한다.
상기 기판(100)의 표면을 표면처리하여 패턴(101)을 형성하는 단계(S11)에서 기판(100)으로는 실리콘, 산화물 실리콘 및 플라스틱(예를 들면, PET) 기판으로 이루어진 군에서 선택되는 것이 바람직하지만, 이것으로 제한되는 것은 아니다.
상기 표면처리 방법은 2가지 방법이 있다. 첫번째 방법은 원자힘현미경(atomic force microscope(AFM))을 이용한 기계적 리소그래피(mechanical lithography)를 이용해서 기판 위의 원하는 위치에 원하는 패턴을 나노크기로 패터닝(Patterning)하는 것이다. 이렇게 패터닝된 부분은 다른 부분보다 굴곡져서 표면 포텐셜(surface potential)이 높다. 후속에서 이차원 물질 조각(102)을 용해시킨 액체 용액을 분사하면, 이차원 물질 조각(102)은 표면 포텐셜이 높은 표면과 높은 결합상호작용(bonding inteaction)을 하므로, 본 발명은 패터닝된 부분에 이차원 물질 조각(102)을 배치할 수 있다. 두번째 방법은 기판 위에 폴리메틸메타크릴레이트(PMMA)층을 형성한 후 전자빔 리소그래피(e-beam lithography)를 이용하여 패터닝한 후, 개구된 부분에 자기정렬분자(SAM)를 올리고, 이어서, PMMA층를 제거하여 원하는 부분에만 SAM이 올라오도록 표면처리하는 것이다. 여기서, 상기 SAM 물질로는 이차원 물질과 쉽고 강한 본딩을 할 수 있는 물질들을 사용한다.
상기 패턴(101)이 형성된 기판(100) 상에 이차원 물질 조각(102)을 용해시킨 액체 용액을 분사하여 이차원 물질(102)을 전사하는 단계(S12)에서, 상기 이차원 물질(102)로는 MoS2, WS2, MoSe2 및 WSe2로 이루어진 군에서 선택될 수 있으며, 상기 이차원 물질이 용해되는 액체로는 에탄올과 물이 혼합된 용액이 선택될 수 있다.
상기 이차원 물질 조각이 용해된 액체 용액은 분사와 같은 방법을 통해 패턴이 형성된 기판(100) 상에 전사될 수 있으며, 상기 액체 성분을 건조시킴으로써 도 2에 나타난 바와 같이 이차원 물질 조각(102)이 기판의 표면 처리된 부분(101)에 위에 배치되게 된다.
기판(100) 상에 배치된 이차원 물질(102) 양쪽에 제 1 전극(103)을 형성하는 단계(S13)에서는, 이차원 물질(102)을 전자소자의 채널(channel)로 이용하기 위해 양쪽으로 전극을 형성시키는 것이다. 상기 제 1 전극(103) 물질로는 기존 금속 전극도 가능하며, 이차원 전극인 그래핀을 이용할 수도 있다. 상기 제 1 전극(103)은 이 분야에 일반적인 방법인 리소그래피(lithography) 방식 또는 증착 장비(예를 들어, evaporator)를 이용한 증착 방법 등을 통해 형성될 수 있다.
상기 형성된 제 1 전극(103) 위에 유전체층(104)을 형성하는 단계(S14)에서, 상기 유전체층을 형성하는 물질로는 HfO2, AlO3 및 SiO2 로 이루어진 군에서 일종 이상 선택되는 것이 바람직하며, 또한, 높은 전도도 변화와 투명하고 휠 수 있는 전자소자 제작을 위해서는 헥사고날 보른 나이트라이드(hexagonal boron nitride, h-BN)등의 이차원 물질들로 형성될 수 있다.
상기 유전체층(104)은 상기 양쪽의 제 1 전극(103)의 사이에 형성되며, 마찬가지로 이 분야에 일반적인 방법인 증착 장비(예를 들어, evaporator)를 이용한 증착 방법 또는 ALD(atomic layer deposition)등을 통해 수십 nm정도 형성될 수 있다.
상기 유전체층(104) 위에 제 2 전극(105)을 형성하는 단계(S15)에서, 상기 제 2 전극(105)은 제 1 전극과 동일한 물질로 형성될 수 있으며, 다른 물질로도 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100 : 기판 101 : 표면처리된 부분
102 : 이차원 물질 103 : 제 1 전극
104 : 유전체층 105 : 제 2 전극

Claims (7)

  1. 기판의 표면을 표면처리하여 패턴을 형성하는 단계;
    상기 패턴이 형성된 기판 상에 이차원 물질 조각을 용해시킨 액체 용액을 분사하여 이차원 물질을 전사하는 단계;
    상기 기판 상에 배치된 상기 이차원 물질 양쪽에 제 1 전극을 형성하는 단계;
    상기 제1 전극 위에 유전체층을 형성하는 단계; 및
    상기 유전체층 위에 제 2 전극을 형성하는 단계를 포함하는 이차원 물질을 이용한 접합 전자 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 기판으로는 실리콘, 산화물 실리콘 및 플라스틱 기판으로 이루어진 군에서 선택되는 것인 이차원 물질을 이용한 접합 전자 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 이차원 물질로는 MoS2, WS2, MoSe2 및 WSe2로 이루어진 군에서 선택될 수 있으며, 상기 이차원 물질이 용해되는 액체로는 에탄올과 물을 혼합한 용액이 선택되는 이차원 물질을 이용한 접합 전자 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 기판의 표면처리는 원자힘현미경(atomic force microscope, AFM)을 이용한 기계적 리소그래피를 이용해서 시편 위에 원하는 패턴을 나노크기로 패터닝(Patterning)하는 것인 이차원 물질을 이용한 접합 전자 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 기판의 표면처리는 상기 기판상에 폴리메틸 메타크릴레이트(PMMA)를 형성하고, 전자빔리소그래피(e-beam lithography)를 이용하여 상기 폴리메틸 메타크릴레이트(PMMA)를 패터닝하고, 이어서 개구된 부분에 자기조립분자(SAM)을 형성하고, 상기 폴리메틸메타크릴레이트를 제거하는 것인 이차원 물질을 이용한 접합 전자 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 전극은 금속 전극 또는 그래핀이 사용되는 것인 이차원 물질을 이용한 접합 전자 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 유전체층은 HfO2, AlO3 및 SiO2 로 이루어진 군에서 일종 이상 선택되는 물질로 형성되는 것인 이차원 물질을 이용한 접합 전자 소자의 제조방법.
KR1020140014679A 2014-02-10 2014-02-10 이차원 물질을 이용한 접합 전자 소자의 제조방법 KR20150093977A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140014679A KR20150093977A (ko) 2014-02-10 2014-02-10 이차원 물질을 이용한 접합 전자 소자의 제조방법
US14/258,416 US9275860B2 (en) 2014-02-10 2014-04-22 Method of manufacturing a junction electronic device having a 2-dimensional material as a channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140014679A KR20150093977A (ko) 2014-02-10 2014-02-10 이차원 물질을 이용한 접합 전자 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20150093977A true KR20150093977A (ko) 2015-08-19

Family

ID=53775538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014679A KR20150093977A (ko) 2014-02-10 2014-02-10 이차원 물질을 이용한 접합 전자 소자의 제조방법

Country Status (2)

Country Link
US (1) US9275860B2 (ko)
KR (1) KR20150093977A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048004A (ko) * 2015-10-26 2017-05-08 삼성전자주식회사 나노 패턴 기판을 포함하는 전도체 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268229B2 (ja) * 2016-06-27 2018-01-24 株式会社サイオクス 窒化物半導体積層物、窒化物半導体積層物の製造方法、半導体積層物の製造方法、および半導体積層物の検査方法
CN109052315B (zh) * 2018-08-01 2021-07-23 南方科技大学 一种二维材料的转移系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US7491425B2 (en) * 2004-10-29 2009-02-17 International Business Machines Corporation Scanning probe-based lithography method
EP1795958A1 (en) 2005-12-07 2007-06-13 Electronics And Telecommunications Research Institute Method of fabricating nanoimprint mold
KR100670835B1 (ko) 2005-12-07 2007-01-19 한국전자통신연구원 나노임프린트 몰드 제작 방법
US7544523B2 (en) * 2005-12-23 2009-06-09 Fei Company Method of fabricating nanodevices
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 ３端子型電子デバイス及び２端子型電子デバイス
JP4527194B1 (ja) * 2009-12-11 2010-08-18 エンパイア テクノロジー ディベロップメント エルエルシー グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス
JP2012015481A (ja) * 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
KR101328275B1 (ko) 2010-09-29 2013-11-14 주식회사 포스코 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US9162885B2 (en) * 2011-02-17 2015-10-20 Rutgers, The State University Of New Jersey Graphene-encapsulated nanoparticle-based biosensor for the selective detection of biomarkers
WO2012170099A2 (en) * 2011-03-22 2012-12-13 Massachusetts Institute Of Technology Direct synthesis of patterned graphene by deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170048004A (ko) * 2015-10-26 2017-05-08 삼성전자주식회사 나노 패턴 기판을 포함하는 전도체 및 그 제조방법

Also Published As

Publication number Publication date
US9275860B2 (en) 2016-03-01
US20150228481A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
Guo et al. Stacking of 2D materials
Kinoshita et al. Dry release transfer of graphene and few-layer h-BN by utilizing thermoplasticity of polypropylene carbonate
He et al. Etching techniques in 2D materials
Liang et al. Transport characteristics of multichannel transistors made from densely aligned sub-10 nm half-pitch graphene nanoribbons
Nam et al. MoS2 transistors fabricated via plasma-assisted nanoprinting of few-layer MoS2 flakes into large-area arrays
Kim et al. van der Waals heterostructures with high accuracy rotational alignment
Kim et al. Atomic layer etching mechanism of MoS2 for nanodevices
Kim et al. Reliable postprocessing improvement of van der Waals heterostructures
Wang et al. Support-free transfer of ultrasmooth graphene films facilitated by self-assembled monolayers for electronic devices and patterns
Liu et al. Epitaxial graphene nanoribbon array fabrication using BCP-assisted nanolithography
Liang et al. Electrostatic force assisted exfoliation of prepatterned few-layer graphenes into device sites
Li et al. A universal, rapid method for clean transfer of nanostructures onto various substrates
Kang et al. A robust highly aligned DNA nanowire array-enabled lithography for graphene nanoribbon transistors
Kretinin et al. Electronic properties of graphene encapsulated with different two-dimensional atomic crystals
Xu et al. Controllable atomic scale patterning of freestanding monolayer graphene at elevated temperature
Papagno et al. Large band gap opening between graphene Dirac cones induced by Na adsorption onto an Ir superlattice
Abramova et al. Meniscus-mask lithography for narrow graphene nanoribbons
Deng et al. Graphene wrinkles enable spatially defined chemistry
Zhang et al. Clean transfer of 2D transition metal dichalcogenides using cellulose acetate for atomic resolution characterizations
Poddar et al. Resist-free lithography for monolayer transition metal dichalcogenides
Jeong et al. Self-aligned multichannel graphene nanoribbon transistor arrays fabricated at wafer scale
Mutlu et al. Transfer-free synthesis of atomically precise graphene nanoribbons on insulating substrates
Nipane et al. Damage-free atomic layer etch of WSe2: A platform for fabricating clean two-dimensional devices
Gong et al. Emergence of photoluminescence on bulk MoS 2 by laser thinning and gold particle decoration
Zuo et al. Maskless micro/nanopatterning and bipolar electrical rectification of MoS2 flakes through femtosecond laser direct writing

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid