CN112563330B - 一种垂直单分子场效应晶体管集成器件及制备方法 - Google Patents

一种垂直单分子场效应晶体管集成器件及制备方法 Download PDF

Info

Publication number
CN112563330B
CN112563330B CN202011410903.9A CN202011410903A CN112563330B CN 112563330 B CN112563330 B CN 112563330B CN 202011410903 A CN202011410903 A CN 202011410903A CN 112563330 B CN112563330 B CN 112563330B
Authority
CN
China
Prior art keywords
dimensional material
layer
field effect
effect transistor
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011410903.9A
Other languages
English (en)
Other versions
CN112563330A (zh
Inventor
贾传成
李佩慧
郭雪峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai University
Original Assignee
Nankai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai University filed Critical Nankai University
Priority to CN202011410903.9A priority Critical patent/CN112563330B/zh
Publication of CN112563330A publication Critical patent/CN112563330A/zh
Application granted granted Critical
Publication of CN112563330B publication Critical patent/CN112563330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种基于二维材料纳米孔的垂直单分子场效应晶体管集成器件及制备方法,属于新材料和分子场效应晶体管领域。由二维材料模板条带阵列、超平金属电极、二维材料支撑绝缘纳米孔阵列、自组装单分子膜、二维材料漏端电极条带、绝缘二维材料介质层以及导电二维材料栅电极条带构成。本发明采用新型二维材料替代传统场效应晶体管中的栅极和介电层材料，引入二维材料绝缘层对电极间距进行原子级厚度的精准控制，引入二维材料模板层对金属电极平整度进行改善，使得器件达到原子级平整并且原子层厚度可控，实现了具有可集成能力的在室温下可以稳定工作的固态栅极调控的并且具有超平金属电极的垂直单分子场效应晶体管，提高了器件稳定性以及大规模集成可能性。

Description

一种垂直单分子场效应晶体管集成器件及制备方法
技术领域
本发明属于新材料以及分子场效应晶体管领域，特别涉及一种以二维材料为超平金属电极生长模板、绝缘支撑层、栅电极层、介质层、漏端电极的垂直单分子场效应晶体管集成器件。
背景技术
分子场效应晶体管具备分子级尺寸，可以在量子隧穿状态下工作，是未来集成电路中最有可能的电子元件。通常，通过在分子异质结中施加栅压就可以调控分子的能级位置，从而改变分子能级与电极费米能级的相对位置，进一步调控分子的导电特性。
一般情况下，分子场效应晶体管的制造方法是在分子结的一侧放置一个固态背栅或电化学栅极，以调整中心分子的能级。然而，这种基于固态栅极产生的电场调控分子的能级的器件栅调控强度弱，调控效率低，制备效率低，稳定性较差。具体地，这样的器件对介电层厚度敏感，然而目前的介电层多是二氧化硅和二氧化铪材料，想要制备出与分子尺寸匹配的厚度的固态介电层在工艺实施上是极为困难的。同样地，也是材料问题，目前的栅极使用的材料多为掺杂硅，不易做得特别小，无法精准对单个分子异质结施加栅压，漏电流对器件的影响较大。又由于栅极和介质层与分子直接接触，导致分子异质结极不稳定，既降低了栅调控的强度，又降低了器件的稳定性。以上种种原因都使得分子场效应晶体管制造工艺复杂，稳定性低，制备成功率低，难以集成。
近年报告的新型垂直分子隧穿晶体管（Sci. Adv. 2018，4, eaat8237），基于离子液体栅极/石墨烯/自组装单层分子膜（SAMs）/金膜跨平面垂直异质结构，在一定程度上解决了分子场效应晶体管存在的部分问题，比如说栅介电层都不与分子产生直接接触，且通过离子液体双电层，在分子上下两侧原子级别距离内形成栅电场，这就解决了以往分子场效应晶体管室温下不稳定，制备效率低，栅调控弱等问题，使之可以在室温下稳定运行。但这样的结构还是没能很好解决集成的问题，并且也带来了几方面问题：1：采用的是离子液体栅极，与现有加工工艺不兼容，难以集成； 2：直接用Si基底，也为大面积集成带来挑战；3：绝缘支撑层使用氧化硅材料，厚度难以控制；4：由于是垂直结构，底部的金电极的平整度对分子结的形成和稳定性有着决定性的影响，而在这个器件中，金膜是直接在Si衬底上的，达不到原子级别的平整度。最重要的是，该器件是分子膜体系，如果做成集成器件，那么我们无法保证每个器件单元中的分子个数相同，因此，开发一种具有可集成能力的在室温下能稳定工作的固态栅极调控的并且具有超平金属电极的垂直单分子场效应晶体管是十分必要的。
二维材料的兴起便为实现这一目标提供了一种好的解决方案。二维材料种类极其丰富，从金属性到绝缘性的材料都有，并且具有原子级的表面平整度。目前已知的二维材料有数百种，许多是天然半导体、金属和绝缘体。二维材料的特征是具有强平面内共价键的层状晶体结构，表面无悬键，因此即使在单原子厚度的极限下也能表现出优异的电子和光学性能，这与典型的块体半导体表面和界面上存在的悬键和俘获态形成了鲜明对比。同时，二维材料层间通过弱范德华力(vdW)耦合在一起，可保持层与层之间的紧密接触。将不同二维材料组装，可以形成种类丰富的异质结构。因此，二维材料也是一种良好的组装模板。它们还具有平面可加工性，方便集成时对各个部分的形状进行图案化控制，从而达到精准地对单个单元进行调控。另外，六方氮化硼（h-BN）、亚硒酸氧铋（Bi2SeO5）、氮化镓（Ga2N3）或钛酸锶（SrTiO3）等二维材料，具有大的带隙，同时具有物理惰性和化学惰性，难以和其他物质反应，是一种很好的绝缘介电材料。用他们作为绝缘层来控制电极间距，可以达到原子级可控的精准度。而且利用二维材料间的紧密接触，将单分子异质结封装在一个相对密闭的环境中，可以大大提高稳定性，有助于集成。
发明内容
本发明的目的在于提供一种基于二维材料纳米孔的垂直单分子场效应晶体管集成器件及其制备方法，不仅解决现有方案室温下稳定性差，栅调控效率低，难以集成等问题，还将二维材料的自身固有特性，比如原子级平整和原子层可控的优势引入垂直分子场效应晶体管。利用二维材料的原子级平整作为生长模板，形成超平金属电极；利用二维材料的原子级可控来精准实现电极间距的控制；利用二维材料的范德华接触来实现异质结之间的层叠，形成垂直器件；尤其是栅极提供的栅压通过这样的结构垂直施加到分子上，避免了与分子的直接接触又将分子与栅极的间距控制在原子级别，大大提高了稳定性和栅调控的强度。另外，利用二维材料的平面可加工性，对各个二维材料层形状进行图案化控制，以绝缘二维材料六方氮化硼（h-BN）、亚硒酸氧铋（Bi2SeO5）、氮化镓（Ga2N3）或钛酸锶（SrTiO3）作为器件中绝缘支撑层的材料，构筑纳米孔阵列，和二维材料漏端电极条带阵列一同将单个分子异质结功能单元封装在对应的孔洞中并采用h-BN作为保护层，这些方案都进一步为实现器件的大规模集成提供可能性。
为实现上述目的，基于二维材料纳米孔的垂直单分子场效应晶体管集成器件由二维材料模板条带（1）、超平金属电极条带（2）、二维材料绝缘支撑纳米孔阵列（3）、自组装单分子（4）、二维材料漏端电极条带阵列（5）、绝缘二维材料介质层（6）以及导电二维材料栅电极条带阵列（7）构成
所述栅极二维材料选用石墨烯， 1T相二硫化钛（1T-TiS2），1T 相二硫化钼（1T-MoS2）, 1T 相硒化钒（1T-VSe2），1T 相锑化钨（1T-WTe2）或者可导电的其余金属型二维材料，厚度从单层到多层不等；以上层状二维材料均可通过机械剥离或CVD生长得到，均可通过干法转移或者湿法转移方式实现层叠组装；均具备平面可加工性，可通过图案化加工形成相应的二维材料条带阵列；
所述自组装单个分子与所述超平金属电极之间通过Au-S、Ag-S或者Pt-S键连接；与二维材料漏端电极之间为范德华作用力；
所述单个分子由单侧末端有巯基修饰的4,4-二（乙炔苯）苯硫酚分子自组装得到；
所述超平金属电极条带材料为Au、Ag或Pt；
所述绝缘二维材料介质层与所述导电二维材料栅电极条带阵列之间为范德华接触，与所述二维材料漏端电极条带阵列之间也是范德华接触；
所述二维材料绝缘支撑纳米孔阵列中每个纳米孔直径为1-3 nm，所述纳米孔阵列的高度与所述二维材料绝缘支撑层厚度相等，能够暴露出孔洞中的金属电极条带；
所述二维材料绝缘支撑层所用材料为六方氮化硼（h-BN）、亚硒酸氧铋（Bi2SeO5）、氮化镓（Ga2N3）或钛酸锶（SrTiO3），在二维材料漏端电极条带阵列和超平金属电极条带之间，一方面精准控制电极间距，另一方面避免器件短路，对二维材料漏端电极/自组装单分子/超平金属电极分子结进行保护；
所述绝缘二维材料介质层具备材料选择多样性，可选用六方氮化硼（h-BN）、亚硒酸氧铋（Bi2SeO5）、氮化镓（Ga2N3）或钛酸锶（SrTiO3）作为介质层；材料厚度原子层可控，h-BN厚度为1-30 nm，对应可施加的栅压范围为0.1-10 V；Bi2SeO5厚度为1-30 nm，对应可施加的栅压范围为0.1-10 V；Ga2N3厚度为1-30 nm，对应可施加的栅压范围为0.1-10 V；SrTiO3厚度为1-30 nm，对应可施加的栅压范围为0.1-10 V；
所述导电二维材料栅电极条带阵列厚度为1-100 nm，宽度为7-50 nm；
所述超平金属电极条带厚度为1-10 nm，宽度为7-50 nm；
本发明提供了超平金属电极的制备方法，方法一：在二维材料模板层表面上蒸镀一层1-10 nm的金薄膜，然后在200 ℃温度下快速退火，接着通过干法转移方法转移一定厚度的二维材料绝缘支撑层到金薄膜上对金膜起到限域作用，再在400 ℃温度下进行退火，获得超平金属电极；方法二：通过原子层沉积（ALD）工艺在二维材料模板层表面上沉积一层1-10 nm 的金薄膜，接着通过干法转移方法转移一定厚度的二维材料绝缘支撑层到金薄膜上对金膜起到限域作用，再在400 ℃温度下进行退火，获得超平金属电极；方法三：在二维材料模板层表面上用电化学沉积的方式沉积一层1-10 nm 的金薄膜，然后在200℃进行退火处理，接着通过干法转移方法转移一定厚度的二维材料绝缘支撑层到金薄膜上对金膜起到限域作用，再在400 ℃温度下进行退火，获得超平金属电极。
所述二维材料模板条带厚度为1-3 nm，宽度为7-50 nm；
二维材料漏端电极条带阵列厚度为1-3 nm，宽度为7-50 nm；
所述二维材料绝缘支撑纳米孔阵列高度为3-5 nm；
本发明提供的制备所述基于二维材料纳米孔的垂直单分子场效应晶体管集成器件的方法，包括如下步骤：
1)在衬底上制备二维材料模板条带；2)在所述二维材料模板条带上表面组装超平金属电极条带；3)在所述超平金属电极条带上制备二维材料绝缘支撑层；4)在所述二维材料绝缘层中通过聚焦离子束（FIB）、透射电子显微镜（TEM）、控制介质击穿法（CDB）（Nat. Protoc. 2020，15, 122–143）、基于缺陷点的反应离子刻蚀以及热退火等工艺制备直径为1~3 nm的纳米孔阵列，所述纳米孔阵列的高度与所述二维材料绝缘层厚度相等，能够暴露出金属电极条带，获得二维材料绝缘支撑纳米孔阵列； 本发明衬底采用原子级平整的硅片、云母、蓝宝石或者柔性材料；所述柔性材料包括但不限于聚酰亚胺（PI）、聚乙烯醇（PVA）、聚酯（PET）中的一种。
其中，所述方法还包括：
5)将所述单侧末端有巯基修饰的4,4-二（乙炔苯）苯硫酚分子与步骤4)所得体系接触进行自组装，即在所述超平金属电极条带上通过Au-S、Ag-S或者Pt-S键连接得到自组装单分子异质结；
6)在所述二维材料绝缘支撑纳米孔阵列顶部转移一层二维材料漏端电极条带阵列；即所述二维材料漏端电极条带阵列覆盖住纳米孔阵列，将单个分子分别封装在相应的孔洞中，条带方向与所述金属电极条带方向垂直，构成“十”字交叉图案；
7)在所述二维材料漏端电极条带阵列表面转移1-30 nm的绝缘二维材料介质层；
8)在所述绝缘二维材料介质层上表面制备导电二维材料栅电极条带阵列，条带方向与所述二维材料漏端电极条带阵列条带方向垂直，与所述金属电极条带方向平行，位于所述金属电极条带方向正上方；得到所述基于二维材料纳米孔的垂直单分子场效应晶体管集成器件；
上述方法的所述步骤5)自组装还包括，向体系中加入蒸馏的甲苯溶液，浓度为10-4 mol/L；
所述自组装在溶剂中进行，所述溶剂具体可为蒸馏甲苯或者乙醇；
上述方法的步骤1)中的二维材料模板条带，步骤3)中的二维材料绝缘支撑层，步骤6)中的二维材料漏端电极条带阵列，步骤7)中的绝缘二维材料介质层以及步骤8)中的导电二维材料栅电极条带阵列均可通过机械剥离-干法转移以及CVD合成-湿法转移等常规方法制备获得。
本发明提供了一种4,4-二（乙炔苯）苯硫酚分子的合成方法，
Figure DEST_PATH_IMAGE002
将碘苯、四（三苯基膦）钯、碘化亚铜、二乙胺溶于四氢呋喃溶液中，加入对乙炔苯胺的四氢呋喃溶液，反应得到化合物（2）；
将所得化合物（2）投入 20% HCl溶液中，加入亚硝酸钠水溶液，反应得到化合物（3）；
将所得化合物（3）、四（三苯基膦）钯、碘化亚铜、二乙胺溶于四氢呋喃溶液中，加入对乙炔苯胺四氢呋喃溶液，反应得到化合物（4）；
本发明要求保护石墨烯，1T 相二硫化钛（1T-TiS2），1T 相二硫化钼（1T-MoS2）, 1T相硒化钒（1T-VSe2），1T 相锑化钨（1T-WTe2）中的至少一种在制备所述基于二维材料纳米孔的垂直单分子场效应晶体管集成器件中的应用；
本发明要求保护h-BN，Bi2SeO5，Ga2N3或SrTiO3绝缘二维材料中的至少一种在制备所述基于二维材料纳米孔的垂直单分子场效应晶体管集成器件中所述的绝缘二维材料介质层中的应用；
本发明要求保护h-BN，Bi2SeO5，Ga2N3或SrTiO3绝缘二维材料中的至少一种在制备所述基于二维材料纳米孔的垂直单分子场效应晶体管集成器件中所述的二维材料绝缘支撑层中的应用；
本发明要求保护二硫化钼（MoS2）, 二硫化铪（HfS2），二硒化钒（VSe2），二硒化钨（WSe2），二锑化钨（WTe2），二锑化钼（MoTe2）等在制备所述基于二维材料纳米孔的垂直单分子场效应晶体管集成器件中所述的超平金属电极中的应用；
本发明公开了基于不同二维叠层异质结构的以单侧末端具有巯基修饰的4,4-二（乙炔苯）苯硫酚分子作为功能单元的垂直单分子场效应晶体管集成器件及其制备方法。采用新型二维材料替代传统场效应晶体管中的栅极和介电层材料，并引入二维材料绝缘层对电极间距进行原子级别厚度的精准控制，引入二维材料模板层对金属电极平整度进行改善，使得器件达到原子级平整并且原子层厚度可控，实现了具有可集成能力的在室温下可以稳定工作的固态栅极调控的并且具有超平金属电极的垂直单分子场效应晶体管，大大提高了器件的稳定性以及大规模集成的可能性。
附图说明
图1是基于二维材料纳米孔的垂直单分子场效应晶体管的三维结构集成示意图（以MoS2模板条带，h-BN绝缘支撑/介质层和石墨烯漏/栅电极层以及金电极为例）；
图中：1是MoS2二维材料模板条带，2超平金电极（源极），3是h-BN绝缘支撑层，4是自组装单分子，5是石墨烯电极（漏极），6是h-BN介质层，7是石墨烯栅电极层；
图2是基于二维材料纳米孔的垂直单分子场效应晶体管单元的原理图；
图3是基于二维材料纳米孔的垂直单分子场效应晶体管单元的三维结构图；
图4为基于4,4-二（乙炔苯）苯硫酚分子的垂直单分子场效应晶体管在栅电压为0V时的电流-偏压特性图；
图5为基于4,4-二（乙炔苯）苯硫酚分子的垂直单分子场效应晶体管在偏压为0.1V时电流随栅电压变化的特性图；
具体实施方式
下面结合具体实施例对本发明作进一步阐述，但本发明并不限于以下实施例。所述方法如无特别说明均为常规方法。所述原材料如无特别说明均能从公开商业途径获得。
本发明里涉及到的电学测试是在真空条件下(<1×10-4 Pa)进行的。主要涉及的测试仪器有Agilent 4155C半导体测试仪和ST-500-探针台(Janis Research Company)，综合物性测试系统(PPMS)。其中，测试温度是用液氮、液氦和一个加热平台联合精确调控的。
实施例1：参见附图1-3，基于超平Au源电极条带以及CVD生长的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
首先，在硅片上利用化学气相沉积（CVD）方法生长大面积单层MoS2薄膜；
然后通过电子束曝光（EBL）和反应离子刻蚀（RIE），形成宽度为20 nm的MoS2模板条带阵列；具体地，在MoS2薄膜表面旋涂上聚甲基丙烯酸甲酯（PMMA）胶，完成PMMA胶的旋涂之后，进行烘干操作，接着利用电子束曝光和后续的显影制备出带有20 nm宽的条带的掩膜版，最后使用反应离子刻蚀以及除胶工艺获得MoS2模板条带阵列；
然后用电子束镀膜仪在MoS2模板条带上蒸镀5-10 nm金膜，使用金刻蚀剂（KI/I2）对未覆盖在MoS2模板条带表面的金膜进行刻蚀，获得超平金电极条带阵列。具体地，在蒸镀了金膜后的MoS2模板条带表面旋涂上PMMA胶，完成PMMA的旋涂之后，进行烘干操作；然后按[0046]同样的掩膜制备工艺与MoS2模板条带对准，进行曝光和显影，暴露出非MoS2模板条带上的金膜；使用金刻蚀剂（KI/I2）对其进行刻蚀，最后去除PMMA胶；
然后在经退火工艺处理得到的Cu(111)箔上利用CVD生长单层h-BN（Nature,2020, 579, 219），重复该步骤，获得多个单层(h-BN)-铜箔；
接着，在h-BN上旋涂PMMA胶，形成PMMA-(h-BN)-铜箔三明治结构；
然后，将该结构放入浓度为3%的过硫酸铵溶液中进行刻蚀，待铜箔溶解完毕后，先将样品转移到干净的去离子水中，以除去残留的过硫酸铵，获得PMMA-(h-BN)结构；
将PMMA-(h-BN)结构与[0048]中获得的(h-BN)-铜箔结构堆叠在一起，获得PMMA-(h-BN)2-铜箔结构，重复步骤[0050]，去除铜箔，得到PMMA-(h-BN)2结构；
根据厚度要求，多次重复[0051]，可获得需要的PMMA-(h-BN)n（下标n表示h-BN层数）结构；
将该结构转移至[0047]中得到的超平金电极条带阵列上，利用丙酮溶液的浸泡去除PMMA胶，获得h-BN绝缘层；然后在400℃下进行退火，使得Au电极更加平整，h-BN绝缘层与Au电极接触也更加紧密；
再通过聚焦离子束（FIB）和透射电子显微镜（TEM）结合的方式在[0053]得到的h-BN绝缘层中形成直径为2 nm的纳米孔阵列，该纳米孔阵列高度与h-BN绝缘层厚度相等，纳米孔阵列底部超平金电极露出，形成h-BN绝缘支撑纳米孔阵列；具体地：采用FIB工艺，在绝缘支撑层上纳米孔定位处直接用聚焦在一个半高宽为3 nm，束流约2 pA的探针内的35 keVGa+光束照射，照射过程中同时使用TEM成像观察钻孔的尺寸，直到获得所需结构；其中，纳米孔阵列间距与超平金电极条带间距一致；
在纳米孔阵列中自组装单分子；
具体的分子异质结的化学组装如下：
首先，将所选单分子化合物：单侧末端具有巯基修饰的4,4-二（乙炔苯）苯硫酚分子溶于蒸馏甲苯中，浓度为10-4 mol/L；其中，4,4-二（乙炔苯）苯硫酚分子有由权利要求23所述合成方法合成得到；
然后，向上述溶液中加入垂直器件(含MoS2模板条带，超平金电极条带阵列，h-BN绝缘支撑纳米孔阵列)。反应2 h后，从溶液中取出器件，分别用蒸馏甲苯和乙醇洗涤三次，用氮气流干燥。
然后在铜箔上利用化学气相沉积（CVD）方法生长大面积单层石墨烯薄膜，并将石墨烯薄膜转移到h-BN绝缘支撑层顶部，覆盖纳米孔洞阵列中的自组装单分子异质结，再利用[0046]所述条带制备方法，获得与所述二维材料模板条带阵列宽度相同的石墨烯漏端电极条带阵列，条带方向与所述超平金电极条带阵列垂直；
然后转移10 nm厚的h-BN到石墨烯电极上表面，得到h-BN介质层，获得方式与h-BN绝缘层相同；
然后转移10 nm厚度的石墨烯到h-BN介质层表面，获得石墨烯栅电极层，石墨烯获得方式与[0059]所述石墨烯漏端电极获得方式一致；并使用[0046]所获同一掩膜版，进行二次对准，通过电子束曝光，获得石墨烯栅电极条带阵列，条带方向与所述石墨烯漏端电极条带方向垂直，与所述超平金电极条带方向平行；
最后，在石墨烯栅电极条带阵列表面转移一定厚度的六方氮化硼（h-BN）作为保护层，得到本实施例中的基于超平Au源电极条带以及CVD生长的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
附图1给出了基于二维材料纳米孔的垂直单分子场效应晶体管的三维结构集成示意图，该垂直单分子场效应晶体管集成器件由MoS2模板条带1、超平金电极条带2、h-BN绝缘支撑纳米孔阵列3、自组装单分子4、石墨烯漏端电极条带阵列5、h-BN介质层6以及石墨烯栅电极条带阵列7构成；分子异质结与超平金电极之间通过Au-S键连接；二维材料之间为范德华接触；在2K~300K的温度区间的任何温度下，固定石墨烯栅电极条带阵列上施加的电压为0 V，施加源漏电压（范围：-1 V~1 V），间隔5 mV，测得上述单分子场效应晶体管随偏压变化的I-V特性曲线（如附图4所示）；固定偏压为0.1 V，改变石墨烯栅电极条带阵列上施加的电压，范围：-2.5 V~2.5 V，间隔10 mV，测得上述单分子场效应晶体管受栅压调控的I-V特性曲线（如附图5所示），表现出来随栅压变化的电导特性。该实施例所得垂直单分子场效应晶体管集成器件对分子电导特性有很强的调控能力，并且可以裸露在空气中放置较长时间。
实施例2：基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
首先，利用机械剥离的方式获得一层或少层的MoS2，即用胶带进行反复对撕；
然后利用聚二甲基硅氧烷（PDMS）作为转移介质，将MoS2转移至硅衬底上，得到MoS2模板层，用作超平金膜的生长模板；具体地，用载玻片顶部的聚二甲基硅氧烷（PDMS）接触胶带上的MoS2，分离时，MoS2薄层会留在PDMS上。通过显微镜系统中的三维平移台调整MoS2与硅衬底对准。此时，对载玻片轻微施力，令MoS2粘附在硅衬底上，接着缓慢地分离PDMS，成功将MoS2转移至硅衬底；
然后通过电子束曝光（EBL）和反应离子刻蚀（RIE），形成宽度为20 nm的MoS2模板条带阵列；具体地，在MoS2薄膜表面旋涂上聚甲基丙烯酸甲酯（PMMA）胶，完成PMMA胶的旋涂之后，进行烘干操作，接着利用电子束曝光和后续的显影制备出带有20 nm宽的条带的掩膜版，最后使用反应离子刻蚀以及除胶工艺获得MoS2模板条带阵列；
然后用电子束镀膜仪在MoS2模板条带上蒸镀5-10 nm金膜，使用金刻蚀剂（KI/I2）对未覆盖在MoS2模板条带表面的金膜进行刻蚀，获得超平金电极条带。具体地，在蒸镀了金膜后的MoS2模板条带表面旋涂上PMMA胶，完成PMMA胶的旋涂之后，进行烘干操作；然后按[0046]同样的掩膜制备工艺与MoS2模板条带对准，进行曝光和显影，暴露出非MoS2模板条带上的金膜；使用金刻蚀剂（KI/I2）对其进行刻蚀，最后去除PMMA胶；
接着利用聚碳酸酯（PC）胶作为转移介质，采用干法转移方法，将h-BN薄层转移至超平金电极层上。具体地：通过机械剥离法，首先在载玻片1顶部的PC表面上制备出合适的h-BN。再取一块顶部放有PMDS的载玻片2，用透明胶带从载玻片1上取下PC-(h-BN)，放在PDMS上，h-BN朝上，形成PDMS-PC-(h-BN)的结构。通过光学显微镜操纵让h-BN和MoS2薄层上的金膜几乎要接触，同时加热到60-90℃，此时PC胶会受热伸展，PC与金的接触面积会变大，在逐渐移动的过程中，h-BN和金会完全接触，再停止加热，这时候PC胶会逐渐冷却，从衬底上收缩，与金分离，而h-BN则结合在金膜上。最后缓慢分离PC胶和h-BN，就可以获得h-BN绝缘层-超平金电极-MoS2模板层异质结构；然后在400℃下进行退火，使得Au电极更加平整，h-BN绝缘层与Au电极接触也更加紧密；
再通过聚焦离子束（FIB）和透射电子显微镜（TEM）结合的方式在[0069]得到的h-BN绝缘层中形成直径为2 nm的纳米孔阵列，该纳米孔阵列高度与h-BN绝缘层厚度相等，纳米孔阵列底部超平金电极露出，形成h-BN绝缘支撑纳米孔阵列；具体地：采用FIB工艺，在绝缘支撑层上纳米孔定位处直接用聚焦在一个半高宽为3 nm，束流约2 pA的探针内的35 keVGa+光束照射，照射过程中同时使用TEM成像观察钻孔的尺寸，直到获得所需结构；其中，纳米孔阵列间距与超平金电极条带间距一致；
在纳米孔阵列中自组装单分子；
具体的分子异质结的化学组装如下：
首先，将所选单分子化合物：单侧末端具有巯基修饰的4,4-二（乙炔苯）苯硫酚分子溶于蒸馏甲苯中，浓度为10-4 mol/L；其中，4,4-二（乙炔苯）苯硫酚分子有由权利要求23所述合成方法合成得到；
然后，向上述溶液中加入垂直器件(含MoS2模板条带，超平金电极条带阵列，h-BN绝缘支撑纳米孔阵列)。反应2 h后，从溶液中取出器件，分别用蒸馏甲苯和乙醇洗涤三次，用氮气流干燥。
然后通过机械剥离的方法将单层石墨烯薄膜转移到h-BN绝缘支撑层顶部，覆盖纳米孔洞阵列中的自组装单分子异质结，再利用[0067]所述条带制备方法，获得与所述二维材料模板条带阵列宽度相同的石墨烯漏端电极条带阵列，条带方向与所述超平金电极条带阵列垂直；
再接着用相同的机械剥离的方式转移10 nm厚的h-BN到石墨烯电极上表面，获得h-BN介质层；
然后利用机械剥离的方法转移10 nm厚度的石墨烯到h-BN介质层表面，获得石墨烯栅电极层。并使用[0067]所获同一掩膜版，进行二次对准，通过电子束曝光，获得石墨烯栅电极条带阵列，条带方向与所述石墨烯漏端电极条带方向垂直，与所述超平金电极条带方向平行；
最后，在石墨烯栅电极条带阵列表面转移一定厚度的h-BN作为保护层，得到本实施例中的基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
该垂直单分子场效应晶体管集成器件由MoS2模板条带（1）、超平金电极条带（2）、h-BN绝缘支撑纳米孔阵列（3）、自组装单分子（4）、石墨烯漏端电极条带阵列（5）、h-BN介质层（6）以及石墨烯栅电极条带阵列（7）构成；分子异质结与超平金电极之间通过Au-S键连接；二维材料之间为范德华接触；在2K~300K的温度区间的任何温度下，固定石墨烯栅电极条带阵列上施加的电压为0 V，施加源漏电压（范围：-1 V~1 V），间隔5 mV，测得上述单分子场效应晶体管随偏压变化的I-V特性曲线；固定偏压为0.1 V，改变石墨烯栅电极条带阵列上施加的电压，范围：-2.5 V~2.5 V，间隔10 mV，测得上述单分子场效应晶体管受栅压调控的I-V特性曲线，表现出来随栅压变化的电导特性。该实施例所得垂直单分子场效应晶体管集成器件对分子电导特性有很强的调控能力，并且可以裸露在空气中放置较长时间。
实施例3：基于超平Au源电极条带以及CVD生长的石墨烯漏电极/栅电极条带阵列，WTe2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例1的步骤，仅将二维材料模板条带中的MoS2替换为CVD生长的WTe2材料得到本发明提供的基于超平Au源电极条带以及CVD生长的石墨烯漏电极/栅电极条带阵列，WTe2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例4：基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，WTe2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例2的步骤，仅将二维材料模板条带中的MoS2替换为机械剥离的WTe2材料得到本发明提供的基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，WTe2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例5：基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和Ga2N3绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例2的步骤，将二维材料绝缘支撑纳米孔阵列以及二维材料介质层中的h-BN替换为机械剥离的Ga2N3材料得到本发明提供的基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和Ga2N3绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例6：基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和SrTiO3绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例2的步骤，将二维材料绝缘支撑层以及二维材料介质层中的h-BN替换为机械剥离的SrTiO3材料得到本发明提供的基于超平Au源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和SrTiO3绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例7：基于超平Au源电极条带以及CVD生长的1T-VSe2漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例1的步骤，将二维材料漏端电极条带阵列以及导电二维材料栅电极条带阵列中的石墨烯替换为CVD生长的1T-VSe2材料得到本发明提供的基于超平Au源电极条带以及CVD生长的1T-VSe2漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例8：基于超平Au源电极条带以及机械剥离的1T-VSe2漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例2的步骤，将二维材料漏端电极条带阵列以及导电二维材料栅电极条带阵列中的石墨烯替换为机械剥离的1T-VSe2材料得到本发明提供的基于超平Au源电极条带以及机械剥离的1T-VSe2漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例9：基于超平Ag源电极条带以及CVD生长的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例1的步骤，将超平金属电极条带中的Au替换为Ag，得到本发明提供的基于超平Ag源电极条带以及CVD生长的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例10：基于超平Ag源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件
按照实施例2的步骤，将超平金属电极条带中的Au替换为Ag，得到本发明提供的基于超平Ag源电极条带以及机械剥离的石墨烯漏电极/栅电极条带阵列，MoS2模板条带和h-BN绝缘支撑纳米孔阵列/介质层的垂直单分子场效应晶体管集成器件。
实施例11：本发明中4,4-二（乙炔苯）苯硫酚分子的合成方法如下，
Figure DEST_PATH_IMAGE003
取1 g碘苯（4.90 mmol），0.56 g四（三苯基膦）钯（0.49 mmol），0.19 g碘化亚铜（0.98 mmol），0.08 g二乙胺（0.98 mmol），在氮气氛围下溶于20 ml四氢呋喃溶液中，向体系内缓慢滴加溶有0.59 g对乙炔苯胺（5.0 mmol）的10 ml四氢呋喃溶液，回流反应9小时；反应结束后，使用20 ml水萃取反应体系，将有机相使用10 ml 10% HCl溶液洗涤三次，将得到的有机相减压蒸馏后柱层析分离，得到化合物（2）0.77 g（81 %）；1H NMR (500 MHz,Chloroform ) δ 7.59 (s, 2H), 7.40 (s, 2H), 7.30 (d, J = 10.0 Hz, 3H), 6.29(s, 2H), 3.86 (s, 2H)；13C NMR (125 MHz, Common NMR Solvents ) δ 148.61 (s),132.39 (s), 132.09 (s), 128.96 (d, J = 19.3 Hz), 124.88 (s), 114.79 (s),113.64 (s), 89.48 (s)；HRMS(TOF-ESI+) (m/z): C14H11N，m/z=193.09；
取1 g化合物（2）（5.18 mmol），在冰水浴环境下投入10 ml 20% HCl溶液中，在氮气氛围下向体系加入溶有0.38 g亚硝酸钠（5.5 mmol）的10 ml水溶液；于0-5℃反应6小时；反应结束后向体系内滴加溶有0.91 g碘化钾（5.5 mmol）的10 ml水溶液，低温反应4小时；反应结束后，使用20 ml二氯甲烷萃取反应体系，并用10 ml冰水洗涤三次；将所得有机相减压蒸馏后柱层析分离，得到化合物（3）1.33 g（84%）；1H NMR (500 MHz, Chloroform ) δ7.92 (s, 2H), 7.59 (s, 2H), 7.40 (s, 2H), 7.29 (d, J = 5.0 Hz, 3H)；13C NMR(125 MHz, Common NMR Solvents ) δ 136.39 (s), 132.99 (s), 132.09 (s), 128.96(d, J = 19.3 Hz), 127.51 (s), 124.88 (s), 98.23 (s), 89.48 (s)；HRMS(TOS-ESI+)(m/z)；HRMS(TOF-ESI+) (m/z): C14H9I，m/z=303.97；
取1 g化合物（3）（3.30 mmol），0.38 g四（三苯基膦）钯（0.33 mmol），0.13 g碘化亚铜（0.66 mmol），0.05 g二乙胺（0.66 mmol），在氮气氛围下溶于20 ml四氢呋喃溶液中，向体系内缓慢滴加溶有0.41 g对乙炔苯胺（3.50 mmol）的10 ml四氢呋喃溶液，回流反应9小时；反应结束后，使用20 ml水萃取反应体系，将有机相使用10 ml 10% HCl溶液洗涤三次，将得到的有机相减压蒸馏后柱层析分离，得到化合物（4）0.98 g（74%）；1H NMR (500MHz, Chloroform ) δ 7.92 (s, 2H), 7.59 (s, 2H), 7.51 (s, 4H), 7.40 (s, 2H),7.29 (d, J = 5.0 Hz, 3H)；13C NMR (125 MHz, Common NMR Solvents ) δ 136.39 (s),132.99 (s), 132.09 (s), 130.30 (s), 128.96 (d, J = 19.3 Hz), 127.51 (s),125.05 (s), 124.88 (s), 98.23 (s), 89.48 (s)；HRMS (TOF-ESI+) (m/z): C22H13I，m/z=404.01；
取1 g化合物（4）（2.48 mmol），与0.18 g硫脲（2.60 mmol）溶于10ml乙醇中，在氮气氛围下回流反应8小时；反应结束后，向体系内滴加10 ml含（0.2 g）NaOH（5.2 mmol）的水溶液，回流反应4小时；反应结束后，使用盐酸溶液调节体系pH值至中性，使用乙酸乙酯萃取反应体系，并使用10 ml饱和碳酸氢钠溶液洗涤3次，后将有机相减压蒸馏后进行柱层析分离得到化合物（5）即4,4-二（乙炔苯）苯硫酚0.70 g（91 %）；1H NMR (500 MHz, Chloroform) δ 7.59 (s, 2H), 7.51 (s, 4H), 7.40 (s, 2H), 7.31 (d, J = 15.0 Hz, 3H), 7.19(s, 2H), 3.17 (s, 1H)；13C NMR (125 MHz, Common NMR Solvents ) δ 132.07 (t, J =4.3 Hz), 130.30 (s), 128.96 (d, J = 19.3 Hz), 125.05 (s), 124.88 (s), 124.49(s), 123.45 (s), 89.48 (s)；HRMS(TOF-ESI+) (m/z): C22H14S，m/z=310.08。

Claims (10)

1.一种基于二维材料纳米孔的垂直单分子场效应晶体管集成器件，其特征是：由二维材料模板条带(1)、超平金属电极条带(2)、二维材料绝缘支撑纳米孔阵列(3)、自组装单分子(4)、二维材料漏端电极条带阵列(5)、绝缘二维材料介质层(6)以及导电二维材料栅电极条带阵列(7)构成。
2.根据权利要求1所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件，其特征是：具有栅极/介质层/二维材料漏端电极/单个自组装分子/超平金属电极跨平面垂直异质结构；导电二维材料栅电极条带阵列(7)包括但不限于石墨烯、1T相二硫化钛(1T-TiS2)、1T相二硫化钼(1T-MoS2)、1T相硒化钒(1T-VSe2)或1T相锑化钨(1T-WTe2)作为顶栅电极；导电二维材料栅电极条带阵列(7)材料厚度原子层可控，厚度为1-100nm；绝缘二维材料介质层(6)包括但不限于用h-BN，Bi2SeO5，Ga2N3或SrTiO3作为介质层；绝缘二维材料介质层(6)材料厚度原子层可控，h-BN厚度为1-30nm，Ga2N3厚度为1-30nm，SrTiO3厚度为1-30nm，Bi2SeO5厚度为1-30nm；二维材料绝缘支撑纳米孔阵列(3)所用材料包括但不限于h-BN，Bi2SeO5，Ga2N3或SrTiO3；二维材料绝缘支撑纳米孔阵列(3)厚度为3-5nm；二维材料模板条带(1)包括但不限于二硫化钼(MoS2)、二硫化铪(HfS2)、二硒化钒(VSe2)、二硒化钨(WSe2)、二锑化钨(WTe2)或二锑化钼(MoTe2)中的一种；二维材料模板条带(1)厚度为1-3nm，宽度为7-50nm；超平金属电极条带(2)材料为Au、Ag或Pt，厚度为1-10nm，宽度为7-50nm，具有原子级平整表面。
3.根据权利要求1所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件，其特征是：自组装单分子(4)选用单侧末端有巯基修饰的4,4-二(乙炔苯)苯硫酚分子，采用化学自组装的方式；与二维材料漏端电极条带阵列之间是非共价键的范德华作用，与所述超平金属电极条带之间通过Au-S、Ag-S或者Pt-S键连接。
4.根据权利要求1所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件，其特征是：二维材料绝缘支撑纳米孔阵列为直径小于3纳米的纳米孔阵列，采用以下方法中的一种得到，方法一：采用FIB工艺，在绝缘支撑层上纳米孔定位处直接用聚焦在一个半高宽为3nm，束流约2pA的探针内的35keV Ga+光束照射，打孔获得所需结构；方法二：首先用高能电子束在纳米孔定位处产生缺陷点，然后用反应离子刻蚀方法在缺陷点处进行刻蚀，扩大缺陷点直径，形成直径小于3nm的纳米孔阵列。
5.根据权利要求3所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件，其特征是：4,4-二(乙炔苯)苯硫酚分子的合成路线如下：
Figure FDA0003752228320000021
取1g碘苯(4.90mmol)，0.56g四(三苯基膦)钯(0.49mmol)，0.19g碘化亚铜(0.98mmol)，0.08g二乙胺(0.98mmol)，在氮气氛围下溶于20ml四氢呋喃溶液中，向体系内缓慢滴加溶有0.59g对乙炔苯胺(5.0mmol)的10ml四氢呋喃溶液，回流反应9小时；反应结束后，使用20ml水萃取反应体系，将有机相使用10ml 10％HCl溶液洗涤三次，将得到的有机相减压蒸馏后柱层析分离，得到化合物(2)0.77g(81％)；1H NMR(500MHz,Chloroform)δ7.59(s,2H),7.40(s,2H),7.30(d,J＝10.0Hz,3H),6.29(s,2H),3.86(s,2H)；13C NMR(125MHz,Common NMRSolvents)δ148.61(s),132.39(s),132.09(s),128.96(d,J＝19.3Hz),124.88(s),114.79(s),113.64(s),89.48(s)；HRMS(TOF-ESI+)(m/z):C14H11N，m/z＝193.09；
取1g化合物(2)(5.18mmol)，在冰水浴环境下投入10ml 20％HCl溶液中，在氮气氛围下向体系加入溶有0.38g亚硝酸钠(5.5mmol)的10ml水溶液；于0-5℃反应6小时；反应结束后向体系内滴加溶有0.91g碘化钾(5.5mmol)的10ml水溶液，低温反应4小时；反应结束后，使用20ml二氯甲烷萃取反应体系，并用10ml冰水洗涤三次；将所得有机相减压蒸馏后柱层析分离，得到化合物(3)1.33g(84％)；1H NMR(500MHz,Chloroform)δ7.92(s,2H),7.59(s,2H),7.40(s,2H),7.29(d,J＝5.0Hz,3H)；13C NMR(125MHz,Common NMR Solvents)δ136.39(s),132.99(s),132.09(s),128.96(d,J＝19.3Hz),127.51(s),124.88(s),98.23(s),89.48(s)；HRMS(TOS-ESI+)(m/z)；HRMS(TOF-ESI+)(m/z):C14H9I，m/z＝303.97；
取1g化合物(3)(3.30mmol)，0.38g四(三苯基膦)钯(0.33mmol)，0.13g碘化亚铜(0.66mmol)，0.05g二乙胺(0.66mmol)，在氮气氛围下溶于20ml四氢呋喃溶液中，向体系内缓慢滴加溶有0.41g1-乙炔-4-碘苯(3.50mmol)的10ml四氢呋喃溶液，回流反应9小时；反应结束后，使用20ml水萃取反应体系，将有机相使用10ml 10％HCl溶液洗涤三次，将得到的有机相减压蒸馏后柱层析分离，得到化合物(4)0.98g(74％)；1H NMR(500MHz,Chloroform)δ7.92(s,2H),7.59(s,2H),7.51(s,4H),7.40(s,2H),7.29(d,J＝5.0Hz,3H)；13C NMR(125MHz,Common NMR Solvents)δ136.39(s),132.99(s),132.09(s),130.30(s),128.96(d,J＝19.3Hz),127.51(s),125.05(s),124.88(s),98.23(s),89.48(s)；HRMS(TOF-ESI+)(m/z):C22H13I，m/z＝404.01；
取1g化合物(4)(2.48mmol)，与0.18g硫脲(2.60mmol)溶于10ml乙醇中，在氮气氛围下回流反应8小时；反应结束后，向体系内滴加10ml含(0.2g)NaOH(5.2mmol)的水溶液，回流反应4小时；反应结束后，使用盐酸溶液调节体系pH值至中性，使用乙酸乙酯萃取反应体系，并使用10ml饱和碳酸氢钠溶液洗涤3次，后将有机相减压蒸馏后进行柱层析分离得到化合物(5)即4,4-二(乙炔苯)苯硫酚0.70g(91％)；1H NMR(500MHz,Chloroform)δ7.59(s,2H),7.51(s,4H),7.40(s,2H),7.31(d,J＝15.0Hz,3H),7.19(s,2H),3.17(s,1H)；13C NMR(125MHz,Common NMR Solvents)δ132.07(t,J＝4.3Hz),130.30(s),128.96(d,J＝19.3Hz),125.05(s),124.88(s),124.49(s),123.45(s),89.48(s)；HRMS(TOF-ESI+)(m/z):C22H14S，m/z＝310.08。
6.权利要求1-5任一项所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件的制备方法，其特征是：采用范德华组装工艺，其中材料与材料之间以范德华作用力方式接触，包括以下步骤：1)二维叠层组装；2)作为器件各组成部分的二维材料具有原子级可控平整度和厚度；3)具有超平金属源端电极；4)源漏电极间距原子层可控；5)与跨平面垂直异质结构结合,介质层与栅电极层与分子均没有直接接触；6)使用纳米孔阵列实现单分子垂直场效应晶体管的集成。
7.根据权利要求6所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件的制备方法，其特征是：二维叠层组装采用原子级平整的硅片、云母、蓝宝石或者柔性材料作为衬底；所述柔性材料包括但不限于聚酰亚胺(PI)、聚乙烯醇(PVA)、聚酯(PET)中的一种。
8.根据权利要求6所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件的制备方法，其特征是：叠层器件制备采用干法转移工艺，采用机械剥离方式，首先用胶带从二维材料晶体A上撕下一小块，再用新的胶带不停对撕，获得单层或少层的二维材料A；用载玻片1顶部的聚二甲基硅氧烷(PDMS)接触胶带上的二维材料A，再次分离的时候，二维材料A会留在PDMS上；再用相同的机械剥离方法，用胶带获得单层或少层的二维材料B，接着用载玻片2顶部的聚二甲基硅氧烷(PDMS)接触胶带上的二维材料B，再次分离的时候，二维材料B薄层会留在PDMS上；接着在显微镜下寻找PDMS上的超薄二维材料B，通过显微镜分辨两种二维材料的空间位置，通过三维平移台调整A和B在空间位置上达到完全一致从而重叠和接触；此时，让B所在的载玻片2轻微施力，A和B就粘附在一起，接着缓慢地分离PDMS和A-B异质结，这样PDMS就会脱离B，在载玻片1上留下A-B异质结，然后再通过显微镜和三维平移台将该结构与实验所需的衬底对准，让载玻片1轻微施力，使A-B异质结粘附在衬底上的其他二维材料上，再缓慢地将PDMS与结构分离，以此实现二维材料层的进一步组装。
9.根据权利要求6所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件的制备方法，其特征是：叠层器件制备采用湿法转移工艺，(1)首先在经退火工艺处理得到的Cu(111)箔上利用CVD生长单层h-BN，重复步骤(1)，获得多个单层h-BN-铜箔；(2)在h-BN上旋涂PMMA胶，形成PMMA-(h-BN)-铜箔三明治结构；(3)将该结构放入浓度为3％的过硫酸铵溶液中进行刻蚀，待铜箔溶解完毕后，先将样品转移到干净的去离子水中，以除去残留的过硫酸铵，获得PMMA-(h-BN)结构；(4)将PMMA-(h-BN)结构与(1)中获得的(h-BN)-铜箔结构堆叠在一起，获得PMMA-(h-BN)2-铜箔结构，重复步骤(3)，去除铜箔，得到PMMA-(h-BN)2结构；(5)根据厚度要求，多次重复步骤(4)，可获得需要的PMMA-(h-BN)n结构，其中下标n表示h-BN层数；(6)将该结构转移至权利要求1所述的二维材料漏端电极上，利用丙酮溶液的浸泡去除PMMA胶，得到h-BN介质层；(7)然后在铜箔上利用化学气相沉积(CVD)方法生长大面积石墨烯薄膜；(8)在石墨烯上旋涂聚甲基丙烯酸甲酯(PMMA)胶，形成PMMA-石墨烯-铜箔三明治结构，将该结构放入浓度为3％的过硫酸铵溶液中进行刻蚀，待铜箔溶解完毕后，先将样品转移到干净的去离子水中，以除去石墨烯中残留的过硫酸铵；(9)然后将石墨烯-PMMA结构转移到h-BN介质层上，利用丙酮溶液的浸泡去除PMMA胶，得到石墨烯顶栅电极；(10)再对此结构进行200-500℃退火处理，使二维材料间层叠更加紧密。
10.根据权利要求6所述的基于二维材料纳米孔的垂直单分子场效应晶体管集成器件的制备方法，其特征是：超平金属电极通过以下方法之一得到：方法一：在二维材料模板层表面上蒸镀一层1-10nm的金薄膜，然后在200℃温度下快速退火，接着通过权利要求8所述的干法转移工艺转移一定厚度的二维材料绝缘支撑层到金薄膜上对金薄膜起到限域作用，再在400℃温度下进行退火，获得超平金属电极；方法二：通过原子层沉积(ALD)工艺在二维材料模板层表面上沉积一层1-10nm的金薄膜，接着通过权利要求8所述的干法转移工艺转移一定厚度的二维材料绝缘支撑层到金薄膜上对金薄膜起到限域作用，再在400℃温度下进行退火，获得超平金属电极；方法三：在二维材料模板层表面上用电化学沉积的方式沉积一层1-10nm的金薄膜，然后在200℃进行退火处理，接着通过权利要求8所述的干法转移工艺转移一定厚度的二维材料绝缘支撑层到金薄膜上对金薄膜起到限域作用，再在400℃温度下进行退火，获得超平金属电极。
CN202011410903.9A 2020-12-06 2020-12-06 一种垂直单分子场效应晶体管集成器件及制备方法 Active CN112563330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011410903.9A CN112563330B (zh) 2020-12-06 2020-12-06 一种垂直单分子场效应晶体管集成器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011410903.9A CN112563330B (zh) 2020-12-06 2020-12-06 一种垂直单分子场效应晶体管集成器件及制备方法

Publications (2)

Publication Number Publication Date
CN112563330A CN112563330A (zh) 2021-03-26
CN112563330B true CN112563330B (zh) 2022-10-28

Family

ID=75048696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011410903.9A Active CN112563330B (zh) 2020-12-06 2020-12-06 一种垂直单分子场效应晶体管集成器件及制备方法

Country Status (1)

Country Link
CN (1) CN112563330B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113358723B (zh) * 2021-05-12 2023-08-25 清华大学 一种柔性器件及其制备方法、柔性器件组件和应用
CN114213258B (zh) * 2021-12-13 2024-06-18 北京未名元上分子技术有限公司 一种平面共轭分子化合物及包含其的单分子场效应晶体管
CN115124837B (zh) * 2021-12-28 2023-05-09 苏州太湖电工新材料股份有限公司 一种聚酰亚胺复合薄膜
CN114944489B (zh) * 2022-06-15 2023-08-01 北京航空航天大学 具有手风琴MXene阵列的薄膜层及其制备方法、集流体、电极和电池
CN116217573B (zh) * 2023-02-24 2024-08-30 南开大学 一种垂直单分子膜场效应控制开关及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006337A1 (ja) * 2002-07-02 2004-01-15 Sony Corporation 半導体装置及びその製造方法
CN106910776A (zh) * 2017-04-10 2017-06-30 温州大学 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
CN107424911A (zh) * 2017-04-25 2017-12-01 郑州轻工业学院 具有垂直结构的SnSe2/MoSe2新型异质结的制备方法及其场效应性能改性方法
CN110634958A (zh) * 2019-09-24 2019-12-31 山东大学 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004006337A1 (ja) * 2002-07-02 2004-01-15 Sony Corporation 半導体装置及びその製造方法
CN106910776A (zh) * 2017-04-10 2017-06-30 温州大学 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
CN107424911A (zh) * 2017-04-25 2017-12-01 郑州轻工业学院 具有垂直结构的SnSe2/MoSe2新型异质结的制备方法及其场效应性能改性方法
CN110634958A (zh) * 2019-09-24 2019-12-31 山东大学 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
可逆的单分子光开关与量子输运;贾传成，郭雪峰;《中国化学会第29届学术年会》;20140804;全文 *

Also Published As

Publication number Publication date
CN112563330A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN112563330B (zh) 一种垂直单分子场效应晶体管集成器件及制备方法
CN112582542B (zh) 一种基于二维范德华异质结构的单分子场效应晶体管及其制备方法
CN112582541B (zh) 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
CN112582540B (zh) 具有量子干涉效应的化合物及包含其的垂直单分子场效应晶体管集成器件的制备方法
Newton et al. Self assembled monolayers (SAMs) on metallic surfaces (gold and graphene) for electronic applications
Patil et al. Wafer-scale growth and transfer of aligned single-walled carbon nanotubes
TWI780037B (zh) 電子純碳奈米管油墨及其識別方法，以及製成一電子純碳奈米管薄膜之方法
Li et al. Molecular electronics: creating and bridging molecular junctions and promoting its commercialization
CN102270665A (zh) 场效应晶体管及其制造方法和半导体氧化石墨烯制造方法
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
US9761443B2 (en) Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
CN103518255A (zh) 具有减小寄生电阻的带电单层的碳场效应晶体管
TWI544645B (zh) 薄膜電晶體及其製備方法
WO2012119125A2 (en) High performance graphene transistors and fabrication processes thereof
Wang et al. Novel charge transport in DNA-templated nanowires
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
Zessin et al. Threshold voltage control in organic field-effect transistors by surface doping with a fluorinated alkylsilane
CN116217573B (zh) 一种垂直单分子膜场效应控制开关及其制备方法
US7569416B2 (en) Forming closely spaced electrodes
WO2011148699A1 (ja) 有機半導体装置およびその製造方法
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
KR102072888B1 (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀
KR101636137B1 (ko) 메모리 소자용 유기 도핑 재료, 이를 포함하는 비휘발성 메모리 소자 및 이의 제조방법
Ren Exploring Charge Transport Mechanisms and Conduction Limits in Rubrene Single Crystals
KR102183047B1 (ko) 산화 그래핀을 적용한 그래핀의 도핑 방법 및 그 도핑된 그래핀

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant