KR101813179B1 - 복층의 게이트 절연층을 구비한 그래핀 전자 소자 - Google Patents

복층의 게이트 절연층을 구비한 그래핀 전자 소자 Download PDF

Info

Publication number
KR101813179B1
KR101813179B1 KR1020110056341A KR20110056341A KR101813179B1 KR 101813179 B1 KR101813179 B1 KR 101813179B1 KR 1020110056341 A KR1020110056341 A KR 1020110056341A KR 20110056341 A KR20110056341 A KR 20110056341A KR 101813179 B1 KR101813179 B1 KR 101813179B1
Authority
KR
South Korea
Prior art keywords
insulating layer
graphene
layer
organic insulating
channel layer
Prior art date
Application number
KR1020110056341A
Other languages
English (en)
Other versions
KR20120137053A (ko
Inventor
송현재
조병진
서순애
신우철
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020110056341A priority Critical patent/KR101813179B1/ko
Priority to CN201210041323.6A priority patent/CN102820324B/zh
Priority to US13/491,999 priority patent/US8994079B2/en
Priority to JP2012130540A priority patent/JP6130104B2/ja
Publication of KR20120137053A publication Critical patent/KR20120137053A/ko
Application granted granted Critical
Publication of KR101813179B1 publication Critical patent/KR101813179B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

복층의 게이트 절연층을 구비한 그래핀 전자소자가 개시된다. 개시된 그래핀 전자소자는 그래핀 채널층과 게이트 전극 사이에 유기물 절연층과 무기물 절연층으로 이루어진 복층의 게이트 절연층을 구비한다. 유기물 절연층은 그래핀 채널층에 불순물이 흡착하는 것을 억제하여 그래핀 채널층의 고유 특성을 유지한다.

Description

복층의 게이트 절연층을 구비한 그래핀 전자 소자{Graphene electronic device having a multi-layered gate insulating layer}
그래핀 채널층 및 게이트 전극 사이에 복층의 게이트 절연층이 형성되어 그래핀의 전기적 특성이 향상된 복층의 게이트 절연층을 구비한 그래핀 전자소자에 관한 것이다.
2차원 6각형 탄소 구조(2-dimensional hexagonal carbon structure)를 가지는 그래핀(graphene)은 반도체를 대체할 수 있는 새로운 물질이다. 그래핀은 제로 갭 반도체(zero gap semiconductor)이다. 또한, 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높아 고속동작 소자, 예를 들어 RF 소자(radio frequency device)에 적용될 수 있다.
그래핀은 채널폭(channel width)을 10nm 이하로 작게 하여 그래핀 나노리본(graphene nano-ribbon)(GNR)을 형성하는 경우, 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된다. 이와 같은 GNR을 이용하여 상온에서 작동이 가능한 전계 효과 트랜지스터(field effect transistor)를 제작할 수 있다.
그래핀 전자소자는 그래핀을 이용한 전자소자로서 전계효과 트랜지스터, RF(radio frequency) 트랜지스터 등을 말한다.
그래핀은 다른 물질과 접촉되지 않은 허공에 뜬 상태에서는 높은 이동도를 보이나, 실리콘 옥사이드와 같은 무기물 절연층과 접촉되거나 또는 수분을 흡수하면서 이동도가 저하될 수 있다. 따라서, 이러한 그래핀을 구비한 전자소자는 원하는 특성을 얻기가 힘들다.
그래핀 채널층과 게이트 절연층 사이에 소수성 유기물 절연층을 형성한 그래핀 전자소자를 제공한다.
본 발명의 일 실시예에 따른 그래핀 전자소자는:
게이트 전극으로 작용하는 도전성 기판;
상기 기판 상에 배치된 게이트 절연층;
상기 게이트 절연층 상의 그래핀 채널층; 및
상기 그래핀 채널층의 양단에 각각 배치된 소스 전극과 드레인 전극; 을 구비하며, 상기 게이트 절연층은 무기물 절연층과, 상기 무기물 절연층 상의 유기물 절연층을 포함한다.
상기 유기물 절연층은 상기 무기물 절연층과 상기 그래핀 채널층 사이에 배치될 수 있다.
상기 유기물 절연층은 불소계 고분자를 포함할 수 있다.
상기 유기물 절연층은 폴리비닐플루오라이드, 폴리비닐리덴 플로오라이드, 폴리플루오로부테닐비닐에테르, 폴리테트라플루오로에틸렌 및 비정질 불소 고분자로 이루어진 그룹으로부터 선택된 하나로 이루어질 수 있다.
상기 유기물 절연층은 상기 무기물 절연층 보다 얇을 수 있다.
상기 유기물 절연층은 1nm - 20nm 두께를 가질 수 있다.
상기 무기물 절연층은 실리콘 옥사이드, 알루미늄 옥사이드 및 하프늄 옥사이드로 이루어진 그룹에서 선택된 하나를 포함할 수 있다.
상기 그래핀 채널층은 단층 또는 이층(bi-layer)의 그래핀으로 이루어질 수 있다.
상기 그래핀 채널층은 나노리본 그래핀이며, 상기 그래핀 전자소자는 전계효과 트랜지스터일 수 있다.
상기 그래핀 채널층을 덮는 패시베이션층을 더 구비할 수 있다.
본 발명의 다른 실시예에 따른 그래핀 전자소자는:
기판;
상기 기판 상의 그래핀 채널층;
상기 그래핀 채널층의 양단에 각각 배치된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극에 노출된 상기 그래핀 채널층을 덮는 게이트 절연층; 및
상기 소스 전극 및 상기 드레인 전극 사이에서 상기 채널층 위로 형성된 게이트 전극;을 구비하며, 상기 절연층은 유기물 절연층과, 상기 유기물 절연층 상의 무기물 절연층을 포함한다.
일 실시예에 따른 복층의 게이트 절연층을 구비한 그래핀 전자소자는 그래핀 채널층이 소수성 유기물 절연층 상에 배치되어 그래핀의 홀 도핑이 방지되어서 그래핀 채널층의 고유특성이 손상되는 것이 방지된다.
도 1은 일 실시예에 따른 그래핀 전자소자의 구조를 보여주는 개략적 단면도이다.
도 2는 도 1의 구조에서 게이트 절연층이 무기물 절연층으로만 형성된 전계효과 트랜지스터의 게이트 전압에 따른 드레인 전류 특성을 나타내는 그래프이다.
도 3은 도 1의 구조를 가진 전계효과 트랜지스터의 게이트 전압에 따른 드레인 전류 특성을 나타낸 그래프이다.
도4는 종래의 그래핀 FET와 본 발명의 그래핀 FET의 공기중에 노출된 시간의 증가에 따른 홀 이동도의 변화를 나타낸 그래프이다.
도 5는 다른 실시예에 따른 그래핀 전자소자의 구조를 개략적으로 보여주는 단면도이다.
도 6은 다른 실시예에 따른 그래핀 전자소자의 구조를 개략적으로 보여주는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 일 실시예에 따른 그래핀 전자소자(100)의 구조를 보여주는 개략적 단면도이다.
도 1을 참조하면, 기판(110) 상에 복층의 게이트 절연층(120)이 형성되어 있다. 게이트 절연층(120) 상에는 그래핀 채널층(130)이 형성된다. 그래핀 채널층(130)의 양단에는 각각 소스 전극(141) 및 드레인 전극(142)이 형성된다.
기판(110)은 바텀 게이트 전극으로 작용할 수 있다. 기판(110)은 고농도로 도핑된 실리콘, 탄탈륨 나이트라이드, 금, 알루미늄, 인듐 틴 옥사이드 등으로 형성될 수 있다.
게이트 절연층(120)은 기판(110) 상의 무기물 절연층(121)과 무기물 절연층(121) 상의 유기물 절연층(122)을 포함한다. 무기물 절연층(121)은 대략 100nm~300nm 두께로 형성될 수 있다. 무기물 절연층(121)은 실리콘 옥사이드, 알루미늄 옥사이드, 하프늄 옥사이드 등으로 형성될 수 있다.
유기물 절연층(122)은 무기물 절연층(121)과 그래핀 채널층(130) 사이의 계면에 불순물이 존재하는 것을 억제하고, 그래핀 채널층(130)에 홀 도핑을 형성시키는 물 분자의 흡수를 막기 위해 강한 소수성을 가진 고분자 절연층으로 형성될 수 있다. 유기물 절연층(122)은 무기물 절연층(121) 보다 얇게 형성된다. 유기물 절연층(122)은 대략 1nm - 20nm 두께로 형성될 수 있다. 유기물 절연층(122)은 스핀 코팅 또는 증착되어 형성될 수 있다. 유기물 절연층(122)이 1nm 보다 얇게 형성되면, 그래핀 채널층(130)의 전면을 커버하기가 어렵고, 유기물 절연층(122)이 20nm 보다 두꺼우면, 게이트 전압이 증가할 수 있다.
유기물 절연층(122)은 불소계 고분자 또는 자기조립 단분자막(self-assembled monolayer)으로 형성될 수 있다.
불소계 고분자로는 폴리비닐 플루오라이드(polyvinylfluoride: PVF), 폴리비닐리덴플로오라이드(polyvinylidene fluoride: PVDF), 폴리퍼플루오로부테닐비닐에테르(poly(perfluorobutenylvinylether)), 폴리테트라플루오로에틸렌(polytetrafluoroethylene: PTFE), 듀퐁의 Nafion
Figure 112011043856215-pat00001
아사히 글래스의 CYTOP
Figure 112011043856215-pat00002
과 같은 비정질 불소폴리머(amorphous fluoropolymer) 등이 사용될 수 있다.
그래핀 채널층(130)은 흑연으로부터 박리된 그래핀 또는 CVD 방법으로 제조된 그래핀을 유기물 절연층(122) 상에 전사한 후 패터닝하여 형성될 수 있다. 그래핀 채널층(130)은 1층 또는 2층의 그래핀으로 이루어질 수 있다.
소스 전극(141) 및 드레인 전극(142)은 그래핀 채널층(130)과의 오믹 접촉이 가능한 금속으로 형성될 수 있다. 소스 전극(141) 및 드레인 전극(142)은 크롬(Cr)/금(Au), 티타늄(Ti)/금(Au), 팔라듐(Pd)/금(Au)과 같은 복층의 금속층으로 형성될 수 있다.
도 1의 그래핀 전자소자는 바텀 게이트 타입 트랜지스터이다.
그래핀 채널층(130)의 폭을 대략 1nm - 20nm 정도로 형성하는 경우, 그래핀 채널층(130)은 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된 반도체 성질을 가진다. 따라서, 도 1의 그래핀 전자소자는 전계효과 트랜지스터가 된다. 그래핀을 채널로 사용하는 전계효과 트랜지스터는 상온에서 작동이 가능하다.
한편, 그래핀 채널층(130)의 폭(W)을 대략 100 nm 이상으로 형성하는 경우, 그래핀 채널층(130)은 도전체로서 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높다. 이러한 그래핀 채널층(130)을 가진 그래핀 전자소자는 RF 트랜지스터로 된다.
도 2는 도 1의 구조에서 게이트 절연층(120)이 무기물 절연층(121)으로만 형성된 전계효과 트랜지스터(이하 종래의 전계효과 트랜지스터로 칭함)의 게이트 전압에 따른 드레인 전류 특성을 나타내는 그래프이며, 도 3은 도 1의 구조를 가진 전계효과 트랜지스터(이하 본 발명의 전계효과 트랜지스터로 칭함)의 게이트 전압에 따른 드레인 전류 특성을 나타낸 그래프이다.
도 2 및 도 3의 그래핀 FET는 Si 기판 위에 형성된 100 nm 두께의 SiO2 무기물 절연층(121)을 사용하였으며, 도 3의 유기물 절연층(122)은 7 nm 두께의 불소계 고분자인 poly(perfluorobutenylvinylether)를 형성하였다. 그래핀 채널층은 흑연으로부터 박리된 그래핀을 이용하였으며, 소스 전극 및 드레인 전극은 크롬 (Cr)/금(Au)을 각각 5 nm와 100 nm 두께로 증착하였다. 제작된 그래핀 FET 소자를 공기중에 노출시켜 공기에 존재하는 물분자가 그래핀에 흡착하여 형성하는 홀 도핑으로 인한 그래핀 FET의 전기적 특성 변화를 파악하였다. 공기는 상대습도 45%로 유지하였다.
도 2를 참조하면, 종래의 그래핀 전계효과 트랜지스터는 제조된 직후(as fabricated) 디락 전압(VDirac)이 대략 26.7 V 였으며, 시간 경과에 따라서 물분자의 홀도핑으로 디락 전압이 크게 변하는 것을 알 수 있다. Dirac 전압이란 그래핀의 전도도가 최소가 되는 점으로서, 그래핀이 전하 중립성을 가지는 점을 의미하며, 도핑되지 않은 그래핀의 경우 Dirac 전압이 0 V 에 위치하게 된다.
도 3을 참조하면, 본 발명의 그래핀 FET는 제작 직후 0 V 근처에서 Dirac 전압을 가지는 것을 확인 할 수 있다. 따라서 본 발명의 그래핀 FET소자는 불소계 고분자에 의해 그래핀에 홀 도핑을 야기시키는 화학적 불순물이 상당히 억제되어, 그래핀의 전하 중립성이 안정적으로 유지됨을 확인 할 수 있다.
본 발명의 FET는 공기 중에 노출된 시간이 증가하여도, Dirac 전압의 변화가 매우 작은 것을 확인 할 수 있다. 이것은 그래핀을 강한 소수성 및 낮은 수분 투과성을 지니는 불소계 고분자 위에 형성시키면, 그래핀에 홀 도핑을 야기시키는 H2O 분자의 흡수를 상당히 억제 할 수 있다는 것을 의미한다.
도4는 종래의 그래핀 FET와 본 발명의 그래핀 FET의 공기중에 노출된 시간의 증가에 따른 홀 이동도의 변화를 나타낸 그래프이다. 종래의 그래핀 FET(G1 그래프)는 시간 경과에 따라 지속적으로 홀 도핑 농도가 증가하는 데 비해서, 본 발명의 그래핀 FET(G2 그래프)의 홀 이동도는 3주 동안 공기에 노출 되었음에도 불구 하고, 4 % 미만의 미미한 감소를 보인다. 이것은 불소계 고분자를 그래핀과 접촉시킨 구조의 본 발명의 그래핀 FET가 수분에 의한 홀 도핑을 억제하여 그래핀이 전하 중립성을 유지시켜 줌과 동시에 홀 이동도 또한 안정하게 유지시켜 줌을 의미한다.
도 5는 다른 실시예에 따른 그래핀 전자소자(200)의 구조를 개략적으로 보여주는 단면도이다. 도 1의 그래핀 전자소자(100)와 실질적으로 동일한 구성에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 5를 참조하면, 그래핀 채널층(130) 상에는 패시베이션층(150)이 형성된다. 패시베이션층(150)은 공기 중의 산소, 물분자가 그래핀 채널층과 접촉하는 것을 방지한다. 패시베이션층(150)은 실리콘 옥사이드로 형성될 수 있다. 패시베이션층(150)은 대략 5nm ~ 30nm 두께로 형성될 수 있다.
도 6은 다른 실시예에 따른 그래핀 전자소자(300)의 구조를 개략적으로 보여주는 단면도이다.
도 6을 참조하면, 기판(310) 상에 절연층(312)이 형성되어 있다. 기판(310)이 절연성 기판인 경우, 절연층(312)은 생략될 수 있다. 절연층(312) 상에는 그래핀 채널층(330)이 형성되며, 그래핀 채널층(330)의 양단에는 각각 소스 전극(341) 및 드레인 전극(342)이 형성된다. 그래핀 채널층(330) 상에는 복층의 게이트 절연층(360)이 형성되어 있다. 게이트 절연층(360) 상에는 게이트 전극(370)이 형성된다.
게이트 절연층(360)은 그래핀 채널층(330) 상의 유기물 절연층(362)과 유기물 절연층(362) 상의 무기물 절연층(361)을 포함한다. 무기물 절연층(361)은 대략 100nm~300nm 두께로 형성될 수 있다. 무기물 절연층(361)은 실리콘 옥사이드, 알루미늄 옥사이드, 하프늄 옥사이드 등으로 형성될 수 있다.
유기물 절연층(362)은 무기물 절연층(361)과 그래핀 채널층(330) 사이의 계면에 불순물이 존재하는 것을 억제하고, 그래핀 채널층(330)에 홀 도핑을 형성시키는 물 분자의 흡수를 막기 위해 강한 소수성을 가진 고분자 절연층으로 형성될 수 있다. 유기물 절연층(362)은 무기물 절연층(361) 보다 얇게 형성된다. 유기물 절연층(362)은 대략 1nm - 20nm 두께로 형성될 수 있다. 유기물 절연층(362)은 스핀코팅 또는 증착되어 형성될 수 있다. 유기물 절연층(362)이 1nm 보다 얇게 형성되면, 그래핀 채널층(330)의 전면을 커버하기가 어렵고, 유기물 절연층(362)이 20nm 보다 두꺼우면, 게이트 전압이 증가할 수 있다.
유기물 절연층(362)은 불소계 고분자와 자기조립 단분자막(self-assembled monolayer)으로 형성될 수 있다.
불소계 고분자로는 불소계 고분자로는 폴리비닐 플루오라이드(polyvinylfluoride: PVF), 폴리비닐리덴플로오라이드(polyvinylidene fluoride: PVDF), 폴리퍼플루오로부테닐비닐에테르(poly(perfluorobutenylvinylether)), 폴리테트라플루오로에틸렌(polytetrafluoroethylene: PTFE), 듀퐁의 Nafion
Figure 112011043856215-pat00003
, 아사히 글래스의 CYTOP
Figure 112011043856215-pat00004
과 같은 비정질 불소폴리머(amorphous fluoropolymer) 등이 사용될 수 있다.
그래핀 채널층(330)은 흑연으로부터 박리된 그래핀 또는 CVD 방법으로 제조된 그래핀을 유기물 절연층(362) 상에 전사한 후 패터닝하여 형성될 수 있다. 그래핀 채널층(330)은 1층 또는 2층의 그래핀으로 이루어질 수 있다.
소스 전극(341) 및 드레인 전극(342)은 그래핀 채널층(330)과의 오믹 접촉이 가능한 금속으로 형성될 수 있다. 소스 전극(341) 및 드레인 전극(342)은 크롬(Cr)/금(Au), 티타늄(Ti)/금(Au), 팔라듐(Pd)/금(Au)과 같은 복층의 금속층으로 형성될 수 있다.
게이트 전극(370)은 폴리 실리콘 또는 알루미늄과 같은 일반 금속으로 형성될 수 있다.
도 6의 트랜지스터는 탑 게이트 타입 트랜지스터이다.
그래핀 채널층(330)의 폭을 대략 1nm - 20nm 정도로 형성하는 경우, 그래핀 채널층(330)은 사이즈 효과(size effect)에 의하여 밴드갭(band gap)이 형성된 반도체 성질을 가진다. 따라서, 도 6의 그래핀 전자소자는 전계효과 트랜지스터가 된다. 그래핀을 채널로 사용하는 전계효과 트랜지스터는 상온에서 작동이 가능하다.
한편, 그래핀 채널층(330)의 폭(W)을 대략 100 nm 이상으로 형성하는 경우, 그래핀 채널층(330)은 도전체로서 캐리어 이동도(mobility) 가 상온에서 100,000 cm2V-1s-1로 기존 실리콘 대비 약 100배 정도 높다. 이러한 그래핀 채널층(330)을 가진 그래핀 전자소자는 RF 트랜지스터로 된다. 도 6의 그래핀 전자소자(300)의 작용은 도 1 내지 도 5의 그래핀 전자소자와 실질적으로 동일하므로, 상세한 설명은 생략한다.
본 발명의 실시예에 따른 복층의 게이트 절연층을 구비한 그래핀 전자소자는 유기물 절연층을 그래핀 채널층과 무기물 절연층 사이에 배치함으로써 그래핀 채널층이 공기 중의 산소 및 수분에 의해 흡착되어서 캐리어 이동도가 낮아지는 것을 방지한다. 또한, Dirac 전압이 시간 경과에도 불구하고 변화가 적다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (19)

  1. 게이트 전극으로 작용하는 도전성 기판;
    상기 기판 상에 배치된 게이트 절연층;
    상기 게이트 절연층 상의 그래핀 채널층; 및
    상기 그래핀 채널층의 양단에 각각 배치된 소스 전극과 드레인 전극; 을 구비하며,
    상기 게이트 절연층은 무기물 절연층과, 상기 무기물 절연층 상의 유기물 절연층을 포함하며,
    상기 유기물 절연층은 불소계 고분자를 포함하는 그래핀 전자소자.
  2. 제 1 항에 있어서,
    상기 유기물 절연층은 상기 무기물 절연층과 상기 그래핀 채널층 사이에 배치된 그래핀 전자소자.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 유기물 절연층은 폴리비닐플루오라이드, 폴리비닐리덴 플로오라이드, 폴리플루오로부테닐비닐에테르, 폴리테트라플루오로에틸렌, 및 비정질 불소 고분자로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 그래핀 전자소자.
  5. 제 1 항에 있어서,
    상기 유기물 절연층은 상기 무기물 절연층 보다 얇은 그래핀 전자소자.
  6. 제 1 항에 있어서,
    상기 유기물 절연층은 1nm - 20nm 두께를 가지는 그래핀 전자소자.
  7. 제 1 항에 있어서,
    상기 무기물 절연층은 실리콘 옥사이드, 알루미늄 옥사이드, 및 하프늄 옥사이드로 이루어진 그룹에서 선택된 하나를 포함하는 그래핀 전자소자.
  8. 제 1 항에 있어서,
    상기 그래핀 채널층은 단층 또는 이층(bi-layer)의 그래핀으로 이루어진 그래핀 전자소자.
  9. 제 1 항에 있어서,
    상기 그래핀 채널층은 나노리본 그래핀이며, 상기 그래핀 전자소자는 전계효과 트랜지스터인 그래핀 전자소자.
  10. 제 1 항에 있어서,
    상기 그래핀 채널층을 덮는 패시베이션층을 더 구비하는 그래핀 전자소자.
  11. 기판;
    상기 기판 상의 그래핀 채널층;
    상기 그래핀 채널층의 양단에 각각 배치된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 노출된 상기 그래핀 채널층을 덮는 게이트 절연층; 및
    상기 소스 전극 및 상기 드레인 전극 사이에서 상기 채널층 위로 형성된 게이트 전극;을 구비하며,
    상기 게이트 절연층은 유기물 절연층과, 상기 유기물 절연층 상의 무기물 절연층을 포함하며,
    상기 유기물 절연층은 불소계 고분자를 포함하는 그래핀 전자소자.
  12. 제 11 항에 있어서,
    상기 유기물 절연층은 상기 무기물 절연층과 상기 그래핀 채널층 사이에 배치된 그래핀 전자소자.
  13. 삭제
  14. 제 11 항에 있어서,
    상기 유기물 절연층은 폴리비닐플루오라이드, 폴리비닐리덴 플로오라이드, 폴리플루오로부테닐비닐에테르, 폴리테트라플루오로에틸렌 및 비정질 불소 고분자로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 그래핀 전자소자.
  15. 제 11 항에 있어서,
    상기 유기물 절연층은 상기 무기물 절연층 보다 얇은 그래핀 전자소자.
  16. 제 11 항에 있어서,
    상기 유기물 절연층은 1nm - 20nm 두께를 가지는 그래핀 전자소자.
  17. 제 11 항에 있어서,
    상기 무기물 절연층은 실리콘 옥사이드, 알루미늄 옥사이드 및 하프늄 옥사이드로 이루어진 그룹에서 선택된 하나를 포함하는 그래핀 전자소자.
  18. 제 11 항에 있어서,
    상기 그래핀 채널층은 단층 또는 이층(bi-layer)의 그래핀으로 이루어진 그래핀 전자소자.
  19. 제 11 항에 있어서,
    상기 그래핀 채널층은 나노리본 그래핀이며, 상기 그래핀 전자소자는 전계효과 트랜지스터인 그래핀 전자소자.
KR1020110056341A 2011-06-10 2011-06-10 복층의 게이트 절연층을 구비한 그래핀 전자 소자 KR101813179B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110056341A KR101813179B1 (ko) 2011-06-10 2011-06-10 복층의 게이트 절연층을 구비한 그래핀 전자 소자
CN201210041323.6A CN102820324B (zh) 2011-06-10 2012-02-21 具有多层栅极绝缘层的石墨烯电子器件
US13/491,999 US8994079B2 (en) 2011-06-10 2012-06-08 Graphene electronic devices having multi-layered gate insulating layer
JP2012130540A JP6130104B2 (ja) 2011-06-10 2012-06-08 複層のゲート絶縁層を備えたグラフェン電子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110056341A KR101813179B1 (ko) 2011-06-10 2011-06-10 복층의 게이트 절연층을 구비한 그래핀 전자 소자

Publications (2)

Publication Number Publication Date
KR20120137053A KR20120137053A (ko) 2012-12-20
KR101813179B1 true KR101813179B1 (ko) 2017-12-29

Family

ID=47292382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110056341A KR101813179B1 (ko) 2011-06-10 2011-06-10 복층의 게이트 절연층을 구비한 그래핀 전자 소자

Country Status (4)

Country Link
US (1) US8994079B2 (ko)
JP (1) JP6130104B2 (ko)
KR (1) KR101813179B1 (ko)
CN (1) CN102820324B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
TWI467767B (zh) * 2012-12-07 2015-01-01 Univ Nat Taiwan 石墨烯電晶體
CN103117316B (zh) * 2013-01-30 2015-08-05 中国科学院苏州纳米技术与纳米仿生研究所 基于超材料结构的石墨烯晶体管、光探测器及其应用
CN103325836B (zh) * 2013-06-08 2016-02-10 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制备方法
US20150060768A1 (en) * 2013-08-13 2015-03-05 The Board Of Regents Of The University Of Texas System Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
KR102144995B1 (ko) 2013-09-12 2020-08-14 삼성전자주식회사 그래핀 나노포어를 포함하는 나노포어 소자 및 그 제조 방법
US9318323B2 (en) 2013-10-18 2016-04-19 Globalfoundries Inc. Semiconductor devices with graphene nanoribbons
US9558929B2 (en) * 2013-11-25 2017-01-31 Nutech Ventures Polymer on graphene
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
EP3134919B1 (en) * 2014-04-24 2023-07-19 University of Florida Research Foundation, Inc. Tunable barrier transistors for high power electronics
US20170250103A1 (en) * 2014-10-06 2017-08-31 Applied Materials, Inc. Fluoro polymer contact layer to carbon nanotube chuck
GB2548721B (en) * 2014-12-16 2020-11-11 Lg Display Co Ltd Thin-film transistor array substrate
WO2016099150A1 (ko) * 2014-12-16 2016-06-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
CN104485363A (zh) * 2014-12-30 2015-04-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
KR102421600B1 (ko) * 2015-11-20 2022-07-18 삼성디스플레이 주식회사 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
TW201827120A (zh) * 2017-01-27 2018-08-01 國立大學法人信州大學 碳被膜之製造方法及被膜之製造方法
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
US20200144293A1 (en) * 2017-09-12 2020-05-07 Intel Corporation Ferroelectric field effect transistors (fefets) having ambipolar channels
WO2021040050A1 (ja) * 2019-08-30 2021-03-04 太陽誘電株式会社 ガス判定装置、ガス判定方法及びガス判定システム
CN111463289B (zh) * 2020-04-13 2023-09-29 国家纳米科学中心 一种场效应晶体管及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
WO2010010766A1 (ja) * 2008-07-25 2010-01-28 日本電気株式会社 電界効果型トランジスタおよび回路装置
WO2011015808A1 (en) * 2009-08-04 2011-02-10 Cambridge Display Technology Limited Surface modification
JP2011066427A (ja) * 2009-09-21 2011-03-31 Hitachi Global Storage Technologies Netherlands Bv 電子デバイス

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
US7115916B2 (en) * 2002-09-26 2006-10-03 International Business Machines Corporation System and method for molecular optical emission
US7297621B2 (en) 2003-04-15 2007-11-20 California Institute Of Technology Flexible carbon-based ohmic contacts for organic transistors
JP2005045188A (ja) * 2003-07-25 2005-02-17 Fuji Xerox Co Ltd 電子素子、集積回路およびその製造方法
JP2006008454A (ja) 2004-06-25 2006-01-12 Fuji Xerox Co Ltd 炭素微粒子構造体とその製造方法、およびこれを製造するための炭素微粒子転写体と炭素微粒子構造体製造用溶液、並びに炭素微粒子構造体を用いた炭素微粒子構造体電子素子とその製造方法、そして集積回路
US8232546B2 (en) 2006-10-25 2012-07-31 Hiroshima University Fused polycyclic aromatic compound, process for producing the same, and use thereof
JP5135825B2 (ja) 2007-02-21 2013-02-06 富士通株式会社 グラフェントランジスタ及びその製造方法
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
US8659009B2 (en) 2007-11-02 2014-02-25 The Trustees Of Columbia University In The City Of New York Locally gated graphene nanostructures and methods of making and using
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
GB0802912D0 (en) 2008-02-15 2008-03-26 Carben Semicon Ltd Thin-film transistor, carbon-based layer and method of production thereof
JP2009224595A (ja) 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
JP5471000B2 (ja) * 2008-04-24 2014-04-16 東レ株式会社 電界効果型トランジスタ
JP2009277803A (ja) 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
KR20090132874A (ko) 2008-06-23 2009-12-31 삼성전자주식회사 강유전체 메모리 소자
JP5473616B2 (ja) 2009-02-09 2014-04-16 独立行政法人理化学研究所 テラヘルツ電磁波検出装置とその検出方法
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8445893B2 (en) 2009-07-21 2013-05-21 Trustees Of Columbia University In The City Of New York High-performance gate oxides such as for graphene field-effect transistors or carbon nanotubes
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 3端子型電子デバイス及び2端子型電子デバイス
EP2500947B1 (en) * 2009-11-13 2018-10-24 Fujitsu Limited A method of manufacturing a semiconductor device
JP4527194B1 (ja) 2009-12-11 2010-08-18 エンパイア テクノロジー ディベロップメント エルエルシー グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス
CN101777583B (zh) * 2010-02-05 2011-09-14 电子科技大学 一种石墨烯场效应晶体管
JP2012015481A (ja) * 2010-06-01 2012-01-19 Sony Corp 電界効果トランジスタの製造方法、電界効果トランジスタおよび半導体酸化グラフェンの製造方法
KR101736971B1 (ko) * 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
CN102593169B (zh) * 2011-01-07 2015-10-28 中国科学院微电子研究所 一种碳基场效应晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
WO2010010766A1 (ja) * 2008-07-25 2010-01-28 日本電気株式会社 電界効果型トランジスタおよび回路装置
WO2011015808A1 (en) * 2009-08-04 2011-02-10 Cambridge Display Technology Limited Surface modification
JP2011066427A (ja) * 2009-09-21 2011-03-31 Hitachi Global Storage Technologies Netherlands Bv 電子デバイス

Also Published As

Publication number Publication date
US20120313079A1 (en) 2012-12-13
CN102820324B (zh) 2017-04-12
JP2013004972A (ja) 2013-01-07
KR20120137053A (ko) 2012-12-20
CN102820324A (zh) 2012-12-12
JP6130104B2 (ja) 2017-05-17
US8994079B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
KR101813179B1 (ko) 복층의 게이트 절연층을 구비한 그래핀 전자 소자
KR102466678B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
KR101736971B1 (ko) 그래핀 전자 소자 및 제조방법
KR102412965B1 (ko) 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
US10090386B2 (en) Graphene-metal bonding structure, method of manufacturing the same, and semiconductor device having the graphene-metal bonding structure
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
KR101830782B1 (ko) 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
TWI612584B (zh) 場效電晶體的製造方法及場效電晶體
TWI397184B (zh) 氧化物半導體薄膜電晶體
US8330155B2 (en) Semiconductor devices having channel layer patterns on a gate insulation layer
WO2009119103A1 (ja) 半導体基板、半導体装置、および半導体装置の製造方法
WO2014070267A2 (en) Carbon nanotube devices with unzipped low-resistance contacts
US8008655B2 (en) Nitride compound semiconductor device including organic semiconductor layer under gate electrode
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
KR20140072789A (ko) 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터 및 그 제조방법
TWI467767B (zh) 石墨烯電晶體
TWI460856B (zh) 電子元件及其製造方法
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
Netsu et al. Type-II HfS 2/MoS 2 Heterojunction Transistors
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
TWI398952B (zh) 電晶體
KR102581497B1 (ko) 반도체성 2차원 물질 기반 트랜지스터 제조방법
JP6015992B2 (ja) 水素化アモルファスシリコン系膜を有する記憶素子
CN113644109B (zh) 晶体管及其制备方法
Sylvia et al. Experimentally Measured Field Effect Mobilities for Few Layer van der Waals Materials

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant