CN104485363A - 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 - Google Patents
薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Download PDFInfo
- Publication number
- CN104485363A CN104485363A CN201410841859.5A CN201410841859A CN104485363A CN 104485363 A CN104485363 A CN 104485363A CN 201410841859 A CN201410841859 A CN 201410841859A CN 104485363 A CN104485363 A CN 104485363A
- Authority
- CN
- China
- Prior art keywords
- source
- layer
- preparation
- drain metal
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 105
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims abstract description 81
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 229920002120 photoresistant polymer Polymers 0.000 claims description 74
- 238000000059 patterning Methods 0.000 claims description 37
- 238000010276 construction Methods 0.000 claims description 29
- 238000005516 engineering process Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 11
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 10
- 238000010023 transfer printing Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001996 bearing alloy Substances 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 239000000084 colloidal system Substances 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000000203 mixture Substances 0.000 abstract description 3
- 238000003475 lamination Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
- H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，涉及显示技术领域，可解决石墨烯容易受到图案化工艺的污染，导致其电学性能降低的问题。该制备方法包括在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构；其中，所述源漏金属层位于所述石墨烯半导体层之上；对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层。用于薄膜晶体管及包括该薄膜晶体管的阵列基板的制备。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置。
背景技术
石墨烯(Graphene)是一种由碳原子以sp2杂化轨道组成六角型呈蜂巢晶格的平面薄膜，只有一个碳原子厚度的二维材料。由于石墨烯独特的分子结构和物理特性，常温下其电子迁移率超过1.5×104cm2/V·s，远高于传统的多晶硅(1.0～2.0×102cm2/V·s)或非晶硅(0.5～1.0cm2/V·s)材料的电子迁移率，使其替代传统的多晶硅(p-Si)或非晶硅(a-Si)材料，成为新一代薄膜晶体管(Thin Film Transistor，简称TFT)中有源层材料的理想选择。
由于石墨烯结构较为脆弱，容易受到图案化工艺中光刻胶及显影液的污染，使其性能受到影响，降低电学性能。因此，如何解决石墨烯作为有源层时图案化过程中容易受到污染的问题成为了亟待解决的难点。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，可解决石墨烯作为有源层时容易受到图案化工艺的污染，导致其电学性能降低的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面、本发明实施例提供了一种薄膜晶体管的制备方法，所述制备方法包括：在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构；其中，所述源漏金属层位于所述石墨烯半导体层之上；对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层。
可选的，所述在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构，具体包括：在第二基板上形成源漏金属层；对所述源漏金属层进行一次构图工艺处理，形成包括有源极、漏极以及所述源极与所述漏极之间的相对区域的源漏金属图案层；在所述源漏金属图案层上形成覆盖所述源漏金属图案层的石墨烯层；对所述石墨烯层进行掺杂处理，形成石墨烯半导体层；通过图案转印工艺，将包括有所述石墨烯半导体层与所述源漏金属图案层的层叠结构转移到所述第一基板上；其中，所述石墨烯半导体层位于所述第一基板与所述源漏金属图案层之间。
优选的，所述对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层，具体包括：通过所述源漏金属图案层为掩膜，将所述石墨烯半导体层中被所述源漏金属图案层露出的区域刻蚀去除，形成位于所述源漏金属图案层下方的石墨烯半导体有源层；对所述源漏金属图案层进行一次构图工艺处理，形成间隔开的源极与漏极。
优选的，所述对所述源漏金属图案层进行一次构图工艺处理，形成间隔开的源极与漏极，具体包括：在所述源漏金属图案层上形成光刻胶层；对所述光刻胶层进行曝光、显影形成光刻胶完全保留区、光刻胶不保留区；其中，所述光刻胶完全保留区至少对应于待形成的源极、漏极的区域；所述光刻胶不保留区对应待形成的源极与漏极之间的相对区域；采用刻蚀工艺，去除所述光刻胶不保留区露出的所述源漏金属图案层，形成间隔开的所述源极与所述漏极；采用剥离工艺，去除所述光刻胶完全保留区。
可选的，所述在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构，具体包括：在第二基板上形成源漏金属层；在所述源漏金属层上形成覆盖所述源漏金属层的石墨烯层；对所述石墨烯层进行掺杂处理，形成石墨烯半导体层；通过图案转印工艺，将包括有所述石墨烯半导体层与所述源漏金属层的层叠结构转移到所述第一基板上；其中，所述石墨烯半导体层位于所述第一基板与所述源漏金属层之间。
优选的，所述对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层，具体包括：在所述石墨烯半导体层上形成光刻胶层；通过半色调或灰色调掩膜板，对所述光刻胶层进行曝光、显影形成光刻胶完全保留区、光刻胶部分保留区以及光刻胶不保留区；其中，所述光刻胶完全保留区至少对应于待形成的源极、漏极的区域；所述光刻胶部分保留区对应待形成的源极与漏极之间的相对区域；所述光刻胶不保留区对应其他区域；采用刻蚀工艺，去除所述光刻胶不保留区露出的所述石墨烯半导体层的区域以及所述石墨烯半导体层下方的所述源漏金属层的区域，形成石墨烯半导体有源层、至少包括有源极、漏极以及源极与漏极之间的相对区域的源漏金属图案层；采用灰化工艺，去除所述光刻胶部分保留区以露出待形成的源极与漏极之间的相对区域；采用刻蚀工艺，去除露出的所述相对区域，形成间隔开的所述源极与所述漏极；采用剥离工艺，去除所述光刻胶完全保留区。
在上述基础上优选的，掺杂元素包括氢、氟、氮、氧、硼、溴中至少一种。
在上述基础上优选的，所述图案转印工艺包括激光转印、热转印、压力转印、以及胶体转印中的任一种。
在上述基础上优选的，在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构的步骤之前，所述制备方法还包括：形成所述第一基板的步骤：其中，所述形成所述第一基板的步骤包括在第一衬底基板上依次形成包括栅极的图案层、栅绝缘层；或者，对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层的步骤之后，所述制备方法还包括：在形成有所述源极与所述漏极的第一基板上依次形成栅绝缘层、包括栅极的图案层。
在上述基础上优选的，所述源漏金属层采用铜、或含铜合金构成。
第二方面、本发明实施例还提供了一种薄膜晶体管，所述薄膜晶体管采用上述任一项所述的制备方法制备。
第三方面、本发明实施例又提供了一种阵列基板的制备方法，所述制备方法包括上述任一项所述的薄膜晶体管的制备方法。
优选的，所述制备方法还包括：形成与所述薄膜晶体管的源极相连的数据线以及与所述数据线相连的数据线引线的步骤；其中，所述数据线、所述数据线引线与所述源极、所述漏极在同一次构图工艺处理中形成。
第四方面、本发明实施例又提供了一种阵列基板，所述阵列基板采用上述所述的制备方法制备。
第五方面、本发明实施例又提供了一种显示装置，包括上述的所述的阵列基板。
基于此，采用上述的制备方法，在前一步骤中，待形成的石墨烯半导体有源层被源漏金属层所覆盖，因此，在后续步骤中，由于对包括有石墨烯半导体层与源漏金属层的层叠结构进行的构图工艺的次数只有一次，即构图工艺处理中必不可少的光刻胶是直接沉积在待形成的石墨烯半导体有源层上方的源漏金属层表面的，使得待形成的石墨烯半导体有源层不会接触到构图工艺处理中的光刻胶、显影液等成分，避免了经过构图工艺处理后对形成的石墨烯半导体有源层产生污染，使得经过构图工艺后的图案化的石墨烯半导体有源层具有良好的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜晶体管的制备方法示意图；
图2a和图2b分别为图1中步骤S01获得的结构示意图一、二；
图3为本发明实施例提供的图1中步骤S01的具体方式一；
图4a-图4e依次为图3所示的步骤S01的各个子步骤示意图；
图5a-图5c依次为步骤S02的各个子步骤示意图一；
图6为本发明实施例提供的图1中步骤S01的具体方式二；
图7a-图7d依次为步骤S02的各个子步骤示意图二；
图8a和图8b分别为采用本发明实施例提供的上述的制备方法获得的薄膜晶体管的结构示意图一、二。
附图标记：
01-层叠结构；10-第一基板；100-第一衬底基板；11-第二基板；20-石墨烯半导体层；21-石墨烯半导体有源层；22-石墨烯层；30-源漏金属层；30a-源漏金属图案层；31-源极；32-漏极；40-光刻胶层；41-光刻胶完全保留区；42-光刻胶不保留区；43-光刻胶部分保留区；50-栅极；60-栅绝缘层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管的制备方法，如图1所示，所述制备方法包括：
S01、如图2a或图2b所示，在第一基板10上形成包括有石墨烯半导体层20与源漏金属层30的层叠结构01。
其中，所述源漏金属层30位于所述石墨烯半导体层20之上。
S02、对所述层叠结构01进行一次构图工艺处理，形成石墨烯半导体有源层21、包括源极31与漏极32的图案层。
需要说明的是，第一、在上述步骤S01中，源漏金属层30例如可以为参考图2a所示的，具有一定图案化的膜层，并且由于在后续步骤S02中，通过一次构图工艺处理可以获得包括源极31与漏极32的图案层，因此，具有一定图案化的源漏金属层30至少包括有对应于待形成的源极31、漏极32的图案；或者，参考图2b所示，源漏金属层30也可以是通过相应的制备工艺获得的未图案化的整层膜层；在此不作限定，可根据具体工艺设计灵活调整。
第二、第一基板10可以是衬底基板，也可以是包括有栅金属层、栅绝缘层等膜层的衬底基板。可根据采用上述制备方法获得的薄膜晶体管(Thin Film Transistor，简称TFT)的具体类型，如底栅型(bottomgate，即栅极位于有源层靠近于衬底基板的一侧)或顶栅型(top gate，即栅极位于有源层远离衬底基板的另一侧)灵活调整，在此不作限定，
第二、在上述步骤S02中，所谓一次构图工艺处理，是指只使用一次掩膜板(普通掩膜板或半色调、灰色调掩膜板)的工艺，包括曝光、显影、刻蚀、灰化、剥离等工艺。
基于此，采用上述的制备方法，由于在步骤S01中，待形成的石墨烯半导体有源层21被源漏金属层30所覆盖，因此，在之后的步骤S02中，由于对包括有石墨烯半导体层20与源漏金属层30的层叠结构01进行的构图工艺的次数只有一次，即构图工艺处理中必不可少的光刻胶是直接沉积在待形成的石墨烯半导体有源层21上方的源漏金属层30表面的，使得待形成的石墨烯半导体有源层21不会接触到构图工艺处理中的光刻胶、显影液等成分，避免了经过构图工艺处理后对形成的石墨烯半导体有源层21产生污染，使得经过构图工艺后的图案化的石墨烯半导体有源层21具有良好的性能，同时只使用一次构图工艺就形成了薄膜晶体管的有源层和源、漏电极，使制备工艺也更简化，降低了生产成本。
进一步的，上述步骤S01具体可包括例如以下两种方式：
方式一：上述步骤S01具体包括如图3所示的5个子步骤：
S11、如图4a所示，在第二基板11上形成源漏金属层30。
需要说明的是，考虑到当TFT的类型为底栅型时，即第一基板10为包括有栅金属层、栅绝缘层等膜层的衬底基板时，由于石墨烯制备过程中的温度较高，通常可达到900℃以上，为避免石墨烯的制备过程中高温对其他膜层产生影响，因此，在第二基板11上进行上述的步骤S11-S14，之后再通过图案转印工艺，将层叠结构01转移到所述第一基板10上进行后续的步骤S02。
这里，第二基板11例如可以是具有硅衬底的基板等，在此不作限定；源漏金属层30优选地采用电阻率较低的铜、或含铜合金构成，以降低形成的TFT整体的电阻。
S12、如图4b所示，对所述源漏金属层30(图中未标记出)进行一次构图工艺处理，形成至少包括有源极31、漏极32以及所述源极31与所述漏极32之间的相对区域(图中及下文中均标记为C)的源漏金属图案层30a。
需要说明的是，源极31与漏极32之间的相对区域C即为TFT导通时，由于外加电场引起的石墨烯半导体有源层21中的沿长度方向的沟道区(channel)；此外，形成的上述源漏金属图案层30a也可以包括对应于连接源极31的数据线以及连接数据线的数据线引线的区域。
S13、如图4c所示，在所述源漏金属图案层30a上形成覆盖所述源漏金属图案层30a的石墨烯层22。
需要说明的是，由于源漏金属图案层30a是具有一定的图案的，因此，直接与源漏金属图案层30a接触的石墨烯层22的区域由于受到源漏金属的金属诱导作用，形成的石墨烯结构更优性能更好；而由前述描述可知，源漏金属图案层30a至少包括有源极31、漏极32以及源极31与漏极32之间的相对区域C，因此，保证了对应于TFT器件中显著影响其性能的沟道区的石墨烯层22具有良好的结构和性能。
此外，在上述步骤S13中石墨烯层22例如可以采用化学气相沉积法(CVD)形成，具体工艺在此不作限定。
S14、如图4d所示，对所述石墨烯层22进行掺杂处理，形成石墨烯半导体层20。
需要说明的是，虽然石墨烯材料的电子迁移率很高，是TFT结构中有源层材料的理想选择，然而，由于石墨烯材料具有特殊的能带结构，其价带π电子和导带π*电子相交于费米能级，能带交叠点附近，电子由于受到周围对称晶格势场的影响，有效质量变为零，因此，石墨烯材料的带隙值(Eg)很小，几乎为零。如果有源层的带隙值过小，有源层受到可见光的照射后容易产生光生载流子，影响TFT器件的稳定性。
因此，上述步骤S14对形成的石墨烯层22进行掺杂处理，以增大掺杂后形成的石墨烯半导体层20的带隙值，使其具有满足TFT器件性能要求的带隙值范围。
这里，掺杂元素可包括氢(H)、氟(F)、氮(N)、氧(O)、硼(B)、溴(Br)中至少一种。
以掺杂元素H为示例，可通过等离子体增强化学气相沉积法(PECVD)，在氢气(H2)气氛下对形成的石墨烯进行掺杂，当H：C原子比为25％时，形成的石墨烯半导体的带隙值可达3.5eV，可充分满足TFT器件性能对带隙值的要求。
S15、如图4e所示，通过图案转印工艺，将包括有所述石墨烯半导体层20与所述源漏金属图案层30a的层叠结构01转移到所述第一基板10上。
其中，所述石墨烯半导体层20位于所述第一基板10与所述源漏金属图案层30a之间。
需要说明的是，所述图案转印工艺，是指将形成在中间载体(如衬底基板)上的具有一定图案的膜层(可以为一层或多层)转移到目标载体上的工艺，具体可以为激光转印、热转印、压力转印、以及胶体转印中的任一种。
在上述基础上，基于采用上述方式一的步骤S01，后续进行的步骤S02具体可包括：
S21、如图5a所示，通过所述源漏金属图案层30a为掩膜，将图4e所示的所述石墨烯半导体层20(图中未标示出)中被所述源漏金属图案层30a露出的区域(图中以虚线框示意出)刻蚀去除，形成位于所述源漏金属图案层30a下方的石墨烯半导体有源层21。
S22、对所述源漏金属图案层30a进行一次构图工艺处理，形成间隔开的源极31与漏极32。
进一步的，上述S22具体可采用以下子步骤完成：
S31、在所述源漏金属图案层30a上形成光刻胶层40。
这里，本发明实施例中涉及的光刻胶层40均采用正性光刻胶材料，即光刻胶层40在曝光前不溶解于显影液，经紫外线曝光后转变为能够溶解于显影液中的物质。
S32、如图5b所示，通过普通掩膜板，对所述光刻胶层40进行曝光、显影形成光刻胶完全保留区41、光刻胶不保留区42。
其中，所述光刻胶完全保留区41至少对应于待形成的源极31、漏极32的区域；所述光刻胶不保留区42对应待形成的源极31与漏极32之间的相对区域C。
需要说明的是，上述的普通掩膜板，是指由对曝光工艺中使用的紫外光完全透过和完全不透过的部分构成的掩膜板。
当源漏金属图案层30a还包括对应于连接源极31的数据线以及连接数据线的数据线引线的区域时，相应地，光刻胶完全保留区41还对应于上述数据线以及数据线引线的区域。
S33、如图5c所示，采用刻蚀工艺，去除所述光刻胶不保留区42(图中未标记出)露出的所述源漏金属图案层30a(图中未标记出)的区域，形成间隔开的所述源极31与所述漏极32。
S34、采用剥离工艺，去除所述光刻胶完全保留区41。
在上述基础上，方式二：上述步骤S01具体可包括如图6所示的5个子步骤：
S41、在第二基板11上形成源漏金属层30。
S42、在所述源漏金属层30上形成覆盖所述源漏金属层30的石墨烯层22。
S43、对所述石墨烯层22进行掺杂处理，形成石墨烯半导体层20。
S44、通过图案转印工艺，将包括有所述石墨烯半导体层20与所述源漏金属层30的层叠结构01转移到所述第一基板10上。
其中，所述石墨烯半导体层20位于所述第一基板10与所述源漏金属层30之间。
上述步骤S41-S44以及具体工艺步骤的描述可参见上述的步骤S11、S13-S15以及图4a、图4c-图4e，通过上述步骤S41-S44获得的转移到第一基板10上层叠结构01可参见图2b。
在上述基础上，基于采用上述方式二的步骤S01，后续进行的步骤S02具体可包括：
S51、在所述石墨烯半导体层20上形成光刻胶层40。
S52、如图7a所示，通过半色调或灰色调掩膜板，对所述光刻胶层40进行曝光、显影形成光刻胶完全保留区41、光刻胶部分保留区43以及光刻胶不保留区42(图中以虚线框示意出)。
其中，所述光刻胶完全保留区41至少对应待形成的源极31、漏极32的区域；所述光刻胶部分保留区43对应待形成的源极31与漏极32之间的相对区域C；所述光刻胶不保留区42对应其他区域。
这里，区别于上述步骤S32中的普通掩膜板，半色调(Half-tonemask)或灰色调掩膜板(gray tone mask)是指由对曝光工艺中使用的紫外光完全透过、部分透过以及完全不透过的部分构成的掩膜板，经过上述的半色调或灰色调的曝光显影，将形成光刻胶完全保留区41、光刻胶部分保留区43以及光刻胶不保留区42三种厚度不同的光刻胶区域。
S43、如图7b所示，采用刻蚀工艺，去除所述光刻胶不保留区42(图中未标示出)露出的所述石墨烯半导体层20(图中未标示出)的区域以及所述石墨烯半导体层20下方的所述源漏金属层30(图中未标示出)的区域，形成石墨烯半导体有源层21、至少包括有源极31、漏极32以及源极31与漏极32之间的相对区域C的源漏金属图案层30a。
S44、如图7c所示，采用灰化工艺，对光刻胶厚度进行整体减薄，去除所述光刻胶部分保留区43(图中未标示出)以露出待形成的源极31与漏极32之间的相对区域C。
S45、如图7d所示，采用刻蚀工艺，去除露出的所述相对区域C，形成间隔开的所述源极31与所述漏极32。
S46、采用剥离工艺，去除所述光刻胶完全保留区41。
在上述基础上，如图8a所示，在上述步骤S01之前，所述制备方法还包括：
形成所述第一基板10的步骤：其中，所述形成所述第一基板10的步骤包括在第一衬底基板100上依次形成包括栅极50的图案层、栅绝缘层60。即形成的TFT的具体结构类型为底栅型。
或者，如图8b所示，在上述步骤S02之后，所述制备方法还包括：
在形成有所述源极31与所述漏极32的第一基板10上依次形成栅绝缘层60、包括栅极50的图案层。即形成的TFT的具体结构类型为顶栅型。
进一步的，本发明实施例还提供了一种采用上述制备方法制备的薄膜晶体管，该TFT包括依次位于第一基板10上的石墨烯半导体有源层21、源极31与漏极32；在该TFT的具体类型为底栅型的情况下，上述的第一基板10包括依次位于第一衬底基板100上的栅极50、栅绝缘层60；在该TFT的具体类型为顶栅型的情况下，栅绝缘层60、栅极50依次位于包括有源极31与漏极32的第一基板10上。
进一步的，本发明实施例还提供了一种阵列基板的制备方法，所述制备方法包括上述的薄膜晶体管的制备方法。
在上述基础上，所述制备方法还包括：形成与该TFT的源极31相连的数据线以及与数据线相连的数据线引线的步骤。
其中，数据线、数据线引线与源极31、漏极32在同一次图案化处理中形成。
当然，上述阵列基板的制备方法还可以包括形成与漏极32电连接的像素电极的步骤，即：
在形成有包括源极31、漏极32、数据线以及数据线引线的第一基板10上依次形成钝化层、像素电极。
其中，像素电极通过钝化层上的露出漏极32的过孔与漏极32电连接，具体制备工艺可沿用现有技术，在此不再赘述。
本发明实施例还提供了一种采用上述制备方法制备的阵列基板，该阵列基板的具体结构参见上述制备方法，具体不再赘述。
在此基础上，本发明实施例还提供了一种显示装置，所述显示装置包括上述的所述阵列基板。
其中，上述显示装置具体可以是液晶面板、液晶显示器、液晶电视、有机电致发光显示OLED面板、OLED显示器、OLED电视或电子纸等显示装置。
需要说明的是，本发明所有附图是上述薄膜晶体管制备方法的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种薄膜晶体管的制备方法，其特征在于，所述制备方法包括：
在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构；其中，所述源漏金属层位于所述石墨烯半导体层之上；
对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层。
2.根据权利要求1所述的制备方法，其特征在于，所述在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构，具体包括：
在第二基板上形成源漏金属层；
对所述源漏金属层进行一次构图工艺处理，形成包括有源极、漏极以及所述源极与所述漏极之间的相对区域的源漏金属图案层；
在所述源漏金属图案层上形成覆盖所述源漏金属图案层的石墨烯层；
对所述石墨烯层进行掺杂处理，形成石墨烯半导体层；
通过图案转印工艺，将包括有所述石墨烯半导体层与所述源漏金属图案层的层叠结构转移到所述第一基板上；其中，所述石墨烯半导体层位于所述第一基板与所述源漏金属图案层之间。
3.根据权利要求2所述的制备方法，其特征在于，所述对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层，具体包括：
通过所述源漏金属图案层为掩膜，将所述石墨烯半导体层中被所述源漏金属图案层露出的区域刻蚀去除，形成位于所述源漏金属图案层下方的石墨烯半导体有源层；
对所述源漏金属图案层进行一次构图工艺处理，形成间隔开的源极与漏极。
4.根据权利要求3所述的制备方法，其特征在于，所述对所述源漏金属图案层进行一次构图工艺处理，形成间隔开的源极与漏极，具体包括：
在所述源漏金属图案层上形成光刻胶层；
对所述光刻胶层进行曝光、显影形成光刻胶完全保留区、光刻胶不保留区；其中，所述光刻胶完全保留区至少对应于待形成的源极、漏极的区域；所述光刻胶不保留区对应待形成的源极与漏极之间的相对区域；
采用刻蚀工艺，去除所述光刻胶不保留区露出的所述源漏金属图案层，形成间隔开的所述源极与所述漏极；
采用剥离工艺，去除所述光刻胶完全保留区。
5.根据权利要求1所述的制备方法，其特征在于，所述在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构，具体包括：
在第二基板上形成源漏金属层；
在所述源漏金属层上形成覆盖所述源漏金属层的石墨烯层；
对所述石墨烯层进行掺杂处理，形成石墨烯半导体层；
通过图案转印工艺，将包括有所述石墨烯半导体层与所述源漏金属层的层叠结构转移到所述第一基板上；其中，所述石墨烯半导体层位于所述第一基板与所述源漏金属层之间。
6.根据权利要求5所述的制备方法，其特征在于，所述对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层，具体包括：
在所述石墨烯半导体层上形成光刻胶层；
通过半色调或灰色调掩膜板，对所述光刻胶层进行曝光、显影形成光刻胶完全保留区、光刻胶部分保留区以及光刻胶不保留区；其中，所述光刻胶完全保留区至少对应于待形成的源极、漏极的区域；所述光刻胶部分保留区对应待形成的源极与漏极之间的相对区域；所述光刻胶不保留区对应其他区域；
采用刻蚀工艺，去除所述光刻胶不保留区露出的所述石墨烯半导体层的区域以及所述石墨烯半导体层下方的所述源漏金属层的区域，形成石墨烯半导体有源层、至少包括有源极、漏极以及源极与漏极之间的相对区域的源漏金属图案层；
采用灰化工艺，去除所述光刻胶部分保留区以露出待形成的源极与漏极之间的相对区域；
采用刻蚀工艺，去除露出的所述相对区域，形成间隔开的所述源极与所述漏极；
采用剥离工艺，去除所述光刻胶完全保留区。
7.根据权利要求2或5所述的制备方法，其特征在于，掺杂元素包括氢、氟、氮、氧、硼、溴中至少一种。
8.根据权利要求2或5所述的制备方法，其特征在于，所述图案转印工艺包括激光转印、热转印、压力转印、以及胶体转印中的任一种。
9.根据权利要求2或5所述的制备方法，其特征在于，在第一基板上形成包括有石墨烯半导体层与源漏金属层的层叠结构的步骤之前，所述制备方法还包括：
形成所述第一基板的步骤：
其中，所述形成所述第一基板的步骤包括在第一衬底基板上依次形成包括栅极的图案层、栅绝缘层；
或者，对所述层叠结构进行一次构图工艺处理，形成石墨烯半导体有源层、包括源极与漏极的图案层的步骤之后，所述制备方法还包括：
在形成有所述源极与所述漏极的第一基板上依次形成栅绝缘层、包括栅极的图案层。
10.根据权利要求1至6任一项所述的制备方法，其特征在于，所述源漏金属层采用铜、或含铜合金构成。
11.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用上述权利要求1至10任一项所述的制备方法制备。
12.一种阵列基板的制备方法，其特征在于，所述制备方法包括权利要求1至10任一项所述的薄膜晶体管的制备方法。
13.根据权利要求12所述的制备方法，其特征在于，所述制备方法还包括：
形成与所述薄膜晶体管的源极相连的数据线以及与所述数据线相连的数据线引线的步骤；
其中，所述数据线、所述数据线引线与所述源极、所述漏极在同一次构图工艺处理中形成。
14.一种阵列基板，其特征在于，所述阵列基板采用上述权利要求12或13所述的制备方法制备。
15.一种显示装置，其特征在于，包括权利要求14所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410841859.5A CN104485363A (zh) | 2014-12-30 | 2014-12-30 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410841859.5A CN104485363A (zh) | 2014-12-30 | 2014-12-30 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104485363A true CN104485363A (zh) | 2015-04-01 |
Family
ID=52759889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410841859.5A Pending CN104485363A (zh) | 2014-12-30 | 2014-12-30 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104485363A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900533A (zh) * | 2015-04-13 | 2015-09-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
| CN105097548A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 |
| CN106876539A (zh) * | 2017-02-17 | 2017-06-20 | 深圳市华星光电技术有限公司 | 石墨烯发光晶体管及其制作方法、主动石墨烯发光显示器 |
| CN108475680A (zh) * | 2016-02-05 | 2018-08-31 | 华为技术有限公司 | 场效应晶体管及场效应晶体管的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651339A (zh) * | 2011-09-29 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| CN102820324A (zh) * | 2011-06-10 | 2012-12-12 | 三星电子株式会社 | 具有多层栅极绝缘层的石墨烯电子器件 |
| US20130098540A1 (en) * | 2011-10-24 | 2013-04-25 | Samsung Electronics Co., Ltd. | Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same |
| EP2801551A1 (en) * | 2013-05-08 | 2014-11-12 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Graphene with very high charge carrier mobility and preparation thereof |
-
2014
- 2014-12-30 CN CN201410841859.5A patent/CN104485363A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820324A (zh) * | 2011-06-10 | 2012-12-12 | 三星电子株式会社 | 具有多层栅极绝缘层的石墨烯电子器件 |
| CN102651339A (zh) * | 2011-09-29 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| US20130098540A1 (en) * | 2011-10-24 | 2013-04-25 | Samsung Electronics Co., Ltd. | Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same |
| EP2801551A1 (en) * | 2013-05-08 | 2014-11-12 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Graphene with very high charge carrier mobility and preparation thereof |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900533A (zh) * | 2015-04-13 | 2015-09-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
| CN104900533B (zh) * | 2015-04-13 | 2018-12-18 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
| CN105097548A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 |
| CN108475680A (zh) * | 2016-02-05 | 2018-08-31 | 华为技术有限公司 | 场效应晶体管及场效应晶体管的制备方法 |
| CN106876539A (zh) * | 2017-02-17 | 2017-06-20 | 深圳市华星光电技术有限公司 | 石墨烯发光晶体管及其制作方法、主动石墨烯发光显示器 |
| CN106876539B (zh) * | 2017-02-17 | 2019-04-05 | 深圳市华星光电技术有限公司 | 石墨烯发光晶体管及其制作方法、主动石墨烯发光显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108288621B (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| CN102655146B (zh) | 阵列基板、阵列基板的制备方法及显示装置 | |
| WO2019007228A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US9431544B2 (en) | Polysilicon thin-film transistor array substrate and method for preparing the same, and display device | |
| CN107170758A (zh) | 柔性显示基板及其制作方法、显示装置 | |
| CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| JP2014053590A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN108493236B (zh) | 薄膜晶体管及其制造方法、柔性显示屏及显示装置 | |
| US20160365361A1 (en) | Thin film transistor, pixel structure, and method for manufacturing the same, array substrate and display device | |
| CN109300840A (zh) | 显示基板及其制造方法、显示装置 | |
| CN104485363A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN110491886A (zh) | 显示基板及其制造方法、显示装置 | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN103109373A (zh) | 显示装置用薄膜半导体装置及其制造方法 | |
| EP3223315B1 (en) | Manufacturing method for array substrate and for display device | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| CN114089571A (zh) | 阵列基板及制作方法和显示面板 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| US9502446B2 (en) | Poly-silicon TFT, poly-silicon array substrate and preparing method thereof, display device | |
| CN109860235B (zh) | 阵列基板的制备方法、阵列基板、显示面板和显示装置 | |
| CN106298647B (zh) | 一种阵列基板及其制备方法、显示面板及其制备方法 | |
| US7585712B2 (en) | Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150401 |