CN109860235B - 阵列基板的制备方法、阵列基板、显示面板和显示装置 - Google Patents
阵列基板的制备方法、阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN109860235B CN109860235B CN201811477023.6A CN201811477023A CN109860235B CN 109860235 B CN109860235 B CN 109860235B CN 201811477023 A CN201811477023 A CN 201811477023A CN 109860235 B CN109860235 B CN 109860235B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- region
- gate insulating
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 76
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 76
- 125000001153 fluoro group Chemical group F* 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 30
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011737 fluorine Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 351
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000005984 hydrogenation reaction Methods 0.000 claims description 9
- 238000001994 activation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 229920001621 AMOLED Polymers 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910020177 SiOF Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例公开了一种阵列基板的制备方法、阵列基板、显示面板和显示装置。本发明实施例中将沟道区上方的栅极绝缘层掺杂氟原子，由于含氟的无机层能够吸收氢原子，因此能够阻挡氢原子向下扩散进入金属氧化物半导体，从而避免影响薄膜晶体管的电性。另一方面，作为电容下电极的金属氧化物半导体仍能接受氢原子从而成为导体，与金属栅极层组成电容，通过对薄膜晶体管沟道区上方的栅极绝缘层进行氟原子掺杂，仅需使用一种金属作为金属栅极层，从而简化了工艺流程，降低了生产成本。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种阵列基板的制备方法、阵列基板、显示面板和显示装置。
背景技术
AMOLED(英语全称：Active-matrix organic light-emitting diode，中文全称：有源矩阵有机发光二极体或主动矩阵有机发光二极体)是一种显示屏技术。其中，AM(有源矩阵体或称主动式矩阵体)是指背后的像素寻址技术；OLED(有机发光二极体)是描述薄膜显示技术的具体类型：有机电激发光显示。目前AMOLED与多数手机使用的传统液晶显示器相比，具有更宽的视角、更高的刷新率和更薄的尺寸，因此正在得到智能手机广泛采用，并继续朝低功耗、低成本、大尺寸方向发展。
目前，AMOLED屏幕显示区阵列基板中，薄膜晶体管(Thin-film transistor，TFT)与电容(capacitor，C)在空间上分开排布。当使用金属氧化物半导体制作TFT时，氢化制程中的氢原子需要进入金属氧化物层，从而提高金属氧化物层的导电能力，使这些区域形成导体，另一方面，氢原子不能进入沟道区，使该区域仍保持半导体的特性，为了实现这一目的，金属栅极层需要使用不同的金属材料，而这也是目前广发采用的方法。
但是，金属栅极层使用不同的金属材料一方面增大了材料的要求，另一方面，由于需要对多种材料进行处理，提高了生产的难度和生成成本。
发明内容
本发明实施例提供一种阵列基板的制备方法、阵列基板、显示面板和显示装置，通过对薄膜晶体管沟道区上方的栅极绝缘层进行氟原子掺杂，仅需使用一种金属作为金属栅极层，从而简化了工艺流程，降低了生产成本。
第一方面，本申请提供一种阵列基板的制备方法，所述方法包括：
在基板上依次沉积形成缓冲层、金属氧化物层和栅极绝缘层，所述金属氧化物层包括第一区域和第二区域，所述第二区域包括沟道区；
对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子；
在所述栅极绝缘层上依次形成金属栅极层和层间介电层；
经过氢化活化制程，使得所述沟道区的金属氧化物层因所述沟道区上方的栅极绝缘层含有氟原子阻挡氢原子的扩散，仍保持半导体的特性，使得氢原子穿过除所述沟道区外的其他区域金属氧化物层，形成导体；
在所述金属氧化物层上依次形成源漏走线层、有机平坦层、阳极走线层和像素定义层。
进一步的，所述在基板上依次沉积形成缓冲层、金属氧化物层和栅极绝缘层的步骤，包括：
在基板上依次沉积缓冲层和金属氧化物层，再刻蚀形成图案化的金属氧化物层；
在所述金属氧化物层上沉积形成栅极绝缘层。
进一步的，所述对所述栅极绝缘层进行氟原子掺杂，从而使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子的步骤，包括：
在所述栅极绝缘层上涂布光阻，并曝光显影形成图案化的光阻层；
用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子；
经过灰化以及剥离清洗，除去所述光阻层。
进一步的，所述用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子的步骤，包括：
用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，形成无机层，而其他区域的栅极绝缘层不含有氟原子。
进一步的，所述层间介电层包括SiNx和SiO2两层。
进一步的，所述在所述金属氧化物层上依次形成源漏走线层、有机平坦层、阳极走线层和像素定义层的步骤包括：
在所述金属氧化物层上刻蚀形成ILD过孔，并沉积并蚀刻形成图案化的源漏走线层；
在所述源漏走线层之上依次形成有机平坦层、阳极走线层和像素定义层。
进一步的，所述在所述源漏走线层之上依次形成有机平坦层、阳极走线层和像素定义层的步骤，包括：
在所述源漏走线层上涂布、曝光、显影并固化形成图案化的有机平坦层；
在所述有机平坦层上沉积并蚀刻形成图案化的阳极走线层；
在所述阳极走线层上涂布、曝光、显影并固化形成图案化的像素定义层。
第二方面，本申请提供过一种阵列基板，所述阵列基板包括：
基板；
缓冲层，制备于所述基板表面；
金属氧化物层，制备于所述缓冲层表面，所述金属氧化物层包括沟道区和导体区，所述金属氧化物层上刻蚀形成有ILD过孔；
栅极绝缘层，制备于所述金属氧化物层之上，所述栅极绝缘层包括非氟原子掺杂区和氟原子掺杂区，所述氟原子掺杂区在所述沟道区上方；
金属栅极层，制备于栅极绝缘层上方；
层间介电层，制备于与所述金属栅极层之上，
源漏走线层，形成于所述ILD过孔中；
以及制备于所述层间介电层之上的有机平坦层，阳极走线层和像素定义层。
进一步的，所述金属栅极层包括第一金属栅极区和第二金属栅极区，所述第一金属栅极区制备于所述氟原子掺杂区之上，所述第二金属栅极区制备于所述非氟原子掺杂区之上。
进一步的，所述导体区包括第一导体区、第二导体区和第三导体区，所述第一导体区和所述第二导体区在所述沟道区两侧，且在所述源漏走线层的下方，所述第三导体区位于所述第二金属栅极区下方。
进一步的，所述层间介电层包括SiNx和SiO2两层。
进一步的，所述金属栅极层的材料为钼、铝、氧化铟锡和氧化铟锌中至少一种。
第三方面，本申请提供一种显示面板，所述显示面板包括如第二方面中任一项所述的阵列基板。
第三方面，本申请提供一种显示装置，所述显示装置包括如第三方面所述的显示面板。
本发明实施例中将沟道区上方的栅极绝缘层掺杂氟原子，由于含氟的无机层能够吸收氢原子，因此能够阻挡氢原子向下扩散进入金属氧化物半导体，从而避免影响薄膜晶体管的电性。另一方面，作为电容下电极的金属氧化物半导体仍能接受氢原子从而成为导体，与金属栅极层组成电容，通过对薄膜晶体管沟道区上方的栅极绝缘层进行氟原子掺杂，仅需使用一种金属作为金属栅极层，从而简化了工艺流程，降低了生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的一种阵列基板的剖面图；
图2是本发明实施例中阵列基板的制备方法的一个实施例流程示意图；
图3是本发明实施例中阵列基板的制备方法中在基板上依次沉积缓冲层和金属氧化物层之后的结构示意图；
图4是本发明实施例中阵列基板的制备方法中在金属氧化物层上沉积栅极绝缘层之后的结构示意图；
图5是本发明实施例中阵列基板的制备方法中在栅极绝缘层上涂布并曝光显影形成图案化的光阻层之后的结构示意图；
图6是本发明实施例中阵列基板的制备方法中用含氟的等离子体对栅极绝缘层进行氟原子掺杂，从而使得沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子之后的结构示意图；
图7是本发明实施例中阵列基板的制备方法中经过灰化以及剥离清洗，除去光阻层之后的结构示意图；
图8是本发明实施例中阵列基板的制备方法中在栅极绝缘层上沉积并刻蚀形成图案化的金属栅极层之后的结构示意图；
图9是本发明实施例中阵列基板的制备方法中在金属栅极层上沉积层间介电层之后的结构示意图
图10是本发明实施例中阵列基板的制备方法中经过氢化活化制程之后的结构示意图；
图11是本发明实施例中阵列基板的制备方法中在金属氧化物层的220b区域和220c区域上刻蚀形成ILD过孔，再沉积并蚀刻形成图案化源漏走线层之后的结构示意图；
图12是本发明实施例中阵列基板的制备方法中在源漏走线层上涂布、曝光、显影并固化形成图案化有机平坦层之后的结构示意图；
图13是本发明实施例中阵列基板的制备方法中在有机平坦层上沉积并蚀刻形成图案化阳极走线层之后的结构示意图；
图14是本发明实施例中阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，为现有的一种阵列基板的剖面图，薄膜晶体管(TFT)与电容(C)在空间上分开排布。当使用金属氧化物半导体制作TFT时，氢化活化制程中的氢原子需要进入金属氧化物层(包括三个区域：120b，120c和120d)，从而提高金属氧化物层的导电能力，使这些区域形成导体，另一方面，氢原子不能进入金属氧化物层的沟道区120a，使该区域仍保持半导体的特性。为了实现这一目的，金属栅极层需要使用不同的金属材料，如图1所示，栅极绝缘层中140a区域选用不能透过氢原子的金属，如：钛(Ti)，钛钼合金或者氧化铝(Al2O3)，而栅极绝缘层中140b区域选用能透过氢原子的金属，如：钼(Mo)，铝(Al)，氧化铟锡(ITO)或者氧化铟锌(IZO)，金属栅极层使用不同的金属材料一方面增大了材料的要求，另一方面，由于需要对多种材料进行处理，增大了工艺流程的复杂度，提高了生产的难度和生产成本。
基于此，本发明实施例中提供一种阵列基板的制备方法、阵列基板、显示面板和显示装置。
首先，本发明实施例中提供一种阵列基板的制备方法，所述方法包括：在基板上依次沉积形成缓冲层、金属氧化物层和栅极绝缘层，所述金属氧化物层包括第一区域和第二区域，所述第二区域包括沟道区；对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子；在所述栅极绝缘层上依次形成金属栅极层和层间介电层；经过氢化活化制程，使得所述沟道区的金属氧化物层因所述沟道区上方的栅极绝缘层含有氟原子阻挡氢原子的扩散，仍保持半导体的特性，使得氢原子穿过除所述沟道区外的其他区域金属氧化物层，形成导体；在所述金属氧化物层上依次形成源漏走线层、有机平坦层、阳极走线层和像素定义层。
如图2所示，为本发明实施例中阵列基板的制备方法的一个实施例示意图，该方法包括：
101、在基板上依次沉积形成缓冲层、金属氧化物层和栅极绝缘层。
其中，所述金属氧化物层包括第一区域和第二区域，所述第二区域包括沟道区，所述第一区域和所述第二区域分别用于形成TFT和电容。本发明实施例中基板可以是玻璃基板，具体的，该玻璃基板可以是预先进行了清洗的玻璃基本，例如清洗去除残留的颗粒、金属和有机物等。
栅极绝缘层指的是GI层，GI层通过一个LTPS中的工艺，叫GI Deposition也就是GI层沉积形成。GI一般是TFT中，金属栅极层和半导体层之间的绝缘层，通常为SiNx/SiOx，称之为Gate Insulator，即栅极绝缘层。
进一步的，所述在基板上依次沉积形成缓冲层、金属氧化物层和栅极绝缘层的步骤，可以包括：在基板上依次沉积缓冲层和金属氧化物层，再刻蚀形成图案化的金属氧化物层；在所述金属氧化物层上沉积形成栅极绝缘层。
如图3所示，在基板200上依次沉积缓冲层210和金属氧化物层，再刻蚀形成图案化的金属氧化物层220，金属氧化物层220包括两块金属氧化物区域：即第一区域和第二区域，分别用于组成薄膜晶体管TFT，以及电容C，如图4所示，在金属氧化物层220上沉积一层栅极绝缘层230。
102、对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子。
本发明实施例中，所述对所述栅极绝缘层进行氟原子掺杂，从而使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子的步骤，可以进一步包括：在所述栅极绝缘层上涂布光阻，并曝光显影形成图案化的光阻层；用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子；经过灰化以及剥离清洗，除去所述光阻层。
光阻，亦称为光阻剂，是一个用在许多工业制程上的光敏材料。像是光刻技术，可以在材料表面刻上一个图案的被覆层。光阻有两种，正向光阻(positive photoresist)和负向光阻(negative photoresist)，正向光阻是光阻的一种，其照到光的部分会溶于光阻显影液，而没有照到光的部分不会溶于光阻显影液。负向光阻是光阻的另一种，其照到光的部分不会溶于光阻显影液，而没有照到光的部分会溶于光阻显影液。本发明实施例可以采用正向光阻形成图案化的光阻层。
其中，所述用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子的步骤，可以包括：用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，使得所述沟道区上方的栅极绝缘层含有氟原子，形成无机层，而其他区域的栅极绝缘层不含有氟原子。进一步的，所述无机层可以包括SiNF和SiOF。
具体的，如图5所示，在栅极绝缘层230上涂布并曝光显影形成图案化的光阻层PR310；如图6并结合图10所示，用含氟的等离子体对栅极绝缘层进行氟原子掺杂，从而使得沟道区220d上方的栅极绝缘层230b含有氟原子(形成无机层SiNF和SiOF)，而其他区域的栅极绝缘层230a不含有氟原子；如图7所示，经过灰化以及剥离清洗，除去光阻层310。
103、在所述栅极绝缘层上依次形成金属栅极层和层间介电层。
其中，所述在所述栅极绝缘层上依次形成金属栅极层和层间介电层的步骤包括：在栅极绝缘层上沉积并刻蚀形成图案化的金属栅极层，在金属栅极层上沉积一层层间介电层ILD，ILD叫中间绝缘层，也叫层间介质层，层间介质层主要提供器件内部的导体区、金属之间的电绝缘以及与周围环境的隔离防护。本发明实施例中，层间介电层ILD包括SiNx和SiO2两层，所述金属栅极层的材料可以为钼(Mo)，铝(Al)，氧化铟锡(ITO)或者氧化铟锌(IZO)中至少一种。
具体的，如图8所示，在栅极绝缘层230上沉积并刻蚀形成图案化的金属栅极层240；如图9所示，在金属栅极层240上沉积一层层间介电层ILD250，层间介电层ILD250包括SiNx和SiO2两层。
104、经过氢化活化制程，使得所述沟道区的金属氧化物层因所述沟道区上方的栅极绝缘层含有氟原子阻挡氢原子的扩散，仍保持半导体的特性，使得氢原子穿过除所述沟道区外的其他区域金属氧化物层，形成导体。
具体的，如图10所示，在氢化活化制程中，栅极绝缘层(如SiNx层)中的氢原子穿过金属栅极层240和不含氟原子的栅极绝缘层的230a区域，进入到金属氧化物层的220b区域、220c区域和220d区域，使得这些区域的金属氧化物形成导体，而金属氧化物层的沟道区220a上方的栅极绝缘层的230b区域由于含有氟原子，能够阻挡氢原子的扩散，使得220a区域的金属氧化物仍保持半导体的特性。
另外，本发明实施例中，氢化活化制程中，可以采用等离子体氢化法或者固态扩散法。
105、在所述金属氧化物层上依次形成源漏走线层、有机平坦层、阳极走线层和像素定义层。
其中，所述在所述源漏走线层之上依次形成有机平坦层、阳极走线层和像素定义层的步骤，可以进一步包括：在所述源漏走线层上涂布、曝光、显影并固化形成图案化的有机平坦层；在所述有机平坦层上沉积并蚀刻形成图案化的阳极走线层；在所述阳极走线层上涂布、曝光、显影并固化形成图案化的像素定义层。
具体的，如图11所示，在金属氧化物层的220b区域和220c区域上刻蚀形成ILD过孔，再沉积并蚀刻形成图案化源漏走线层260；如图12所示，在源漏走线层260上涂布、曝光、显影并固化形成图案化有机平坦层270；如图13所示，在有机平坦层270上沉积并蚀刻形成图案化阳极走线层280；最后，如图14所示，在阳极走线层280上涂布、曝光、显影并固化形成图案化像素定义层290。
本发明实施例中阵列基板的制备方法通过将沟道区上方的栅极绝缘层掺杂氟原子，由于含氟的无机层能够吸收氢原子，因此能够阻挡氢原子向下扩散进入金属氧化物半导体，从而避免影响薄膜晶体管的电性。另一方面，作为电容下电极的金属氧化物半导体仍能接受氢原子从而成为导体，与金属栅极层组成电容，通过对薄膜晶体管沟道区上方的栅极绝缘层进行氟原子掺杂，仅需使用一种金属作为金属栅极层，从而简化了工艺流程，降低了生产成本。
为了更好实施本发明实施例中阵列基板的制备方法，在阵列基板的制备方法基础之上，本发明实施例中还提供一种阵列基板，所述阵列基板包括：
基板；
缓冲层，制备于所述基板表面；
金属氧化物层，制备于所述缓冲层表面，所述金属氧化物层包括沟道区和导体区，所述金属氧化物层上刻蚀形成有ILD过孔；
栅极绝缘层，制备于所述金属氧化物层之上，所述栅极绝缘层包括非氟原子掺杂区和氟原子掺杂区，所述氟原子掺杂区在所述沟道区上方；
金属栅极层，制备于栅极绝缘层上方；
层间介电层，制备于与所述金属栅极层之上，
源漏走线层，形成于所述ILD过孔中；
以及制备于所述层间介电层之上的有机平坦层，阳极走线层和像素定义层。
进一步的，所述金属栅极层包括第一金属栅极区和第二金属栅极区，所述第一金属栅极区制备于所述氟原子掺杂区之上，所述第二金属栅极区制备于所述非氟原子掺杂区之上。
进一步的，所述导体区包括第一导体区、第二导体区和第三导体区，所述第一导体区和所述第二导体区在所述沟道区两侧，且在所述源漏走线层的下方，所述第三导体区位于所述第二金属栅极区下方。
进一步的，所述层间介电层包括SiNx和SiO2两层。
进一步的，所述金属栅极层的材料为钼、铝、氧化铟锡和氧化铟锌中至少一种。
具体的，如图14所示，该阵列基板包括基板200，缓冲层210，金属氧化物层220，栅极绝缘层，金属栅极层240，层间介电层ILD250，源漏走线层260，有机平坦层270，阳极走线层280和像素定义层290，其中，金属氧化物层220包括沟道区220a，导体区220b、220c和220d，栅极绝缘层包括非氟原子掺杂区230a和氟原子掺杂区230b，金属栅极层240包括240a和240b两块金属栅极层，其中，240a在沟道区220a上方，240b在电容下电极220d上方。
本发明实施例中阵列基板的沟道区上方的栅极绝缘层掺杂氟原子，由于含氟的无机层能够吸收氢原子，因此能够阻挡氢原子向下扩散进入金属氧化物半导体，从而避免影响薄膜晶体管的电性。另一方面，作为电容下电极的金属氧化物半导体仍能接受氢原子从而成为导体，与金属栅极层组成电容，通过对薄膜晶体管沟道区上方的栅极绝缘层进行氟原子掺杂，仅需使用一种金属作为金属栅极层，从而简化了工艺流程，降低了生产成本。
在阵列基板基础之上，本发明实施例中还提供一种显示面板，所述显示面板包括如本发明实施例中描述的阵列基板。具体的，该显示面板可以是AMOLED显示面板。
在显示面板基础之上，本发明实施例中还提供一种显示装置，所述显示装置包括如本发明实施例中描述的显示面板。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文其他实施例中的详细描述，此处不再赘述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本发明实施例所提供的一种阵列基板的制备方法、阵列基板、显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (7)
1.一种阵列基板的制备方法，其特征在于，所述方法包括：
在基板上依次沉积缓冲层和金属氧化物层，再刻蚀形成图案化的金属氧化物层，在所述金属氧化物层上沉积形成栅极绝缘层，所述金属氧化物层包括第一区域和第二区域，所述第二区域包括沟道区；
在所述栅极绝缘层上涂布光阻，并曝光显影形成图案化的光阻层；用含氟的等离子体对所述栅极绝缘层进行氟原子掺杂，形成无机层，使得所述沟道区上方的栅极绝缘层含有氟原子，而其他区域的栅极绝缘层不含有氟原子；经过灰化以及剥离清洗，除去所述光阻层；
在所述栅极绝缘层上依次形成金属栅极层和层间介电层；其中，金属栅极层包括与所述金属氧化物层的第一区域组成电容的栅极；
经过氢化活化制程，使得所述沟道区的金属氧化物层因所述沟道区上方的栅极绝缘层含有氟原子阻挡氢原子的扩散，仍保持半导体的特性，使得氢原子穿过除所述沟道区外的其他区域金属氧化物层，形成导体，其中金属氧化物层的沟道区上方的栅极绝缘层的区域由于含有氟原子，能够阻挡氢原子的扩散，使得区域的金属氧化物仍保持半导体的特性；
在所述金属氧化物层上依次形成源漏走线层、有机平坦层、阳极走线层和像素定义层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述金属氧化物层上依次形成源漏走线层、有机平坦层、阳极走线层和像素定义层的步骤包括：
在所述金属氧化物层上刻蚀形成ILD过孔，并沉积并蚀刻形成图案化的源漏走线层；
在所述源漏走线层之上依次形成有机平坦层、阳极走线层和像素定义层。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述在所述源漏走线层之上依次形成有机平坦层、阳极走线层和像素定义层的步骤，包括：
在所述源漏走线层上涂布、曝光、显影并固化形成图案化的有机平坦层；
在所述有机平坦层上沉积并蚀刻形成图案化的阳极走线层；
在所述阳极走线层上涂布、曝光、显影并固化形成图案化的像素定义层。
4.一种包括如权利要求1至3任一项所述的阵列基板的制作方法的阵列基板，其特征在于，所述阵列基板包括：
基板；
缓冲层，制备于所述基板表面；
金属氧化物层，制备于所述缓冲层表面，所述金属氧化物层包括沟道区和导体区，所述金属氧化物层上刻蚀形成有ILD过孔；
栅极绝缘层，制备于所述金属氧化物层之上，所述栅极绝缘层包括非氟原子掺杂区和氟原子掺杂区，所述氟原子掺杂区在所述沟道区上方；
金属栅极层，制备于栅极绝缘层上方；
层间介电层，制备于与所述金属栅极层之上；
源漏走线层，形成于所述ILD过孔中；
以及制备于所述层间介电层之上的有机平坦层，阳极走线层和像素定义层。
5.根据权利要求4所述的阵列基板，其特征在于，所述金属栅极层包括第一金属栅极区和第二金属栅极区，所述第一金属栅极区制备于所述氟原子掺杂区之上，所述第二金属栅极区制备于所述非氟原子掺杂区之上。
6.一种包括如权利要求1至3任一项所述的阵列基板的制作方法制作的显示面板，其特征在于，所述显示面板包括如权利要求4至5中任一项所述的阵列基板。
7.一种包括如权利要求1至3任一项所述的阵列基板的制作方法制作的显示装置，其特征在于，所述显示装置包括如权利要求6所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811477023.6A CN109860235B (zh) | 2018-12-05 | 2018-12-05 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
| PCT/CN2019/079192 WO2020113856A1 (zh) | 2018-12-05 | 2019-03-22 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
| US16/340,137 US10950436B2 (en) | 2018-12-05 | 2019-03-22 | Array substrate manufacturing using fluorine and hydrogenation processes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811477023.6A CN109860235B (zh) | 2018-12-05 | 2018-12-05 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109860235A CN109860235A (zh) | 2019-06-07 |
| CN109860235B true CN109860235B (zh) | 2021-05-28 |
Family
ID=66890647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811477023.6A Active CN109860235B (zh) | 2018-12-05 | 2018-12-05 | 阵列基板的制备方法、阵列基板、显示面板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109860235B (zh) |
| WO (1) | WO2020113856A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736092B (zh) * | 2020-12-30 | 2024-03-08 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN114122008B (zh) * | 2021-11-04 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及制作方法和移动终端 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101153297B1 (ko) * | 2004-12-22 | 2012-06-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100683777B1 (ko) * | 2005-05-24 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
| KR101287198B1 (ko) * | 2006-05-12 | 2013-07-16 | 엘지디스플레이 주식회사 | 폴리실리콘 ｔｆｔ 어레이 기판 및 그 제조방법 |
| KR102112283B1 (ko) * | 2013-08-20 | 2020-05-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
| JP6311901B2 (ja) * | 2014-06-26 | 2018-04-18 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及び有機ｅｌ表示装置 |
| WO2017013691A1 (ja) * | 2015-07-17 | 2017-01-26 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
-
2018
- 2018-12-05 CN CN201811477023.6A patent/CN109860235B/zh active Active
-
2019
- 2019-03-22 WO PCT/CN2019/079192 patent/WO2020113856A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020113856A1 (zh) | 2020-06-11 |
| CN109860235A (zh) | 2019-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108493198B (zh) | 阵列基板及其制作方法、有机发光二极管显示装置 | |
| US9761731B2 (en) | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device | |
| WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
| US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| US9508747B2 (en) | Thin film transistor array substrate | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| CN102280466B (zh) | 显示设备及其制造方法 | |
| US20160005799A1 (en) | Thin film transistor, tft array substrate, manufacturing method thereof and display device | |
| EP2747141A1 (en) | Thin film transisitor and manufacturing method thereof, array substrate, and display device | |
| CN108598089B (zh) | Tft基板的制作方法及tft基板 | |
| US20160043116A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device | |
| US20120091460A1 (en) | Display Device and Method for Manufacturing the Same | |
| KR20120042029A (ko) | 표시 장치 및 그 제조 방법 | |
| CN108010850B (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| WO2016123974A1 (zh) | 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置 | |
| WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN105428313A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN112435962A (zh) | 显示基板的制备方法、显示基板和显示装置 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN109860235B (zh) | 阵列基板的制备方法、阵列基板、显示面板和显示装置 | |
| US20210234011A1 (en) | Thin film transistor, manufacturing method of thin film transistor and display device | |
| KR101604480B1 (ko) | 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 | |
| CN105097673A (zh) | Tft基板结构的制作方法 | |
| CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |