CN102280466B - 显示设备及其制造方法 - Google Patents
显示设备及其制造方法 Download PDFInfo
- Publication number
- CN102280466B CN102280466B CN201110103411.XA CN201110103411A CN102280466B CN 102280466 B CN102280466 B CN 102280466B CN 201110103411 A CN201110103411 A CN 201110103411A CN 102280466 B CN102280466 B CN 102280466B
- Authority
- CN
- China
- Prior art keywords
- pattern
- film pattern
- interlayer insulating
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000010410 layer Substances 0.000 claims abstract description 118
- 239000011229 interlayer Substances 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 63
- 238000009413 insulation Methods 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 70
- 239000012535 impurity Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 239000002923 metal particle Substances 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000007687 exposure technique Methods 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 219
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 239000004411 aluminium Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000543 intermediate Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QLKSCXOGMDNMRI-UHFFFAOYSA-N [Sn].[F+][O-] Chemical compound [Sn].[F+][O-] QLKSCXOGMDNMRI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000003863 metallic catalyst Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Abstract
本发明公开了显示设备及其制造方法。该显示设备包括:基板;第一导电膜图案,包括位于所述基板上的栅电极和第一电容器电极;栅绝缘层图案,位于所述第一导电膜图案上;多晶硅膜图案,包括位于所述栅绝缘层图案上的有源层和第二电容器电极;层间绝缘层,位于所述多晶硅膜图案上;多个第一接触孔,通过所述栅绝缘层图案和所述层间绝缘层,以暴露所述第一导电膜图案的一部分;多个第二接触孔,通过所述层间绝缘层,以暴露所述多晶硅膜图案的一部分;以及第二导电膜图案,包括位于所述层间绝缘层上的源电极、漏电极和像素电极。
Description
技术领域
所描述的技术涉及显示设备及其制造方法。
背景技术
诸如有机发光二极管(OLED)显示器和液晶显示器(LCD)等多数平板显示设备通过若干薄膜工艺制造而成。薄膜工艺涉及使用掩膜通过光刻法对薄膜进行图案化。
具体来说,当显示设备包括低温多晶硅薄膜晶体管(LTPSTFT)时,显示设备通过相对较大数目的薄膜工艺制造而成。LPTSTFT具有优良的载流子迁移率的优点,可以适用于高速运算电路,并且可以用于CMOS电路。因此,LPTSTFT得到了普遍使用。
然而,随着显示设备的尺寸增大,制造工艺所使用的掩膜数目也增加,从而降低了生产力。
在背景部分中公开的以上信息仅用于加强对所描述技术的背景的理解,因此其可以包含并不组成本国内为本领域普通技术人员已知的现有技术的信息。
发明内容
本发明实施例的方面提供一种显示设备,该显示设备具有比较简单的结构,允许减少制造工艺所需的时间。
本发明实施例的方面还提供一种制造前述显示设备的方法。
本发明的示例性实施例提供一种显示设备,包括:基板;第一导电膜图案,包括位于所述基板上的栅电极和第一电容器电极;栅绝缘层图案,位于所述第一导电膜图案上;多晶硅膜图案,包括位于所述栅绝缘层图案上的有源层和第二电容器电极;层间绝缘层,位于所述多晶硅膜图案上;多个第一接触孔,通过所述栅绝缘层图案和所述层间绝缘层,以暴露所述第一导电膜图案的一部分;多个第二接触孔,通过所述层间绝缘层,以暴露所述多晶硅膜图案的一部分;以及第二导电膜图案,包括位于所述层间绝缘层上的源电极、漏电极和像素电极,其中除了所述多个第一接触孔之外,所述栅绝缘层图案具有与所述第一导电膜图案基本相同的图案。
杂质可以被掺入通过所述多个第二接触孔暴露的多晶硅膜图案上。
所述杂质可以包括P型杂质或N型杂质。
所述第一导电膜图案可以包括第一金属层,并且所述第二导电膜图案可以包括透明导电层和位于所述透明导电层的部分区域上的第二金属层。
所述源电极和所述漏电极可以各自包括所述透明导电层的一部分和所述第二金属层的一部分,并且所述像素电极可以包括所述透明导电层的一部分。
所述第一导电膜图案可以进一步包括数据线和公共电源线中至少之一,并且所述第二导电膜图案可以进一步包括栅极线。
所述显示设备可以进一步包括位于所述第二导电膜图案上并具有暴露所述像素电极的一部分的开口的像素限定膜、位于所述像素电极上的有机发光层和位于所述有机发光层上的公共电极。
所述层间绝缘层可以包括第一层间绝缘层和具有与所述第一层间绝缘层不同的折射率的第二层间绝缘层。
所述层间绝缘层可以包括无机膜和有机膜中的一种或多种。
本发明的另一实施例提供一种制造显示设备的方法,所述方法包括:在基板上依次堆叠第一金属层、栅绝缘层和多晶硅膜;使用单一掩膜通过光刻工艺对所述多晶硅膜、所述栅绝缘层和所述第一金属层进行图案化,以图案化成多晶硅膜图案、栅绝缘层图案和第一导电膜图案;在所述多晶硅膜图案上放置层间绝缘层;在所述层间绝缘层上依次堆叠透明导电层和第二金属层;以及将所述透明导电层和所述第二金属层图案化为第二导电膜图案。
所述第一导电膜图案可以包括栅电极和第一电容器电极,所述多晶硅膜图案可以包括有源层和第二电容器电极,并且所述第二导电膜图案可以包括源电极、漏电极和像素电极。
所述源电极和所述漏电极可以各自包括所述透明导电层的一部分和所述第二金属层的一部分,并且所述像素电极可以包括所述透明导电层的一部分。
所述第一导电膜图案可以进一步包括数据线和公共电源线中至少之一,并且所述第二导电膜图案可以进一步包括栅极线。
所述栅绝缘层图案和所述层间绝缘层可以具有暴露所述第一导电膜图案的一部分的多个第一接触孔,并且所述层间绝缘层可以具有暴露所述多晶硅膜图案的一部分的多个第二接触孔。
除所述多个第一接触孔之外,所述栅绝缘层图案可以具有与所述第一导电膜图案基本相同的图案。
所述制造显示设备的方法可以进一步包括向通过所述多个第二接触孔暴露的多晶硅膜图案上掺入杂质。
所述杂质可以包括P型杂质或N型杂质。
掺入杂质可以包括使用离子注入工艺掺杂。
掺入杂质可以包括在通过所述多个第二接触孔暴露的多晶硅膜图案上沉积铝(Al)金属膜或撒上铝(Al)金属粒子,并且对所述铝金属膜或铝金属粒子执行热处理。
热处理的温度范围可以从大约200摄氏度到大约400摄氏度。
所述制造显示设备的方法可以进一步包括去除所述铝金属膜或铝金属粒子。
所述制造显示设备的方法可以进一步包括在执行热处理之前形成保护层以覆盖所述铝金属膜或铝金属粒子,以减少所述铝金属膜或铝金属粒子的氧化。
所述保护层可以包括钼(Mo)。
在通过所述多个第二接触孔暴露的多晶硅膜图案上沉积铝金属膜或撒上铝金属粒子可以包括原子层沉积(ALD)、化学气相沉积(CVD)和溅射中的一种或多种。
所述光刻工艺可以包括双曝光工艺或半色调曝光工艺。
所述制造显示设备的方法可以进一步包括:在所述第二导电膜图案上形成具有暴露像素电极的一部分的开口的像素限定膜;在所述像素电极上形成有机发光层;以及在所述有机发光层上形成公共电极。
所述层间绝缘层可以包括第一层间绝缘层和具有与所述第一层间绝缘层不同的折射率的第二层间绝缘层。
所述层间绝缘层可以包括无机膜和有机膜中的一种或多种。
根据本发明的示例性实施例,显示设备具有较简单的结构,从而可以减少用于制造显示设备的工艺数目。
附图说明
图1是根据本发明第一示例性实施例的显示设备的布局图。
图2是沿图1的线II-II截取的本发明第一示例性实施例的显示设备的截面图。
图3至图11是依次示出图1和图2所示的本发明第一示例性实施例的显示设备的制造方法的截面图和布局图。
图12和图13是依次示出根据本发明第二示例性实施例的显示设备的制造方法的截面图。
具体实施方式
以下参考附图更充分地描述本发明的实施例,附图中示出本发明的示例性实施例。本领域普通技术人员将认识到,可以在不超出本发明的精神或范围的情况下以多种不同的方式来对所描述的实施例进行修改。
为了阐明本发明的实施例,在整个说明书中以相同的附图标记提及相同7的元件或等同物。在除第一示例性实施例之外的示例性实施例中,将描述与第一示例性实施例不同的配置。
每个元件的尺寸和厚度任意地示于附图中,并不一定按比例,并且本发明不一定仅限于此。
附图中,为了清楚起见,层、膜、面板、区域等的厚度被放大。并且,在附图中,为了进行解释,层、膜、区域等的厚度可能被放大。可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”时,该元件可以直接位于另一元件上,也可以存在中间元件。并且,当提及一元件“联接至”或“连接至”另一元件时,其可以直接连接至另一元件,也可以有一个或多个中间元件介于该元件与另一元件之间,从而间接连接至另一元件。
现在参照图1和图2描述根据本发明第一示例性实施例的显示设备101。在图1和图2中,有机发光二极管(OLED)显示器被示出为显示设备101,但是并不意味着第一示例性实施例仅限于此。因此,例如,在本发明的范围内也可以采用液晶显示器(LCD),其中本领域普通技术人员可以容易地对其实施例进行修改。
如图1和图2所示,根据第一示例性实施例的显示设备101包括形成在基板111上的每个像素区域处的多个薄膜晶体管10和20、有机发光二极管(OLED)70和电容器90等。显示设备101进一步包括栅极线171、以及与栅极线171绝缘交叉的数据线131和公共电源线132。这里,像素区域是指形成像素的区域,并且像素是由显示设备101显示图像的最小(例如,不可分割的)单元。像素区域可以通过使用栅极线171、数据线131和公共电源线132作为边界来限定,但是像素区域不一定以这种方式来限定。
有机发光二极管70包括像素电极710、形成在像素电极710上的有机发光层720和形成在有机发光层720上的公共电极730。空穴和电子从像素电极710和公共电极730注入有机发光层720中。当注入的空穴和电子复合时所形成的激子从激发态落到基态时,发生光发射。
电容器90包括一对电容器电极139和159,其中栅绝缘层图案140插入电容器电极139和159之间。栅绝缘层图案140是介电材料。存储电容由充入电容器90的电荷和电容器电极139与159之间的电压确定。
多个薄膜晶体管(TFT)包括用作开关元件的第一TFT10和驱动OLED70的第二TFT20。每个TFT(10和20)包括栅电极(133和134)、源电极(175和176)以及漏电极(177和178)。
第一TFT10选择像素(例如,对应像素)是否被点亮。第一TFT10的栅电极133与栅极线171联接。第一TFT10的源电极175与数据线131联接,并且第一TFT10的漏电极177与电容器90的一个(例如第一)电容器电极139和第二TFT20的栅电极134联接。
第二TFT20向像素电极710施加驱动信号,从而使所选像素中的OLED70发光。电容器90的另一(例如第二)电容器电极159与第二TFT20的源电极176联接。并且,第二TFT20的源电极176与公共电源线132联接。第二TFT20的漏电极178与OLED70的像素电极710联接。
使用以上所述的结构,第一TFT10通过施加到栅极线171的栅极电压来操作,并用于将施加到数据线131的数据电压传递给第二TFT20。对应于从公共电源线132施加到第二TFT20(例如第二TFT20的源电极176)的公共电压与从第一TFT10传递的数据电压之差的电压被存储于电容器90中,并且与电容器90中所存储的电压对应的电流通过第二TFT20供给OLED70。在接收到电流后,OLED70即发光。
现在将参照图2根据堆叠顺序来描述根据本发明第一示例性实施例的显示设备101。
基板111被形成为由玻璃、石英、陶瓷和塑料等制成的透明绝缘基板。然而,第一示例性实施例不限于此,基板111也可以形成为由不锈钢等制成的金属基板。并且,在基板111由塑料等制成时,其可以形成为柔性基板。
在基板111上形成有缓冲层120。缓冲层120可以通过例如化学气相沉积或物理气相沉积形成,并且可以具有单层结构,或者具有包括例如本领域普通技术人员已知的氧化硅膜和氮化硅膜等的各种绝缘层的多层结构。
缓冲层120用于减少或防止基板111中产生的湿气或杂质扩散或渗透到形成在基板111上的层中,并且用于使表面平滑(例如平坦化)和在结晶化工艺中调节热传导率(例如热传导速度)从而完成期望的结晶化。
同时,根据基板111的类型和处理条件,可以替代地省略缓冲层120。
在缓冲层120上形成有第一导电膜图案130。第一导电膜图案130包括栅电极133和134以及第一电容器电极139。并且,第一导电膜图案130可以进一步包括数据线131和/或公共电源线132(参见图1)。然而,并不意味着第一示例性实施例仅限于此。例如,第一导电膜图案130可以进一步包括栅极线171,而不是数据线131和公共电源线132。
第一导电膜图案130包括第一金属层1300(参见图3)。第一导电膜图案130通过形成第一金属层1300然后通过光刻工艺对第一金属层1300进行图案化而形成。第一导电膜图案130可以使用单一掩膜通过光刻工艺与栅绝缘层图案140和多晶硅膜图案150(后面进行描述)一起被图案化。光刻工艺可以包括双曝光工艺或半色调曝光工艺。
第一金属层1300可以通过包括本领域普通技术人员已知的例如钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)等的各种金属材料中的一种或多种而形成。
参见图1和图2,除了暴露第一导电膜图案130的一部分或多个部分的多个第一接触孔641和649之外,栅绝缘层图案140被形成为具有与第一导电膜图案130相同(例如类似)的图案。例如,栅绝缘层图案140并不形成在没有形成第一导电膜图案130的任何区域。栅绝缘层图案140不直接形成在缓冲层120上。
栅绝缘层图案140可以通过包括本领域普通技术人员已知的各种绝缘材料,例如原硅酸四乙酯(TEOS)、氮化硅(SiNx)和氧化硅(SiO2)等中的一种或多种而形成。
在栅绝缘层图案140上形成有多晶硅膜图案150。多晶硅膜图案150包括有源层153和154以及第二电容器电极159。多晶硅膜图案150可以通过形成多晶硅膜1500(参见图3)然后通过前述光刻工艺对多晶硅膜1500进行图案化而形成。多晶硅膜1500可以通过形成非晶硅膜然后对非晶硅膜进行结晶来形成。
第一电容器电极139、第二电容器电极159和第一电容器电极139与第二电容器电极159之间的栅绝缘层图案140构成电容器90。
在多晶硅膜图案150上形成有层间绝缘层160。具体来说,层间绝缘层160横跨多晶硅膜图案150形成在缓冲层120上。在这种情况下,多个第一接触孔641和649穿透性地形成在栅绝缘层图案140和层间绝缘层160处,以暴露第一导电膜图案130的一部分或多个部分。多个第二接触孔605、606、607和608穿透性地形成在层间绝缘层160处,以暴露多晶硅膜图案150的一部分或多个部分。
杂质被掺入通过多个第二接触孔605、606、607和608而暴露的多晶硅膜图案150上。在所描述的实施例中,杂质掺入到有源层153和154的部分区域上。杂质可以是P型杂质,包括铝、硼、镓和铟等。然而,并不意味着本发明仅限于此,并且根据TFT10和20的目的(例如设计),也可以掺入N型杂质。
并且,层间绝缘层160包括第一层间绝缘层1601和第二层间绝缘层1602。第一层间绝缘层1601和第二层间绝缘层1602可以具有不同的折射率。当第一层间绝缘层1601和第二层间绝缘层1602具有不同的折射率时,显示设备101可以通过从第一层间绝缘层1601和第二层间绝缘层1602之间的界面反射光而获得(例如呈现出)镜面效果。例如,第一层间绝缘层1601和第二层间绝缘层1602之一可以由具有较高折射率的氮化硅制成,而另一个可以由具有较低折射率的氧化硅制成。然而,并不意味着第一示例性实施例仅限于此。也就是说,层间绝缘层160可以通过可变地结合本领域普通技术人员已知的各种无机膜和有机膜中的一种或多种来形成。
在层间绝缘层160上形成有第二导电膜图案170。第二导电膜图案170包括源电极175和176、漏电极177和178以及像素电极710。第二导电膜图案170可以进一步包括栅极线171(参见图1)。然而,并不意味着第一示例性实施例仅限于此。也就是说,第二导电膜图案170可以进一步包括数据线131和/或公共电源线132,而非栅极线171。
源电极175和176以及漏电极177和178经由多个第二接触孔605、606、607和608与有源层153和154联接。像素电极710从第二TFT20的漏电极178延伸。
并且,第二导电膜图案170的一部分或多个部分经由多个第一接触孔641和649与第一导电膜图案130的一部分联接。
第二导电膜图案170包括透明导电层1701和形成在透明导电层1701的部分区域上的第二金属层1702。例如,源电极175和176、漏电极177和178以及栅极线171(参见图1)被形成为包括透明导电层1701和第二金属层1702的多层,而像素电极710被形成为透明导电层1701。因此,显示设备101还可以向背面即向基板111发光。然而,并不意味着第一示例性实施例仅限于此,例如,源电极175和176以及漏电极177和178的部分还可以形成为透明导电层1701。
透明导电层1701可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌铟锡(ZITO)、氧化镓铟锡(GITO)、氧化铟(In2O3)、氧化锌(ZnO)、氧化镓铟锌(GIZO)、氧化镓锌(GZO)、氧化氟锡(FTO)和掺有铝的氧化锌(AZO)中的一种或多种。
第二金属层1702可以与第一金属层1300一样(参见图3)由本领域普通技术人员已知的各种金属材料制成。
并且,第二导电膜图案170可以通过包括双曝光工艺或半色调曝光工艺的光刻工艺而形成。
前述栅电极133和134、有源层153和154、源电极175和176以及漏电极177和178构成TFT10和20。
在第二导电膜图案170上形成有像素限定膜180。像素限定膜180包括暴露像素电极710一部分的开口185。像素限定膜180可以由本领域普通技术人员已知的各种有机或无机材料制成。例如,像素限定膜180可以通过对光敏有机膜进行图案化然后对其进行热硬化(热固化)或UV固化而形成。
在像素电极710上形成有有机发光层720,并且在有机发光层720上形成有公共电极730。像素电极710、有机发光层720和公共电极730构成OLED70。像素限定膜180中依次堆叠有像素电极710、有机发光层720和公共电极730的开口185成为OLED70的发光区域(例如实质发光区域)。
使用这种配置,根据第一示例性实施例的显示设备101可以具有简单的结构,其有助于缩短(例如简化)制造工艺。
例如,第一导电膜图案130、栅绝缘层图案140和包括有源层153和154的多晶硅膜图案150可以使用单一掩膜通过光刻工艺而一起形成。并且,第二TFT20的漏电极178和OLED70的像素电极710可以使用单一掩膜通过光刻工艺而形成。
因此,根据本发明的第一示例性实施例,可以有效地维持大尺寸显示设备101的高生产力。
另外,显示设备101可以通过使第一层间绝缘层1601和第二层间绝缘层1602各自具有不同折射率而获得镜面效果。
现在将参照图3至图11描述第一示例性实施例的显示设备101的制造方法。
首先,如图3所示,在基板111上依次形成缓冲层120、第一金属层1300、栅绝缘层1400和多晶硅膜1500。
缓冲层120可以通过使用本领域普通技术人员已知的各种绝缘材料,例如氮化硅(SiNx)和氧化硅(SiO2),而形成为多层膜。
多晶硅膜1500可以通过在栅绝缘层1400上沉积非晶硅膜然后对非晶硅膜进行结晶而形成。可以通过使用各种方法,例如通过应用热量或激光,或者通过使用金属催化剂、本领域技术人员已知的方法来将非晶硅膜结晶。
接下来,也参照图4,使用掩膜在多晶硅膜1500上形成第一光敏膜图案810。第一光敏膜图案810可以通过双曝光工艺或半色调曝光工艺来形成。第一光敏膜图案810包括第一大厚度部分811和第一小厚度部分812。
然后,通过第一光敏膜图案810在第一金属层1300、栅绝缘层1400和多晶硅膜1500上执行初步刻蚀,以分别形成第一导电膜图案130、栅绝缘层图案140和多晶硅膜中间体1550。
之后,如图5和图6所示,去除第一光敏膜图案810的第一小厚度部分812。第一大厚度部分811的厚度可能会轻微减小。然后,通过第一大厚度部分811对多晶硅膜中间体1550进行二次刻蚀,以形成多晶硅膜图案150。
因此,第一导电膜图案130、栅绝缘层图案140和多晶硅膜图案150可以使用单一掩膜通过光刻来形成。第一导电膜图案130包括栅电极133和134以及第一电容器电极139,并且还可以包括数据线131和公共电源线132(也参见图1)。除了第一接触孔641和649(参见图2)之外,将栅绝缘层图案140形成为具有与多晶硅膜图案150相同的图案。多晶硅膜图案150包括有源层153和154以及第二电容器电极159。
然后,如图7所示,可以在多晶硅膜图案150上依次形成第一层间绝缘层1601和第二层间绝缘层1602。第一层间绝缘层1601和第二层间绝缘层1602可以具有不同的折射率。例如,第一层间绝缘层1601和第二层间绝缘层1602之一可以由具有较高折射率的氮化硅形成,而另一个可以由具有较低折射率的氧化硅形成。
接着,在第二层间绝缘层1602上形成第二光敏膜图案820。然后,如图8和图9所示,使用第二光敏膜图案820通过光刻形成多个第一接触孔641和649以及多个第二接触孔605、606、607和608。该光刻通过使用另一掩膜来执行。
在层间绝缘层160和栅绝缘层图案140处穿透性地形成多个第一接触孔641和649,以暴露第一导电膜图案130的一部分或多个部分。具体来说,第一接触孔641和649暴露数据线131、公共电源线132(参见图1)和第一电容器电极139等的部分。
在层间绝缘层160处穿透性地形成多个第二接触孔605、606、607和608,以暴露多晶硅膜图案150的一部分或多个部分。例如,第二接触孔605、606、607和608暴露有源层153和154的部分。
之后,通过离子注入在多晶硅膜图案150的一部分或多个部分上掺入杂质。杂质可以是P型杂质,但并不意味着第一示例性实施例仅限于此。也就是说,在必要或需要时,也可以掺入N型杂质。因此,在多晶硅膜图案150的掺杂部分处,与第二导电膜图案170(参见图2)的接触电阻减小。
接下来,如图10所示,在层间绝缘层160上依次堆叠透明导电层1701和第二金属层1702。透明导电层1701经由多个第一接触孔641和649与第一导电膜图案130的一部分或多个部分相接触(参见图2),并且还经由多个第二接触孔606、607、608和609与多晶硅膜图案150的一部分或多个部分相接触。
之后,也参见图11,使用再一掩膜通过光刻对透明导电层1701和第二金属层1702进行图案化,以形成第二导电膜图案170(例如,参见图2)。
第二导电膜图案170包括被形成为透明导电层1701和第二金属层1702的栅极线171(例如参见图1)、源电极175和176以及漏电极177和178,并且包括被形成为透明导电层1701的像素电极710。
然后,如图2所示,在第二导电膜图案170上形成像素限定膜180。像素限定膜180包括暴露像素电极710一部分的开口185。像素限定膜180的开口185使用另一掩膜通过光刻形成。
在像素电极710上依次形成有机发光层720和公共电极730。像素电极710、有机发光层720和公共电极730构成OLED70。
根据第一示例性实施例的显示设备101可以通过以上所述示例性实施例的制造方法来制造。也就是说,可以通过减少或最小化所使用的掩膜数目来缩短或简化显示设备101的制造工艺。因此,根据第一示例性实施例,可以有效地维持大尺寸显示设备101的高生产力。
另外,显示设备101可以通过具有不同折射率的第一层间绝缘层1601和第二层间绝缘层1602而获得镜面效果。
现在将参照图12和图13描述根据第二示例性实施例的显示设备的制造方法。
根据第二示例性实施例的形成层间绝缘层160、形成多个第一接触孔641和649以及形成多个第二接触孔605、606、607和608的过程与第一示例性实施例的相同。
如图12所示,在通过多个第二接触孔605、606、607和608暴露的多晶硅膜图案150上形成铝金属膜901。在这种情况下,铝金属膜901越薄越好。这是因于随着铝金属膜901变得越厚,铝金属膜901就变得更易于回流或变白。
此外,例如,可以在通过多个第二接触孔605、606、607和608暴露的多晶硅膜图案150上撒上铝金属粒子,来代替形成铝金属膜901。
铝金属膜901或铝金属粒子可以通过原子层沉积(ALD)、化学气相沉积(CVD)和溅射中的一种或多种来形成。其中,ALD的优点在于其可以允许形成更薄的膜,并允许对膜的厚度进行精确调节。具体来说,当撒上铝金属粒子时,在使用CVD和溅射方面有所限制。
接下来,可以形成保护层902以覆盖铝金属膜901或铝金属粒子,从而抑制(例如减少或防止)铝金属膜901或铝金属粒子的氧化。例如,保护层902可以是包括钼(Mo)的金属膜。可替代地,可以省略保护层902。
然后,对铝金属膜901或铝金属粒子进行热处理。在这种情况下,百分之一或更少的多晶硅膜被铝覆盖。也就是说,铝被掺入通过多个第二接触孔605、606、607和608暴露的第二导电膜图案150上。铝是P型杂质。
并且,热处理可以在200摄氏度到400摄氏度的温度范围下执行。如果热处理的温度低于200摄氏度,则会难以将铝用于多晶硅膜。同时,如果热处理的温度超过400摄氏度,则其它配置可能会有热损伤,或可能发生回流。
铝金属膜901或铝金属粒子的热处理可以通过单独的工艺执行,或者可以在后续工艺中制造其它元件时间接或附带执行。例如,可以在对光敏膜进行热硬化以形成第二导电膜图案170或像素限定膜180等的工艺中间接或附带地对铝金属膜901或铝金属粒子进行热处理。
接下来,如图13所示,可以刻蚀以去除铝金属膜901或铝金属粒子。当已形成保护层902时,保护层902可以与铝金属膜901或铝金属粒子一起被去除。然而,可以省略刻蚀以去除铝金属膜901或铝金属粒子的工艺。例如,当执行了热处理从而使铝金属膜901或铝金属粒子不被氧化时,可以省略刻蚀以去除铝金属膜901或铝金属粒子的工艺。
例如,当形成铝金属膜901或铝金属粒子并且在铝金属膜901或铝金属粒子上依次形成第二导电膜图案170时,第二导电膜图案170充当保护层,以抑制(例如减少或防止)铝金属膜901或铝金属粒子被氧化。因此,可以不需要除去铝金属膜901或铝金属粒子。
在多晶硅膜图案150的一部分或多个部分掺入杂质之后的工艺与第一示例性实施例的相同。
大尺寸显示设备101可以通过以上所述实施例的制造方法更高效地制造。一般来说,不容易通过离子注入将掺杂应用于大尺寸显示设备的制造工艺。然而,根据本发明第二示例性实施例的显示设备的制造方法,形成并热处理铝金属膜901或铝金属粒子,以对有源层153和154使用杂质,因此即使显示设备101的尺寸增大,也可以容易地应用于制造工艺。
尽管结合目前认为可行的示例性实施例描述了本公开内容,但是应当理解,本发明不限于所公开的实施例,而是相反,本发明旨在覆盖包括在所附权利要求的精神和范围及其等同物内的各种修改和等同布置。
附图中某些附图标记的描述
10、20:薄膜晶体管70:有机发光二极管
90:电容器101:显示设备
111:基板120:缓冲层
130:第一导电膜图案131:数据线
132:公共电源线133、134:栅电极
139:第一电容器电极140:栅绝缘层图案
150:多晶硅膜图案153、154:有源层
159:第二电容器电极160:层间绝缘层
170:第二导电膜图案171:栅极线
175、177:源电极176、178:漏电极
180:像素限定膜185:开口
605、606、607、608:第二接触孔
641、649:第一接触孔710:像素电极
720:有机发光层730:公共电极
810:第一光敏膜图案820:第二光敏膜图案
Claims (27)
1.一种显示设备,包括:
基板;
第一导电膜图案,包括位于所述基板上的栅电极和第一电容器电极;
栅绝缘层图案,位于所述第一导电膜图案上;
多晶硅膜图案,包括位于所述栅绝缘层图案上的有源层和第二电容器电极;
层间绝缘层,位于所述多晶硅膜图案上;
多个第一接触孔,通过所述栅绝缘层图案和所述层间绝缘层,以暴露所述第一导电膜图案的一部分;
多个第二接触孔,通过所述层间绝缘层,以暴露所述多晶硅膜图案的一部分;以及
第二导电膜图案,包括位于所述层间绝缘层上的源电极、漏电极和像素电极,其中除了所述多个第一接触孔之外,所述栅绝缘层图案具有与所述第一导电膜图案相同的图案,
其中所述多个第一接触孔之一暴露所述第一电容器电极。
2.根据权利要求1所述的显示设备,其中杂质被掺入通过所述多个第二接触孔暴露的多晶硅膜图案上。
3.根据权利要求2所述的显示设备,其中所述杂质包括P型杂质或N型杂质。
4.根据权利要求1所述的显示设备,其中所述第一导电膜图案包括第一金属层,并且所述第二导电膜图案包括透明导电层和位于所述透明导电层的部分区域上的第二金属层。
5.根据权利要求4所述的显示设备,其中所述源电极和所述漏电极各自包括所述透明导电层的一部分和所述第二金属层的一部分,并且所述像素电极包括所述透明导电层的一部分。
6.根据权利要求1所述的显示设备,其中所述第一导电膜图案进一步包括数据线和公共电源线中至少之一,并且所述第二导电膜图案进一步包括栅极线。
7.根据权利要求1所述的显示设备,进一步包括位于所述第二导电膜图案上并具有暴露所述像素电极的一部分的开口的像素限定膜、位于所述像素电极上的有机发光层和位于所述有机发光层上的公共电极。
8.根据权利要求1所述的显示设备,其中所述层间绝缘层包括第一层间绝缘层和具有与所述第一层间绝缘层不同的折射率的第二层间绝缘层。
9.根据权利要求8所述的显示设备,其中所述层间绝缘层包括无机膜和有机膜中的一种或多种。
10.一种制造显示设备的方法,所述方法包括:
在基板上依次堆叠第一金属层、栅绝缘层和多晶硅膜;
使用单一掩膜通过光刻工艺对所述多晶硅膜、所述栅绝缘层和所述第一金属层进行图案化,以图案化成多晶硅膜图案、栅绝缘层图案和第一导电膜图案;
在所述多晶硅膜图案上放置层间绝缘层;
在所述层间绝缘层上依次堆叠透明导电层和第二金属层;以及
将所述透明导电层和所述第二金属层图案化为第二导电膜图案,
其中所述第一导电膜图案包括栅电极和第一电容器电极,所述多晶硅膜图案包括有源层和第二电容器电极,并且所述第二导电膜图案包括源电极、漏电极和像素电极,
其中所述栅绝缘层图案和所述层间绝缘层具有暴露所述第一导电膜图案的一部分的多个第一接触孔,并且
其中所述多个第一接触孔之一暴露所述第一电容器电极。
11.根据权利要求10所述的制造显示设备的方法,其中所述源电极和所述漏电极各自包括所述透明导电层的一部分和所述第二金属层的一部分,并且所述像素电极包括所述透明导电层的一部分。
12.根据权利要求10所述的制造显示设备的方法,其中所述第一导电膜图案进一步包括数据线和公共电源线中至少之一,并且所述第二导电膜图案进一步包括栅极线。
13.根据权利要求10所述的制造显示设备的方法,其中所述层间绝缘层具有暴露所述多晶硅膜图案的一部分的多个第二接触孔。
14.根据权利要求10所述的制造显示设备的方法,其中除所述多个第一接触孔之外,所述栅绝缘层图案具有与所述第一导电膜图案相同的图案。
15.根据权利要求14所述的制造显示设备的方法,进一步包括向通过所述多个第二接触孔暴露的多晶硅膜图案上掺入杂质。
16.根据权利要求15所述的制造显示设备的方法,其中所述杂质包括P型杂质或N型杂质。
17.根据权利要求15所述的制造显示设备的方法,其中掺入杂质包括使用离子注入工艺掺杂。
18.根据权利要求15所述的制造显示设备的方法,其中掺入杂质包括在通过所述多个第二接触孔暴露的多晶硅膜图案上沉积铝金属膜或撒上铝金属粒子,并且对所述铝金属膜或铝金属粒子执行热处理。
19.根据权利要求18所述的制造显示设备的方法,其中热处理的温度范围从200摄氏度到400摄氏度。
20.根据权利要求18所述的制造显示设备的方法,进一步包括去除所述铝金属膜或铝金属粒子。
21.根据权利要求18所述的制造显示设备的方法,进一步包括在执行热处理之前形成保护层以覆盖所述铝金属膜或铝金属粒子,以减少所述铝金属膜或铝金属粒子的氧化。
22.根据权利要求21所述的制造显示设备的方法,其中所述保护层包括钼。
23.根据权利要求18所述的制造显示设备的方法,其中在通过所述多个第二接触孔暴露的多晶硅膜图案上沉积铝金属膜或撒上铝金属粒子包括原子层沉积、化学气相沉积和溅射中的一种或多种。
24.根据权利要求10所述的制造显示设备的方法,其中所述光刻工艺包括双曝光工艺或半色调曝光工艺。
25.根据权利要求10所述的制造显示设备的方法,进一步包括:
在所述第二导电膜图案上形成具有暴露像素电极的一部分的开口的像素限定膜;
在所述像素电极上形成有机发光层;以及
在所述有机发光层上形成公共电极。
26.根据权利要求10所述的制造显示设备的方法,其中所述层间绝缘层包括第一层间绝缘层和具有与所述第一层间绝缘层不同的折射率的第二层间绝缘层。
27.根据权利要求26所述的制造显示设备的方法,其中所述层间绝缘层包括无机膜和有机膜中的一种或多种。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0054405 | 2010-06-09 | ||
KR1020100054405A KR20110134685A (ko) | 2010-06-09 | 2010-06-09 | 표시 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102280466A CN102280466A (zh) | 2011-12-14 |
CN102280466B true CN102280466B (zh) | 2016-01-20 |
Family
ID=45095507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110103411.XA Active CN102280466B (zh) | 2010-06-09 | 2011-04-18 | 显示设备及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8563978B2 (zh) |
KR (1) | KR20110134685A (zh) |
CN (1) | CN102280466B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5825812B2 (ja) * | 2011-03-24 | 2015-12-02 | 株式会社Joled | 表示装置の製造方法 |
KR102015873B1 (ko) * | 2013-01-03 | 2019-10-22 | 삼성디스플레이 주식회사 | 표시장치용 백플레인 및 그의 제조 방법 |
CN103698955A (zh) * | 2013-12-13 | 2014-04-02 | 京东方科技集团股份有限公司 | 像素单元、阵列基板及其制造方法和显示装置 |
US10163998B2 (en) | 2014-11-14 | 2018-12-25 | Shenzhen Royole Technologies Co., Ltd. | TFT array substrate structure based on OLED |
KR102343656B1 (ko) | 2015-01-15 | 2021-12-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN104979215B (zh) | 2015-06-23 | 2018-01-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
KR102460997B1 (ko) * | 2016-02-16 | 2022-11-01 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
KR102642198B1 (ko) * | 2016-04-04 | 2024-03-05 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 |
JP6752354B2 (ja) * | 2016-07-25 | 2020-09-09 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドShenzhen Royole Technologies Co., Ltd. | アレイ基板及びアレイ基板の製造方法 |
CN106298813B (zh) * | 2016-09-30 | 2019-11-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN111540779B (zh) * | 2016-10-12 | 2023-01-06 | 群创光电股份有限公司 | 发光二极管显示设备 |
CN111799319B (zh) * | 2016-12-05 | 2022-12-13 | 群创光电股份有限公司 | 显示装置 |
KR102637849B1 (ko) * | 2017-11-28 | 2024-02-19 | 삼성디스플레이 주식회사 | 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법 |
KR102490895B1 (ko) * | 2017-12-14 | 2023-01-25 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
CN109817644A (zh) * | 2019-01-30 | 2019-05-28 | 武汉华星光电半导体显示技术有限公司 | 一种tft阵列基板及其制备方法 |
KR20210082908A (ko) * | 2019-12-26 | 2021-07-06 | 엘지디스플레이 주식회사 | 전계 발광 표시 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6236062B1 (en) * | 1997-10-21 | 2001-05-22 | Kabushiki Kaisha Advanced Display | Liquid crystal display and thin film transistor with capacitive electrode structure |
CN1693972A (zh) * | 2004-04-29 | 2005-11-09 | Lg.菲利浦Lcd株式会社 | 多晶硅液晶显示器件的制造方法 |
CN101159273A (zh) * | 2006-10-04 | 2008-04-09 | 三菱电机株式会社 | 显示装置及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7897979B2 (en) * | 2002-06-07 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
KR100659532B1 (ko) * | 2003-11-28 | 2006-12-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
KR100900404B1 (ko) * | 2003-12-22 | 2009-06-02 | 엘지디스플레이 주식회사 | 액정표시소자의 제조 방법 |
KR100579194B1 (ko) | 2004-05-28 | 2006-05-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자의 제조방법 |
KR100662790B1 (ko) | 2004-12-28 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR20070081829A (ko) * | 2006-02-14 | 2007-08-20 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
JP2008112136A (ja) | 2006-10-04 | 2008-05-15 | Mitsubishi Electric Corp | 表示装置及びその製造方法 |
TWI354377B (en) * | 2007-05-30 | 2011-12-11 | Au Optronics Corp | Pixel structure of lcd and fabrication method ther |
KR20090073479A (ko) | 2007-12-31 | 2009-07-03 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
KR101525804B1 (ko) * | 2008-04-14 | 2015-06-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
WO2010032352A1 (ja) * | 2008-09-22 | 2010-03-25 | シャープ株式会社 | タッチパネル及びそれを備えた表示装置並びに液晶表示装置 |
TWI459103B (zh) * | 2009-02-02 | 2014-11-01 | Au Optronics Corp | 畫素結構及其製造方法 |
KR101117642B1 (ko) * | 2009-11-16 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2010
- 2010-06-09 KR KR1020100054405A patent/KR20110134685A/ko active IP Right Grant
-
2011
- 2011-04-12 US US13/084,741 patent/US8563978B2/en active Active
- 2011-04-18 CN CN201110103411.XA patent/CN102280466B/zh active Active
-
2013
- 2013-10-08 US US14/049,119 patent/US9142780B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6236062B1 (en) * | 1997-10-21 | 2001-05-22 | Kabushiki Kaisha Advanced Display | Liquid crystal display and thin film transistor with capacitive electrode structure |
CN1693972A (zh) * | 2004-04-29 | 2005-11-09 | Lg.菲利浦Lcd株式会社 | 多晶硅液晶显示器件的制造方法 |
CN101159273A (zh) * | 2006-10-04 | 2008-04-09 | 三菱电机株式会社 | 显示装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9142780B2 (en) | 2015-09-22 |
US20140038333A1 (en) | 2014-02-06 |
US8563978B2 (en) | 2013-10-22 |
CN102280466A (zh) | 2011-12-14 |
KR20110134685A (ko) | 2011-12-15 |
US20110303921A1 (en) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102280466B (zh) | 显示设备及其制造方法 | |
CN102280488B (zh) | Tft、包括tft的阵列基板及制造tft和阵列基板的方法 | |
CN101908537B (zh) | 用于显示设备的阵列基板及其制造方法 | |
KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
KR101280827B1 (ko) | 어레이 기판 및 이의 제조방법 | |
TWI517301B (zh) | 平面顯示裝置及製造其之方法 | |
EP3185305B1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device | |
KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
CN105428366A (zh) | 薄膜晶体管阵列基板、其制造方法和显示装置 | |
WO2016023294A1 (zh) | 阵列基板及制备方法和显示装置 | |
CN100463213C (zh) | 有机电致发光器件及其制造方法 | |
JP4691681B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
WO2013155840A1 (zh) | 阵列基板及其制造方法和显示装置 | |
KR20110133243A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
KR20120069457A (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
KR102591549B1 (ko) | 유기 발광 표시 장치 | |
CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
CN109860235B (zh) | 阵列基板的制备方法、阵列基板、显示面板和显示装置 | |
KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
KR20140083150A (ko) | 유기전계 발광소자 그 제조 방법 | |
KR20050063014A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
CN114759077A (zh) | 显示面板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20120928 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20120928 Address after: Gyeonggi Do, South Korea Applicant after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Applicant before: Samsung Mobile Display Co., Ltd. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |