KR20110133243A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents
유기 발광 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20110133243A KR20110133243A KR1020100052864A KR20100052864A KR20110133243A KR 20110133243 A KR20110133243 A KR 20110133243A KR 1020100052864 A KR1020100052864 A KR 1020100052864A KR 20100052864 A KR20100052864 A KR 20100052864A KR 20110133243 A KR20110133243 A KR 20110133243A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- layer pattern
- interlayer insulating
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 599
- 239000011229 interlayer Substances 0.000 claims abstract description 134
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 18
- 239000012044 organic layer Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 118
- 239000010409 thin film Substances 0.000 description 30
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NPNMHHNXCILFEF-UHFFFAOYSA-N [F].[Sn]=O Chemical compound [F].[Sn]=O NPNMHHNXCILFEF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
유기 발광 표시 장치 및 그 제조 방법에서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 기판 본체 상에 형성된 다결정 액티브층 및 제1 캐패시터 전극을 포함하는 다결정 규소층 패턴과, 다결정 규소층 패턴 위에 형성된 게이트 절연막 패턴과, 게이트 절연막 패턴 위에 형성된 게이트 전극 및 제2 캐패시터 전극을 포함하는 제1 도전막 패턴과, 제1 도전막 패턴 위에 형성된 층간 절연막 패턴, 그리고 층간 절연막 패턴 위에 형성된 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 제2 도전막 패턴을 포함한다. 게이트 절연막 패턴은 다결정 규소층 패턴 및 제1 도전막 패턴 중 어느 하나와 함께 패터닝된다.
Description
본 발명의 실시예는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 구조 및 제조 공정을 간소화한 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 빛을 방출하는 유기 발광 소자를 가지고 화상을 표시하는 자발광형 표시 장치이다. 유기 발광층의 내부에서 전자와 정공이 결합하여 생성된 여기자(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발생하는 에너지에 의해 빛이 발생되며, 이를 이용하여 유기 발광 표시 장치는 화상을 표시한다.
일반적으로 유기 발광 표시 장치는 8매 이상의 마스크들을 가지고 여러 차례의 사진 식각 공정들을 통해 제조된다.
하지만, 유기 발광 표시 장치가 점점 대형화되면서, 제조 과정에서 사용되는 마스크의 수가 많아질수록 생산성이 매우 저하되는 문제점이 있다.
본 발명의 실시예들은 제조 과정에서 사용되는 사진 식각 공정의 수를 최소화할 수 있도록 간소한 구조를 갖는 유기 발광 표시 장치를 제공한다.
또한, 상기한 유기 발광 표시 장치의 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 유기 발광 표시 장치는 기판 본체와, 상기 기판 본체 상에 형성된 다결정 액티브층 및 제1 캐패시터 전극을 포함하는 다결정 규소층 패턴과, 상기 다결정 규소층 패턴 위에 형성된 게이트 절연막 패턴과, 상기 게이트 절연막 패턴 위에 형성된 게이트 전극 및 제2 캐패시터 전극을 포함하는 제1 도전막 패턴과, 상기 제1 도전막 패턴 위에 형성된 층간 절연막, 그리고 상기 층간 절연막 위에 형성된 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 제2 도전막 패턴을 포함한다. 상기 게이트 절연막 패턴은 상기 다결정 규소층 패턴 및 상기 제1 도전막 패턴 중 어느 하나와 함께 동일하게 패터닝된다.
상기 게이트 절연막 패턴은 상기 다결정 규소층 패턴의 일부를 드러내는 복수의 접촉 구멍들을 가지고 상기 다결정 규소층 패턴과 동일한 패턴으로 형성될 수 있다.
상기 제1 도전막 패턴은 제1 금속층을 포함하고, 상기 제2 도전막 패턴은 투명 도전층과 상기 투명 도전층의 일부 영역 위에 형성된 제2 금속층을 포함할 수 있다.
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 접촉 구멍들을 가질 수 있다.
또한, 상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성될 수 있다.
상기 제1 도전막 패턴은 도핑된 비정질 규소층과 상기 도핑된 비정질 규소층 위에 형성된 제1 금속층을 포함하고, 상기 제2 도전막 패턴은 투명 도전층과 상기 투명 도전층의 일부 영역 위에 형성된 제2 금속층을 포함할 수 있다.
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 개구 영역들을 가질 수 있다.
상기한 유기 발광 표시 장치는 상기 화소 전극의 일부를 드러내는 개구부를 가지고 상기 제2 도전막 패턴 위에 형성된 화소 정의막과, 상기 화소 전극 위에 형성된 유기 발광층, 그리고 상기 유기 발광층 위에 형성된 공통 전극을 더 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 투명 도전층 및 상기 제2 금속층으로 형성되고, 상기 화소 전극은 상기 투명 도전층을 포함할 수 있다.
또한, 상기 소스 전극, 상기 드레인 전극, 및 상기 화소 전극은 상기 투명 도전층을 포함할 수 있다.
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함할 수 있다.
상기 제2 도전막 패턴은 게이트 라인 및 연결 라인을 더 포함할 수 있다.
상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함할 수 있다.
상기 층간 절연막은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함할 수 있다.
또한, 본 발명의 실시예에 따르면, 유기 발광 표시 장치 제조 방법은 기판 본체를 마련하는 단계와, 상기 기판 본체 상에 다결정 규소층, 게이트 절연막, 및 제1 금속층을 차례로 적층하는 단계와, 상기 다결정 규소층, 상기 게이트 절연막, 및 상기 제1 금속층을 함께 패터닝하여 다결정 규소층 패턴, 게이트 절연막 패턴, 및 제1 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴 위에 층간 절연막 패턴을 형성하는 단계, 그리고 상기 층간 절연막 패턴 위에 제2 도전막 패턴을 형성하는 단계를 포함한다. 상기 다결정 규소층 패턴은 다결정 액티브층 및 제1 캐패시터 전극을 포함하고, 상기 게이트 절연막 패턴은 상기 다결정 규소층 패턴의 일부를 드러내는 복수의 접촉 구멍들을 가지고 상기 다결정 규소층 패턴과 동일한 패턴으로 형성되며, 상기 제1 도전막 패턴은 상기 게이트 절연막 패턴 위에 형성된 게이트 전극 및 제2 캐패시터 전극을 포함할 수 있다.
상기 다결정 규소층 패턴, 상기 게이트 절연막 패턴, 및 상기 제1 도전막 패턴은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함하는 사진 식각 공정을 통해 함께 형성될 수 있다.
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 접촉 구멍들을 가질 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 패턴 및 상기 게이트 절연막 패턴을 통해 드러난 상기 다결정 액티브층의 일부 영역과 각각 접속될 수 있다.
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함할 수 있다.
상기 제2 도전막 패턴을 형성하는 단계는 상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와, 상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층 및 상기 제2 금속층을 포함하는 소스 전극 및 드레인 전극과 상기 투명 도전층을 포함하는 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제2 도전막 패턴을 형성하기 전에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함할 수 있다.
또한, 상기 제2 도전막 패턴을 형성하는 단계는 상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와, 상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층을 포함하는 소스 전극, 드레인 전극, 및 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제2 도전막 패턴을 형성한 후에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함할 수 있다.
상기한 유기 발광 표시 장치 제조 방법은 상기 화소 전극의 일부를 드러내는 개구부를 가는 화소 정의막을 상기 제2 도전막 패턴 위에 형성하는 단계와, 상기 화소 전극 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 도전막 패턴은 게이트 라인 및 연결 라인을 더 포함할 수 있다.
상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함할 수 있다.
상기 층간 절연막 패턴은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 유기 발광 표시 장치 제조 방법은 기판 본체를 마련하는 단계와, 상기 기판 본체 상에 다결정 규소층, 게이트 절연막, 도핑된 비정질 규소층, 및 제1 금속층을 차례로 적층하는 단계와, 상기 다결정 규소층, 상기 게이트 절연막, 도핑된 비정질 규소층, 및 상기 제1 금속층을 함께 패터닝하여 다결정 액티브층과 제1 캐패시터 전극을 포함하는 다결정 규소층 패턴, 상기 다결정 규소층 패턴 위에 형성된 게이트 절연막 중간체, 및 상기 게이트 절연막 중간체 위에 형성된 제1 도전막 중간체를 형성하는 단계와, 상기 제1 도전막 중간체 위에 층간 절연막을 형성하는 단계와, 상기 제1 도전막 중간체 및 상기 층간 절연막을 패터닝하여 상기 게이트 절연막 중간체의 일부를 드러내는 제1 도전막 패턴 및 층간 절연막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴 및 상기 층간 절연막 패턴을 통해 드러난 상기 게이트 절연막 중간체를 식각하여 상기 다결정 액티브층의 일부를 드러내는 게이트 절연막 패턴을 형성하는 단계와, 상기 다결정 액티브층 및 상기 층간 절연막 패턴 위에 제2 도전막 패턴을 형성하는 단계를 포함한다.
상기 제1 도전막 패턴은 게이트 전극과 제2 캐패시터 전극을 포함하며, 상기 도핑된 비정질 규소층 및 제1 금속층으로 형성될 수 있다.
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함할 수 있다.
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 개구 영역들을 가질 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 패턴 및 상기 게이트 절연막 패턴을 통해 드러난 상기 다결정 액티브층의 일부 영역과 각각 접속될 수 있다.
상기 제2 도전막 패턴을 형성하는 단계는 상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와, 상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층 및 상기 제2 금속층을 포함하는 소스 전극 및 드레인 전극과 상기 투명 도전층을 포함하는 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제2 도전막 패턴을 형성하기 전에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함할 수 있다.
상기 제2 도전막 패턴을 형성하는 단계는 상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와, 상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층을 포함하는 소스 전극, 드레인 전극, 및 화소 전극을 형성하는 단계를 포함할 수 있다.
상기 제2 도전막 패턴을 형성한 후에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함할 수 있다.
상기한 유기 발광 표시 장치 제조 방법은 상기 화소 전극의 일부를 드러내는 개구부를 가는 화소 정의막을 상기 제2 도전막 패턴 위에 형성하는 단계와, 상기 화소 전극 위에 유기 발광층을 형성하는 단계, 그리고 상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 도전막 패턴은 게이트 라인 및 연결 라인을 더 포함할 수 있다.
상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함할 수 있다.
상기 층간 절연막은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함할 수 있다.
본 발명의 실시예들에 따르면, 유기 발광 표시 장치는 제조 과정에서 사용되는 사진 식각 공정의 수를 최소화할 수 있도록 간소한 구조를 가질 수 있다.
또한, 상기한 유기 발광 표시 장치의 제조 방법을 제공한다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 3 내지 도 12는 도 1 및 도 2에 도시한 유기 발광 표시 장치의 제조 과정을 순차적으로 나타낸 단면도들 및 배치도들이다.
도 13은 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 14는 도 1의 ⅩⅣ-ⅩⅣ선에 따른 단면도이다.
도 15 내지 도 21은 도 13 및 도 14에 도시한 유기 발광 표시 장치의 제조 과정을 순차적으로 나타낸 단면도들 및 배치도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도이다.
도 3 내지 도 12는 도 1 및 도 2에 도시한 유기 발광 표시 장치의 제조 과정을 순차적으로 나타낸 단면도들 및 배치도들이다.
도 13은 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 14는 도 1의 ⅩⅣ-ⅩⅣ선에 따른 단면도이다.
도 15 내지 도 21은 도 13 및 도 14에 도시한 유기 발광 표시 장치의 제조 과정을 순차적으로 나타낸 단면도들 및 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 그리고 여러 실시예들에 있어서, 제1 실시예 이외의 실시예들에서는 제1 실시예와 다른 구성을 중심으로 설명한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(101)를 설명한다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(101)는 기판 본체(111) 위에 각 화소마다 형성된 복수의 박막 트랜지스터들(10, 20), 유기 발광 소자(organic light emitting diode, OLED)(70), 및 캐패시터(90) 등을 포함한다. 여기서, 화소는 유기 발광 표시 장치(101)가 화상을 표시하는 최소 단위를 말한다.
또한, 유기 발광 표시 장치(101)는 일 방향을 따라 배치되는 게이트 라인(171)과, 게이트 라인(171)과 절연 교차되는 데이터 라인(151) 및 공통 전원 라인(152)을 더 포함한다. 여기서, 하나의 화소는 게이트 라인(171), 데이터 라인(151), 및 공통 전원 라인(152)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다.
유기 발광 소자(70)는 화소 전극(710)과, 화소 전극(710) 상에 형성된 유기 발광층(720)과, 유기 발광층(720) 상에 형성된 공통 전극(730)을 포함한다. 화소 전극(710) 및 공통 전극(730)으로부터 각각 정공과 전자가 유기 발광층(720) 내부로 주입된다. 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
캐패시터(90)는 게이트 절연막 패턴(140)을 사이에 두고 배치된 한 쌍의 캐패시터 전극들(159, 179)을 포함한다. 여기서, 게이트 절연막 패턴(140)은 유전체가 된다. 캐패시터(90)에서 축전된 전하와 양 캐패시터 전극(159, 179) 사이의 전압에 의해 축전 용량이 결정된다.
복수의 박막 트랜지스터들은 스위칭 소자의 역할을 하는 제1 박막 트랜지스터(10)와, 유기 발광 소자(70)를 구동하는 제2 박막 트랜지스터(20)를 포함한다. 각 박막 트랜지스터들(10, 20)은 게이트 전극(153,154), 소스 전극(175, 176), 및 드레인 전극(1755, 178)을 포함한다.
제1 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택한다. 제1 박막 트랜지스터(10)의 게이트 전극(153)은 게이트 라인(171)에 연결된다. 제1 박막 트랜지스터(10)의 소스 전극(175)은 데이터 라인(151)에 연결되고, 드레인 전극(177)은 캐패시터(90)의 어느 한 캐패시터 전극(159) 및 제2 박막 트랜지스터(20)의 소스 전극(157)과 연결된다.
제2 박막 트랜지스터(20)는 선택된 화소 내의 유기 발광 소자(70)를 발광시키기 위한 구동 신호를 화소 전극(710)에 인가한다. 제2 박막 트랜지스터(20)의 소스 전극(176) 및 캐패시터(90)의 다른 한 캐패시터 전극(139)은 각각 공통 전원 라인(152)과 연결된다. 제2 박막 트랜지스터(20)의 드레인 전극(178)은 유기 발광 소자(70)의 화소 전극(710)과 연결된다.
이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(171)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(151)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(152)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 캐패시터(90)에 저장되고, 캐패시터(90)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)를 통해 유기 발광 소자(70)로 공급된다.
이하, 도 2를 참조하여, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(101)를 적층 순서에 따라 상세히 설명한다.
기판 본체(111)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 투명한 절연성 기판으로 형성된다. 그러나 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 기판 본체(111)가 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다. 또한, 기판 본체(111)가 플라스틱 등으로 만들어질 경우 플렉서블(flexible)한 기판으로 형성될 수도 있다.
버퍼층(120)은 기판 본체(111) 상에 형성된다. 버퍼층(120)은 질화규소(SiNx) 및 산화규소(SiO2) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연 물질로 형성될 수 있다. 예를 들어, 버퍼층(120)은 질화규소(SiNx)의 단일막 또는 질화규소(SiNx)와 산화규소(SiO2)가 적층된 이중막 구조로 형성될 수 있다. 버퍼층(120)은 불순 원소 또는 수분과 같이 불필요한 성분의 침투를 방지하고 표면을 평탄화하는 역할을 할 수 있다. 버퍼층(120)은 기판 본체(111)의 종류 및 공정 조건에 따라 사용되거나 생략될 수 있다.
다결정 규소층 패턴(130)은 버퍼층(120) 상에 형성된다. 다결정 규소층 패턴(130)은 다결정 액티브층(133, 134) 및 제1 캐패시터 전극(139)을 포함한다. 또한, 다결정 규소층 패턴(130)은 후술할 데이터 라인(151) 및 공통 전원 라인(152)(도 1에 도시) 아래에 위치하는 더미 다결정층(131)을 더 포함할 수 있다.
다결정 규소층 패턴(130)은 다결정 규소층을 형성한 후 이를 사진 식각 공정을 통해 패터닝하여 형성된다. 이때, 다결정 규소층 패턴(130)은 후술할 게이트 절연층 패턴(140) 및 제1 도전막 패턴(150)과 함께 동일한 사진 식각 공정을 통해 함께 패터닝된다. 그리고 다결정 규소층은 비정질 규소층을 형성하고 이를 결정화하는 방법으로 형성된다.
게이트 절연막 패턴(140)은 다결정 규소층 패턴(130)의 일부를 드러내는 복수의 접촉 구멍들(645, 646, 647, 648, 649)을 가지고 다결정 규소층 패턴(130)과 동일한 패턴으로 형성된다. 즉, 다결정 규소층 패턴(130)이 형성되지 않은 영역에는 게이트 절연막 패턴(140)도 형성되지 않는다.
게이트 절연막 패턴(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소(SiNx), 및 산화 규소(SiO2) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연 물질 중 하나 이상을 포함하여 형성된다.
제1 도전막 패턴(150)은 게이트 절연막 패턴(140) 위에 형성된다. 제1 도전막 패턴(150)은 게이트 전극(153, 154) 및 제2 캐패시터 전극(159)을 포함한다. 또한, 제1 도전막 패턴(150)은 데이터 라인(151) 및 공통 전원 라인(152)(도 1에 도시)을 더 포함한다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 제1 도전막 패턴(150)은 데이터 라인(151) 및 공통 전원 라인(152) 대신 게이트 라인(171)을 더 포함할 수도 있다.
제1 도전막 패턴(150)은 제1 금속층(1500)(도 3에 도시)을 포함한다. 즉, 제1 도전막 패턴(150)은 제1 금속(1500)층을 전술한 사진 식각 공정을 통해 패터닝하여 형성된다. 제1 금속층(1500)은 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 은(Ag), 티타늄(Ti), 탄탈(Ta), 및 텅스텐(W) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 금속 물질 중 하나 이상을 포함하여 형성된다.
이상에서 전술한 제1 캐패시터 전극(139), 제2 캐패시터 전극(159), 그리고 제1 캐패시터 전극(139) 및 제2 캐패시터 전극(159) 사이에 배치된 게이트 절연막 패턴(140)은 캐패시터(90)가 된다.
층간 절연막 패턴(160)은 제1 도전막 패턴(150) 위에 형성된다. 층간 절연막 패턴(160)은 게이트 전극(153, 154), 제2 캐패시터 전극(159), 데이터 라인(151), 및 공통 전원 라인(152)(도 1에 도시)의 일부를 각각 드러내는 접촉 구멍(601, 603, 604, 609)들을 갖는다. 또한, 층간 절연막 패턴(160)은 게이트 절연막 패턴(140)과 함께 다결정 액티브층(133, 134) 및 제1 캐패시터 전극(139)의 일부를 드러내는 접촉 구멍들(645, 646, 647, 648, 649)을 갖는다.
또한, 층간 절연막 패턴(160)은 제1 층간 절연막(1601)과 제2 층간 절연막(1602)을 포함한다. 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)은 서로 다른 굴절율을 가질 수 있다. 이와 같이, 제1 층간 절연막(1601)과 제2 층간 절연막(1602)이 서로 다른 굴절율을 가지면, 유기 발광 표시 장치(101)는 제1 층간 절연막(1601)과 제2 층간 절연막(1602) 사이의 계면에서 반사되는 빛에 의해 거울 효과를 얻을 수 있다. 예를 들어, 제1 층간 절연막(1601) 및 제2 층간 절연막(1602) 중 어느 하나는 상대적으로 높은 굴절율을 갖는 질화규소로 형성되고, 다른 하나는 상대적으로 낮은 굴절율을 갖는 산화규소로 형성될 수 있다.
하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니다. 따라서, 층간 절연막 패턴(160)은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 다양한 조합으로 형성될 수 있다.
제2 도전막 패턴(170)은 층간 절연막 패턴(160) 위에 형성된다. 제2 도전막 패턴(170)은 소스 전극(175, 176), 드레인 전극(177, 178), 및 화소 전극(710)을 포함한다. 또한, 제2 도전막 패턴(170)은 게이트 라인(171)(도 1에 도시) 및 연결 라인(172)을 더 포함한다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 제2 도전막 패턴(170)은 게이트 라인(171) 대신 데이터 라인(151) 및 공통 전원 라인(152)을 더 포함할 수도 있다.
소스 전극(175, 176) 및 드레인 전극(177, 178)은 접촉 구멍들(645, 646, 647, 648)을 통해 다결정 액티브층(133, 134)과 연결된다. 화소 전극(710)은 제2 박막 트랜지스터(20)의 드레인 전극(178)으로부터 연장된다.
연결 라인(172)은 접촉 구멍들(604, 609)을 통해 제2 박막 트랜지스터(20)의 게이트 전극(154)과 제2 캐패시터 전극(159), 그리고 제1 박막 트랜지스터(10)의 드레인 전극(177)을 연결한다. 또한, 연결 라인(172)은 접촉 구멍(601)을 통해 제1 박막 트랜지스터(10)의 소스 전극(175)과 데이터 라인(151)을 연결한다. 또한, 연결 라인(172)은 도시하지 않은 그 밖에 구성을들 연결할 수도 있다.
제2 도전막 패턴(170)은 투명 도전층(1701)과, 투명 도전층(1701)의 일부 영역 위에 형성된 제2 금속층(1702)을 포함한다. 소스 전극(175, 176), 드레인 전극(177, 178), 및 화소 전극(710)은 투명 도전층(1701)을 포함한다. 따라서, 유기 발광 표시 장치(101)는 배면 방향, 즉 기판 본체(111) 방향으로 빛을 방출하여 화상을 표시할 수 있다. 그리고 게이트 라인(171)(도 1에 도시) 및 연결 라인(172)은 투명 도전층(1701) 및 제2 금속층(1702)으로 형성된다. 하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니며, 소스 전극(175, 176) 및 드레인 전극(177, 178)도 투명 도전층(1701) 및 제2 금속층(1702)으로 형성될 수 있다. 다만, 소스 전극(175, 176) 및 드레인 전극(177, 178)이 투명 도전층(1701)으로 형성되었는지, 아니면 투명 도전층(1701)과 제2 금속층(1702)으로 형성되었는지에 따라 다결정 액티브층(133, 134)의 일부 영역에 n형 또는 p형 불순물을 도핑하는 공정의 순서가 달라질 수 있다. 예를 들어, 소스 전극(175, 176) 및 드레인 전극(177, 178)이 투명 도전층(1701)으로 형성되면, 제2 도전막 패턴(170)을 형성한 후 n형 또는 p형 불순물을 다결정 액티브층(133, 134)의 일부 영역에 도핑할 수 있다. 반면, 소스 전극(175, 176) 및 드레인 전극(177, 178)이 투명 도전층(1701)과 제2 금속층(1702)으로 형성되면, 제2 도전막 패턴(170)을 형성하기 전에 n형 또는 p형 불순물을 다결정 액티브층(133, 134)의 일부 영역에 도핑하는 것이 적절하다.
투명 도전층(1701)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZITO (Zinc Indium Tin Oxide), GITO(Gallium Indium Tin Oxide), In2O3(Indium Oxide), ZnO(Zinc Oxide), GIZO(Gallium Indium Zinc Oxide), GZO(Gallium Zinc Oxide), FTO(Fluorine Tin Oxide), 및 AZO(Aluminum-Doped Zinc Oxide) 중 하나 이상을 포함한다.
제2 금속층(1702)은, 제1 금속층(1500)(도 3에 도시)과 같이, 해당 기술 분야의 종사자에게 공지된 다양한 금속 물질로 형성될 수 있다.
또한, 제2 도전막 패턴(170)은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함하는 사진 식각 공정을 통해 형성된다.
이상에서 전술한 게이트 전극(153, 154), 다결정 액티브층(133, 134), 소스 전극(175, 176), 및 드레인 전극(177, 178)은 박막 트랜지스터(10, 20)가 된다.
화소 정의막(180)은 제2 도전막 패턴(170) 위에 형성된다. 화소 정의막(180)은 화소 전극(710)의 일부를 드러내는 개구부(185)를 포함한다. 화소 정의막(180)은 해당 기술 분야의 종사자에게 공지된 다양한 유기 또는 무기 물질로 형성될 수 있다. 예를 들어, 화소 정의막(180)은 감광성 유기막으로 패터닝된 후, 열경화 또는 광경화되어 형성될 수 있다.
유기 발광층(720)은 화소 전극(710) 위에 형성되고, 공통 전극(730)은 유기 발광층(720) 위에 형성된다. 화소 전극(710), 유기 발광층(720), 및 공통 전극(730)은 유기 발광 소자(70)가 된다. 그리고, 화소 전극(710), 유기 발광층(720), 및 공통 전극(730)이 차례로 적층되는 화소 정의막(180)의 개구부(185)는 유기 발광 소자(70)의 실제 발광 영역이 된다.
이와 같은 구성에 의하여, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(101)는 제조 과정에서 사용되는 사진 식각 공정의 수를 최소화할 수 있도록 간소한 구조를 가질 수 있다.
구체적으로, 다결정 액티브층(133, 134)을 포함하는 다결정 규소층 패턴(130), 게이트 절연막 패턴(140), 그리고 게이트 전극(153, 154)을 포함하는 제1 도전막 패턴(150)을 동일한 사진 식각 공정을 통해 형성할 수 있다. 또한, 제2 박막 트랜지스터(20)의 드레인 전극(178)과 유기 발광 소자(70)의 화소 전극(710)을 동일한 사진 식각 공정을 통해 형성할 수 있다.
따라서, 본 발명의 제1 실시예에 따르면, 대형화된 유기 발광 표시 장치(101)도 효과적으로 높은 생산성을 유지할 수 있다.
또한, 유기 발광 표시 장치(101)는 서로 다른 굴절율을 갖는 제1 층간 절연막(1601)과 제2 층간 절연막(1602)을 통해 거울 효과를 얻을 수 있다.
이하, 도 3 내지 도 12을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(101)의 제조 방법을 설명한다.
먼저, 도 3에 도시한 바와 같이, 기판 본체(111) 상에 버퍼층(120), 다결정 규소층(1300), 게이트 절연막(1400), 및 제1 금속층(1500)을 차례로 형성한다.
버퍼층(120)은 질화규소(SiNx) 및 산화규소(SiO2) 등과 같이 해당 기술 분야의 종사자에게 공지된 다양한 절연 물질로 형성될 수 있다.
다결정 규소층(1300)은 버퍼층(120) 위에 비정질 규소층을 증착하고 이를 결정화시키는 방법으로 형성할 수 있다. 비정질 규소층을 결정화시키는 방법으로는 열 또는 레이저를 가하거나 금속 촉매를 이용하는 등 해당 기술 분야의 종사자에게 공지된 다양한 방법을 사용할 수 있다.
다음, 도 4에 도시한 바와 같이, 제1 감광막 패턴(810)을 통해 식각하여 다결정 규소층 패턴(130) 및 게이트 절연막 패턴(140)을 형성하고, 제1 도전막 중간체(1550)를 형성한다. 이때, 제1 감광막 패턴(810)은 이중 노광 또는 하프톤(halftone) 노광 공정을 통해 형성된다. 제1 감광막 패턴(810)은 제1 고두께부(811)와 제1 저두께부(812)를 포함한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 제1 감광막 패턴(810)의 제1 저두께부(812)를 제거한다. 이때, 제1 고두께부(811)의 두께도 다소 감소될 수 있다. 그리고 남겨진 제1 고두께부(811)를 통해 제1 도전막 중간체(1550)를 다시 식각하여 제1 도전막 패턴(150)을 형성한다.
이와 같이, 한번의 사진 식각 공정을 통해 다결정 규소층 패턴(130), 게이트 절연막 패턴(140), 및 제1 도전막 패턴(150)을 형성할 수 있다. 다결정 규소층 패턴(130)은 다결정 액티브층(133, 134) 및 제1 캐패시터 전극(139)을 포함한다. 게이트 절연막 패턴(140)은 다결정 규소층 패턴(130)과 동일한 패턴으로 형성된다. 제1 도전막 패턴(150)은 게이트 전극(153, 154), 제2 캐패시터 전극(159), 데이터 라인(151), 및 공통 전원 라인(152)(도 1에 도시)을 포함한다. 또한, 다결정 규소층 패턴(130)은 더미 다결정층(131)을 더 포함할 수 있다. 더미 다결정층(131)은 제1 도전막 패턴(150)의 데이터 라인(151) 및 공통 전원 라인(152) 아래에 배치된다. 더미 다결정층(131)은 유기 발광 표시 장치(101)가 본 발명의 제1 실시예에 따라 제조되는 과정에서 부수적으로 형성되는 구성이다.
다음, 도 7에 도시한 바와 같이, 제1 도전막 패턴(150) 위에 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)을 차례로 형성한다. 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)은 서로 다른 굴절율을 갖는다. 예를 들어, 제1 층간 절연막(1601) 및 제2 층간 절연막(1602) 중 어느 하나는 상대적으로 높은 굴절율을 갖는 질화규소로 형성되고, 다른 하나는 상대적으로 낮은 굴절율을 갖는 산화규소로 형성될 수 있다.
다음, 도 8 및 도 9에 도시한 바와 같이, 제1 층간 절연막(1601) 및 제2 층간 절연막(1602)을 제2 감광막 패턴(820)을 사용한 사진 식각 공정을 통해 패터닝하여 층간 절연막 패턴(160)을 형성한다. 층간 절연막 패턴(160)은 게이트 전극(153, 154), 제2 캐패시터 전극(159), 데이터 라인(151), 및 공통 전원 라인(152)(도 2에 도시)의 일부를 각각 드러내는 접촉 구멍들(601, 603, 604, 609)을 갖는다. 또한, 층간 절연막 패턴(160)과 게이트 절연막 패턴(140)은 함께 다결정 액티브층(133, 134) 및 제1 캐패시터 전극(139)의 일부를 드러내는 접촉 구멍들(645, 646, 647, 648, 649)을 갖는다.
또한, 제2 층간 절연막(1602)은 제2 고두께부(821)와 제2 저두께부(822)를 갖는 제2 감광막 패턴(820)을 통해 제1 층간 절연막(1601) 보다 더 많은 면적이 식각 될 수 있다.
다음, 도 10에 도시한 바와 같이, 층간 절연막 패턴(160) 위에 투명 도전층(1701) 및 제2 금속층(1702)을 차례로 적층한다. 투명 도전층(1701)은 층간 절연막 패턴(160)의 접촉 구멍들(601, 603, 604, 609, 645, 646, 647, 648, 649)을 통해 각각 게이트 전극(153, 154), 제1 캐패시터 전극(139), 제2 캐패시터 전극(159), 데이터 라인(151), 공통 전원 라인(152), 및 다결정 액티브층(133, 134)과 접속된다.
그리고 제2 금속층(1702) 위에 제3 감광막 패턴(830)을 형성한다. 제3 감광막 패턴(830)도 제3 고두께부(831)와 제3 저두께부(832)를 포함한다. 이때, 제3 저두께부(832)는 소스 전극(175, 176), 드레인 전극(177, 178), 및 화소 전극(710)이 형성될 위치와 대응된다.
다음, 도 11에 도시한 바와 같이, 제3 감광막 패턴(830)을 통해 식각하여 투명 도전층(1701)과 제2 금속층(1702)으로 형성된 제2 도전막 패턴 중간체(1700)를 형성한다. 이후, 제3 감광막 패턴(830)의 제3 저두께부(832)를 제거하고, 제3 고두께부(831)를 통해 제2 도전막 패턴 중간체(1700)를 다시 식각하여 제2 도전막 패턴(170)을 형성한다. 제2 도전막 패턴(170)은, 도 12에 도시한 바와 같이, 투명 도전층(1701)과 제2 금속층(1702)으로 형성된 게이트 라인(171) 및 연결 라인(172)과, 투명 도전층(1701)으로 형성된 소스 전극(175, 176), 드레인 전극(177, 178), 및 화소 전극(710)을 포함한다.
다음, 다결정 액티브층(133, 134)의 일부 영역에 n형 또는 p형 분술물을 도핑한다. 소스 전극(175, 176) 및 드레인 전극(177, 178)은 제2 금속층(1702)이 제거되고 투명 도전층(1701)으로 형성되므로, n형 또는 p형 불순물이 소스 전극(175, 176) 및 드레인 전극(177, 178)을 통과하여 다결정 액티브층(133, 134)의 일부 영역에 도핑될 수 있다. 반면, 게이트 전극(153, 154)은 n형 또는 p형 불순물이 다결정 액티브층(133, 134)에 도핑되는 것을 차단한다. 따라서, 다결정 액티브층(133, 134)은 게이트 전극(153, 154) 아래에 위치하는 진성 반도체 영역과, 소스 전극(175, 176) 및 드레인 전극(177, 178) 아래에 위치하는 불순물 반도체 영역으로 구분된다.
하지만, 본 발명의 제1 실시예가 전술한 바에 한정되는 것은 아니다. 즉, 다결정 액티브층(133, 134)의 일부 영역에 n형 또는 p형 불순물을 도핑하는 공정은 제2 도전막 패턴(170)을 형성하기 전에 수행할 수도 있다. 이때에는, 소스 전극(175, 176) 및 드레인 전극(177, 178)이 투명 도전층(1701) 및 제2 금속층(1702)으로 형성될 수 있다.
다음, 도 12에 도시한 바와 같이, 제2 도전층 패턴(170) 위에 화소 정의막(180)을 형성한다. 화소 정의막(180)은 화소 전극(710)의 일부를 드러내는 개구부(185)를 포함한다. 그리고 화소 전극(710) 위에는 유기 발광층(720) 및 공통 전극(730)이 차례로 적층된다.
이상과 같은 제조 방법을 통하여, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(101)를 제조할 수 있다. 즉, 사용되는 사진 식각 공정의 수를 최소화하여 유기 발광 표시 장치(101)를 제조할 수 있다.
따라서, 본 발명의 제1 실시예에 따르면, 대형화된 유기 발광 표시 장치(101)도 효과적으로 높은 생산성을 유지할 수 있다.
또한, 유기 발광 표시 장치(101)는 서로 다른 굴절율을 갖는 제1 층간 절연막(1601)과 제2 층간 절연막(1602)을 통해 거울 효과를 얻을 수 있다.
이하, 도 13 및 도 14를 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(102)를 설명한다.
도 13 및 도 14에 도시한 바와 같이, 다결정 규소층 패턴(230)이 버퍼층(120) 상에 형성된다. 다결정 규소층 패턴(230)은 다결정 액티브층(233, 234) 및 제1 캐패시터 전극(239)을 포함한다. 또한, 다결정 규소층 패턴(230)은 후술할 데이터 라인(151) 및 공통 전원 라인(152) 아래에 위치하는 더미 다결정층(231)을 더 포함할 수 있다.
게이트 절연막 패턴(240)은 다결정 규소층 패턴(230)의 일부 영역 위에 형성된다. 즉, 본 발명의 제2 실시예에서, 게이트 절연막 패턴(240)은 다결정 규소층패턴(240)과 동일한 패턴으로 형성되지 않으며, 후술할 제1 도전막 패턴(250)과 동일한 패턴으로 형성된다.
제1 도전막 패턴(250)은 게이트 절연막(240) 위에 게이트 절연막(240)과 동일한 패턴으로 형성된다. 제1 도전막 패턴(250)은 게이트 전극(253, 254) 및 제2 캐패시터 전극(259)을 포함한다. 또한, 제1 도전막 패턴(250)은 데이터 라인(251) 및 공통 전원 라인(252)을 더 포함한다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 제1 도전막 패턴(250)은 데이터 라인(251) 및 공통 전원(252) 라인 대신 게이트 라인(271)을 더 포함할 수도 있다.
제1 도전막 패턴(250)은 도핑된 비정질 규소층(2511, 2531, 2541, 2591)과 제1 금속층(2512, 2532, 2542, 2592)으로 형성된다. 도핑된 비정질 규소층(2511, 2531, 2541, 2591)은 후술할 제2 도전막 패턴(270)을 형성하는 과정에서 제1 금속층(2512, 2532, 2542, 2592)이 손상되거나 단선될 경우 이를 보완하는 역할을 한다.
층간 절연막 패턴(260)은 제1 도전막 패턴(250) 위에 형성된다. 층간 절연막 패턴(260)은 게이트 전극(253, 254), 제2 캐패시터 전극(259), 데이터 라인(251), 및 공통 전원 라인(252)의 일부를 각각 드러내는 접촉 구멍들(601, 603, 604, 609)을 갖는다. 또한, 층간 절연막 패턴(260)은 게이트 절연막 패턴(240)과 함께 다결정 액티브층(233, 234) 및 제1 캐패시터 전극(239)의 일부를 드러내는 개구 영역들(645, 646, 647, 648)을 갖는다.
또한, 층간 절연막 패턴(260)은 제1 층간 절연막(2601)과 제2 층간 절연막(2602)을 포함한다. 제1 층간 절연막(2601) 및 제2 층간 절연막(2602)은 서로 다른 굴절율을 가질 수 있다. 이와 같이, 제1 층간 절연막(2601)과 제2 층간 절연막(2602)이 서로 다른 굴절율을 가지면, 유기 발광 표시 장치(102)는 제1 층간 절연막(2601)과 제2 층간 절연막(2602) 사이의 계면에서 반사되는 빛에 의해 거울 효과를 얻을 수 있다.
제2 도전막 패턴(270)은 층간 절연막 패턴(260) 위에 형성된다. 또한, 제2 도전막 패턴(270)은 층간 절연막 패턴(260)의 개구 영역(646)을 통해 드러난 다결정 규소층 패턴(230)의 일부 위에도 형성된다.
제2 도전막 패턴(270)은 소스 전극(275, 276), 드레인 전극(277, 278), 및 화소 전극(710)을 포함한다. 또한, 제2 도전막 패턴(270)은 게이트 라인(271) 및 연결 라인(272)을 더 포함한다. 하지만, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 즉, 제2 도전막 패턴(270)은 게이트 라인(271) 대신 데이터 라인(151) 및 공통 전원 라인(152)을 더 포함할 수도 있다.
소스 전극(275, 276) 및 드레인 전극(277, 278)은 개구 영역들(645, 646, 647, 648)을 통해 다결정 액티브층(233, 234)과 연결된다. 화소 전극(710)은 제2 박막 트랜지스터(20)의 드레인 전극(278)으로부터 연장된다. 한편, 도 14에서, 제2 박막 트랜지스터(20)의 소스 전극(276)은 다결정 규소층 패턴(230) 바로 위에 형성되나, 본 발명의 제2 실시예가 이에 한정되는 것은 아니다.
연결 라인(272)은 접촉 구멍들(604, 609)을 통해 제2 박막 트랜지스터(20)의 게이트 전극(254)과 제2 캐패시터 전극(259), 그리고 제1 박막 트랜지스터(10)의 드레인 전극(277)을 연결한다. 또한, 연결 라인(272)은 접촉 구멍(601)을 통해 제1 박막 트랜지스터(10)의 소스 전극(275)과 데이터 라인(251)을 연결한다. 또한, 연결 라인(272)은 도시하지 않은 그 밖에 구성을들 연결할 수도 있다.
제2 도전막 패턴(270)은 투명 도전층(2701)과, 투명 도전층(2701)의 일부 영역 위에 형성된 제2 금속층(2702)을 포함한다. 소스 전극(275, 276), 드레인 전극(277, 278), 게이트 라인(271), 및 연결 라인(272)은 투명 도전층(2701) 및 제2 금속층(2702)으로 형성된다. 그리고 화소 전극(710)은 투명 도전층(2701)으로 형성된다. 따라서, 유기 발광 표시 장치(102)는 배면 방향, 즉 기판 본체(111) 방향으로 빛을 방출하여 화상을 표시할 수 있다. 하지만, 본 발명의 제2 실시예가 전술한 바에 한정되는 것은 아니며, 소스 전극(275, 276) 및 드레인 전극(277, 278)도 투명 도전층(2701)으로 형성될 수 있다. 다만, 소스 전극(275, 276) 및 드레인 전극(277, 278)이 투명 도전층(2701)과 제2 금속층(2702)으로 형성되었는지, 아니면 투명 도전층(2701)으로 형성되었는지에 따라 다결정 액티브층(233, 234)의 일부 영역에 n형 또는 p형 불순물을 도핑하는 공정의 순서가 달라질 수 있다. 예를 들어, 소스 전극(275, 276) 및 드레인 전극(277, 278)이 투명 도전층(2701)과 제2 금속층(2702)으로 형성되면, 제2 도전막 패턴(270)을 형성하기 전에 n형 또는 p형 불순물을 다결정 액티브층(230)의 일부 영역에 도핑하여야 한다. 반면, 소스 전극(275, 276) 및 드레인 전극(277, 278)이 투명 도전층(2701)으로 형성되면, 제2 도전막 패턴(270)을 형성한 후 n형 또는 p형 불순물을 다결정 액티브층(233, 234)의 일부 영역에 도핑할 수도 있다.
화소 정의막(180)은 제2 도전막 패턴(270) 위에 형성된다. 화소 정의막(180)은 화소 전극(710)의 일부를 드러내는 개구부(185)를 포함한다. 유기 발광층(720)은 화소 전극(710) 위에 형성되고, 공통 전극(730)은 유기 발광층(720) 위에 형성된다.
이와 같은 구성에 의하여, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(102)는 제조 과정에서 사용되는 사진 식각 공정의 수를 최소화할 수 있도록 간소한 구조를 가질 수 있다.
구체적으로, 게이트 절연막 패턴(240), 제1 도전막 패턴(250), 및 층간 절연막 패턴(260)을 동일한 사진 식각 공정을 통해 형성할 수 있다. 또한, 제2 박막 트랜지스터(20)의 드레인 전극(278)과 유기 발광 소자(70)의 화소 전극(710)을 동일한 사진 식각 공정을 통해 형성할 수 있다.
또한, 제2 도전막 패턴(270)을 형성하는 과정에서 제1 금속층(2512, 2532, 2542, 2592)이 손상되거나 단선될 경우 도핑된 비정질 규소층(2511, 2531, 2541, 2591)을 통해 단선 및 불량의 발생을 방지할 수 있다.
또한, 유기 발광 표시 장치(102)는 서로 다른 굴절율을 갖는 제1 층간 절연막(2601)과 제2 층간 절연막(2602)을 통해 거울 효과를 얻을 수 있다.
이하, 도 15 내지 도 21을 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(102)의 제조 방법을 설명한다.
먼저, 도 15에 도시한 바와 같이, 버퍼층(120) 위에 다결정 규소층, 게이트 절연막, 도핑된 비정질 규소층, 및 제1 금속층을 차례로 적층한 후, 이들을 함께 사진 식각 공정을 통해 패터닝하여 다결정 규소층 패턴(230), 게이트 절연막 중간체(2410), 및 제1 도전막 중간체(2510)를 형성한다. 다결정 규소층 패턴(230)은 다결정 액티브층(233, 234) 및 제1 캐패시터 전극(239)을 포함한다. 제1 도전막 중간체(2510)는 도핑된 비정질 규소층(2501) 및 제1 금속층(2502)을 포함한다.
또한, 도시하지는 않았으나, 다결정 규소층 패턴(230), 게이트 절연막 중간체(2410), 및 제1 도전막 중간체(2510)는 하나의 감광막 패턴을 사용한 사진 식각 공정을 통해 형성된다.
다음, 도 16에 도시한 바와 같이, 제1 도전막 중간체(2510) 위에 서로 다른 굴절율을 갖는 제1 층간 절연막(2601) 및 제2 층간 절연막(2602)을 차례로 형성한다.
그리고 제2 층간 절연막(2602) 위에 제1 감광막 패턴(910)을 형성한다. 제1 감광막 패턴(910)은 이중 노광 또는 하프톤(halftone) 노광 공정을 통해 형성된다. 제1 감광막 패턴(910)은 제1 고두께부(911)와 제1 저두께부(912)를 포함한다.
다음, 도 17 및 도 18에 도시한 바와 같이, 게이트 절연막 중간체(2410), 제1 도전막 중간체(2510), 제1 층간 절연막(2601), 및 제2 층간 절연막(2602)을 제1 감광막 패턴(910)을 사용한 사진 식각 공정을 통해 패터닝하여 게이트 절연막 패턴(240), 제1 도전막 패턴(250), 및 층간 절연막 패턴(260)을 형성한다.
게이트 절연막 패턴은 제1 도전막 패턴과 동일한 패턴으로 형성된다. 제1 도전막 패턴(250)은 게이트 전극(253, 254), 제2 캐패시터 전극(259), 데이터 라인(251), 및 공통 전원 라인(252)(도 13에 도시)을 포함한다. 층간 절연막 패턴(260)은 게이트 전극(253, 254), 제2 캐패시터 전극(259), 데이터 라인(251), 및 공통 전원 라인(252)(도 2에 도시)의 일부를 각각 드러내는 접촉 구멍들(601, 603, 604, 609)을 갖는다. 또한, 층간 절연막 패턴(260)과 게이트 절연막 패턴(140)은 함께 다결정 액티브층(233, 234) 및 제1 캐패시터 전극(239)의 일부를 드러내는 개구 영역들(645, 646, 647, 648)을 갖는다.
또한, 다결정 규소층 패턴(230)은 더미 다결정층(231)을 더 포함할 수 있다. 더미 다결정층(231)은 제1 도전막 패턴(250)의 데이터 라인(251) 및 공통 전원 라인(252) 아래에 배치된다. 더미 다결정층(231)은 유기 발광 표시 장치(102)가 본 발명의 제2 실시예에 따라 제조되는 과정에서 부수적으로 형성되는 구성이다.
다음, 다결정 액티브층(233, 234)의 일부 영역에 n형 또는 p형 분술물을 도핑한다. 이때, 게이트 전극(253, 254)은 n형 또는 p형 불순물이 다결정 액티브층(233, 234)에 도핑되는 것을 차단한다. 따라서, 다결정 액티브층(233, 234)은 게이트 전극(153, 154) 아래에 위치하는 진성 반도체 영역과, 소스 전극(275, 276) 및 드레인 전극(277, 278) 아래에 위치하게될 불순물 반도체 영역으로 구분된다.
하지만, 본 발명의 제2 실시예가 전술한 바에 한정되는 것은 아니다. 즉, 다결정 액티브층(233, 234)의 일부 영역에 n형 또는 p형 불순물을 도핑하는 공정은 제2 도전막 패턴(170)을 형성한 후에 수행할 수도 있다. 이때에는, 소스 전극(275, 276) 및 드레인 전극(277, 278)이 n형 또는 p형 불순물을 통과시킬 수 있도록 제2 금속층(2702)을 제거하고, 투명 도전층(2701)으로 형성되어야 한다.
다음, 도 19에 도시한 바와 같이, 층간 절연막 패턴(260) 위에 투명 도전층(2701) 및 제2 금속층(2702)을 차례로 적층한다. 투명 도전층(2701)은 층간 절연막 패턴(260)의 접촉 구멍들(601, 603, 604, 609) 및 개구 영역들(645, 646, 647, 648)을 통해 각각 게이트 전극(253, 254), 제1 캐패시터 전극(239), 제2 캐패시터 전극(259), 데이터 라인(251), 공통 전원 라인(252)(도 13에 도시), 및 다결정 액티브층(233, 234)과 접속된다.
그리고 제2 금속층(2702) 위에 제2 감광막 패턴(920)을 형성한다. 제2 감광막 패턴(920)도 제2 고두께부(921)와 제2 저두께부(922)를 포함한다. 이때, 제2 저두께부(922)는 화소 전극(710)이 형성될 위치와 대응된다.
다음, 도 20에 도시한 바와 같이, 제2 감광막 패턴(920)을 통해 식각하여 투명 도전층(2701)과 제2 금속층(2702)으로 형성된 제2 도전막 패턴 중간체(2700)를 형성한다. 이후, 제2 감광막 패턴(920)의 제2 저두께부(922)를 제거하고, 제2 고두께부(921)를 통해 제2 도전막 패턴 중간체(2700)를 다시 식각하여 제2 도전막 패턴(270)을 형성한다. 제2 도전막 패턴(270)은, 도 21에 도시한 바와 같이, 투명 도전층(2701)과 제2 금속층(2702)으로 형성된 소스 전극(275, 276), 드레인 전극(277, 278), 게이트 라인(271), 및 연결 라인(272)과, 투명 도전층(2701)으로 형성된 화소 전극(710)을 형성한다.
다음, 도 12에 도시한 바와 같이, 제2 도전층 패턴(270) 위에 화소 정의막(180)을 형성한다. 화소 정의막(180)은 화소 전극(710)의 일부를 드러내는 개구부(185)를 포함한다. 그리고 화소 전극(710) 위에는 유기 발광층(720) 및 공통 전극(730)이 차례로 적층된다.
이상과 같은 제조 방법을 통하여, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(102)를 제조할 수 있다. 즉, 사용되는 사진 식각 공정의 수를 최소화하여 유기 발광 표시 장치(102)를 제조할 수 있다.
따라서, 본 발명의 제2 실시예에 따르면, 대형화된 유기 발광 표시 장치(102)도 효과적으로 높은 생산성을 유지할 수 있다.
또한, 제2 도전막 패턴(270)을 형성하는 과정에서 제1 금속층(2512, 2532, 2542, 2592)이 손상되거나 단선될 경우 도핑된 비정질 규소층(2511, 2531, 2541, 2591)을 통해 단선 및 불량의 발생을 방지할 수 있다.
또한, 유기 발광 표시 장치(102)는 서로 다른 굴절율을 갖는 제1 층간 절연막(2601)과 제2 층간 절연막(2602)을 통해 거울 효과를 얻을 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
10, 20: 박막 트랜지스터 70: 유기 발광 소자
90: 캐패시터 101, 102: 유기 발광 표시 장치
111: 기판 본체 120: 버퍼층
130, 230: 다결정 규소층 패턴 131, 231: 더미 다결정층
133, 134, 233, 234: 다결정 액티브층
139, 239: 제1 캐패시터 전극 140, 240: 게이트 절연막 패턴
150, 250: 제1 도전막 패턴 151, 251: 데이터 라인
152, 252: 공통 전원 라인 153,154, 253, 254: 게이트 전극
159, 259: 제2 캐패시터 전극 160, 260: 층간 절연막 패턴
170, 270: 제2 도전막 패턴 171, 271: 게이트 라인
172, 272: 연결 라인 175, 176, 275, 276: 소스 전극
177, 178, 277, 278: 드레인 전극 180: 화소 정의막
601, 603, 604 609, 645, 646, 647, 648, 649: 접촉 구멍
710: 화소 전극 720: 유기 발광층
730: 공통 전극
90: 캐패시터 101, 102: 유기 발광 표시 장치
111: 기판 본체 120: 버퍼층
130, 230: 다결정 규소층 패턴 131, 231: 더미 다결정층
133, 134, 233, 234: 다결정 액티브층
139, 239: 제1 캐패시터 전극 140, 240: 게이트 절연막 패턴
150, 250: 제1 도전막 패턴 151, 251: 데이터 라인
152, 252: 공통 전원 라인 153,154, 253, 254: 게이트 전극
159, 259: 제2 캐패시터 전극 160, 260: 층간 절연막 패턴
170, 270: 제2 도전막 패턴 171, 271: 게이트 라인
172, 272: 연결 라인 175, 176, 275, 276: 소스 전극
177, 178, 277, 278: 드레인 전극 180: 화소 정의막
601, 603, 604 609, 645, 646, 647, 648, 649: 접촉 구멍
710: 화소 전극 720: 유기 발광층
730: 공통 전극
Claims (40)
- 기판 본체;
상기 기판 본체 상에 형성된 다결정 액티브층 및 제1 캐패시터 전극을 포함하는 다결정 규소층 패턴;
상기 다결정 규소층 패턴 위에 형성된 게이트 절연막 패턴;
상기 게이트 절연막 패턴 위에 형성된 게이트 전극 및 제2 캐패시터 전극을 포함하는 제1 도전막 패턴;
상기 제1 도전막 패턴 위에 형성된 층간 절연막 패턴; 그리고
상기 층간 절연막 패턴 위에 형성된 소스 전극, 드레인 전극, 및 화소 전극을 포함하는 제2 도전막 패턴
을 포함하며,
상기 게이트 절연막 패턴은 상기 다결정 규소층 패턴 및 상기 제1 도전막 패턴 중 어느 하나와 함께 패터닝된 유기 발광 표시 장치. - 제1항에서,
상기 게이트 절연막 패턴은 상기 다결정 규소층 패턴의 일부를 드러내는 복수의 접촉 구멍들을 가지고 상기 다결정 규소층 패턴과 동일한 패턴으로 형성된 유기 발광 표시 장치. - 제2항에서,
상기 제1 도전막 패턴은 제1 금속층을 포함하고,
상기 제2 도전막 패턴은 투명 도전층과 상기 투명 도전층의 일부 영역 위에 형성된 제2 금속층을 포함하는 유기 발광 표시 장치. - 제2항에서,
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 접촉 구멍들을 갖는 유기 발광 표시 장치. - 제1항에서,
상기 게이트 절연막 패턴은 상기 제1 도전막 패턴과 동일한 패턴으로 형성된 유기 발광 표시 장치. - 제5항에서,
상기 제1 도전막 패턴은 도핑된 비정질 규소층과 상기 도핑된 비정질 규소층 위에 형성된 제1 금속층을 포함하고,
상기 제2 도전막 패턴은 투명 도전층과 상기 투명 도전층의 일부 영역 위에 형성된 제2 금속층을 포함하는 유기 발광 표시 장치. - 제5항에서,
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 개구 영역들을 갖는 유기 발광 표시 장치 제조 방법. - 제1항 내지 제7항 중 어느 한 항에서,
상기 화소 전극의 일부를 드러내는 개구부를 가지고 상기 제2 도전막 패턴 위에 형성된 화소 정의막과, 상기 화소 전극 위에 형성된 유기 발광층, 그리고 상기 유기 발광층 위에 형성된 공통 전극을 더 포함하는 유기 발광 표시 장치. - 제8항에서,
상기 소스 전극 및 상기 드레인 전극은 상기 투명 도전층 및 상기 제2 금속층을 포함하고,
상기 화소 전극은 상기 투명 도전층을 포함하는 유기 발광 표시 장치. - 제8항에서,
상기 소스 전극, 상기 드레인 전극, 및 상기 화소 전극은 상기 투명 도전층을 포함하는 유기 발광 표시 장치. - 제8항에서,
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하는 유기 발광 표시 장치. - 제8항에서,
상기 제2 도전막 패턴은 게이트 라인 및 연결 라인을 더 포함하는 유기 발광 표시 장치. - 제8항에서,
상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함하는 유기 발광 표시 장치. - 제13항에서,
상기 층간 절연막 패턴은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 유기 발광 표시 장치. - 기판 본체를 마련하는 단계;
상기 기판 본체 상에 다결정 규소층, 게이트 절연막, 및 제1 금속층을 차례로 적층하는 단계;
상기 다결정 규소층, 상기 게이트 절연막, 및 상기 제1 금속층을 함께 패터닝하여 다결정 규소층 패턴, 게이트 절연막 패턴, 및 제1 도전막 패턴을 형성하는 단계;
상기 제1 도전막 패턴 위에 층간 절연막 패턴을 형성하는 단계; 그리고
상기 층간 절연막 패턴 위에 제2 도전막 패턴을 형성하는 단계
를 포함하며,
상기 다결정 규소층 패턴은 다결정 액티브층 및 제1 캐패시터 전극을 포함하고, 상기 게이트 절연막 패턴은 상기 다결정 규소층 패턴의 일부를 드러내는 복수의 접촉 구멍들을 가지고 상기 다결정 규소층 패턴과 동일한 패턴으로 형성되며, 상기 제1 도전막 패턴은 상기 게이트 절연막 패턴 위에 형성된 게이트 전극 및 제2 캐패시터 전극을 포함하는 유기 발광 표시 장치 제조 방법. - 제15항에서,
상기 다결정 규소층 패턴, 상기 게이트 절연막 패턴, 및 상기 제1 도전막 패턴은 이중 노광 또는 하프톤(halftone) 노광 공정을 포함하는 사진 식각 공정을 통해 함께 형성되는 유기 발광 표시 장치 제조 방법. - 제15항에서,
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 접촉 구멍들을 갖는 유기 발광 표시 장치 제조 방법. - 제17항에서,
상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 패턴 및 상기 게이트 절연막 패턴을 통해 드러난 상기 다결정 액티브층의 일부 영역과 각각 접속되는 유기 발광 표시 장치 제조 방법. - 제15항에서,
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하는 유기 발광 표시 장치 제조 방법. - 제15항에서,
상기 제2 도전막 패턴을 형성하는 단계는,
상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와;
상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층 및 상기 제2 금속층을 포함하는 소스 전극 및 드레인 전극과, 상기 투명 도전층을 포함하는 화소 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치 제조 방법. - 제20항에서,
상기 제2 도전막 패턴을 형성하기 전에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법. - 제15항에서,
상기 제2 도전막 패턴을 형성하는 단계는,
상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와;
상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층을 포함하는 소스 전극, 드레인 전극, 및 화소 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치 제조 방법. - 제22항에서,
상기 제2 도전막 패턴을 형성한 후에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법. - 제15항 내지 제23항 중 어느 한 항에서,
상기 화소 전극의 일부를 드러내는 개구부를 가는 화소 정의막을 상기 제2 도전막 패턴 위에 형성하는 단계;
상기 화소 전극 위에 유기 발광층을 형성하는 단계; 그리고
상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법. - 제24항에서,
상기 제2 도전막 패턴은 게이트 라인 및 연결 라인을 더 포함하는 유기 발광 표시 장치 제조 방법. - 제24항에서,
상기 층간 절연막 패턴은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함하는 유기 발광 표시 장치 제조 방법. - 제26항에서,
상기 층간 절연막 패턴은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 유기 발광 표시 장치 제조 방법. - 기판 본체를 마련하는 단계;
상기 기판 본체 상에 다결정 규소층, 게이트 절연막, 도핑된 비정질 규소층, 및 제1 금속층을 차례로 적층하는 단계;
상기 다결정 규소층, 상기 게이트 절연막, 도핑된 비정질 규소층, 및 상기 제1 금속층을 함께 패터닝하여 다결정 액티브층과 제1 캐패시터 전극을 포함하는 다결정 규소층 패턴, 상기 다결정 규소층 패턴 위에 형성된 게이트 절연막 중간체, 및 상기 게이트 절연막 중간체 위에 형성된 제1 도전막 중간체를 형성하는 단계;
상기 제1 도전막 중간체 위에 층간 절연막을 형성하는 단계;
상기 제1 도전막 중간체 및 상기 층간 절연막을 패터닝하여 상기 게이트 절연막 중간체의 일부를 드러내는 제1 도전막 패턴 및 층간 절연막 패턴을 형성하는 단계;
상기 제1 도전막 패턴 및 상기 층간 절연막 패턴을 통해 드러난 상기 게이트 절연막 중간체를 식각하여 상기 다결정 액티브층의 일부를 드러내는 게이트 절연막 패턴을 형성하는 단계;
상기 다결정 액티브층 및 상기 층간 절연막 패턴 위에 제2 도전막 패턴을 형성하는 단계
를 포함하는 유기 발광 표시 장치 제조 방법. - 제28항에서,
상기 제1 도전막 패턴은 게이트 전극과 제2 캐패시터 전극을 포함하며, 상기 도핑된 비정질 규소층 및 제1 금속층으로 형성되는 유기 발광 표시 장치 제조 방법. - 제29항에서,
상기 제1 도전막 패턴은 데이터 라인 및 공통 전원 라인을 더 포함하는 유기 발광 표시 장치 제조 방법. - 제28항에서,
상기 층간 절연막 패턴은 상기 제1 도전막 패턴의 일부를 드러내는 접촉 구멍들과, 상기 게이트 절연막 패턴과 함께 상기 다결정 규소층 패턴의 일부를 드러내는 개구 영역들을 갖는 유기 발광 표시 장치 제조 방법. - 제31항에서,
상기 소스 전극 및 상기 드레인 전극은 상기 층간 절연막 패턴 및 상기 게이트 절연막 패턴을 통해 드러난 상기 다결정 액티브층의 일부 영역과 각각 접속되는 유기 발광 표시 장치 제조 방법. - 제28항에서,
상기 제2 도전막 패턴을 형성하는 단계는,
상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와;
상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층 및 상기 제2 금속층을 포함하는 소스 전극 및 드레인 전극과, 상기 투명 도전층을 포함하는 화소 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치 제조 방법. - 제33항에서,
상기 제2 도전막 패턴을 형성하기 전에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법. - 제28항에서,
상기 제2 도전막 패턴을 형성하는 단계는,
상기 층간 절연막 위에 투명 도전층 및 제2 금속층을 차례로 적층하는 단계와;
상기 투명 도전층 및 상기 제2 금속층을 함께 패터닝하여 상기 투명 도전층을 포함하는 소스 전극, 드레인 전극, 및 화소 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치 제조 방법. - 제35항에서,
상기 제2 도전막 패턴을 형성한 후에 상기 다결정 규소층의 일부 영역에 n형 또는 p형 불순물을 도핑하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법. - 제28항 내지 제36항 중 어느 한 항에서,
상기 화소 전극의 일부를 드러내는 개구부를 가는 화소 정의막을 상기 제2 도전막 패턴 위에 형성하는 단계;
상기 화소 전극 위에 유기 발광층을 형성하는 단계; 그리고
상기 유기 발광층 위에 공통 전극을 형성하는 단계를 더 포함하는 유기 발광 표시 장치 제조 방법. - 제37항에서,
상기 제2 도전막 패턴은 게이트 라인 및 연결 라인을 더 포함하는 유기 발광 표시 장치 제조 방법. - 제37항에서,
상기 층간 절연막은 제1 층간 절연막과, 상기 제1 층간 절연막과 다른 굴절율을 갖는 제2 층간 절연막을 포함하는 유기 발광 표시 장치 제조 방법. - 제39항에서,
상기 층간 절연막은 여러 무기막들 및 유기막들 중 하나 이상의 막을 포함하는 유기 발광 표시 장치 제조 방법.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100052864A KR101182231B1 (ko) | 2010-06-04 | 2010-06-04 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP2010218989A JP5362670B2 (ja) | 2010-06-04 | 2010-09-29 | 有機発光表示装置およびその製造方法 |
| US13/113,279 US8716040B2 (en) | 2010-06-04 | 2011-05-23 | Organic light emitting diode display and method for manufacturing the same |
| TW100118479A TWI503966B (zh) | 2010-06-04 | 2011-05-26 | 製造有機發光二極體顯示器之方法 |
| TW104101695A TWI546955B (zh) | 2010-06-04 | 2011-05-26 | 製造有機發光二極體顯示器之方法 |
| DE201110076923 DE102011076923B4 (de) | 2010-06-04 | 2011-06-03 | Verfahren zur herstellung einer organischen lichtemittierenden diodenanzeige |
| CN201110158474.5A CN102270656B (zh) | 2010-06-04 | 2011-06-07 | 有机发光二极管显示器及其制造方法 |
| US14/218,088 US8865485B2 (en) | 2010-06-04 | 2014-03-18 | Organic light emitting diode display and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100052864A KR101182231B1 (ko) | 2010-06-04 | 2010-06-04 | 유기 발광 표시 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110133243A true KR20110133243A (ko) | 2011-12-12 |
| KR101182231B1 KR101182231B1 (ko) | 2012-09-12 |
Family
ID=44974029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100052864A KR101182231B1 (ko) | 2010-06-04 | 2010-06-04 | 유기 발광 표시 장치 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8716040B2 (ko) |
| JP (1) | JP5362670B2 (ko) |
| KR (1) | KR101182231B1 (ko) |
| CN (1) | CN102270656B (ko) |
| DE (1) | DE102011076923B4 (ko) |
| TW (2) | TWI503966B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9711578B2 (en) | 2014-10-16 | 2017-07-18 | Samsung Display Co., Ltd. | Thin film transistor array panel and organic light-emitting display apparatus including the same |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5825812B2 (ja) * | 2011-03-24 | 2015-12-02 | 株式会社Ｊｏｌｅｄ | 表示装置の製造方法 |
| CN102655118A (zh) * | 2012-01-10 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种amoled器件及制作方法 |
| KR101944919B1 (ko) | 2012-05-08 | 2019-02-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| TWI480998B (zh) * | 2012-05-24 | 2015-04-11 | Au Optronics Corp | 有機發光畫素的結構、製作方法以及驅動電路 |
| KR102109166B1 (ko) * | 2013-01-15 | 2020-05-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
| KR102078356B1 (ko) * | 2013-05-16 | 2020-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102327087B1 (ko) * | 2014-10-14 | 2021-11-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN104505368B (zh) * | 2014-12-24 | 2018-09-04 | 昆山国显光电有限公司 | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 |
| CN104538429B (zh) * | 2014-12-26 | 2019-07-02 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法及其结构 |
| KR102408898B1 (ko) * | 2015-06-19 | 2022-06-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
| KR102561113B1 (ko) | 2015-08-13 | 2023-07-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102460997B1 (ko) * | 2016-02-16 | 2022-11-01 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
| KR102509088B1 (ko) * | 2016-03-14 | 2023-03-10 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102526611B1 (ko) * | 2016-05-31 | 2023-04-28 | 엘지디스플레이 주식회사 | 표시장치 |
| US20180061867A1 (en) * | 2016-08-31 | 2018-03-01 | Apple Inc. | Methods of protecting semiconductor oxide channel in hybrid tft process flow |
| US10825839B2 (en) * | 2016-12-02 | 2020-11-03 | Innolux Corporation | Touch display device |
| CN106653817B (zh) * | 2017-01-19 | 2019-07-02 | 深圳市华星光电技术有限公司 | 透明oled显示面板 |
| CN107393828A (zh) * | 2017-07-12 | 2017-11-24 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法及薄膜晶体管 |
| CN107369390A (zh) * | 2017-09-12 | 2017-11-21 | 昆山国显光电有限公司 | 一种显示模组及其制作方法 |
| KR102583621B1 (ko) * | 2017-12-08 | 2023-09-26 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| TWI667786B (zh) * | 2018-05-31 | 2019-08-01 | 友達光電股份有限公司 | 發光二極體顯示器及其製造方法 |
| TWI682523B (zh) * | 2019-01-22 | 2020-01-11 | 大陸商深圳市柔宇科技有限公司 | 陣列基板及有機發光二極體顯示裝置 |
| CN110993644A (zh) * | 2019-11-06 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及制备方法 |
| KR102168224B1 (ko) * | 2020-05-04 | 2020-10-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
| CN112086576B (zh) * | 2020-09-07 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及制程方法 |
| KR102217078B1 (ko) * | 2020-10-14 | 2021-02-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
| KR102284198B1 (ko) * | 2020-10-14 | 2021-08-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
| KR102335047B1 (ko) * | 2021-02-10 | 2021-12-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100579194B1 (ko) | 2004-05-28 | 2006-05-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자의 제조방법 |
| KR101277220B1 (ko) | 2006-11-27 | 2013-06-24 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판과 이의 제조방법 |
| KR100964227B1 (ko) | 2008-05-06 | 2010-06-17 | 삼성모바일디스플레이주식회사 | 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법 |
| JP2009277733A (ja) * | 2008-05-12 | 2009-11-26 | Toshiba Mobile Display Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
-
2010
- 2010-06-04 KR KR1020100052864A patent/KR101182231B1/ko active IP Right Grant
- 2010-09-29 JP JP2010218989A patent/JP5362670B2/ja active Active
-
2011
- 2011-05-23 US US13/113,279 patent/US8716040B2/en active Active
- 2011-05-26 TW TW100118479A patent/TWI503966B/zh active
- 2011-05-26 TW TW104101695A patent/TWI546955B/zh active
- 2011-06-03 DE DE201110076923 patent/DE102011076923B4/de active Active
- 2011-06-07 CN CN201110158474.5A patent/CN102270656B/zh active Active
-
2014
- 2014-03-18 US US14/218,088 patent/US8865485B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9711578B2 (en) | 2014-10-16 | 2017-07-18 | Samsung Display Co., Ltd. | Thin film transistor array panel and organic light-emitting display apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102011076923B4 (de) | 2015-05-13 |
| TWI546955B (zh) | 2016-08-21 |
| CN102270656B (zh) | 2016-08-31 |
| TW201517262A (zh) | 2015-05-01 |
| TW201208062A (en) | 2012-02-16 |
| DE102011076923A1 (de) | 2011-12-08 |
| TWI503966B (zh) | 2015-10-11 |
| JP2011258912A (ja) | 2011-12-22 |
| US20140199794A1 (en) | 2014-07-17 |
| US8865485B2 (en) | 2014-10-21 |
| US8716040B2 (en) | 2014-05-06 |
| CN102270656A (zh) | 2011-12-07 |
| KR101182231B1 (ko) | 2012-09-12 |
| JP5362670B2 (ja) | 2013-12-11 |
| US20110297951A1 (en) | 2011-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101182231B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101015850B1 (ko) | 유기 발광 표시 장치 제조 방법 | |
| US9478562B2 (en) | Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof | |
| JP4690187B2 (ja) | 有機電界発光表示素子及びその製造方法 | |
| KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US9142780B2 (en) | Display device and method for manufacturing the same | |
| KR101855406B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101084273B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR20170060212A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
| KR101799034B1 (ko) | 유기전계 발광소자용 기판 및 그 제조 방법 | |
| KR20110101759A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR101948171B1 (ko) | 유기발광소자표시장치 및 그 제조방법 | |
| KR20140044102A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| KR102556027B1 (ko) | 디스플레이장치 및 이의 제조방법 | |
| KR20140083150A (ko) | 유기전계 발광소자 그 제조 방법 | |
| KR20180137642A (ko) | 표시 장치 및 그 제조 방법 | |
| KR102524533B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR20110063022A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20080062281A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20140064550A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20110113041A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20080054739A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2011258697A (ja) | 薄膜トランジスタ回路基板の製造方法及び薄膜トランジスタ回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190822 Year of fee payment: 8 |