TWI682523B - 陣列基板及有機發光二極體顯示裝置 - Google Patents

陣列基板及有機發光二極體顯示裝置 Download PDF

Info

Publication number
TWI682523B
TWI682523B TW108102339A TW108102339A TWI682523B TW I682523 B TWI682523 B TW I682523B TW 108102339 A TW108102339 A TW 108102339A TW 108102339 A TW108102339 A TW 108102339A TW I682523 B TWI682523 B TW I682523B
Authority
TW
Taiwan
Prior art keywords
semiconductor
gate
thin film
film transistor
source
Prior art date
Application number
TW108102339A
Other languages
English (en)
Other versions
TW201921649A (zh
Inventor
晏國文
袁澤
Original Assignee
大陸商深圳市柔宇科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商深圳市柔宇科技有限公司 filed Critical 大陸商深圳市柔宇科技有限公司
Priority to TW108102339A priority Critical patent/TWI682523B/zh
Publication of TW201921649A publication Critical patent/TW201921649A/zh
Application granted granted Critical
Publication of TWI682523B publication Critical patent/TWI682523B/zh

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提出一種陣列基板及有機發光二極體顯示裝置,其中陣列基板包括第一薄膜電晶體(10)及第二薄膜電晶體(20);第一薄膜電晶體(10)包括第一閘極(11)、第一半導體(12)及第一金屬層(13),第一閘極(11)與第一半導體(12)構成電晶體結構,第一金屬層(13)與第一閘極(11)電連接;第二薄膜電晶體(20)包括第二閘極(21)、第二半導體(22)、第二源極(221)及第二金屬層(23),第二閘極(21)與第二半導體(22)構成電晶體結構,第二金屬層(23)與第二源極(221)電連接。在第一薄膜電晶體(10)中第一閘極(11)與第一金屬層(13)電連接,可增強第一薄膜電晶體(10)的電傳輸能力,利於靜電釋放,以增強基板穩定性。

Description

陣列基板及有機發光二極體顯示裝置
本發明涉及顯示技術領域,更具體地,涉及一種陣列基板及包括該陣列基板的有機發光二極體(OLED)顯示裝置。
諸如液晶顯示器(Liquid Crystal Display,LCD)、有機發光二極體(Organic Light-Emitting Diode, OLED)顯示器等的顯示裝置包括電場產生電極對和設置在其間的電光作用層。液晶顯示器(LCD)包括液晶層作為電光作用層,有機發光二極體(OLED)顯示器包括有機發射層作為電光作用層。
顯示裝置還可以包括其是三端元件的薄膜電晶體(Thin Film Transistor,TFT)作為開關元件。如何有效地設置薄膜電晶體以使顯示裝置在穩定性、發光效率、能耗控制等方面實現最優化一直是研究課題。
有鑒於此,本發明提出一種陣列基板及有機發光二極體顯示裝置,旨在於增強該陣列基板的穩定性,從而提升使用效果。
為此,本發明提出一種陣列基板,包括第一薄膜電晶體及第二薄膜電晶體。
所述第一薄膜電晶體包括第一閘極、第一半導體及第一金屬層,所述第一閘極與所述第一半導體絕緣設置,所述第一金屬層設置於所述第一半導體遠離所述第一閘極的一側,且與所述第一半導體絕緣設置,所述第一金屬層與所述第一閘極電連接。
所述第二薄膜電晶體包括第二閘極、第二半導體、第二源極及第二金屬層,所述第二閘極與所述第二半導體絕緣設置,所述第二源極與所述第二半導體電連接,所述第二金屬層設置於所述第二半導體遠離所述第二閘極的一側,且與所述第二半導體絕緣設置,所述第二金屬層與所述第二源極電連接。
可選地,所述第一薄膜電晶體還包括橋接部,所述橋接部的兩端分別與所述第一閘極和所述第一金屬層電連接。
可選地,所述第一薄膜電晶體還包括第一源極與第一汲極,所述第一源極與所述第一汲極分別連接於所述第一半導體的兩側,所述橋接部分別與所述第一源極和所述第一汲極絕緣設置。
可選地,所述第一源極、所述第一汲極與所述橋接部是通過同一金屬材料層經蝕刻形成。
可選地,所述第一金屬層包括主體部以及由所述主體部長度方向的一邊向外延伸的延伸部,所述橋接部與所述延伸部電連接。
可選地,所述延伸部的延伸方向與所述主體部的長度方向之間的夾角介於60度至120度之間。
可選地,所述陣列基板還包括阻擋層、閘極絕緣層與源汲極絕緣層,所述阻擋層覆蓋所述第一金屬層,所述第一半導體形成在所述阻擋層上,所述閘極絕緣層形成在所述第一半導體與所述阻擋層上,所述第一閘極形成在所述閘極絕緣層上,所述源汲極絕緣層覆蓋所述第一閘極、所述閘極絕緣層、所述第一半導體以及所述阻擋層,所述第一源極、所述第一汲極與所述橋接層形成在所述源汲極絕緣層上。
可選地,所述阻擋層對應所述延伸部的位置開設有第一通孔,所述源汲極絕緣層對應所述第一通孔開設有第二通孔,所述橋接部的一端通過所述第一通孔與所述第二通孔電連接於所述延伸部。
可選地,所述源汲極絕緣層對應所述第一閘極的位置開設有第三通孔,所述橋接部的另一端通過所述第三通孔與所述第一閘極電連接。
可選地,所述第二薄膜電晶體還包括第二汲極,所述阻擋層還覆蓋所述第二金屬層,所述第二半導體形成在所述阻擋層上,所述閘極絕緣層還形成在所述第二半導體上,所述第二閘極形成在所述閘極絕緣層上,所述源汲極絕緣層還覆蓋所述第二閘極與所述第二半導體,所述第二源極與所述第二汲極形成在所述源汲極絕緣層上。
可選地,所述阻擋層對應所述第二金屬層的位置開設有第四通孔,所述源汲極絕緣層對應所述第四通孔開設有第五通孔,所述源汲極絕緣層對應所述第二半導體的位置開設有第六通孔,所述第二源極的一端通過所述第六通孔電連接所述第二半導體,所述第二源極的另一端通過所述第四通孔與所述第五通孔電連接所述第二金屬層。
可選地,所述源汲極絕緣層對應所述第二半導體的位置還開設有第七通孔,所述第二汲極通過所述第七通孔電連接所述第二半導體,所述第五通孔、所述第六通孔與所述第七通孔三者的孔心連成一條直線。
可選地,所述陣列基板還包括靜電釋放匯流排,所述靜電釋放匯流排與所述第一薄膜電晶體電連接,用於將靜電釋放。
可選地,所述第一源極與所述第二薄膜電晶體的訊號走線電連接,所述第一汲極與所述靜電釋放匯流排電連接。
可選地,所述第二薄膜電晶體的訊號走線為閘極線或源極線。
可選地,所述第二金屬層的長度方向與所述第二閘極的長度方向相互垂直。
可選地,所述陣列基板包括顯示區與非顯示區,所述第一薄膜電晶體位於所述非顯示區,所述第二薄膜電晶體位於所述顯示區。
基於上述的陣列基板,本發明還提出一種有機發光二極體顯示裝置,所述有機發光二極體顯示裝置包括所述陣列基板。
在本發明技術方案中,所述第一薄膜電晶體與所述第二薄膜電晶體兩者之間具有不同的結構,其中,所述第一薄膜電晶體中的第一金屬層與所述第一閘極電連接,電傳輸能力強;所述第二薄膜電晶體中的第二金屬層與所述第二薄膜電晶體的源極電連接,電傳輸能力相對所述第一薄膜電晶體弱些,但電傳輸結構穩定,以利於所述第二薄膜電晶體具有穩定的使用性能。所述第一薄膜電晶體與所述第二薄膜電晶體之間電連接時,一則保證所述第二薄膜電晶體具有穩定的使用性能,同時也增大了兩者之間的電傳輸能力,利於靜電有效地被釋放,從而避免靜電擊傷器件。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下。
下面將結合本發明實施例中的附圖,對本發明實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本發明的一部分實施例,而不是全部的實施例。基於本發明中的實施例,本領域普通技術人員在沒有做出進步性勞動前提下所獲得的所有其他實施例,都屬於本發明保護的範圍。
除非另有定義,本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。若本發明實施例中有涉及「第一」、「第二」等的描述,則該「第一」、「第二」等的描述僅用於描述目的,而不能理解為指示或暗示其相對重要性或者隱含指明所指示的技術特徵的數量。由此,限定有「第一」、「第二」的特徵可以明示或者隱含地包括至少一個該特徵。另外,各個實施例之間的技術方案可以相互結合,但是必須是以本領域普通技術人員能夠實現為基礎,當技術方案的結合出現相互矛盾或無法實現時應當認為這種技術方案的結合不存在,也不在本發明要求的保護範圍之內。
可以理解地是,如本文所示的本發明實施例涉及的一個或多個層間物質,層與層之間的位置關係使用了諸如術語「層疊」或「形成」或「施加」或「設置」進行表達,本領域技術人員可以理解的是:任何術語諸如「層疊」或「形成」或「施加」,其可涵蓋「層疊」的全部方式、種類及技術。例如,濺射、電鍍、模塑、化學氣相沉積(Chemical Vapor Deposition,CVD)、物理氣相沉積(Physical Vapor Deposition ,PVD)、蒸發、混合物理-化學氣相沉積(Hybrid Physical-Chemical Vapor Deposition ,HPCVD)、電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition ,PECVD)、低壓化學氣相沉積(Low Pressure Chemical Vapor Deposition ,LPCVD)等。
為了使本領域技術人員更好地理解本發明技術方案,下面將結合附圖,對本發明實施例中的技術方案進行清楚、完整地描述。
請參閱圖1,本發明其中一實施例提出一種陣列基板100,該陣列基板100尤其能夠應用於有機發光二極體顯示裝置。所述陣列基板100包括第一薄膜電晶體10及第二薄膜電晶體20,其中,所述第一薄膜電晶體10與所述第二薄膜電晶體20之間電連接,從而構成應用單元。在本實施例中,所述陣列基板100包括顯示區101和非顯示區102,所述非顯示區102圍繞所述顯示區101設置。所述第二薄膜電晶體20位於所述顯示區101內,用於驅動控制有機發光二極體出光顯示;所述第一薄膜電晶體10位於所述非顯示區102內,用於將所述第二薄膜電晶體20與有機發光二極體顯示裝置中的靜電釋放,以防止靜電擊傷器件。
可以理解地是,多個所述第二薄膜電晶體20可通過連接線連結為整體,用以驅動控制有機發光二極體顯示裝置。在本實施例中,所述第二薄膜電晶體20大致呈陣列設置於所述顯示區101內。
請參閱圖2至4,圖2是圖1中的第一薄膜電晶體10的示意結構的俯視圖,圖3是圖2中沿A-A方向的剖視圖,圖4是圖2中沿B-B方向的剖視圖。
所述第一薄膜電晶體10包括第一閘極11、第一半導體12及第一金屬層13。所述第一閘極11與所述第一半導體12絕緣設置,它們位置對應以構成電晶體結構。所述第一金屬層13設置於所述第一半導體12遠離所述第一閘極11的一側,且與所述第一半導體12絕緣設置。其中,所述第一金屬層13與所述第一閘極11電連接。
可以理解地是,所述第一閘極11、所述第一金屬層13為導電金屬材質,例如鋁、銅、銀及其合金等金屬材質;所述第一半導體12為氧化物半導體材質,例如,銦鎵鋅氧化物(indium gallium zinc oxide,IGZO)。
所述第一金屬層13可作為保護層,以保護所述第一半導體12免受雜質滲透污染,同時地,所述第一金屬層13與所述第一閘極11電連接,從而導致電流傳輸能力增強,以利於靜電釋放。可以理解地是,所述第一金屬層13可以調節所述第一薄膜電晶體10的特性,在其上連接某一數值的電勢,可以影響所述第一半導體12的電性能。
在本實施例中,所述陣列基板還包括阻擋層30、閘極絕緣層40、源汲極絕緣層50及緩衝層60。所述第一金屬層13形成在所述緩衝層60上,所述阻擋層30覆蓋所述第一金屬層13,所述第一半導體12形成在所述阻擋層30上,從而使得所述第一金屬層13與所述第一半導體12之間絕緣設置。所述閘極絕緣層40形成在所述第一半導體12與所述阻擋層30上,所述第一閘極11形成在所述閘極絕緣層40上且與所述第一半導體12位置對應,從而所述第一閘極11與所述第一半導體12絕緣設置。所述源汲極絕緣層50覆蓋所述第一閘極11、所述閘極絕緣層40、所述第一半導體12以及所述阻擋層30。可選地,所述第一金屬層13、所述第一半導體12、所述閘極絕緣層40、所述第一閘極11可通過蝕刻技術進行形狀改造。
可選地,所述緩衝層60、所述阻擋層30、所述閘極絕緣層40及所述源汲極絕緣層50為電絕緣材質,例如,二氧化矽(SiO2)或氮化矽(SiN)等。所述源汲極絕緣層50可封裝保護所述第一閘極11及其他層結構,以免被氧化污染。
在本實施例中,所述第一金屬層13與所述第一閘極11之間採用層與層之間的通孔進行電連接。如圖2、3,所述第一薄膜電晶體10還包括橋接部14,所述橋接部14的兩端分別與所述第一金屬層13和所述第一閘極11電連接,從而使得所述第一金屬層13與所述第一閘極11之間電連接。具體地,所述第一金屬層13包括主體部131以及由所述主體部131長度方向的一邊向外延伸的延伸部132,所述橋接部14的一端與所述延伸部132電連接,所述橋接部14的另一端與所述第一閘極11的一端連接。其中,如圖3,所述阻擋層30對應所述延伸部132的位置開設有第一通孔31,所述源汲極絕緣層50對應所述第一通孔31開設有第二通孔51,所述源汲極絕緣層50對應所述第一閘極11的位置開設有第三通孔52。所述橋接部14的一端通過所述第一通孔31與所述第二通孔51電連接於所述延伸部132,所述橋接部14的另一端通過所述第三通孔52與所述第一閘極11電連接,從而實現所述第一金屬層13與所述第一閘極11之間的電連接。
可選地,所述延伸部132的延伸方向與所述主體部131的長度方向之間的夾角介於60度至120度之間,在本實施例中,所述延伸部132的延伸方向與所述主體部131的長度方向之間的夾角為90度。
在本實施例中,如圖4,所述第一薄膜電晶體10還包括第一源極121與第一汲極122。所述第一源極121與所述第一汲極122分別連接於所述第一半導體12的兩側,從而分別構成所述第一薄膜電晶體10的源極與汲極。其中,所述橋接部14與所述第一源極121與所述第一汲極122絕緣設置。可選地,所述第一源極121和所述第一汲極122形成在所述源汲極絕緣層50上,且分別通過通孔與所述第一半導體12的兩側電連接。其中,所述源汲極絕緣層50對應所述第一半導體12的兩側分別開設有第一連接孔53及第二連接孔54,所述第一源極121通過第一連接孔53與所述第一半導體12的一側電連接,所述第一汲極122通過第二連接孔54與所述第一半導體12的另一側電連接。
可以理解地是,所述第一源極121構成所述第一薄膜電晶體10的源極,所述第一汲極122構成所述第一薄膜電晶體10的汲極,所述第一閘極11構成所述第一薄膜電晶體10的閘極。
所述第一源極121、所述第一汲極122與所述橋接部14是金屬材質,可選地,所述第一源極121、所述第一汲極122與所述橋接部14採用相同的金屬材質層,形成於所述源汲極絕緣層50上,且經蝕刻工藝形成,其中,所述橋接部14分別與所述第一源極121、所述第一汲極122絕緣設置。進一步地,所述橋接部14、所述第一源極121及所述第一汲極122可以在同一制程中一起形成,即可以在所述源汲極絕緣層50上形成一整層連續的金屬層,然後通過蝕刻將金屬層圖案化為所述第一源極121、所述第一汲極122及所述橋接部14。
所述第一半導體12的中部與所述第一閘極11位置對應,所述第一半導體12的兩側分別與所述第一源極121和所述第一汲極122電連接。所述第一閘極11一方面用於與所述第一半導體12的中部位置對應以構成電晶體結構,另一方面其延伸出一連接端並與所述第一金屬層13的延伸部132電連接,以組成穩定結構,保證電晶體具有穩定的性能,同時也增強了電流傳輸能力。
請參閱附圖5、6,所述第二薄膜電晶體20包括第二閘極21、第二半導體22、第二源極221、第二汲極222及第二金屬層23。所述第二閘極21與所述第二半導體22絕緣設置,它們位置對應以構成電晶體結構,所述第二金屬層23設置於所述第二半導體22遠離所述第二閘極21的一側,且與所述第二半導體22絕緣設置,其中,所述第二金屬層23與所述第二源極221電連接。可選地,如圖5,所述第二金屬層23的長度方向與所述第二閘極21的長度方向相互垂直。
可以理解地是,所述第二源極221構成所述第二薄膜電晶體20的源極,所述第二汲極222構成所述第二薄膜電晶體20的汲極,所述第二閘極21構成所述第二薄膜電晶體20的閘極。
在本實施例中,如圖6,所述第二金屬層23形成在所述緩衝層60上,所述阻擋層30還覆蓋所述第二金屬層23,所述第二半導體22形成在所述阻擋層30上,從而使得所述第二金屬層23與所述第二半導體22絕緣設置。所述閘極絕緣層40還形成在所述第二半導體22上。所述第二閘極21形成在所述閘極絕緣層40上,且與所述第二半導體22位置對應,從而所述第二閘極21與所述第二半導體22絕緣設置。所述源汲極絕緣層50還覆蓋所述第二閘極21與所述第二半導體22。
所述第二源極221形成在所述源汲極絕緣層50上,且與所述第二金屬層23電連接,具體地,所述阻擋層30對應所述第二金屬層23一端的位置開設有第四通孔32,所述源汲極絕緣層50對應所述第四通孔32開設有第五通孔55,所述源汲極絕緣層50對應所述第二半導體22一端的位置開設有第六通孔56,所述第二源極221的一端通過所述第六通孔56電連接於所述第二半導體22,所述第二源極221的另一端通過所述第四通孔32與所述第五通孔55電連接於所述第二金屬層23。
所述第二汲極222形成在所述源汲極絕緣層50上,且通過通孔與所述第二半導體22電連接,具體地,所述源汲極絕緣層50對應所述第二半導體22一端的位置還開設有第七通孔57,所述第二汲極222通過所述第七通孔57電連接於所述第二半導體22。可選地,所述第五通孔55、所述第六通孔56與所述第七通孔57三者的孔心連成一條直線。
可以理解地是,所述第二閘極21、所述第二金屬層23為金屬材質,例如鋁、銅、銀及其合金等金屬材質;所述第二半導體22為氧化物半導體材質,例如,銦鎵鋅氧化物(indium gallium zinc oxide,IGZO)。
在本實施例中,所述第二金屬層23可作為保護層,以保護所述第二半導體22免受雜質滲透污染,同時地,所述第二金屬層23與所述第二薄膜電晶體20的源極221電連接。可以理解地是,所述第二金屬層23可以調節所述第二薄膜電晶體20的特性,在其上連接某一數值的電勢,可以影響所述第二半導體22的電性能。
在本實施例中,所述第二半導體22的中部與所述第二閘極21位置對應,所述第二半導體22的兩側分別與所述第二源極221和所述第二汲極222電連接,所述第二金屬層23通過所述第二源極221與所述第二半導體22電連接,以組成穩定結構,保證電晶體具有穩定的性能。
綜上,所述第一薄膜電晶體10與所述第二薄膜電晶體20兩者之間具有不同的結構,其中,所述第一薄膜電晶體10中的第一金屬層13與所述第一閘極11電連接,使得所述第一半導體12上下兩側均形成溝道,所述第一薄膜電晶體10的電傳輸能力增強,同時對所述第一薄膜電晶體10電性能的影響也比較大;所述第二薄膜電晶體20中的第二金屬層23與所述第二薄膜電晶體20的源極221電連接,電傳輸能力相對所述第一薄膜電晶體10弱些,但電傳輸結構穩定,以利於所述第二薄膜電晶體20具有穩定的使用性能。由於所述第一薄膜電晶體10為靜電防護用電晶體,對於電傳輸能力的要求大於器件穩定性的要求,因而採用所述第一金屬層13與所述第一閘極11連接的方式;而所述第二薄膜電晶體20為面板顯示像素的驅動電晶體,對於器件穩定性的要求大於電傳輸能力的要求,因而採用所述第二金屬層23與所述第二源極221或所述第二汲極222連接的方式。因此,所述第一薄膜電晶體10與所述第二薄膜電晶體20之間電連接時,一則保證所述第二薄膜電晶體20具有穩定的使用性能,同時也增大了兩者之間的電傳輸能力,特別地,當所述第二薄膜電晶體20應用於驅動控制有機發光二極體出光顯示,所述第一薄膜電晶體10應用於所述第二薄膜電晶體20與有機發光二極體顯示裝置中的靜電釋放匯流排30之間的電連接時,一方面使得所述第二薄膜電晶體20具有穩定的驅動控制能力,另一方面也增強靜電釋放能力,以避免靜電擊傷器件。
請一併參閱圖7至9,在一些實施例中,所述陣列基板100還包括靜電釋放匯流排30,所述靜電釋放匯流排30與所述第一薄膜電晶體10電連接,所述第一薄膜電晶體10與所述第二薄膜電晶體20電連接,從而能夠將所述第二薄膜電晶體20單元中的靜電有效地釋放,以防止靜電擊傷器件。在本實施例中,所述第二薄膜電晶體20通過訊號走線相互連接,以控制有機發光二極體出光顯示。其中,所述陣列基板100中設置有連接所述第二薄膜電晶體20閘極的閘極線,該閘極線構成訊號走線,所述陣列基板100中設置有連接所述第二薄膜電晶體20源極的源極線,該源極線構成訊號走線,所述陣列基板100中設置有連接所述第二薄膜電晶體20汲極的汲極線,該汲極線構成訊號走線。
在一些實施例中,如圖7,所述第二薄膜電晶體20的源極線與所述第一薄膜電晶體10的源極電連接,且該第二薄膜電晶體20的源極線通過第一耦合電容C1與所述第一薄膜電晶體10的閘極電連接,所述第一薄膜電晶體10的汲極與所述靜電釋放匯流排30電連接。所述第二薄膜電晶體20的源極線的靜電荷在所述第一耦合電容C1聚集,當所述第一耦合電容C1的兩端電壓使得所述第一半導體12導通時,在所述第二薄膜電晶體20的源極線的靜電荷從所述第一薄膜電晶體10的源極向所述靜電釋放匯流排30流出,從而保護所述第二薄膜電晶體20及其連接的器件。
在一些實施例中,如圖8,所述第二薄膜電晶體20的閘極線與所述第一薄膜電晶體10的源極電連接,且該第二薄膜電晶體20的閘極線通過第一耦合電容C1與所述第一薄膜電晶體10的閘極電連接,所述第一薄膜電晶體10的汲極與所述靜電釋放匯流排30電連接。所述第二薄膜電晶體20的閘極線的靜電荷在所述第一耦合電容C1聚集,當所述第一耦合電容C1的兩端電壓使得所述第一半導體12導通時,在所述第二薄膜電晶體20的閘極線的靜電荷從所述第一薄膜電晶體10的源極向所述靜電釋放匯流排30流出,從而保護所述第二薄膜電晶體20及其連接的器件。
在一些實施例中,如圖9,所述靜電釋放匯流排30還可以通過第二耦合電容C2與所述第一薄膜電晶體10的閘極電連接。所述靜電釋放匯流排30的靜電荷在所述第二耦合電容C2聚集,當所述第二耦合電容C2的兩端電壓使得所述第一半導體12導通時,在所述靜電釋放匯流排30的靜電荷經所述第一薄膜電晶體10向所述第二薄膜電晶體20流出,從而使得靜電有效、迅速地釋放,避免靜電聚集並電擊傷器件。
可以理解地是,所述第一薄膜電晶體10與所述第二薄膜電晶體20的電連接結構還可以應用於其他技術方案中,例如,所述第二薄膜電晶體20用於驅動控制有機發光二極體出光顯示,所述第一薄膜電晶體10用於測試所述第二薄膜電晶體20結構,從而可以檢驗出所述第二薄膜電晶體20結構是否正常配置。所述第二薄膜電晶體20結構穩定以保證器件的穩定性,所述第一薄膜電晶體10比所述第二薄膜電晶體20的電傳輸能力強,電流輸出大,以增加訊號輸出頻率,以減小排線面積。
基於上述的陣列基板100,本發明實施例還提出一種有機發光二極體顯示裝置,其包括所述陣列基板100。可以理解地是,所述有機發光二極體顯示裝置包括,但不限於,智慧手機、平板電腦、PC端電腦、智慧電視、數位相機或導航儀等任何具有顯示功能的產品或部件。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧第一薄膜電晶體 11‧‧‧第一閘極 100‧‧‧陣列基板 101‧‧‧顯示區 102‧‧‧非顯示區 121‧‧‧第一源極 122‧‧‧第一汲極 13‧‧‧第一金屬層 131‧‧‧主體部 132‧‧‧延伸部 14‧‧‧橋接部 20‧‧‧第二薄膜電晶體 21‧‧‧第二閘極 22‧‧‧第二半導體層 221‧‧‧第二源極 222‧‧‧第二汲極 23‧‧‧第二金屬層 30‧‧‧靜電釋放匯流排 31‧‧‧第一通孔 32‧‧‧第四通孔 40‧‧‧閘極絕緣層 50‧‧‧源汲極絕緣層 51‧‧‧第二通孔 52‧‧‧第三通孔 53‧‧‧第一連接孔 54‧‧‧第二連接孔 55‧‧‧第五通孔 56‧‧‧第六通孔 57‧‧‧第七通孔 60‧‧‧緩衝層 C1‧‧‧第一耦合電容 C2‧‧‧第二耦合電容
為了更清楚地說明本發明實施例中的技術方案,下面將對實施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發明的一些實施例,對於本領域普通技術人員來講,在不付出創造性勞動的前提下,還可以根據這些附圖示出的結構獲得其他的附圖。 圖1是本發明其中一實施例提供的一種陣列基板的結構示意圖; 圖2是圖1中的第一薄膜電晶體的示意結構的俯視圖; 圖3是圖2中沿A-A方向的剖視圖; 圖4是圖2中沿B-B方向的剖視圖; 圖5是圖1中的第二薄膜電晶體的示意結構的俯視圖; 圖6是圖5中沿C-C方向的剖視圖; 圖7是本發明其中一實施例提供的一種陣列基板的電路連接示意圖; 圖8是本發明另一實施例提供的一種陣列基板的電路連接示意圖; 圖9是本發明又一實施例提供的一種陣列基板的電路連接示意圖。 本發明目的的實現、功能特點及優點將結合實施例,參照附圖做進一步說明。
10‧‧‧第一薄膜電晶體
100‧‧‧陣列基板
101‧‧‧顯示區
102‧‧‧非顯示區
20‧‧‧第二薄膜電晶體

Claims (17)

  1. 一種陣列基板,包括第一薄膜電晶體及第二薄膜電晶體;所述第一薄膜電晶體包括第一閘極、第一半導體及第一金屬層,所述第一閘極與所述第一半導體絕緣設置,所述第一金屬層設置於所述第一半導體遠離所述第一閘極的一側,且與所述第一半導體絕緣設置,所述第一金屬層與所述第一閘極電連接;其中,所述第一薄膜電晶體還包括橋接部,所述橋接部的兩端分別與所述第一閘極和所述第一金屬層電連接;所述第二薄膜電晶體包括第二閘極、第二半導體、第二源極及第二金屬層,所述第二閘極與所述第二半導體絕緣設置,所述第二源極與所述第二半導體電連接,所述第二金屬層設置於所述第二半導體遠離所述第二閘極的一側,且與所述第二半導體絕緣設置,所述第二金屬層與所述第二源極電連接。
  2. 如請求項1所述的陣列基板,其中,所述第一薄膜電晶體還包括第一源極與第一汲極,所述第一源極與所述第一汲極分別連接於所述第一半導體的兩側,所述橋接部分別與所述第一源極和所述第一汲極絕緣設置。
  3. 如請求項2所述的陣列基板,其中,所述第一源極、所述第一汲極與所述橋接部是通過同一金屬材料層經蝕刻形成。
  4. 如請求項2所述的陣列基板,其中,所述第一金屬層包括主體部以及由所述主體部長度方向的一邊向外延伸的延伸部,所述橋接部與所述延伸部電連接。
  5. 如請求項4所述的陣列基板,其中,所述延伸部的延伸方向與 所述主體部的長度方向之間的夾角介於60度至120度之間。
  6. 如請求項4所述的陣列基板,其中,所述陣列基板還包括阻擋層、閘極絕緣層與源汲極絕緣層,所述阻擋層覆蓋所述第一金屬層,所述第一半導體形成在所述阻擋層上,所述閘極絕緣層形成在所述第一半導體與所述阻擋層上,所述第一閘極形成在所述閘極絕緣層上,所述源汲極絕緣層覆蓋所述第一閘極、所述閘極絕緣層、所述第一半導體以及所述阻擋層,所述第一源極、所述第一汲極與所述橋接層形成在所述源汲極絕緣層上。
  7. 如請求項6所述的陣列基板,其中,所述阻擋層對應所述延伸部的位置開設有第一通孔,所述源汲極絕緣層對應所述第一通孔開設有第二通孔,所述橋接部的一端通過所述第一通孔與所述第二通孔電連接於所述延伸部。
  8. 如請求項7所述的陣列基板,其中,所述源汲極絕緣層對應所述第一閘極的位置開設有第三通孔,所述橋接部的另一端通過所述第三通孔與所述第一閘極電連接。
  9. 如請求項6所述的陣列基板,其中,所述第二薄膜電晶體還包括第二汲極,所述阻擋層還覆蓋所述第二金屬層,所述第二半導體形成在所述阻擋層上,所述閘極絕緣層還形成在所述第二半導體上,所述第二閘極形成在所述閘極絕緣層上,所述源汲極絕緣層還覆蓋所述第二閘極與所述第二半導體,所述第二源極與所述第二汲極形成在所述源汲極絕緣層上。
  10. 如請求項9所述的陣列基板,其中,所述阻擋層對應所述第二 金屬層的位置開設有第四通孔,所述源汲極絕緣層對應所述第四通孔開設有第五通孔,所述源汲極絕緣層對應所述第二半導體的位置開設有第六通孔,所述第二源極的一端通過所述第六通孔電連接所述第二半導體,所述第二源極的另一端通過所述第四通孔與所述第五通孔電連接所述第二金屬層。
  11. 如請求項10所述的陣列基板,其中,所述源汲極絕緣層對應所述第二半導體的位置還開設有第七通孔,所述第二汲極通過所述第七通孔電連接所述第二半導體,所述第五通孔、所述第六通孔與所述第七通孔三者的孔心連成一條直線。
  12. 如請求項9所述的陣列基板,其中,所述陣列基板還包括靜電釋放匯流排,所述靜電釋放匯流排與所述第一薄膜電晶體電連接,用於將靜電釋放。
  13. 如請求項12所述的陣列基板,其中,所述第一源極與所述第二薄膜電晶體的訊號走線電連接,所述第一汲極與所述靜電釋放匯流排電連接。
  14. 如請求項13所述的陣列基板,其中,所述第二薄膜電晶體的訊號走線為閘極線或源極線。
  15. 如請求項1所述的陣列基板,其中,所述第二金屬層的長度方向與所述第二閘極的長度方向相互垂直。
  16. 如請求項1所述的陣列基板,其中,所述陣列基板包括顯示區與非顯示區,所述第一薄膜電晶體位於所述非顯示區,所述第二薄膜電晶體位於所述顯示區。
  17. 一種有機發光二極體顯示裝置,其中,所述有機發光二極體顯示裝置包括如請求項1至16任一項所述的陣列基板。
TW108102339A 2019-01-22 2019-01-22 陣列基板及有機發光二極體顯示裝置 TWI682523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108102339A TWI682523B (zh) 2019-01-22 2019-01-22 陣列基板及有機發光二極體顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108102339A TWI682523B (zh) 2019-01-22 2019-01-22 陣列基板及有機發光二極體顯示裝置

Publications (2)

Publication Number Publication Date
TW201921649A TW201921649A (zh) 2019-06-01
TWI682523B true TWI682523B (zh) 2020-01-11

Family

ID=67702226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102339A TWI682523B (zh) 2019-01-22 2019-01-22 陣列基板及有機發光二極體顯示裝置

Country Status (1)

Country Link
TW (1) TWI682523B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785980B (zh) * 2022-01-27 2022-12-01 華邦電子股份有限公司 電漿破壞保護裝置及保護方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259612B (zh) * 2020-10-23 2024-07-05 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2226833A1 (en) * 2009-03-03 2010-09-08 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
TWI546955B (zh) * 2010-06-04 2016-08-21 三星顯示器有限公司 製造有機發光二極體顯示器之方法
TWI615983B (zh) * 2012-09-24 2018-02-21 Lg顯示器股份有限公司 薄膜電晶體陣列基板及其製造方法
US10096622B2 (en) * 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2226833A1 (en) * 2009-03-03 2010-09-08 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
TWI546955B (zh) * 2010-06-04 2016-08-21 三星顯示器有限公司 製造有機發光二極體顯示器之方法
TWI615983B (zh) * 2012-09-24 2018-02-21 Lg顯示器股份有限公司 薄膜電晶體陣列基板及其製造方法
US10096622B2 (en) * 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785980B (zh) * 2022-01-27 2022-12-01 華邦電子股份有限公司 電漿破壞保護裝置及保護方法

Also Published As

Publication number Publication date
TW201921649A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
TWI711175B (zh) 有機發光二極體顯示器
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
JP5318302B2 (ja) 表示装置
US10186526B2 (en) Display panel
US10025152B2 (en) Anti-electrostatic device and method for manufacturing the same, and array substrate
JP2011054957A5 (ja) 液晶表示装置
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
CN103515395A (zh) 显示装置及其制造方法
US20220069056A1 (en) Array substrate, display device and electrostatic protection unit
KR20140075937A (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
TWI682523B (zh) 陣列基板及有機發光二極體顯示裝置
WO2016176878A1 (zh) 采用coa技术的双栅极tft基板结构
US10503035B2 (en) Display device
KR20150052429A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20150144951A1 (en) Thin film transistor array panel and manufacturing method thereof
US9496063B2 (en) Liquid crystal display and method of fabricating the same
TW201444095A (zh) 主動元件
WO2020150895A1 (zh) 阵列基板及oled显示装置
TW201605053A (zh) 薄膜電晶體
TWI542016B (zh) 薄膜電晶體及顯示面板
GB2529987A (en) Thin Film transistor substrate manufacturing method, and thin film transistor substrate manufactured via same
US9082664B2 (en) Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees