TWI615983B - 薄膜電晶體陣列基板及其製造方法 - Google Patents

薄膜電晶體陣列基板及其製造方法 Download PDF

Info

Publication number
TWI615983B
TWI615983B TW102117276A TW102117276A TWI615983B TW I615983 B TWI615983 B TW I615983B TW 102117276 A TW102117276 A TW 102117276A TW 102117276 A TW102117276 A TW 102117276A TW I615983 B TWI615983 B TW I615983B
Authority
TW
Taiwan
Prior art keywords
film transistor
thin film
array substrate
transistor array
mask
Prior art date
Application number
TW102117276A
Other languages
English (en)
Other versions
TW201413975A (zh
Inventor
全鎭埰
曹基述
Original Assignee
Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ顯示器股份有限公司 filed Critical Ｌｇ顯示器股份有限公司
Publication of TW201413975A publication Critical patent/TW201413975A/zh
Application granted granted Critical
Publication of TWI615983B publication Critical patent/TWI615983B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明揭露一種薄膜電晶體陣列基板及其製造方法。該薄膜電晶體陣列基板包括複數個像素單元，該等像素單元由一基板上的閘線與資料線及電源線的交叉結構所定義。該等像素單元的每一個包括一驅動單元，該驅動單元包括從該閘線、該資料線及該電源線接收信號的一切換薄膜電晶體與一驅動薄膜電晶體、以及儲存信號的一電容器；以及一發光單元，該發光單元在從該驅動薄膜電晶體接收一驅動電流的一像素電極上發光。複數個遮罩圖案的每一個係設置在該像素單元的該切換薄膜電晶體與該驅動薄膜電晶體的下面。

Description

薄膜電晶體陣列基板及其製造方法
本發明實施例涉及一種薄膜電晶體陣列基板及其製造方法。更具體地，本發明實施例涉及一種藉由施加電壓至遮罩圖案並進行熱處理而能夠改善薄膜電晶體特性的薄膜電晶體陣列基板及其製造方法。
近來，平板顯示器的重要性正隨著多媒體的發展而增加。因此，各種類型的平板顯示器，例如液晶顯示器(LCDs)、電漿顯示面板(PDPs)、場發射顯示器(FEDs)以及有機發光二極體(OLED)顯示器，已經投入實際使用。在上述平板顯示器中，OLED顯示器具有包括1ms或更小的快速回應時間、低功耗、自發光結構等卓越特點。因此，OLED顯示器的視角不存在問題。所以，OLED顯示器已被認為是下一代顯示器。
用於驅動顯示裝置的方法區分為被動式矩陣驅動方法和利用薄膜電晶體的主動式矩陣驅動方法。在被動式矩陣驅動方法中，將陽極和陰極配置成彼此垂直，並且選擇線路，從而驅動顯示裝置。另一方面，在主動式矩陣驅動方法中，薄膜電晶體分別連接至像素電極，並且顯示裝置由連接至薄膜電晶體閘電極的電容器的電容所保持的電壓來驅動。
除了包括遷移率、漏電流等薄膜電晶體的基本特徵之外，維持長使用壽命所需的耐用性以及電氣可靠性在薄膜電晶體中也非常重要。薄膜電晶體的主動層通常由非晶矽或多晶矽構成。非晶矽具有通過簡單的形成過程而降低主動層製造成本的優點。然而，電氣可靠性卻難以得到保 障。而且，由於高處理溫度，很難將多晶矽應用於大面積裝置，並且基於結晶類型的多晶矽的均一性並不可靠。
當主動層由氧化物形成時，即使主動層在低溫下形成，也可以獲得良好的薄膜電晶體的遷移率。而且，由於主動層電阻的變化取決於氧含量而增加，因此很容易獲得期望的薄膜電晶體的物理性質。因此，近來對於應用薄膜電晶體的興趣大大增加。特別是，使用於主動層中的氧化物的例子包括氧化鋅(ZnO)、氧化銦鋅(InZnO)以及銦鎵鋅氧化物(InGaZnO4)。
然而，因為包含由氧化物形成的主動層的薄膜電晶體藉由外部光源產生光電流，因此顯示出不穩定的特點，降低了薄膜電晶體的可靠性。
本發明的實施例提供一種薄膜電晶體陣列基板及其製造方法，藉由施加一電壓至一遮罩圖案並進行熱處理而能夠改善薄膜電晶體的特性。
一方面，本發明實施例的一種薄膜電晶體陣列基板，包括：複數個像素單元，該等像素單元由一基板上的閘線與資料線及電源線的交叉結構所定義，該等像素單元的每一個包括：一驅動單元以及一發光單元，該驅動單元包括從該閘線、該資料線及該電源線接收信號的一切換薄膜電晶體與一驅動薄膜電晶體、以及儲存信號的一電容器，該發光單元在從該驅動薄膜電晶體接收一驅動電流的像素電極上發光；以及複數個遮罩圖案，每個遮罩圖案設置在每個像素單元的該切換薄膜電晶體與該驅動薄膜電晶體的下面。
一個像素單元的該遮罩圖案可通過遮罩線與相鄰於該一個像素單元的其他像素單元的該等遮罩圖案相連。
該等遮罩線可在該薄膜電晶體的一主動區周圍連接至一恆壓驅動器。
此外，該切換薄膜電晶體與該驅動薄膜電晶體各可具有一頂 閘結構，並且設置該遮罩線以重疊於該資料線與該電源線的至少其中之一。
此外，該切換薄膜電晶體與該驅動薄膜電晶體各具有一底閘結構，並且設置該遮罩線以重疊於該資料線與該電源線的至少其中之一。
並且，該切換薄膜電晶體與該驅動薄膜電晶體各可包含一蝕刻終止層。
而且，該切換薄膜電晶體與該驅動薄膜電晶體的每一個都可形成在設置於該基板上的一緩衝層上，並且該遮罩圖案可設置於該基板與該緩衝層之間。
而且，來自該恆壓驅動器的一恆定電壓可通過該遮罩線施加至該遮罩圖案。
並且，該遮罩圖案可具有單層或多層。
並且，該切換薄膜電晶體與該驅動薄膜電晶體各可包含一主動層，該主動層包含氧化物，且該主動層脫去氫及/或氫氧離子。
另一方面，本發明實施例之一種製造薄膜電晶體陣列基板的方法，包括：在一基板上形成一遮罩圖案，該基板上定義複數個各包含一驅動單元與一發光單元的像素單元；在其上形成有該遮罩圖案的該基板上形成閘線、資料線、電源線、一切換薄膜電晶體以及一驅動薄膜電晶體，其中該切換薄膜電晶體與該驅動薄膜電晶體各包含一主動層、一閘極、一源極以及一汲極；以及形成一連接至該薄膜電晶體的像素電極，其中該遮罩圖案形成在該切換薄膜電晶體與該驅動薄膜電晶體的下面。
此外，一個像素單元的該遮罩圖案可通過遮罩線與相鄰於該一像素單元的其他像素單元的該等遮罩圖案相連。
此外，該等遮罩線可在該薄膜電晶體的一主動區周圍連接至一恆壓驅動器。
並且，該切換薄膜電晶體與該驅動薄膜電晶體各可具有一頂閘結構，並且可設置該遮罩線重疊於該資料線與該電源線的至少其中之一。
並且，該切換薄膜電晶體與該驅動薄膜電晶體各可具有一底閘結構，並且可設置該遮罩線重疊於該資料線與該電源線的至少其中之一。
而且，該切換薄膜電晶體與該驅動薄膜電晶體各可包含一蝕 刻終止層。
而且，該切換薄膜電晶體與該驅動薄膜電晶體的每一個都形成在設置於該基板上的一緩衝層上，並且該遮罩圖案設置於該基板與該緩衝層之間。
並且，來自該恆壓驅動器的一恆定電壓可通過該遮罩線施加至該遮罩圖案。
並且，該遮罩圖案可具有單層或多層。
並且，該主動層可包含氧化物，並且在形成該主動層之後，可藉由在約300℃至800℃下進行的熱處理使該主動層脫去氫及/或氫氧離子。
100、200、300‧‧‧薄膜電晶體陣列基板
105、205、305‧‧‧基板
110、210、310‧‧‧緩衝層
120、220、320‧‧‧主動層
125、225、325‧‧‧閘絕緣層
131、231、331‧‧‧閘極
133‧‧‧電容器下電極
135‧‧‧層間介電層
136a、136b‧‧‧接觸孔
141、241、341‧‧‧源極
142、242、342‧‧‧汲極
144‧‧‧電容器上電極
145、245、345‧‧‧鈍化層
147、247、347‧‧‧通孔
150、250、350‧‧‧像素電極
235‧‧‧蝕刻終止層
240‧‧‧金屬層
322‧‧‧氧化物層
333‧‧‧非晶矽層
335‧‧‧歐姆接觸層
SP‧‧‧像素單元
GL‧‧‧閘線
DL‧‧‧資料線
VL‧‧‧電源線
STR‧‧‧切換薄膜電晶體
Cst‧‧‧電容器
DTR‧‧‧驅動薄膜電晶體
DP‧‧‧驅動單元
LEP‧‧‧發光單元
LSP‧‧‧遮罩圖案
LSL‧‧‧遮罩線
A/A‧‧‧主動區
CVD‧‧‧恆壓驅動器
所附圖式被包括是為了提供本發明的進一步理解，納入到本說明書中並構成本說明書的一部分，舉例說明本發明的實施例，並且與該描述一起作為解釋本發明的原理。在圖式中：第1圖為依據本發明一實施例之薄膜電晶體陣列基板的平面圖，並且舉例說明了複數個像素的其中一個像素的配置作為例子；第2圖為顯示依據本發明一實施例之薄膜電晶體陣列基板中遮罩圖案與遮罩線的配置的平面圖；第3圖為沿著第1圖的I-I’線而取得的剖視圖；第4A圖至第4E圖為依序舉例說明依據本發明一實施例之製造薄膜電晶體陣列基板的方法的每個階段的剖視圖；第5圖舉例說明在於主動層上進行熱處理之前與之後遮罩圖案的位置轉移；第6圖為依據本發明另一實施例之薄膜電晶體陣列基板的剖視圖；第7A圖至第7D圖為依序舉例說明依據本發明另一實施例之製造薄膜電晶體陣列基板的方法的每個階段的剖視圖；第8圖為依據本發明再一實施例之薄膜電晶體陣列基板的剖視圖；以及 第9A圖至第9E圖為依序舉例說明依據本發明再一實施例之製造薄膜電晶體陣列基板的方法的每個階段的剖視圖。
現在詳細參考本發明的實施例，實施例的例子會在所附圖式中說明。在任何可能的情況下，全部圖示將用相同的參考數字以參閱相同或類似的元件。要注意的是，如果確定已知技術可能誤導本發明的實施例，則將省略這些已知技術的詳細描述。
第1圖係依據本發明一實施例之薄膜電晶體陣列基板的平面圖，並且舉出複數個像素的其中一個像素的配置作為例子。第2圖為顯示薄膜電晶體陣列基板中遮罩圖案與遮罩線的配置的平面圖。第3圖為沿著第1圖的I-I’線而取得的剖視圖。第4A圖至第4E圖為根據本發明實施例之依序說明用於製造薄膜電晶體陣列基板的方法的每個階段的剖視圖。
如第1圖所示，提供包含複數個像素單元SP的基板(未顯示)。該等像素單元SP藉由排列在一個方向上的閘線GL、排列垂直於閘線GL的資料線DL以及排列平行於資料線DL的電源線VL來定義。
每個像素單元SP包括連接至閘線GL與資料線DL的切換薄膜電晶體STR、連接至切換薄膜電晶體STR與電源線VL的電容器Cst、以及連接至電容器Cst與電源線VL的驅動薄膜電晶體DTR。電容器Cst包含電容下電極133與電容上電極144。閘線GL、資料線DL、電源線VL、切換薄膜電晶體STR、電容器Cst以及驅動薄膜電晶體DTR的形成區域定義為驅動單元DP。
發光二極體包括電性連接至驅動薄膜電晶體DTR的像素電極150、在像素電極150上的發光層(未顯示)以及一對向電極(未顯示)。在本發明的實施例中，位於像素電極150上並由發光層發光的部分定義為發光單元LEP。
遮罩圖案LSP設置在每個像素單元SP中，以將每個像素單元SP的切換薄膜電晶體STR與驅動薄膜電晶體DTR遮蔽光。為此，遮罩圖案LSP設置在切換薄膜電晶體STR與驅動薄膜電晶體DTR的形成區域 中。即，遮罩圖案LSP設置在像素單元SP中除了發光單元LEP之外的驅動單元DP中。一個像素單元SP的遮罩圖案LSP通過遮罩線LSL連接至與一個像素單元SP相鄰的其他像素單元SP的遮罩圖案LSP。遮罩線LSL設置成與電源線VL重疊，但本發明的實施例並不限於此。例如，遮罩線LSL可設置成與閘線GL與資料線DL的至少其中之一重疊。
更具體地，如第2圖所示，依據本發明實施例的薄膜電晶體陣列包括主動區A/A，該主動區包括複數個像素(未顯示)，並顯示影像。遮罩圖案LSP分別置於複數個像素上，並通過遮罩線LSL彼此相連。用於連接遮罩圖案LSP的遮罩線LSL具有網狀結構，且形成在主動區A/A中。
恆壓驅動器CVD設置在主動區A/A周圍，並施加恆定電壓至遮罩線LSL。每條遮罩線LSL在主動區A/A的上側均連接至恆壓驅動器CVD，並從恆壓驅動器CVD接收恆定電壓。當恆定電壓通過遮罩線LSL施加到遮罩圖案LSP時，遮罩圖案LSP與薄膜電晶體的閘極一起充當雙閘電極，從而改善薄膜電晶體的初始特性分散。因此，可提高薄膜電晶體的可靠性。
下面詳細描述依據本發明實施例的薄膜電晶體陣列基板。
如第3圖所示，遮罩圖案LSP設置在基板105上，以及緩衝層110設置在遮罩圖案LSP上。包含氧化物的主動層120設置在緩衝層110上，以及閘絕緣層125與閘極131設置在主動層120的一部分上。層間介電層135設置在其上具有閘極131的閘絕緣層125上。源極141與汲極142設置在層間介電層135上，且通過接觸孔136a及136b與主動層120相連，接觸孔136a與136b暴露主動層120的兩側。源極141連接至電源線VL，且資料線DL設置在層間介電層135的一個區域上。由此，配置出包含主動層120、閘極131、源極141以及汲極142的驅動薄膜電晶體DTR。
鈍化層(passivation layer)145設置在驅動薄膜電晶體DTR上，像素電極150設置在鈍化層145上，且通過暴露汲極142的通孔147與汲極142相連。由此，配置出依據本發明實施例的薄膜電晶體陣列基板100。
下面參考第4A圖至第4E圖來詳細描述依據本發明實施例 用於製造薄膜電晶體陣列基板100的方法。
如第4A圖所示，在基板105上形成遮罩圖案LSP。遮罩圖案LSP可由能夠阻光的材料形成。依據本發明實施例的遮罩圖案LSP可具有單層或具相似熱膨脹係數的多層。因為在某些情況中，如果遮罩圖案LSP具有由不同材料形成的多層，那麼遮罩圖案LSP的多層會在後續的熱處理過程中因為該多層的不同熱膨脹係數而損壞。較佳地，鑒於在主動層的後續熱處理過程中由於高溫而造成的遮罩圖案LSP的收縮，依據本發明實施例的遮罩圖案LSP具有單層。例如，遮罩圖案LSP可由金屬材料形成，該金屬材料例如鉻(Cr)、鈦(Ti)以及鉬(Mo)。
緩衝層110形成在基板105上，基板105上形成有遮罩圖案LSP。形成緩衝層110是為了保護將在後續過程中形成的薄膜電晶體不受雜質的影響，例如，來自基板105的鹼離子雜質。緩衝層110可利用二氧化矽(SiO2)、氮化矽(SiNx)等選擇性地來形成。基板105可由玻璃、塑膠或金屬形成。
接下來，可利用氧化鎵(Ga2O3)、氧化銦(In2O3)以及氧化鋅(ZnO)的複合氧化物靶材藉由濺鍍法而在緩衝層110上形成非晶鋅氧化物基複合半導體，特別是a-IGZO半導體。或者，可利用化學氣相沉積(CVD)法或原子層沉積(ALD)法。在本發明的實施例中，非晶鋅氧化物基複合半導體可利用複合氧化物靶材來沉積，其中鎵(Ga)、銦(In)以及鋅(Zn)的原子比為約1：1：1、2：2：1、3：2：1或4：2：1。當包含在複合氧化物靶材中的鎵(Ga)、銦(In)以及鋅(Zn)的原子比為約2：2：1時，鎵(Ga)、銦(In)以及鋅(Zn)的當量比可為約2.8：2.8：1。進一步地，依據本發明實施例的非晶鋅氧化物基複合半導體可根據其他處理條件而不同地沉積。然而，該非晶鋅氧化物基複合半導體可在約1至200Å/秒的沉積速度下注入的氧流量相對於氧流量及氬流量的百分比(即，氧濃度)為約1%至40%的條件下沉積。
該非晶鋅氧化物基複合半導體通過熱處理來圖案化，以形成主動層120。該熱處理為用於去除包含在主動層120中的氫(H2與H)或氫氧離子(OH)的脫水處理。該熱處理可採用快速熱退火(RTA)處理， 該快速熱退火(RTA)處理利用高溫惰性氣體。該脫水處理去除主動層120內阻礙載流子運動的氫(H2與H)或氫氧離子(OH)，從而改善主動層120的特性。該熱處理可在約300℃至800℃下進行，較佳的是在等於或高於約500℃的溫度下進行。並且，該熱處理可進行約1分鐘至30分鐘。例如，該RTA處理可在約650℃下進行約3至6分鐘。
接下來，如第4B圖所示，將氧化矽(SiOx)或氮化矽(SiNx)堆積在主動層120上。然後，將從由銅(Cu)、鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、鉭(Ta)、鎢(W)或其組合所組成的群組中選出的一種堆積在堆積的氧化矽(SiOx)或氮化矽(SiNx)上，並將其蝕刻，以形成閘絕緣層125與閘極131。
閘極131係在主動層120的一部分上形成，其中將形成溝道區域。並且，閘極131可具有多層，其中每一層均由從銅(Cu)、鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、鉭(Ta)、鎢(W)或其組合所組成的群組中選出的一種而形成。
接下來，如第4C圖所示，將氧化矽(SiOx)、氮化矽(SiNx)或二者堆積在其上形成有閘極131的基板105上，以形成層間介電層135。蝕刻與主動層120的兩側相對應的層間介電層135的部分，以形成暴露主動層120的接觸孔136a與136b。
接下來，如第4D圖所示，在其上形成有層間介電層135的基板105上形成源極141、汲極142以及資料線DL。儘管未顯示，但電源線亦同時形成。源極141、汲極142以及資料線DL的每一個可具有單層或多層。當源極141、汲極142以及資料線DL各具有單層時，它們可由從鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)或其組合所組成的群組中選出的一種而形成。當源極141與汲極142各具有多層時，它們可具有由Mo/Al-Nd、Mo/Al或Ti/Al形成的雙層或由Mo/Al-Nd/Mo、Mo/Al/Mo或Ti/Al/Ti形成的三層。因此，形成了包含主動層120、閘極131、源極141以及汲極142的薄膜電晶體。
接下來，如第4E圖所示，將氧化矽(SiOx)、氮化矽(SiNx)或二者堆積在其上形成有源極141與汲極142的基板105上，以形成鈍化 層145。蝕刻對應於汲極142的鈍化層145的部分，以形成暴露汲極142的通孔147。
然後，在其上形成有鈍化層145的基板105上形成像素電極150。像素電極150可由透明導電材料形成，例如，銦錫氧化物(ITO)或銦鋅氧化物(IZO)。像素電極150通過通孔147與汲極142相連。因此，製造出依據本發明實施例的薄膜電晶體陣列基板100。
第5圖舉例說明在於主動層上進行熱處理之前與之後遮罩圖案的位置轉移。如第5圖所示，當在主動層上進行熱處理時，由於熱處理的高溫，玻璃基板會收縮。在該實例中，形成在基板上的遮罩圖案LSP由於基板的收縮而轉移。即，形成在基板上的遮罩圖案LSP從最初形成的位置「A」向左右以及上下轉移大約15μm，從而移動至最終的位置「B」。因為遮罩圖案LSP的轉移距離「d」包含在遮罩圖案LSP的轉移邊界中，因此這沒問題。
依據本發明另一實施例的薄膜電晶體陣列基板可包括具有底閘結構的薄膜電晶體，該底閘結構是指閘極位於主動層的下面，不像上述揭露頂閘結構的實施例，也就是說，閘極位於主動層上面。
第6圖為依據本發明另一實施例之薄膜電晶體陣列基板的剖視圖。第7A圖至第7D圖為依序舉例說明依據本發明另一實施例之製造薄膜電晶體陣列基板的方法的每個階段的剖視圖。
如第6圖所示，遮罩圖案LSP設置在基板205上，而緩衝層210則設置在遮罩圖案LSP上。閘極231設置在緩衝層210上，而閘絕緣層225則設置在閘極231上。包含氧化物的主動層220設置在閘絕緣層225上，而蝕刻終止層235則設置在主動層220的一部分上。源極241與汲極242設置在蝕刻終止層235的一部分上，且分別覆蓋主動層220的兩端。源極241連接至電源線VL，以及資料線DL設置在與汲極242分隔的區域中。由此，配置出包含主動層220、閘極231、源極241以及汲極242的薄膜電晶體。
鈍化層245設置在包含源極241與汲極242的基板205上。像素電極250設置在鈍化層245上，且通過通孔247與汲極242相連。由 此，配置出依據本發明實施例的薄膜電晶體陣列基板200。
下面參考第7A圖至第7D圖詳細描述製造第6圖所示的薄膜電晶體陣列基板200的方法。與第4A圖至第4E圖相同的製造方法在下面可能簡要的描述或者完全省略。
如第7A圖所示，在基板205上形成遮罩圖案LSP，而緩衝層210則形成在其上形成有遮罩圖案LSP的基板205上。接著，在緩衝層210上形成閘極231，而閘絕緣層225則形成在閘極231上。然後，將氧化鋅(ZnO)、氧化銦鋅(InZnO)、氧化鋅錫(ZnSnO)以及銦鎵鋅氧化物(InGaZnO4)的其中之一堆積在閘絕緣層225上，並通過熱處理將其圖案化，從而形成主動層220。較佳地，可利用銦鎵鋅氧化物(InGaZnO4)來形成主動層220。
接下來，如第7B圖所示，將氧化矽(SiOx)或氮化矽(SiNx)堆積在主動層220上，並將其圖案化，以形成蝕刻終止層235。蝕刻終止層235防止在隨後圖案化源極241與汲極242的過程中損壞位於源極241與汲極242下面的主動層220。然後，將從由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)或其組合所組成的群組中選出的一種堆積在包含蝕刻終止層235的基板205上，以形成金屬層240。
接下來，如第7C圖所示，將金屬層240圖案化，以形成源極241與汲極242，源極241與汲極242設置在蝕刻終止層235的一部分上，且與主動層220相連。因此，形成了包含閘極231、主動層220、源極241以及汲極242的薄膜電晶體。
接下來，如第7D圖所示，在其上形成有源極241與汲極242的基板205上設置鈍化層245。蝕刻與汲極242對應的鈍化層245的部分，以形成暴露汲極242的通孔247。接著，在其上形成有鈍化層245的基板205上形成像素電極250。因此，製造出依據本發明實施例的薄膜電晶體陣列基板200。
不像上述實施例，依據本發明再一實施例的薄膜電晶體陣列基板可包括具有反向溝道蝕刻結構的薄膜電晶體。第8圖為依據本發明再一實施例的薄膜電晶體陣列基板的剖視圖。第9A圖至第9E圖為依序舉例 說明依據本發明再一實施例之製造薄膜電晶體陣列基板的方法的每個階段的剖視圖。
如第8圖所示，遮罩圖案LSP設置在基板305上，而緩衝層310則設置在遮罩圖案LSP上。閘極331設置在衝層310上，而閘絕緣層325則設置在閘極331上。包含氧化物的主動層320設置在閘絕緣層325上，而歐姆接觸層335則分別設置在主動層320的兩側。源極341與汲極342分別設置在歐姆接觸層335上，並覆蓋主動層320的兩端。源極341連接至電源線VL，以及資料線DL設置在與汲極342分隔的區域中。由此，配置出包含主動層320、閘極331、歐姆接觸層335、源極341以及汲極342的薄膜電晶體。
鈍化層345設置在包含源極341與汲極342的基板305上。像素電極350設置在鈍化層345上，且通過通孔347與汲極342相連。由此，配置出依據本發明實施例的薄膜電晶體陣列基板300。
下面參考第9A圖至第9E圖詳細描述製造第8圖所示之薄膜電晶體陣列基板300的方法。與第7A圖至第7D圖相同的製造方法在下面可能簡要的描述或者完全省略。
如第9A圖所示，在基板305上形成遮罩圖案LSP，而緩衝層310則形成在其上形成有遮罩圖案LSP的基板305上。接著，在緩衝層310上形成閘極331，而閘絕緣層325則形成在閘極331上。然後，將氧化鋅(ZnO)、氧化銦鋅(InZnO)、氧化鋅錫(ZnSnO)以及銦鎵鋅氧化物(InGaZnO4)的其中之一堆積在閘絕緣層325上，以形成氧化物層322。然後，將非晶矽堆積在氧化物層322上，以形成非晶矽層333。
接下來，如第9B圖所示，對其上形成有氧化物層322以及非晶矽層333的基板305進行熱處理，以圖案化氧化物層322與非晶矽層333。由此，形成主動層320與歐姆接觸層335。歐姆接觸層335改善將在後面形成的源極和汲極與主動層之間的歐姆特性以及薄膜電晶體的導通電流特性。
接下來，如第9C圖所示，將從由鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)或其組合所組 成的群組中選出的一種堆積在其上形成有主動層320以及歐姆接觸層335的基板305上，並將其圖案化，以形成源極341與汲極342，源極341與汲極342通過歐姆接觸層335與主動層320相連。
接下來，如第9D圖所示，通過利用源極341與汲極342作為阻擋層的反向溝道蝕刻處理，蝕刻歐姆接觸層335，從而使對應於閘極331的主動層320的部分暴露。由此，定義主動層320的溝道，並分離隔開歐姆接觸層335。因此，形成了包含閘極331、主動層320、歐姆接觸層335、源極341以及汲極342的薄膜電晶體。
接下來，如第9E圖所示，在其上形成有源極341與汲極342的基板305上設置鈍化層345。蝕刻與汲極342對應的鈍化層345的部分，以形成暴露汲極342的通孔347。接著，在其上形成有鈍化層345的基板305上形成像素電極350。因此，製造出依據本發明實施例的薄膜電晶體陣列基板300。
如上述，依據本發明實施例的薄膜電晶體陣列基板包括遮罩圖案，從而提高了外界光的可靠性。進一步地，依據本發明實施例的薄膜電晶體陣列基板將恆定電壓施加至遮罩圖案，從而改善了薄膜電晶體的初始特性分散。
更進一步地，依據本發明實施例的薄膜電晶體陣列基板對包含氧化物的主動層進行熱處理，並去除主動層內阻礙載流子運動的氫(H2與H)或氫氧離子(OH)，從而改善主動層的特性。
雖然已經參照大量說明性實施例描述了本發明的實施，但應該瞭解的是，本領域技術人員可以想到將落入本公開原理範圍內的許多其他的修飾和實施方式。特別是，在說明書、附圖以及所附的申請專利範圍的範圍內對組成部分及/或主題排列組合的安排的各種變化與修飾都是可能的。除了對組成部分及或安排的變化與修飾之外，其他的用途對本領域技術人員也將是顯而易見的。
100‧‧‧薄膜電晶體陣列基板
105‧‧‧基板
110‧‧‧緩衝層
120‧‧‧主動層
125‧‧‧閘絕緣層
131‧‧‧閘極
135‧‧‧層間介電層
136a‧‧‧接觸孔
136b‧‧‧接觸孔
141‧‧‧源極
142‧‧‧汲極
145‧‧‧鈍化層
147‧‧‧通孔
150‧‧‧像素電極
DL‧‧‧資料線
VL‧‧‧電源線
LSP‧‧‧遮罩圖案

Claims (20)

  1. 一種薄膜電晶體陣列基板，包括：一像素單元，該像素單元由一基板上的閘線與資料線及電源線的交叉結構所定義，該像素單元包括：一驅動單元，該驅動單元包括從該閘線、該資料線及該電源線接收信號的一切換薄膜電晶體與一驅動薄膜電晶體、以及儲存信號的一電容器；以及一發光單元，該發光單元在從該驅動薄膜電晶體接收一驅動電流的像素電極上發光；以及複數個遮罩圖案，一恆定電壓施加至該等遮罩圖案，該等遮罩圖案的每一個設置在每個像素單元的該切換薄膜電晶體與該驅動薄膜電晶體的下面，其中該等遮罩圖案係定位以具有一開口，以完整地暴露該發光單元，因此，該等遮罩圖案並不與該發光單元重疊。
  2. 依據申請專利範圍第1項所述的薄膜電晶體陣列基板，其中一個像素單元的該遮罩圖案通過遮罩線與相鄰於該一像素單元的其他像素單元的該等遮罩圖案相連。
  3. 依據申請專利範圍第2項所述的薄膜電晶體陣列基板，其中該等遮罩線連接至該薄膜電晶體陣列基板的一主動區周圍的一恆壓驅動器。
  4. 依據申請專利範圍第2項所述的薄膜電晶體陣列基板，其中該切換薄膜電晶體與該驅動薄膜電晶體各具有一頂閘結構，並且設置該遮罩線以重疊於該資料線與該電源線的至少其中之一。
  5. 依據申請專利範圍第2項所述的薄膜電晶體陣列基板，其中該切換薄膜電晶體與該驅動薄膜電晶體各具有一底閘結構，並且設置該遮罩線以重疊於該資料線與該電源線的至少其中之一。
  6. 依據申請專利範圍第5項所述的薄膜電晶體陣列基板，其中該切換薄膜電晶體與該驅動薄膜電晶體均包含一蝕刻終止層。
  7. 依據申請專利範圍第1項所述的薄膜電晶體陣列基板，其中該切換薄膜電晶體與該驅動薄膜電晶體的每一個都形成在設置於該基板上的一緩衝層上，並且該遮罩圖案設置於該基板與該緩衝層之間。
  8. 依據申請專利範圍第3項所述的薄膜電晶體陣列基板，其中來自該恆壓驅動器的該恆定電壓通過該等遮罩線施加至該等遮罩圖案。
  9. 依據申請專利範圍第1項所述的薄膜電晶體陣列基板，其中該等遮罩圖案具有單層或多層。
  10. 依據申請專利範圍第1項所述的薄膜電晶體陣列基板，其中該切換薄膜電晶體與該驅動薄膜電晶體各包含一主動層，該主動層包含氧化物，且該主動層脫去氫及/或氫氧離子。
  11. 一種製造薄膜電晶體陣列基板的方法，包括：在一基板上形成一遮罩圖案，該基板上將定義一像素單元，該像素單元包含一驅動單元與一發光單元；在其上形成有該遮罩圖案的該基板上形成閘線、資料線、電源線、一切換薄膜電晶體以及一驅動薄膜電晶體，其中該切換薄膜電晶體與該驅動薄膜電晶體各包含一主動層、一閘極、一源極以及一汲極；以及形成連接至該驅動薄膜電晶體的一像素電極， 其中該遮罩圖案形成在該切換薄膜電晶體與該驅動薄膜電晶體的下面，其中該遮罩圖案係定位以具有一開口，以完整地暴露該發光單元，因此，該遮罩圖案並不與該發光單元重疊，以及其中一恆定電壓施加至該遮罩圖案。
  12. 依據申請專利範圍第11項所述之製造薄膜電晶體陣列基板的方法，其中一個像素單元的該遮罩圖案通過遮罩線連接至相鄰於該一個像素單元的其他像素單元的該等遮罩圖案。
  13. 依據申請專利範圍第12項所述之製造薄膜電晶體陣列基板的方法，其中該等遮罩線連接至該薄膜電晶體陣列基板的一主動區周圍的一恆壓驅動器。
  14. 依據申請專利範圍第11項所述之製造薄膜電晶體陣列基板的方法，其中該切換薄膜電晶體與該驅動薄膜電晶體均具有一頂閘結構，並且設置一遮罩線以重疊於該資料線與該電源線的至少其中之一。
  15. 依據申請專利範圍第11項所述之製造薄膜電晶體陣列基板的方法，其中該切換薄膜電晶體與該驅動薄膜電晶體各具有一底閘結構，並且設置一遮罩線重疊於該資料線與該電源線的至少其中之一。
  16. 依據申請專利範圍第15項所述之製造薄膜電晶體陣列基板的方法，其中該切換薄膜電晶體與該驅動薄膜電晶體各包含一蝕刻終止層。
  17. 依據申請專利範圍第11項所述之製造薄膜電晶體陣列基板的方法，其中該切換薄膜電晶體與該驅動薄膜電晶體的每一個都形成在設置於該基板上的一緩衝層上，並且該遮罩圖案設置於該基板與該緩衝層之間。
  18. 依據申請專利範圍第13項所述之製造薄膜電晶體陣列基板的方法，其中來自該恆壓驅動器的該恆定電壓通過該等遮罩線施加至該遮罩圖案。
  19. 依據申請專利範圍第11項所述之製造薄膜電晶體陣列基板的方法，其中該遮罩圖案具有單層或多層。
  20. 依據申請專利範圍第11項所述之製造薄膜電晶體陣列基板的方法，其中該主動層包含氧化物，並且在形成該主動層之後，藉由在約300℃至800℃下進行的熱處理使該主動層脫去氫及/或氫氧離子。
TW102117276A 2012-09-24 2013-05-15 薄膜電晶體陣列基板及其製造方法 TWI615983B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120105974A KR101991338B1 (ko) 2012-09-24 2012-09-24 박막트랜지스터 어레이 기판 및 그 제조방법
??10-2012-0105974 2012-09-24

Publications (2)

Publication Number Publication Date
TW201413975A TW201413975A (zh) 2014-04-01
TWI615983B true TWI615983B (zh) 2018-02-21

Family

ID=50318738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117276A TWI615983B (zh) 2012-09-24 2013-05-15 薄膜電晶體陣列基板及其製造方法

Country Status (4)

Country Link
US (2) US10032953B2 (zh)
KR (1) KR101991338B1 (zh)
CN (1) CN103681751B (zh)
TW (1) TWI615983B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682523B (zh) * 2019-01-22 2020-01-11 大陸商深圳市柔宇科技有限公司 陣列基板及有機發光二極體顯示裝置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102324614B1 (ko) * 2014-05-07 2021-11-12 엘지디스플레이 주식회사 표시장치
CN104064601B (zh) * 2014-06-30 2017-12-26 上海天马微电子有限公司 Tft、tft阵列基板及其制造方法、显示面板、显示装置
CN104157696B (zh) * 2014-07-16 2017-02-15 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
JP6446204B2 (ja) * 2014-08-27 2018-12-26 株式会社ジャパンディスプレイ 表示装置
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102211066B1 (ko) * 2014-09-30 2021-02-03 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102366568B1 (ko) * 2015-06-11 2022-02-25 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
CN105097838B (zh) * 2015-07-16 2018-03-02 武汉华星光电技术有限公司 显示面板及薄膜晶体管阵列基板
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105242468A (zh) * 2015-10-27 2016-01-13 深圳市华星光电技术有限公司 减少寄生电容的液晶显示面板以及其制作方法
KR102456351B1 (ko) * 2015-12-17 2022-10-19 엘지디스플레이 주식회사 플렉시블 유기 발광 표시 장치
CN105977205B (zh) 2016-05-10 2019-10-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
KR102483843B1 (ko) * 2016-06-30 2022-12-30 엘지디스플레이 주식회사 표시패널 및 이를 이용한 표시장치
CN109315069B (zh) * 2016-07-07 2021-01-08 名幸电子有限公司 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
KR102612734B1 (ko) * 2016-07-29 2023-12-13 엘지디스플레이 주식회사 표시장치
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
CN107204345B (zh) * 2017-05-23 2019-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107170756B (zh) * 2017-05-24 2020-11-06 京东方科技集团股份有限公司 阵列基板、显示装置以及制备阵列基板的方法
US10802367B2 (en) * 2017-07-05 2020-10-13 Electronics And Telecommunications Research Institute Display device
KR102384852B1 (ko) * 2017-12-22 2022-04-08 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102586225B1 (ko) * 2017-12-28 2023-10-06 엘지디스플레이 주식회사 유기발광 표시 장치 및 이의 제조방법
EP3788653A4 (en) * 2018-04-28 2022-01-12 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING STRETCHABLE ELECTRONIC DEVICE, STRETCHABLE ELECTRONIC DEVICE AND STRETCHABLE DISPLAY APPARATUS
KR102477477B1 (ko) 2018-05-02 2022-12-14 삼성디스플레이 주식회사 화소 유닛, 이를 포함하는 표시 장치 및 이의 구동 방법
US10916617B2 (en) 2018-05-04 2021-02-09 Samsung Display Co., Ltd. Display device
KR102675480B1 (ko) 2018-06-15 2024-06-13 삼성디스플레이 주식회사 표시 장치
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
KR102517126B1 (ko) * 2018-09-28 2023-04-03 삼성디스플레이 주식회사 표시 장치
JP7112930B2 (ja) * 2018-10-05 2022-08-04 株式会社ジャパンディスプレイ 表示装置
CN109638078B (zh) * 2018-11-09 2020-12-08 深圳市华星光电半导体显示技术有限公司 Tft的制备方法、tft、oled背板和显示装置
KR20200066500A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시장치
CN110047853B (zh) * 2019-05-06 2021-04-13 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板和显示装置
KR102652033B1 (ko) 2019-08-07 2024-03-26 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102698154B1 (ko) * 2019-12-31 2024-08-22 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
KR20220016384A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 전자 장치
CN113053912B (zh) * 2021-02-08 2022-09-06 昆山国显光电有限公司 阵列基板和显示面板
US20240188357A1 (en) * 2021-09-30 2024-06-06 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958740B1 (en) * 1999-10-01 2005-10-25 Sanyo Electric Co., Ltd. Electroluminescence display device
US20110057186A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP4096585B2 (ja) * 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
JP4180018B2 (ja) * 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
CN100419835C (zh) * 2003-11-07 2008-09-17 三洋电机株式会社 像素电路及显示装置
KR20060019099A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101242030B1 (ko) 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
KR20070122023A (ko) * 2006-06-23 2007-12-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7888669B2 (en) * 2006-11-13 2011-02-15 Georgia Tech Research Corporation Nitride/zinc oxide based light-emitting diodes
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
US8902135B2 (en) * 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958740B1 (en) * 1999-10-01 2005-10-25 Sanyo Electric Co., Ltd. Electroluminescence display device
US20110057186A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682523B (zh) * 2019-01-22 2020-01-11 大陸商深圳市柔宇科技有限公司 陣列基板及有機發光二極體顯示裝置

Also Published As

Publication number Publication date
CN103681751A (zh) 2014-03-26
US10032953B2 (en) 2018-07-24
KR101991338B1 (ko) 2019-06-20
CN103681751B (zh) 2017-04-05
TW201413975A (zh) 2014-04-01
US20180315885A1 (en) 2018-11-01
KR20140039617A (ko) 2014-04-02
US20140084286A1 (en) 2014-03-27
US10446711B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
TWI615983B (zh) 薄膜電晶體陣列基板及其製造方法
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US8455876B2 (en) Organic light emitting diode display and method of manufacturing the same
CN106537567B (zh) 晶体管、显示装置和电子设备
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
US9570483B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
US10204973B2 (en) Display device and thin-film transistors substrate
KR102107535B1 (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10249761B2 (en) Thin-film transistor substrate
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
KR20140129618A (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102235076B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP2020161700A (ja) 酸化物半導体装置及び酸化物半導体ターゲット
WO2015045213A1 (ja) 薄膜トランジスタ基板及びその製造方法
KR20130040342A (ko) 박막 트랜지스터 및 그 제조방법
KR20080095539A (ko) 박막 트랜지스터 및 이를 포함하는 평판표시장치