JP6752354B2 - アレイ基板及びアレイ基板の製造方法 - Google Patents

アレイ基板及びアレイ基板の製造方法 Download PDF

Info

Publication number
JP6752354B2
JP6752354B2 JP2019503520A JP2019503520A JP6752354B2 JP 6752354 B2 JP6752354 B2 JP 6752354B2 JP 2019503520 A JP2019503520 A JP 2019503520A JP 2019503520 A JP2019503520 A JP 2019503520A JP 6752354 B2 JP6752354 B2 JP 6752354B2
Authority
JP
Japan
Prior art keywords
layer
hole
array substrate
transmission line
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019503520A
Other languages
English (en)
Other versions
JP2019525238A (ja
Inventor
ゼ ユアン
ゼ ユアン
シャオジュン ユ
シャオジュン ユ
アミット グプタ
アミット グプタ
ジガン ツァオ
ジガン ツァオ
ペン ウェイ
ペン ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of JP2019525238A publication Critical patent/JP2019525238A/ja
Application granted granted Critical
Publication of JP6752354B2 publication Critical patent/JP6752354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体技術分野に関するものであり、特にアレイ基板及びアレイ基板の製造方法に関するものである。
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、スイッチング素子として液晶表示装置（Ｌｉｑｕｉｄ ＣｒｙｓｔａｌＤｉｓｐｌａｙ、ＬＣＤ）、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ-Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）などの電子表示装置に広く応用されている。薄膜トランジスタは、一般的にゲート電極、ゲート絶縁層、活性層、ソース/ドレイン電極などの部分を含む。その中において、高品質のゲート絶縁層は、薄膜トランジスタの良好な電気的安定性、小さな漏れ電流などの重要なパラメータを実現するためのキーポイントである。ゲート絶縁層は、主に無機非金属材料（例えば、ＳｉＯｘ、ＳｉＮｘなどである）によってプラズマ化学気相成長法で形成される。ゲート絶縁層の特性及び形成条件の制限によって、通常、ゲート絶縁層は内部応力を有するので、脆いＳｉＯｘ、ＳｉＮｘなどの材料で形成されたゲート絶縁層は内部応力の作用によって破裂し易い。特に、フレキシブルディスプレイにおいて、内部応力は薄膜トランジスタのフレキシブル基板、ゲート絶縁層などの層構造の変形を招く。
第１態様において、本発明によって提供されるアレイ基板は、基板と、前記基板の上に形成された信号伝送線及びゲート電極と、前記信号伝送線及び前記ゲート電極を覆う絶縁層と、前記絶縁層の上に形成された活性層及び第一金属層と、を備え、前記ゲート電極と前記信号伝送線との間には隙間が設けられており、前記絶縁層には分離溝及び第一スルーホールが開設されており、前記第一金属層は前記第一スルーホールを介して前記信号伝送線と電気的に導通し、前記分離溝は前記信号伝送線と前記ゲート電極との間に位置する。
第１態様に関連して、第１態様の第一実施形態において、前記アレイ基板は有機層をさらに備え、前記有機層は前記絶縁層の上に設置され且つ前記分離溝を充填する。
第１態様の第一実施形態に関連して、第１態様の第二実施形態において、前記アレイ基板は第二金属層をさらに備え、前記第二金属層は前記活性層の両端と電気的に導通してソース電極及びドレイン電極を形成する。
第１態様の第二実施形態に関連して、第１態様の第三実施形態において、前記第一金属層と前記第二金属層は一体構造である。
第１態様の第三実施形態に関連して、第１態様の第四実施形態において、前記アレイ基板は無機層をさらに備え、前記無機層は前記活性層と前記絶縁層を覆い、前記無機層には第一貫通孔、第二貫通孔、第三貫通孔及び第四貫通孔が開設されており、前記第一貫通孔は、前記第一スルーホールに連通されて、前記信号伝送線と前記第一金属層を電気的に導通するために用いられ、前記第二貫通孔は、前記分離溝に連通され、前記第三貫通孔及び前記第四貫通孔は、別々に前記活性層の両端に対応して開設されて、前記活性層と前記ソース電極及び前記ドレイン電極とを電気的に導通するために用いられる。
第１態様の第四実施形態に関連して、第１態様の第五実施形態において、前記有機層は前記無機層を覆い、前記有機層には第五貫通孔、第六貫通孔及び第七貫通孔が開設されており、前記第五貫通孔は、前記第一貫通孔に対応して開設され且つ前記第一貫通孔に連通されて、前記信号伝送線と前記第一金属層を電気的に導通するために用いられ、前記第六貫通孔は、前記第三貫通孔に対応して開設され且つ前記第三貫通孔に連通され、前記第七貫通孔は、前記第四貫通孔に対応して開設され且つ前記第四貫通孔に連通され、前記第六貫通孔及び前記第七貫通孔は、前記活性層と前記ソース電極及び前記ドレイン電極とを電気的に導通するために用いられる。
第１態様の第二実施形態に関連して、第１態様の第六実施形態において、前記有機層における前記基板から離反する表面と前記絶縁層における前記基板から離反する表面は同じ平面に位置する。
第１態様の第二〜第六実施形態に関連して、第１態様の第七実施形態において、前記アレイ基板は保護層及び画素電極をさらに備え、前記保護層は前記第一金属層と前記第二金属層を覆い、前記保護層には第二スルーホールが開設されており、前記第二スルーホールは前記ソース電極に対応して設置され、前記画素電極は前記保護層を覆い且つ前記第二スルーホールを介して前記ソース電極と電気的に導通する。
第１態様の第二実施形態に関連して、第１態様の第八実施形態において、前記アレイ基板は無機層と画素電極をさらに備え、前記無機層は、前記第一金属層と前記第二金属層を覆い、且つ前記ソース電極に対応して第八貫通孔が開設されており、前記有機層は前記無機層を覆い、前記有機層には前記第八貫通孔に対応される第三スルーホールが開設されており、前記画素電極は前記有機層を覆い且つ前記第八貫通孔及び前記第三スルーホールを介して前記ソース電極と電気的に導通する。
第１態様の第八実施形態に関連して、第１態様の第九実施形態において、前記無機層には前記分離溝に対応される第九貫通孔が開設されており、前記第九貫通孔は前記分離溝に連通される。
第１態様及び第１態様の第一〜第九実施形態に関連して、第１態様の第十実施形態において、前記アレイ基板はバッファ層をさらに備え、前記バッファ層は前記基板を覆い、前記信号伝送線及び前記ゲート電極は前記バッファ層の上に設置される。
第１態様の第十実施形態に関連して、第１態様の第十一実施形態において、前記バッファ層には前記分離溝に対応される凹溝が開設されており、前記凹溝は前記分離溝に連通され、前記凹溝の深さは前記バッファ層の厚さより小さいか又は等しい。
第１態様に関連して、第１態様の第十二実施形態において、前記分離溝は前記アレイ基板の巻け軸に平行する。
従来の技術に比べて、本発明のアレイ基板は絶縁層に分離溝を開設して、前記分離溝によって前記絶縁層の内部応力を釈放するので、脆性絶縁層が内部応力の作用によって破裂されることを防止し、薄膜トランジスタの基板、絶縁層などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
また、前記アレイ基板の絶縁層の上に有機層を設置して、前記有機層で分離溝を充填することにより、アレイ基板の構造を平坦化し、アレイ基板の可撓性を高めることができる。前記アレイ基板は、前記活性層を覆う無機層をさらに備えることができ、プラズマエッチング方式によって前記第一スルーホールと前記分離溝を形成する際、前記活性層を保護して、前記活性層とプラズマとの接触を回避することができる。アレイ基板は、保護層をさらに備えることができ、前記保護層は外部空気中の酸素を遮断して、第一金属層及び第二金属層の酸化を防止することができ、且つ支持作用を発揮して、アレイ基板の構造を安定させることができる。
第２態様において、本発明によって提供されるアレイ基板の製造方法は、基板の上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、前記信号伝送線及び前記ゲート電極の上に絶縁層を形成するステップと、前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップと、前記絶縁層の上に有機層を覆い、前記有機層で前記分離溝及び前記第一スルーホールを充填するステップと、 前記第一スルーホール内の前記有機層を除去し、前記第一スルーホール内に第一金属層を蒸着して前記信号伝送線と電気的に導通するステップと、を備える。
第２態様に関連して、第２態様の第一実施形態において、前記絶縁層の上に有機層を覆うステップの前に、前記絶縁層の上に活性層を形成するステップをさらに備え、前記第一スルーホール内の前記有機層を除去し、前記第一スルーホール内に第一金属層を蒸着して前記信号伝送線と電気的に導通するステップは、前記活性層上の有機層の一部を除去して前記活性層を露出させ、前記有機層及び前記活性層の上に第二金属層を蒸着してソース電極及びドレイン電極を形成することをさらに備える。
第２態様の第一実施形態に関連して、第２態様の第二実施形態において、前記方法は、前記活性層及び前記絶縁層の上に無機層を形成するステップをさらに備え、前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップは、前記無機層をエッチングすることをさらに備え、前記活性層上の有機層の一部を除去して前記活性層を露出させることは、前記活性層上の前記無機層の一部を除去することをさらに備える。
第２態様の第二実施形態に関連して、第２態様の第三実施形態において、前記第一金属層は前記ソース電極と電気的に導通しており、前記方法は、前記第一金属層と前記第二金属層の上に保護層を形成するステップと、前記保護層をパターニングして前記ドレイン電極を露出させるステップと、前記保護層及び前記ドレイン電極の上に導電層を蒸着して画素電極を形成し、前記ドレイン電極と前記画素電極は電気的に導通するステップと、をさらに備える。
第２態様に関連して、第２態様の第四実施形態において、前記絶縁層の上に有機層を覆ってから、前記方法は、前記絶縁層の上の前記有機層の一部を除去して前記絶縁層を露出させるステップと、前記絶縁層の上に活性層を形成するステップと、をさらに備え、前記第一スルーホール内の前記有機層を除去し、且つ前記第一スルーホール内に第一金属層を蒸着して前記信号伝送線と電気的に導通するステップは、前記有機層と前記活性層の上に第二金属層を蒸着してソース電極及びドレイン電極を形成することをさらに備える。
第２態様の第四実施形態に関連して、第２態様の第五実施形態において、前記方法は、前記第一金属層、前記有機層及び前記第二金属層の上に保護層を形成するステップと、前記ソース電極を露出させるように前記保護層をエッチングするステップと、前記ソース電極及び前記保護層の上に導電層を蒸着して画素電極を形成し、前記ソース電極と前記画素電極は電気的に導通するステップと、をさらに備える。
第２態様及び第２態様の第一〜第五実施形態に関連して、第２態様の第六実施形態において、基板の上に信号伝送線とゲート電極を形成するステップは、前記基板の上にバッファ層を形成し、前記バッファ層の上に前記信号伝送線と前記ゲート電極を形成することを備える。
第２態様の第六実施形態に関連して、第２態様の第七実施形態において、前記絶縁層をエッチングして分離溝を形成するステップは、前記分離溝に対応される前記バッファ層の一部をエッチングすることをさらに備える。
第３態様において、本発明によって提供されるアレイ基板の製造方法は、基板の上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、前記信号伝送線及び前記ゲート電極の上に絶縁層を形成するステップと、前記絶縁層の上に活性層を形成するステップと、前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップと、前記第一スルーホール内に第一金属層を蒸着して電気的に前記信号伝送線と導通し、前記活性層の上に第二金属層を蒸着し且つ前記第二金属層をパターニングしてソース電極及びドレイン電極を形成するステップと、前記第一金属層、前記第二金属層及び前記絶縁層の上に有機層を覆い、前記有機層で前記分離溝を充填するステップと、を備える。
第３態様に関連して、第３態様の第一実施形態において、前記方法は、前記有機層をエッチングして前記ソース電極を露出するステップと、前記ソース電極と前記有機層の上に導電層を蒸着して画素電極を形成し、前記ソース電極は前記画素電極と電気的に導通するステップと、をさらに備える。
従来の技術に比べて、本発明のアレイ基板の製造方法は、基板の上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、前記信号伝送線及び前記ゲート電極の上に絶縁層を形成するステップと、前記絶縁層の上に活性層を形成するステップと、前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップと、前記絶縁層の上に有機層を覆い、前記有機層で前記分離溝及び前記第一スルーホールを充填するステップと、前記第一スルーホール内の前記有機層を除去し、前記第一スルーホール内に第一金属層を蒸着して電気的に前記信号伝送線導通するステップと、を備える。その中において、前記分離溝と前記信号伝送線を導通させるために用いられる第一スルーホールとは、一回のフォトマスクとエッチング工芸によって一緒に形成されることができ、アレイ基板の製造工芸を簡素化し、且つ分離溝によって前記絶縁層の内部応力を釈放するので、脆性絶縁層が内部応力の作用によって破裂されることを防止し、薄膜トランジスタのフレキシブル基板、絶縁層などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
また、本発明のアレイ基板の製造方法において、前記有機層は、アレイ基板の構造を平坦化することができ；前記活性層を覆う無機層は、プラズマエッチング方式によって前記第一スルーホールと前記分離溝を形成する際、前記活性層を保護して、前記活性層とプラズマとの接触を回避して、アレイ基板の電気的性能を向上させることができ；前記アレイ基板は環境中の酸素を遮断する保護層をさらに備え、アレイ基板内の各電極の酸化を防止し、且つ支持作用を発揮して、アレイ基板の構造を安定させることができる。
以下、本発明の実施形態又は従来の技術に係る技術的方案をより明確に説明するために、本発明の実施形態又は従来の技術の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
図１は、本発明の好ましい実施形態に係わるアレイ基板の第一状態の構造を示す断面図である。 図２は、本発明の好ましい実施形態に係わるアレイ基板の第二状態の構造を示す断面図である。 図３は、本発明の好ましい実施形態に係わるアレイ基板の第三状態の構造を示す断面図である。 図４は、本発明の好ましい実施形態に係わるアレイ基板の第四状態の構造を示す断面図である。 図５は、本発明の好ましい実施形態に係わるアレイ基板の第五状態の構造を示す断面図である。 図６は、本発明の好ましい実施形態に係わるアレイ基板の第六状態の構造を示す断面図である。 図７は、本発明の好ましい実施形態に係わるアレイ基板の第七状態の構造を示す断面図である。 図８は、本発明の好ましい実施形態に係わるアレイ基板の第八状態の構造を示す断面図である。 図９は、本発明の好ましい実施形態に係わるアレイ基板の第九状態の構造を示す断面図である。 図１０は、本発明の好ましい実施形態に係わるアレイ基板の第十状態の構造を示す断面図である。 図１１は、本発明の好ましい実施形態に係わるアレイ基板内の分離溝の分布状態を示す概略図である。 図１２は、本発明の第一実施形態に係わるアレイ基板の製造方法のフローチャートである。 図１３Ａは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１３Ｂは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１３Ｃは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１３Ｄは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１３Ｅは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１３Ｆは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１３Ｇは、本発明の第一実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１４は、本発明の第二実施形態に係わるアレイ基板の製造方法のフローチャートである。 図１５Ａは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｂは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｃは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｄは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｅは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｆは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｇは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１５Ｈは、本発明の第二実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１６は、本発明の第三実施形態に係わるアレイ基板の製造方法のフローチャートである。 図１７Ａは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｂは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｃは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｄは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｅは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｆは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｇは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。 図１７Ｈは、本発明の第三実施形態に係わるアレイ基板の製造方法における各製造ステップの概略図である。
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。明らかに、説明される実施形態は、本発明の一部の実施形態だけのものであり、全ての実施形態ではない。本明細書に説明される実施形態から創造的な努力なしに当業者が得ることができるすべての別の実施形態は、本発明の範囲に入るものとする。
図１を参照してください。図１は、本発明の好ましい実施形態に係わるアレイ基板の第一状態の構造を示す断面図である。
前記アレイ基板は、基板１１０と、前記基板１１１の上に設置された信号伝送線１２０及びゲート電極１３０と、前記信号伝送線１２０及び前記ゲート電極１３０を覆う絶縁層１４０と、前記絶縁層１４０の上に設置された活性層１５０及び第一金属層１６０と、を備える。その中において、前記ゲート電極１３０と前記信号伝送線１２０との間には隙間が形成される。前記絶縁層１４０には分離溝１４０１及び第一スルーホール１４０２が開設されており、前記分離溝１４０１は前記信号伝送線１２０と前記ゲート電極１３０との間に位置する。前記第一金属層１６０は前記第一スルーホール１４０２を介して電気的に前記信号伝送線１２０と導通している。
従来の技術に比べて、本発明に係わるアレイ基板は絶縁層１４０に分離溝１４０１を開設して、前記分離溝１４０１によって前記絶縁層１４０の内部応力を釈放するので、脆性絶縁層１４０が内部応力の作用によって破裂されることを防止し、薄膜トランジスタの基板１１０、絶縁層１４０などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
図２を参照してください。図２は、本発明の好ましい実施形態に係わるアレイ基板の第二状態の構造を示す断面図である。本発明の実施形態において、前記アレイ基板は有機層１７０をさらに備え、前記有機層１７０は前記絶縁層１４０の上に設置され且つ前記分離溝１４０１を充填する。
本実施形態において、前記分離溝１４０１内に可撓性絶縁材料を充填し、前記可撓性絶縁材料は高分子材料であることができ、前記可撓性絶縁材料は前記アレイ基板の可撓性に影響せず且つ支持作用を発揮する。なお、前記有機層１７０はアレイ基板の構造を平坦化することができ、分離溝を開設したとしてもアレイ基板構造の段差構造を増加しなく、且つ前記有機層１７０はアレイ基板全体の構造をさらに安定化させ、アレイ基板の屈曲の可撓性を向上させることができる。
図３を参照してください。図３は、本発明の好ましい実施形態に係わるアレイ基板の第三状態の構造を示す断面図である。本発明の実施形態において、前記アレイ基板は第二金属層をさらに備え、前記第二金属層は電気的に前記活性層１５０の両端と導通して、ソース電極１６０１及びドレイン電極１６０２を形成する。
選択的に、前記第一金属層１６０と前記第二金属層は一体構造であることができるので、前記アレイ基板において、外部ピンの設置を減少する。
選択的に、前記アレイ基板は無機層１８０をさらに備える。図４を参照してください。図４は、本発明の好ましい実施形態に係わるアレイ基板の第四状態の構造を示す断面図である。前記無機層１８０は前記活性層１５０と前記絶縁層１４０を覆う。前記無機層１８０には、第一貫通孔、第二貫通孔、第三貫通孔及び第四貫通孔が開設されている。前記第一貫通孔は、前記第一スルーホール１４０２に連通されて、前記信号伝送線１２０と前記第一金属層１６０を電気的に導通するために用いられる。前記第二貫通孔は、前記分離溝１４０１に連通される。前記第三貫通孔及び前記第四貫通孔は、別々に前記活性層１５０の両端に対応して開設されて、前記活性層１５０と前記ソース電極１６０１及び前記ドレイン電極１６０２とを電気的に導通するために用いられる。
選択的に、前記有機層１７０は前記無機層１８０を覆い、前記有機層１７０には第五貫通孔、第六貫通孔及び第七貫通孔が開設されている。その中において、前記第五貫通孔は、前記第一貫通孔に対応して開設され且つ前記第一貫通孔に連通されて、前記信号伝送線１２０と前記第一金属層１６０を電気的に導通するために用いられる。前記第六貫通孔は前記第三貫通孔に対応して開設され且つ前記第三貫通孔に連通され、前記第七貫通孔は前記第四貫通孔に対応して開設され且つ前記第四貫通孔に連通され、前記第六貫通孔及び前記第七貫通孔は前記活性層１５０と前記ソース電極１６０１及び前記ドレイン電極１６０２とを電気的に導通するために用いられる。
前記無機層１８０の材料は、プラズマエッチング方式によって前記第一スルーホール１４０２と前記分離溝１４０１を形成する際、前記活性層１５０を保護して、前記活性層１５０とプラズマとの接触を回避することができる。
図５を参照してください。図５は、本発明の好ましい実施形態に係わるアレイ基板の第五状態の構造を示す断面図である。前記有機層１７０における前記基板１１０から離反する表面と前記絶縁層１４０における前記基板１１０から離反する表面は同じ平面に位置する。
本実施形態において、前記アレイ基板は保護層１９０及び画素電極２００をさらに備える。図６及び図７を参照してください。図６は、本発明の好ましい実施形態に係わるアレイ基板の第六状態の構造を示す断面図である。図７は、本発明の好ましい実施形態に係わるアレイ基板の第七状態の構造を示す断面図である。前記保護層１９０は前記第一金属層１６０と前記第二金属層を覆い、前記保護層１９０には第二スルーホール（図示せず）が開設されており、前記第二スルーホールは前記ソース電極１６０１又は前記ドレイン電極１６０２に対応して開設され、前記画素電極２００は前記保護層１９０を覆い且つ前記第二スルーホールを介して電気的に前記ソース電極１６０１又は前記ドレイン電極１６０２と導通する。
本発明において、保護層１９０は有機絶縁層１４０の材料であることができ、例えば、樹脂、高分子材料などであり、前記画素電極２００は透明導電フィルムであり、例えば、酸化インジウムスズフィルム（ＩＴＯフィルム）などであると理解されるべきである。
図８を参照してください。図８は、本発明の好ましい実施形態に係わるアレイ基板の第八状態の構造を示す断面図である。本発明の実施形態において、前記アレイ基板は無機層１８０と画素電極２００をさらに備える。前記無機層１８０は、前記第一金属層１６０と前記第二金属層を覆い、且つ前記ソース電極１６０１に対応して第八貫通孔が開設されている。前記有機層１７０は前記無機層１８０を覆い、前記有機層１７０には前記第八貫通孔に対応される第三スルーホール（図示せず）が開設されている。前記画素電極２００は、前記有機層１７０を覆い、且つ前記第八貫通孔及び前記第三スルーホールを介して電気的に前記ソース電極１６０１と導通している。
本実施形態において、前記無機層１８０の材料は無機絶縁材料であることができ、例えば、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４などの材料のうちのいずれか一種又は多種であることができ、前記無機層１８０に覆われる各電極を保護することができると理解されるべきである。
図９を参照してください。図９は、本発明の好ましい実施形態に係わるアレイ基板の第九状態の構造を示す断面図である。前記無機層１８０には前記分離溝１４０１に対応される第九貫通孔が開設されており、前記第九貫通孔は前記分離溝１４０１に連通される。
本実施形態において、前記アレイ基板はバッファ層２１０をさらに備え、前記バッファ層２１０は前記基板１１０を覆い、前記信号伝送線１２０及び前記ゲート電極１３０は前記バッファ層２１０の上に設置される。図１０を参照してください。図１０は、本発明の好ましい実施形態に係わるアレイ基板の第十状態の構造を示す断面図である。
選択的に、前記バッファ層２１０には前記分離溝１４０１に対応される凹溝が開設されており、前記凹溝は前記分離溝１４０１に連通され、前記凹溝の深さは前記バッファ層２１０の厚さより小さいか又は等しい。
本実施形態において、前記分離溝１４０１は前記アレイ基板の巻け軸に平行するので、アレイ基板の可撓性が向上し、アレイ基板はさらに大きい曲率を有することができる。
分離溝は直方体構造、台形体構造、半円柱体構造などであり、分離溝はアレイ基板の各画素ユニットに位置することができ、予め設定した規則によって一部の画素ユニットに分布されることもできると理解されるべきである。好ましくは、分離溝はアレイ基板の巻け軸に平行する。図１１を参照してください。図１１は、本発明の好ましい実施形態に係わるアレイ基板内の分離溝の分布状態を示す概略図である。図１１は、アレイ基板のフィルム蒸着表面を見下ろす場合、アレイ基板内の分離溝の分布状態を示す概略図である。図１１に示されたように、アレイ基板は複数の画素ユニットを備えることができ、例えば、第一画素ユニット１１０１、第二画素ユニット１１０２、第三画素ユニット１１０３、第四画素ユニット１１０４などである。各々の画素ユニットは、該画素ユニットのオン/オフ状態を制御する薄膜トランジスタを含み、アレイ基板内の各薄膜トランジスタは、図１〜図１０に示されたアレイ基板の構造ユニットであることができる。分離溝１１０５は直方体構造であることができ、アレイ基板の巻け軸は分離溝１１０５の長い辺に平行する。分離溝１１０５はアレイ基板の辺縁に設置されることができ、巻け軸方向における各画素ユニットの分離溝１１０５は連通されるか、又は間隔を置いて設置されてもよい。
本発明において、前記基板１１０は、ガラス基板であることができ、高分子材料で製造されたフレキシブル基板であることもでき；前記信号伝送線１２０は、データ線であることができ、電圧線であることもでき；本発明の信号伝送線１２０及びゲート電極１３０の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種であることができ；前記絶縁層１４０の材料は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種であることができ；前記活性層１５０はチャネル層、第一ドープ領域及び第二ドープ領域を備え、前記第一ドープ領域及び前記第二ドープ領域は全て前記チャネル層に接触され、且つ前記第一ドープ領域と前記第二ドープ領域は離間しており；前記第一金属層１６０又は前記第二金属層の材料は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種を備えることができ；前記第一金属層１６０と前記第二金属層は外部ピンによって電気的に接続されることができ、前記第一金属層１６０と前記第二金属層は一体構造であることもできると理解されるべきである。
従来の技術に比べて、本発明に係わるアレイ基板は絶縁層１４０に分離溝１４０１を開設して、前記分離溝１４０１によって前記絶縁層１４０の内部応力を釈放するので、脆性絶縁層１４０が内部応力の作用によって破裂されることを防止し、薄膜トランジスタの基板１１０、絶縁層１４０などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
さらに、前記アレイ基板の絶縁層１４０の上に有機層１７０を設置して、前記有機層１７０で分離溝を充填することにより、アレイ基板の構造を平坦化し、アレイ基板の可撓性を高めることができる。前記アレイ基板は、前記活性層１５０を覆う無機層１８０をさらに備えることができ、プラズマエッチング方式によって前記第一スルーホール１４０２と前記分離溝１４０１を形成する際、前記活性層１５０を保護して、前記活性層１５０とプラズマとの接触を回避することができる。アレイ基板は、保護層１９０をさらに備えることができ、前記保護層１９０は外部空気中の酸素を遮断して、第一金属層１６０及び第二金属層の酸化を防止することができ、且つ支持作用を発揮して、アレイ基板の構造を安定させることができる。
図１２を参照してください。図１２は、本発明の第一実施形態に係わるアレイ基板の製造方法のフローチャートである。図１３Ａ〜図１３Ｇを一緒に参照してください。前記アレイ基板の製造方法は、以下のステップを備える。
ステップＳ１２１０：基板１１０の上に信号伝送線１２０とゲート電極１３０を形成し、前記信号伝送線１２０と前記ゲート電極１３０との間には隙間が設けられている。図１３Ａを参照してください。
具体的に、物理気相蒸着法によって基板１１０の上に金（Ａｕ）層のような金属層を蒸着することができ、フォトマスク及びエッチング工芸によって前記金属層をパターニングして、前記信号伝送線１２０と前記ゲート電極１３０を形成する。
本実施形態において、前記ステップＳ１２１０は、前記基板１１０の第一表面にバッファ層２１０を形成してから、前記バッファ層２１０における前記基板１１０から離反する表面に前記信号伝送線１２０と前記ゲート電極１３０を形成することを備える。
前記バッファ層２１０は、無機絶縁材料であることができ、高分子絶縁材料であることもできると理解されるべきである。バッファ層を形成する方法は、化学気相蒸着法又は物理気相蒸着法などの方法であることができる。
前記信号伝送線１２０と前記ゲート電極１３０の材質は、Ｐｔ、Ａｕ、Ａｌ、Ｃｕ、Ｔｉ、Ａｇ、Ｓｃ、Ｙ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｌ、ＩＴＯなどの材料のうちのいずれか一種又は多種であることができると理解されるべきである。
ステップＳ１２２０：前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０を形成する。
具体的に、図１３Ｂを参照してください。物理気相蒸着法によって、前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０を形成することができ、前記絶縁層１４０の材料は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種であることができる。
ステップＳ１２３０：前記絶縁層１４０の上に活性層１５０を形成する。図１３Ｃを参照することができる。
具体的に、前記活性層１５０は半導体材料であり、前記活性層１５０は、チャネル層、第一ドープ領域及び第二ドープ領域を備え、前記第一ドープ領域及び前記第二ドープ領域は全て前記チャネル層に接触され、且つ前記第一ドープ領域と前記第二ドープ領域は離間している。前記活性層１５０の製造技術は従来の技術であるので、本発明は詳しく説明しない。
ステップＳ１２４０：前記絶縁層１４０をエッチングして分離溝１４０１を形成するとともに、前記絶縁層１４０をエッチングして前記信号伝送線１２０を露出させる第一スルーホール１４０２を形成する。図１３Ｄを参照することができる。具体的に、フォトマスク及びエッチング工芸によって前記絶縁層１４０をパターニングして前記分離溝１４０１及び第一スルーホール１４０２を形成することができる。
具体的に、前記絶縁層１４０における前記基板１１０から離反する表面にフォトレジスト層を塗布し、前記フォトレジスト層をパターニングして、前記絶縁層１４０を覆うフォトレジスト層の一部を除去し、残ったフォトレジスト層をマスクとして、前記絶縁層１４０に対してプラズマエッチングを行って、図１３Ｄに示された分離溝１４０１及び第一スルーホール１４０２を形成する。残った前記フォトレジスト層を剥離する。本実施形態において、アセトンなどの有機溶剤で残った前記フォトレジスト層を剥離することができる。
ステップＳ１２５０：前記絶縁層１４０の上に有機層１７０を覆い、前記有機層１７０で前記分離溝１４０１及び前記第一スルーホール１４０２を充填する。図１３Ｅを参照することができる。
具体的に、物理気相蒸着法、化学気相蒸着法又はスピンコーティングなどの方法によって、前記絶縁層１４０の上に有機層１７０を覆うことができ、前記有機層１７０の材料は高分子材料であることができる。
ステップＳ１２６０：前記第一スルーホール１４０２内の前記有機層１７０を除去する。図１３Ｆを参照することができる。前記第一スルーホール１４０２内に第一金属層１６０を蒸着して前記信号伝送線１２０と電気的に導通する。図１３Ｇに示されたアレイ基板を参照することができる。
具体的に、フォトマスク及びエッチング工芸によって、前記有機層１７０に対してウェットエッチングを行って、前記第一スルーホール１４０２内の前記有機層１７０を除去する。前記有機層１７０が感光性有機材料である場合、フォトマスクによって有機層１７０の一部を露光させて、前記第一スルーホール１４０２内の前記有機層１７０を除去することにより、パターニングされた有機層１７０を形成することができる。それから物理気相蒸着法によって前記第一スルーホール１４０２内に第一金属層１６０を蒸着して前記信号伝送線１２０と電気的に導通する。
本実施形態において、ステップＳ１２６０は、前記活性層１５０上の有機層１７０の一部を除去して前記活性層１５０を露出させ、前記有機層１７０及び前記活性層１５０の上に第二金属層を蒸着してソース電極１６０１及びドレイン電極１６０２を形成することをさらに備えることができる。図３に示されたアレイ基板を参照することができる。具体的に、フォトマスク及びエッチング工芸によって、前記活性層１５０上の有機層１７０に対してウェットエッチングを行って、有機層１７０の一部を除去して前記活性層１５０を露出させることができる。前記有機層１７０が感光性有機材料である場合、フォトマスクによって有機層１７０の一部を露光させて、前記有機層１７０の一部を除去して前記活性層１５０を露出させることにより、パターニングされた有機層１７０を形成する。好ましくは、前記活性層１５０の両端に対してエッチング又は露光処理を行って、前記活性層１５０の第一ドープ領域及び第二ドープ領域を露出させる。
具体的に、前記活性層１５０の表面又は前記有機層１７０の表面に第二金属層を形成してから、フォトマスク及びエッチング工芸によって、前記第二金属層をパターニングして、前記ソース電極１６０１及び前記ドレイン電極１６０２を形成することができる。図５に示されたアレイ基板を参照してください。
その中において、前記第一金属層１６０と前記第二金属層は一体成型されることができ、前記第一金属層１６０は電気的に前記ソース電極１６０１と導通していることができる。図３に示されたアレイ基板を参照することができる。具体的に、前記第一スルーホール１４０２内に第一金属層１６０を蒸着し、前記第一金属層１６０をパターニングして、前記ソース電極１６０１及び前記ドレイン電極１６０２を形成することができ、その中において、前記ソース電極１６０１は前記信号伝送線１２０と電気的に導通する。
本実施形態において、前記アレイ基板の製造方法は、ステップＳ１２３０又はステップＳ１２４０の後に、前記活性層１５０及び前記絶縁層１４０の上に無機層１８０を形成するステップをさらに備えることができる。ステップＳ１２４０は、前記無機層１８０に第一スルーホール１４０２を貫通させるように前記無機層１８０をエッチングすることをさらに備える。ステップＳ１２６０は、前記活性層１５０の第一ドープ領域及び第二ドープ領域を露出させるように前記活性層１５０上の前記無機層１８０の一部を除去することをさらに備え、図４に示されたアレイ基板を参照することができる。
前記無機層１８０は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮ４などの材料のうちのいずれか一種又は多種であることができる。
選択的に、前記アレイ基板の製造方法は、ステップＳ１２６０の後に、前記第一金属層１６０と前記第二金属層の上に保護層１９０を形成するステップと、前記保護層１９０をパターニングしてビアホールを形成して、前記ドレイン電極１６０２を露出させるステップと、前記保護層１９０及び前記ドレイン電極１６０２の上に導電層２００を蒸着して画素電極を形成し、前記ドレイン電極１６０２は前記画素電極と電気的に導通しているステップと、をさらに備えることができる。図６に示されたアレイ基板を参照してください。
前記保護層１９０は高分子、ゴムなどの材料であることができる。フォトマスク及びウェットエッチング工芸を利用して前記保護層１９０をパターニングすることにより、ビアホールを形成して前記ドレイン電極１６０２を露出させることができる。物理気相蒸着法によって前記保護層１９０及び前記ドレイン電極１６０２の上に導電層２００を蒸着して画素電極を形成し、前記ドレイン電極１６０２は前記画素電極と電気的に導通している。その中において、前記導電層２００は、錫ドープ酸化インジウム（ＩＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）などのような透明導電フィルムである。
本発明において、エッチングはドライエッチング及びウェットエッチングを備えることができ、前記ドライエッチングのガスは、ＣＦ４、ＳＦ６又はＣＬ２とＯ２の混合ガスであることができ、前記ウェットエッチングの液体は、シュウ酸、硫酸、塩酸、又はシュウ酸、硫酸及び塩酸の混合液体であることができると理解されるべきである。
本発明において、パターニングとは、構図工芸を意味し、フォトリソグラフィ工芸を備えることができ、又はフォトリソグラフィ工芸及びエッチングステップを備えることができ、同時に印刷、インクジェットなどのような所定パターンを形成する他の工芸をさらに備えることができ、フォトリソグラフィ工芸とは、成膜、露光、現像等を含む工芸過程でフォトレジスト、マスク、露光機などを利用してパターンを形成する工芸を意味すると理解されるべきである。本発明が形成しようとする構造に基づいて、対応する構図工芸を選択することができる。
本発明の実施形態に係わるアレイ基板の製造方法によって形成される表示装置は、液晶パネル、液晶テレビ、液晶ディスプレイ、ＯＬＥＤパネル、ＯＬＥＤテレビ、電子ペーパー、デジタルフォトフレーム、携帯電話などであることができる。
従来の技術に比べて、本発明に係わるアレイ基板の製造方法は、基板１１０の上に信号伝送線１２０とゲート電極１３０を形成し、前記信号伝送線１２０と前記ゲート電極１３０との間には隙間が設けられているステップと、前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０を形成するステップと、前記絶縁層１４０の上に活性層１５０を形成するステップと、前記絶縁層１４０をエッチングして分離溝１４０１を形成するとともに、前記絶縁層１４０をエッチングして前記信号伝送線１２０を露出させる第一スルーホール１４０２を形成するステップと、前記絶縁層１４０の上に有機層１７０を覆い、前記有機層１７０で前記分離溝１４０１及び前記第一スルーホール１４０２を充填するステップと、前記第一スルーホール１４０２内の前記有機層１７０を除去し、前記第一スルーホール１４０２内に第一金属層１６０を蒸着して電気的に前記信号伝送線１２０と導通するステップと、を備える。その中において、前記分離溝１４０１と前記信号伝送線１２０を導通させるために用いられる第一スルーホール１４０２は、一回のフォトマスクとエッチング工芸によって一緒に形成されることができ、アレイ基板の製造工芸を簡素化し、且つ分離溝１４０１によって前記絶縁層１４０の内部応力を釈放するので、脆性絶縁層１４０が内部応力の作用によって破裂されることを防止し、薄膜トランジスタのフレキシブル基板１１０、絶縁層１４０などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
さらに、本発明に係わるアレイ基板の製造方法において、前記有機層１７０は、アレイ基板の構造を平坦化することができ；前記活性層１５０を覆う無機層１８０は、プラズマエッチング方式によって前記第一スルーホール１４０２と前記分離溝１４０１を形成する際、前記活性層１５０を保護して、前記活性層１５０とプラズマとの接触を回避して、アレイ基板の電気的性能を向上させることができ；前記アレイ基板は環境中の酸素を遮断する保護層１９０をさらに備え、アレイ基板内の各電極の酸化を防止し、且つ支持作用を発揮して、アレイ基板の構造を安定させることができる。
図１４を参照してください。図１４は、本発明の第第二実施形態に係わるアレイ基板の製造方法のフローチャートである。図１５Ａ〜図１５Ｈを参照すると、前記アレイ基板の製造方法は、以下のステップを備える。
ステップＳ１４１０：基板１１０の上に信号伝送線１２０とゲート電極１１３０を形成し、前記信号伝送線１２０と前記ゲート電極１３０との間には隙間が設けられている。図１５Ａを参照してください。
ステップＳ１４２０：前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０を形成する。図１５Ｂを参照してください。
ステップＳ１４３０：前記絶縁層１４０の上に活性層１５０を形成する。図１５Ｃを参照してください。
ステップＳ１４４０：前記絶縁層１４０をエッチングして分離溝１４０１を形成するとともに、前記絶縁層１４０をエッチングして前記信号伝送線１２０を露出させる第一スルーホール１４０２を形成する。図１５Ｄを参照してください。
ステップＳ１４５０：前記第一スルーホール１４０２内に第一金属層１６０を蒸着して電気的に前記信号伝送線１２０と導通し、前記活性層１５０の上に第二金属層を蒸着し且つ前記第二金属層をパターニングしてソース電極１６０１及びドレイン電極１６０２を形成する。図１５Ｅを参照してください。
ステップＳ１４６０：前記第一金属層１６０、前記第二金属層及び前記絶縁層１４０の上に有機層１７０を覆い、前記有機層１７０で前記分離溝１４０１を充填する。図１５Ｆを参照してください。
本実施形態において、前記方法は、ステップＳ１４６０の後に、図１５Ｇに示されたように、前記有機層１７０をエッチングして前記ソース電極１６０１を露出するステップと、図１５Ｈに示されたように、前記ソース電極１６０１と前記有機層１７０の上に導電層２００を蒸着して画素電極を形成し、前記ソース電極１６０１は前記画素電極と電気的に導通するステップと、をさらに備えることができる。
本実施形態において、ステップＳ１４５０の後に、前記第一金属層１６０と前記第二金属層の上に無機層１８０を覆うステップをさらに備えることができる。図９を参照してください。
図１４に示されたアレイ基板の製造方法において、各層の製造は、図１２に示されたアレイ基板の製造方法を参照することができると理解されるべきであり、ここで詳しく説明しない。
従来の技術に比べて、本発明に係わるアレイ基板の製造方法は、基板１１０の上に間隔を置いて設置された信号伝送線１２０とゲート電極１１３０を形成するステップと、前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０、活性層１５０を形成するステップと、前記絶縁層１４０をエッチングして分離溝１４０１を形成するとともに、前記絶縁層１４０をエッチングして前記信号伝送線１２０を露出させる第一スルーホール１４０２を形成するステップと、前記第一スルーホール１４０２内に第一金属層１６０を蒸着して前記信号伝送線１２０と電気的に導通し、前記活性層１５０の上に第二金属層を蒸着し且つ前記第二金属層をパターニングしてソース電極１６０１及びドレイン電極１６０２を形成するステップと、前記第一金属層１６０、前記第二金属層及び前記絶縁層１４０の上に有機層１７０を覆い、前記有機層１７０で前記分離溝１４０１を充填するステップと、を備える。前記方法において、前記分離溝１４０１と前記信号伝送線１２０を導通させるために用いられる第一スルーホール１４０２は、一回のフォトマスクとエッチング工芸によって一緒に形成されることができ、アレイ基板の製造工芸を簡素化し、且つ分離溝１４０１によって前記絶縁層１４０の内部応力を釈放するので、脆性絶縁層１４０が内部応力の作用によって破裂されることを防止し、薄膜トランジスタのフレキシブル基板１１０、絶縁層１４０などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
さらに、本発明に係わるアレイ基板の製造方法において、前記第一金属層１６０と前記第二金属層を覆う無機層１８０を備えることができ、金属の酸化を防止する。
図１６を参照してください。図１６は、本発明の第三実施形態に係わるアレイ基板の製造方法のフローチャートである。図１７Ａ〜図１７Ｈを参照すると、前記アレイ基板の製造方法は、以下のステップを備える。
ステップＳ１６１０：基板１１０の上に信号伝送線１２０とゲート電極１１３０を形成し、前記信号伝送線１２０と前記ゲート電極１３０との間には隙間が設けられている。図１７Ａを参照してください。
ステップＳ１６２０：前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０を形成する。図１７Ｂを参照してください。
ステップＳ１６３０：前記絶縁層１４０をエッチングして分離溝１４０１を形成するとともに、前記絶縁層１４０をエッチングして前記信号伝送線１２０を露出させる第一スルーホール１４０２を形成する。図１７Ｃを参照してください。
ステップＳ１６４０：前記絶縁層１４０の上に有機層１７０を覆い、前記有機層１７０で前記分離溝１４０１及び前記第一スルーホール１４０２を充填する。図１７Ｄを参照してください。
ステップＳ１６５０：前記絶縁層１４０上の前記有機層１７０の一部を除去して前記絶縁層１４０を露出させる。図１７Ｅを参照してください。
ステップＳ１６６０：前記絶縁層１４０の上に活性層１５０を形成する。図１７Ｆを参照してください。
ステップＳ１６７０：前記第一スルーホール１４０２内の前記有機層１７０を除去し、且つ前記第一スルーホール１４０２内に第一金属層１６０を蒸着して前記信号伝送線１２０と電気的に導通する。
具体的に、前記信号伝送線１２０を露出させるように前記第一スルーホール１４０２内の前記有機層１７０を除去する。図１７Ｇを参照してください。
本実施形態において、前記有機層１７０と前記活性層１５０の上に第二金属層を蒸着してソース電極１６０１及びドレイン電極１６０２を形成する。図１７Ｈを参照してください。
本実施形態において、前記第一金属層１６０、前記有機層１７０及び前記第二金属層の上に保護層１９０を形成し、前記ソース電極１６０１を露出させるように前記保護層１９０をエッチングし、前記ソース電極１６０１及び前記保護層１９０の上に導電層２００を蒸着して画素電極を形成し、前記ソース電極１６０１は前記画素電極と電気的に導通する。図７を参照してください。
図１６に示されたアレイ基板の製造方法において、各層の製造は、図１２に示されたアレイ基板の製造方法を参照することができると理解されるべきであり、ここで詳しく説明しない。
従来の技術に比べて、本発明に係わるアレイ基板の製造方法は、基板１１０の上に間隔を置いて設置された信号伝送線１２０とゲート電極１１３０を形成するステップと、前記信号伝送線１２０及び前記ゲート電極１３０の上に絶縁層１４０を形成するステップと、前記絶縁層１４０をエッチングして分離溝１４０１を形成するとともに、前記絶縁層１４０をエッチングして前記信号伝送線１２０を露出させる第一スルーホール１４０２を形成するステップと、前記絶縁層１４０の上に有機層１７０を覆い、前記有機層１７０で前記分離溝１４０１及び前記第一スルーホール１４０２を充填するステップと、前記絶縁層１４０上の前記有機層１７０に一部分を除去して前記絶縁層１４０を露出させるステップと、前記絶縁層１４０の上に活性層１５０を形成するステップと、前記第一スルーホール１４０２内の前記有機層１７０を除去し、且つ前記第一スルーホール１４０２内に第一金属層１６０を蒸着して前記信号伝送線１２０と電気的に導通するステップと、を備える。平坦化された有機層１７０を形成して支持作用を発揮することができる。その中において、前記分離溝１４０１と前記信号伝送線１２０を導通させるために用いられる第一スルーホール１４０２は、一回のフォトマスクとエッチング工芸によって一緒に形成されることができ、アレイ基板の製造工芸を簡素化し、且つ分離溝１４０１によって前記絶縁層１４０の内部応力を釈放するので、脆性絶縁層１４０が内部応力の作用によって破裂されることを防止し、薄膜トランジスタのフレキシブル基板１１０、ゲート電極１３０、絶縁層１４０などの層構造の変形を減少し、アレイ基板の可撓性を高めることができる。
さらに、前記保護層１９０は環境中の酸素を遮断して、アレイ基板内の各電極の酸化を防止することができ、且つ支持作用を発揮して、アレイ基板の構造を安定させることができる。
本発明の実施形態で使用される技術用語は、ただ特定の実施形態を説明するために用いられ、本発明を限定するものではない。本発明において、上下文章に明確に別個に説明しないかぎり、単数形式の「一」、「該」及び「前記」のような用語は、同時に複数形式を備える。さらに、明細書で使用される用語「備える」及び/又は「含む」は、特徴、全体、ステップ、操作、素子及び/又は構成要素の存在を意味するが、一つ又は複数の他の特徴、全体、ステップ、操作、素子及び/又は構成要素の存在又は増加することを排除しない。
特許請求の範囲において、構造、材料、動作及び全ての装置又はステップ及び機能要素に対応する同等形式（もし存在すると）は、明確に要求される他の素子と結合してこの機能を実行するために用いられるいかなる構造、材料又は動作を備える。実施形態及び発明の目的に基づいて本発明を説明するが、列挙されるか又は開示された形式に限定されるものではない。明らかに、当業者であれば、本発明の精神及び要旨を逸脱しない範囲内で行われるいろいろな修正及び変更を行うことができる。本発明に記載された実施形態は、本発明の原理及び実際応用をよく開示することができ、且つ当業者が本発明を了解するようにする。
本発明に記載されるフローチャートはただ１つの実施形態であり、本発明の精神を逸脱しない範囲内で、図面又は本発明のステップに対していろいろな修正及び変更を行うことができる。例えば、異なる順序でこれらのステップを実行することができ、又はあるステップを追加、削除、又は変更することもできる。当業者であれば、上記した実施形態を実現するプロセスの全部又は一部を理解することができ、本発明の特許請求の範囲内で同等の変更が行われたとしても、本発明の範囲に属するものである。

Claims (13)

  1. 基板と、前記基板の上に形成された信号伝送線及びゲート電極と、前記信号伝送線及び前記ゲート電極を覆う絶縁層と、前記絶縁層の上に形成された有機層、活性層及び第一金属層と、前記活性層の上に形成された第二金属層と、前記第一金属層及び前記第二金属層を覆う保護層と、前記保護層を覆う画素電極と、を備えるアレイ基板であって、
    前記ゲート電極と前記信号伝送線との間には隙間が設けられており、
    前記絶縁層には分離溝及び第一スルーホールが開設されており、
    前記第一金属層は前記第一スルーホールを介して前記信号伝送線と電気的に導通し、
    前記分離溝は前記信号伝送線と前記ゲート電極との間に位置し、
    前記有機層は前記分離溝を充填し、
    前記第二金属層は前記活性層の両端と電気的に導通してソース電極及びドレイン電極を形成し、
    前記保護層には第二スルーホールが開設されており、前記第二スルーホールは前記ドレイン電極に対応して設置され、
    前記画素電極は前記第二スルーホールを介して前記ドレイン電極と電気的に導通する、
    ことを特徴とするアレイ基板。
  2. 前記第一金属層と前記第二金属層は一体構造であることを特徴とする請求項１に記載のアレイ基板。
  3. 前記アレイ基板は無機層をさらに備え、前記無機層は前記活性層と前記絶縁層を覆い、
    前記無機層には第一貫通孔、第二貫通孔、第三貫通孔及び第四貫通孔が開設されており、
    前記第一貫通孔は、前記第一スルーホールに連通されて、前記信号伝送線と前記第一金属層を電気的に導通するために用いられ、
    前記第二貫通孔は、前記分離溝に連通され、
    前記第三貫通孔及び前記第四貫通孔は、別々に前記活性層の両端に対応して開設されて、前記活性層と前記ソース電極及び前記ドレイン電極とを電気的に導通するために用いられる、
    ことを特徴とする請求項２に記載のアレイ基板。
  4. 前記有機層は前記無機層を覆い、
    前記有機層には第五貫通孔、第六貫通孔及び第七貫通孔が開設されており、
    前記第五貫通孔は、前記第一貫通孔に対応して開設され且つ前記第一貫通孔に連通されて、前記信号伝送線と前記第一金属層を電気的に導通するために用いられ、
    前記第六貫通孔は、前記第三貫通孔に対応して開設され且つ前記第三貫通孔に連通され、
    前記第七貫通孔は、前記第四貫通孔に対応して開設され且つ前記第四貫通孔に連通され、
    前記第六貫通孔及び前記第七貫通孔は、前記活性層と前記ソース電極及び前記ドレイン電極とを電気的に導通するために用いられる、
    ことを特徴とする請求項３に記載のアレイ基板。
  5. 前記有機層における前記基板から離反する表面と前記絶縁層における前記基板から離反する表面は同じ平面に位置することを特徴とする請求項１に記載のアレイ基板。
  6. 前記アレイ基板はバッファ層をさらに備え、前記バッファ層は前記基板を覆い、前記信号伝送線及び前記ゲート電極は前記バッファ層の上に設置されることを特徴とする請求項１〜５のいずれか一項に記載のアレイ基板。
  7. 前記バッファ層には前記分離溝に対応される凹溝が開設されており、前記凹溝は前記分離溝に連通され、前記凹溝の深さは前記バッファ層の厚さより小さいか又は等しいことを特徴とする請求項６に記載のアレイ基板。
  8. 前記分離溝は前記アレイ基板の巻け軸に平行することを特徴とする請求項１に記載のアレイ基板。
  9. 基板の上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、
    前記信号伝送線及び前記ゲート電極の上に絶縁層を形成するステップと、
    前記絶縁層の上に活性層を形成するステップと、
    前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップと、
    前記絶縁層の上に有機層を覆い、前記有機層で前記分離溝及び前記第一スルーホールを充填するステップと、
    前記第一スルーホール内の前記有機層を除去し、前記第一スルーホール内に第一金属層を蒸着して前記信号伝送線と電気的に導通し、前記活性層上の有機層の一部を除去して前記活性層を露出させ、前記有機層及び前記活性層の上に第二金属層を蒸着してソース電極及びドレイン電極を形成するステップと、
    前記第一金属層と前記第二金属層の上に保護層を形成するステップと、
    前記保護層をパターニングして前記ドレイン電極を露出させるステップと、
    前記保護層及び前記ドレイン電極の上に導電層を蒸着して画素電極を形成し、前記ドレイン電極と前記画素電極は電気的に導通するステップと、
    を備える、
    ことを特徴とするアレイ基板の製造方法。
  10. 前記方法は、前記活性層及び前記絶縁層の上に無機層を形成するステップをさらに備え、
    前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップは、前記無機層をエッチングすることをさらに備え、
    前記活性層上の有機層の一部を除去して前記活性層を露出させることは、前記活性層上の前記無機層の一部を除去することをさらに備える、
    ことを特徴とする請求項９に記載のアレイ基板の製造方法。
  11. 基板の上に信号伝送線とゲート電極を形成するステップは、
    前記基板の上にバッファ層を形成し、前記バッファ層の上に前記信号伝送線と前記ゲート電極を形成することを備える、
    ことを特徴とする請求項９〜１０のいずれか一項に記載のアレイ基板の製造方法。
  12. 前記絶縁層をエッチングして分離溝を形成するステップは、
    前記分離溝に対応される前記バッファ層の一部をエッチングすることをさらに備える、
    ことを特徴とする請求項２０に記載のアレイ基板の製造方法。
  13. 基板の上に信号伝送線とゲート電極を形成し、前記信号伝送線と前記ゲート電極との間には隙間が設けられているステップと、
    前記信号伝送線及び前記ゲート電極の上に絶縁層を形成するステップと、
    前記絶縁層をエッチングして分離溝を形成するとともに、前記絶縁層をエッチングして前記信号伝送線を露出させる第一スルーホールを形成するステップと、
    前記絶縁層の上に有機層を覆い、前記有機層で前記分離溝及び前記第一スルーホールを充填するステップと、
    前記絶縁層上の前記有機層の一部を除去して前記絶縁層を露出させるステップと、
    前記絶縁層の上に活性層を形成するステップと、
    前記第一スルーホール内の前記有機層を除去し、前記第一スルーホール内に第一金属層を蒸着して前記信号伝送線と電気的に導通し、前記有機層と前記活性層の上に第二金属層を蒸着してソース電極及びドレイン電極を形成するステップと、
    前記第一金属層、前記有機層及び前記第二金属層の上に保護層を形成するステップと、
    前記ソース電極を露出させるように前記保護層をエッチングするステップと、
    前記ソース電極及び前記保護層の上に導電層を蒸着して画素電極を形成し、前記ソース電極は前記画素電極と電気的に導通するステップと、
    を備える、
    ことを特徴とするアレイ基板の製造方法。
JP2019503520A 2016-07-25 2016-07-25 アレイ基板及びアレイ基板の製造方法 Expired - Fee Related JP6752354B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/091528 WO2018018353A1 (zh) 2016-07-25 2016-07-25 阵列基板及阵列基板的制造方法

Publications (2)

Publication Number Publication Date
JP2019525238A JP2019525238A (ja) 2019-09-05
JP6752354B2 true JP6752354B2 (ja) 2020-09-09

Family

ID=60485338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503520A Expired - Fee Related JP6752354B2 (ja) 2016-07-25 2016-07-25 アレイ基板及びアレイ基板の製造方法

Country Status (4)

Country Link
JP (1) JP6752354B2 (ja)
KR (1) KR102221442B1 (ja)
CN (1) CN107454981A (ja)
WO (1) WO2018018353A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11574982B2 (en) * 2018-01-31 2023-02-07 Sharp Kabushiki Kaisha Display device
CN108461881B (zh) * 2018-03-20 2020-03-27 中国电子科技集团公司第二十九研究所 一种ltcc基板微波信号的传输结构及其制造方法
CN109658826B (zh) * 2018-11-06 2022-05-17 Oppo广东移动通信有限公司 柔性屏和电子设备
CN109935516B (zh) * 2019-04-01 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN110941124B (zh) * 2019-12-02 2021-06-01 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN112992919B (zh) * 2019-12-16 2024-05-14 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
CN113451329A (zh) * 2020-03-25 2021-09-28 深圳市柔宇科技有限公司 柔性基板及可拉伸电子装置
CN115101544A (zh) * 2022-07-21 2022-09-23 福建华佳彩有限公司 一种更稳定的氧化物薄膜晶体管阵列基板及制备方法
CN115084169A (zh) * 2022-07-21 2022-09-20 福建华佳彩有限公司 一种低残余应力的氧化物薄膜晶体管阵列基板及制备方法
CN117750842A (zh) * 2023-11-14 2024-03-22 惠科股份有限公司 显示面板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279615A (ja) * 1995-04-04 1996-10-22 Sony Corp 表示用薄膜半導体装置の製造方法
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100615235B1 (ko) * 2004-08-05 2006-08-25 삼성에스디아이 주식회사 유기 박막 트랜지스터군들 및 이를 구비한 평판 디스플레이 장치
KR101269002B1 (ko) * 2006-10-25 2013-05-29 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
KR20110134685A (ko) * 2010-06-09 2011-12-15 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
TWI581436B (zh) * 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
KR102366701B1 (ko) * 2014-10-22 2022-02-22 엘지디스플레이 주식회사 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치
CN104393019B (zh) * 2014-11-07 2017-11-10 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN104795403B (zh) * 2015-04-16 2016-08-31 京东方科技集团股份有限公司 一种柔性基板及其制作方法、显示装置
CN105097839B (zh) * 2015-07-20 2019-08-09 京东方科技集团股份有限公司 一种绝缘层、阵列基板及其制作方法、显示装置
CN107636823A (zh) * 2016-07-25 2018-01-26 深圳市柔宇科技有限公司 阵列基板的制造方法

Also Published As

Publication number Publication date
KR102221442B1 (ko) 2021-02-26
CN107454981A (zh) 2017-12-08
JP2019525238A (ja) 2019-09-05
KR20190022855A (ko) 2019-03-06
WO2018018353A1 (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6752354B2 (ja) アレイ基板及びアレイ基板の製造方法
US11696465B2 (en) OLED display motherboard and method for manufacturing the same, method for manufacturing OLED display panel and OLED display device thereof
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
US10128281B2 (en) Array substrate, fabrication method thereof and display device
US8952384B2 (en) TFT, mask for manufacturing the TFT, array substrate and display device
WO2016090896A1 (en) Touch display substrate, fabrication method and touch display device
US20130075731A1 (en) Manufacturing method for thin film transistor and thin film transistor manufactured by them
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
KR101636793B1 (ko) 표시 기판 및 이의 제조 방법
KR20110116401A (ko) 표시 기판 및 이의 제조 방법
US9978876B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
EP2983204B1 (en) Display device and method for manufacturing the same
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US20160013220A1 (en) Method for manufacturing array substrate and method for forming through hole
TW201419965A (zh) 線路之製造方法
US10199236B2 (en) Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate
US20190006398A1 (en) Method for manufacturing array substrate
US20230017854A1 (en) Display substrate and manufacturing method, and display device
CN114551349A (zh) 阵列基板的制备方法、阵列基板以及显示装置
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置
CN109742102B (zh) 显示面板及其制作方法
CN111312753A (zh) 背板提高开口率的方法、制作方法、背板及显示面板
JP5375058B2 (ja) 薄膜トランジスタアレイ及びその製造方法
US7580087B2 (en) Method for manufacturing pixel structure
TW201508926A (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200818

R150 Certificate of patent or registration of utility model

Ref document number: 6752354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees