CN114551349A - 阵列基板的制备方法、阵列基板以及显示装置 - Google Patents

阵列基板的制备方法、阵列基板以及显示装置 Download PDF

Info

Publication number
CN114551349A
CN114551349A CN202210126349.4A CN202210126349A CN114551349A CN 114551349 A CN114551349 A CN 114551349A CN 202210126349 A CN202210126349 A CN 202210126349A CN 114551349 A CN114551349 A CN 114551349A
Authority
CN
China
Prior art keywords
layer
electrode layer
hole
array substrate
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210126349.4A
Other languages
English (en)
Inventor
张羿
葛世民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210126349.4A priority Critical patent/CN114551349A/zh
Publication of CN114551349A publication Critical patent/CN114551349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板的制备方法、阵列基板以及显示装置，制备方法包括：提供一驱动电路层，驱动电路层包括设有第一过孔的平坦化层；在设有第一过孔的平坦化层上形成依次形成公共电极层和接触电极层；在接触电极层上形成光阻层；对光阻层、公共电极层以及接触电极层进行图案化处理，形成第二过孔，第一过孔和第二过孔连通；剥离光阻层；在公共电极层、接触电极层以及平坦化层上形成第一绝缘层和像素电极层。本申请的制备方法通过仅增加一次铜刻蚀工艺，减少一次光阻涂布和一次光阻剥离工艺，从而在公共电极层和接触电极层在形成图案化时，仅需采用一道黄光工艺，从而可以有利于提高整个阵列基板制程的产能，进而有利于实现成本节约和产能提高。

Description

阵列基板的制备方法、阵列基板以及显示装置
技术领域
本申请涉及显示器件技术领域，尤其涉及一种阵列基板的制备方法、阵列基板以及显示装置。
背景技术
高分辨，高刷新率的IGZO HFS高端机种均会采用金属(M3)(一般为铜)走线以降低COM ITO(简称CITO)电阻，进而确保COM ITO均匀性。而IGZO HFS高端机种均会使用PFA材质制备平坦化层，这导致CITO与M3难以通过HTM PH和3W1D(包括铜湿刻(Cu WET)，ITO湿刻(ITO WET)，氧气灰化(O2 Ash)和铜湿刻(Cu WET))工艺完成。这是由于PFA开孔很深，当采用黄光工艺时，PFA开孔处光阻(PR)很厚，难以在曝光和显影后完全去除，有PR残留的风险。而若加大曝光剂量，则会导致半色调区出现PR破膜，进而导致部分应保留的CITO被蚀刻，在显示时这部分区域始终呈现暗态。
因此，CITO和M3大多是通过两道黄光工艺和两道湿刻工艺完成，即IGZO HFS9Mask Normal工艺，然而，黄光工艺制程是限制产能的瓶颈，故减少黄光工艺制程耗时是提升产能的关键。
发明内容
本申请提供一种阵列基板的制备方法、阵列基板以及显示装置，以解决阵列基板制作产能不高的问题。
一方面，本申请提供一种阵列基板的制备方法，包括：
提供一驱动电路层，所述驱动电路层包括设有第一过孔的平坦化层；
在所述设有第一过孔的平坦化层上形成依次形成公共电极层和接触电极层；
在所述接触电极层上形成光阻层；
对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔，所述第一过孔和第二过孔连通；
剥离所述光阻层；
在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层和像素电极层。
在本申请一种可能的实现方式中，所述第二过孔包括第一子孔，所述第一掩膜版包括光刻区；
所述对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔，所述第一过孔和第二过孔连通的步骤，包括：
采用第一掩膜版对所述光阻层进行曝光、显影处理，所述光刻区形成于所述第一过孔上；
采用第一刻蚀工艺在所述光刻区刻蚀所述接触电极层，形成所述第一子孔，所述第一子孔与所述第一过孔连通。
在本申请一种可能的实现方式中，所述第二过孔还包括第二子孔；
所述采用第一刻蚀工艺在所述光刻区刻蚀所述接触电极层，形成所述第一子孔的步骤之后，还包括：
采用第二刻蚀工艺在所述光刻区刻蚀所述公共电极层，形成所述第二子孔，所述第二子孔和所述第一子孔连通。
在本申请一种可能的实现方式中，所述对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔的步骤之后，还包括：
采用第二掩膜版对所述光阻层进行曝光、显影处理；
对采用湿刻工艺对所述接触电极层进行刻蚀，形成接触电极。
在本申请一种可能的实现方式中，所述第一驱动电路层还包括第二绝缘层和第一金属层，所述平坦化层设置于所述第二绝缘层上，所述第二绝缘层设置于所述第一金属层上，所述第二绝缘层显露于所述第一过孔；
所述在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层和像素电极层的步骤，包括：
在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层，所述第一绝缘层位于所述第一过孔内，且覆盖于所述第二绝缘层上；
采用一次构图工艺形成贯穿所述第一绝缘层和所述第二绝缘层的第三过孔，所述第一金属层显露于所述第三过孔。
在本申请一种可能的实现方式中，所述提供一驱动电路层的步骤，包括：
提供一衬底基板；
在所述衬底基板上依次形成图案化的第二金属层、层间绝缘层、半导体层以及所述第一金属层；
在所述第一金属层上形成第二绝缘层；
在所述第二绝缘层上形成平坦化层；
采用第三刻蚀工艺在所述平坦化层上形成所述第一过孔，使所述第二绝缘层显露于所述第一过孔。
在本申请一种可能的实现方式中，所述采用一次构图工艺形成贯穿所述第一绝缘层和所述第二绝缘层的第三过孔的步骤之后，包括：
在所述第二绝缘层上形成像素电极层，所述像素电极层形成于所述第三过孔内，且覆盖于所述第一金属层；
采用第三刻蚀工艺对所述像素电极层进行图案化处理，形成多个间隔设置的像素电极。
在本申请一种可能的实现方式中，所述光阻层的厚度范围为1.2μm-1.6μm。
另一方面，本申请还提供一种阵列基板，采用所述的阵列基板的制备方法制作形成。
另一方面，本申请还提供一种显示装置，包括所述的阵列基板。
本申请提供的一种阵列基板的制备方法、阵列基板以及显示装置，所述制备方法包括：提供一驱动电路层，所述驱动电路层包括设有第一过孔的平坦化层；在所述设有第一过孔的平坦化层上形成依次形成公共电极层和接触电极层；在所述接触电极层上形成光阻层；对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔，所述第一过孔和第二过孔连通；剥离所述光阻层；在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层和像素电极层。相比现有技术，本申请的制备方法通过仅增加一次铜刻蚀工艺，但可以减少一次光阻涂布和一次光阻剥离工艺，从而在公共电极层和接触电极层在形成图案化时，仅需采用一道黄光工艺，以此提高黄光工艺产能，从而可以有利于提高整个阵列基板制程的产能，进而有利于实现成本节约和产能提高。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请提供的阵列基板的制作方法的流程示意图。
图2为本申请提供的阵列基板的制作方法的又一流程示意图。
图3为本申请提供的阵列基板的制作方法的中步骤S40的流程示意图。
图4为本申请提供的阵列基板的制作方法的中步骤S10的流程示意图。
图5为本申请提供的阵列基板的制作方法的形成的阵列基板结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参考图1-图4，本申请实施例提供一种阵列基板的制备方法，结合图1和图2所示，包括以下步骤S10-步骤S60：
S10、提供一驱动电路层100，驱动电路层100包括设有第一过孔11的平坦化层200。
其中，平坦化层(Polymer Film on Array,PFA)200用于改变下层膜表面的平整性，实现平坦化并防止电场互相干扰。其中，平坦化层200可以的材料可以是丙烯酸基树脂、环氧树脂、酚醛树脂、聚酰胺基树脂、聚酰亚胺基树脂、不饱和聚酯树脂、聚丙烯酸酯、聚碳酸酯类、聚酰亚胺、聚苯乙烯类中一种或一种以上的组合材料。
S20、在设有第一过孔11的平坦化层200上形成依次形成公共电极层300和接触电极层400。
其中，接触电极层400用于与公共电极层300中的金属形成并联连接，以此有利于减小公共电极层300的电阻。
S30、在接触电极层400上形成光阻层500。
其中，光阻层500的厚度范围为1.2μm-1.6μm。具体地，光阻层500的厚度可以是1.2μm、1.4μm或1.6μm。相比现有的光阻通常采用2μm的厚度，本申请的光阻层500通过减薄处理，从而可以达到节省材料的作用，有利于减低成本。
S40、对光阻层500、公共电极层300以及接触电极层400进行图案化处理，形成第二过孔12，第一过孔11和第二过孔12连通。
S50、剥离光阻层500。
S60、在公共电极层300、接触电极层400以及平坦化层200上形成第一绝缘层600和像素电极层700。
其中，公共电极层300和像素电极层700用于为发光层，例如有机发光层或液晶层，提供电压。具体地，公共电极层300和像素电极层700中的任一个可以是金属氧化物的单层结构，如氧化铟锡(ITO)，氟掺杂氧化锡(FTO)，铝掺杂的氧化锌(AZO)等，或者可以具有银和氧化铟锡的叠层结构(ITO/Ag/ITO)、铝和氧化铟锡的叠层结构(ITO/Al/ITO)、APC合金或者APC合金和氧化铟锡的叠层结构(ITO/APC/ITO)等，本实施例在此不做具体限制。
本申请实施例的制备方法，相比现有技术增加一次铜刻蚀工艺，减少一次光阻涂布工艺，从而在公共电极层300和接触电极层400在形成图案化时，仅需采用一道黄光工艺，以此提高黄光工艺产能，从而可以有利于提高整个阵列基板制程的产能，进而有利于实现成本节约和产能提高。
请结合图2和图3，在一些实施例中，第二过孔12包括第一子孔121，第一掩膜版包括光刻区501，对应地，步骤S40对光阻层500、公共电极层300以及接触电极层400进行图案化处理，形成第二过孔12，第一过孔11和第二过孔12连通的步骤，具体包括以下步骤S401-S402：
S401、采用第一掩膜版对光阻层500进行曝光、显影处理，光刻区501形成于第一过孔11上。
其中，光刻区501为没有光阻覆盖的区域，通过光阻图案化处理，便于后续刻蚀工艺的进行。
S402、采用第一刻蚀工艺在光刻区501刻蚀接触电极层400，形成第一子孔121，第一子孔121与第一过孔11连通。
其中，接触电极层400可以采用金属铜制成，对应地，第一刻蚀工艺可以为铜湿刻工艺。
在一些实施例中，第二过孔12还包括第二子孔122；对应地，步骤S402、采用第一刻蚀工艺在光刻区501刻蚀接触电极层400，形成第一子孔121的步骤之后，还可以包括步骤S403：
S403、采用第二刻蚀工艺在光刻区501刻蚀公共电极层300，形成第二子孔122，第二子孔122和第一子孔121连通。其中，第一子孔121形成于光阻层500中，第二子孔122形成于公共电极层300中，在光阻层500被剥离之前，第一子孔121、第二子孔122以及第一过孔11三者相互连通。
其中，公共电极层300可以采用ITO材料制成，对应地，第二刻蚀工艺可以为ITO湿刻工艺。
在一些实施例中，步骤S40、对光阻层500、公共电极层300以及接触电极层400进行图案化处理，形成第二过孔12的步骤之后，还包括以下步骤S41-S42：
S41、采用第二掩膜版对光阻层500进行曝光、显影处理。
在本实施例中，通过在第一掩膜版的基础上，采用第二掩膜版继续对光阻层500进行曝光、显影处理，以形成刻蚀接触电极所需的光阻图案。
S42、对采用湿刻工艺对接触电极层400进行刻蚀，形成接触电极。
在本实施例中，接触电极层400可以采用金属铜材料制成，因此对应采用铜湿刻工艺对接触电极层400进行刻蚀，以形成图案化的接触电极，其中接触电极用于与公共电极层300中的金属形成并联连接，以此有利于减小公共电极层300的电阻。
在一些实施例中，请参考图5，第一驱动电路层100还包括第二绝缘层106，平坦化层200设置于第二绝缘层106上，第二绝缘层106显露于第一过孔11。其中，第二绝缘层106可以是钝化层(PV层)，用于实现金属膜层之间的绝缘。
对应地，步骤S50、在公共电极层300、接触电极层400以及平坦化层200上形成第一绝缘层600和像素电极层700的步骤，具体包括以下步骤S501-S502：
S501、在公共电极层300、接触电极层400以及平坦化层200上形成第一绝缘层600，第一绝缘层600位于第一过孔11内，且覆盖于第二绝缘层106上；
S502、采用一次构图工艺形成贯穿第一绝缘层600和第二绝缘层106的第三过孔13，第一金属层105显露于第三过孔13。
第三过孔13形成于第一绝缘层600和第二绝缘层106中，其中，第一绝缘层600和第二绝缘层106之间还至少包括平坦化层200、公共电极层300、接触电极层400等膜层。
在一些实施例中，步骤S502、采用一次构图工艺形成贯穿第一绝缘层600和第二绝缘层106的第三过孔13的步骤之后，包括以下步骤S503-步骤S504：
S503、在第二绝缘层106上形成像素电极层700，像素电极层700形成于第三过孔13内，且覆盖于第一金属层105。
S504、采用刻蚀工艺对像素电极层700进行图案化处理，形成多个间隔设置的像素电极。
在一些实施例中，请参考图4和图5，步骤S10、提供一驱动电路层100的步骤，具体包括以下步骤S101-S105。
S101、提供一衬底基板101。其中，衬底基板101可以为柔性衬底或硬质衬底，示例性低，柔性衬底层可以采用聚酰亚胺(Polyimide，PI)形成，硬质衬底可以为玻璃等硬质材料。衬底可以是单层或多层结构，在此不做特殊限定。
S102、在衬底基板101上依次形成图案化的第二金属层102、层间绝缘层103、半导体层104、第一金属层105。
示例性地，第二金属层102为栅极层，第一金属层105为源漏极层。
S103、在第一金属层105上形成第二绝缘层106。
S104、在第二绝缘层106上形成平坦化层200。
S105、采用刻蚀工艺在平坦化层200上形成第一过孔11，使第二绝缘层106显露于第一过孔11。
为了更好地实施本申请的阵列基板的制作方法，本申请实施例还提高一种阵列基板，采用的阵列基板的制备方法制作形成。本申请实施例的阵列基板相比现有技术仅增加一次铜刻蚀工艺，但可以减少一次光阻涂布工艺，从而在公共电极层300和接触电极层400在形成图案化时，仅需采用一道黄光工艺，以此提高黄光工艺产能，从而可以有利于提高整个阵列基板制程的产能，进而有利于实现成本节约和产能提高。
本申请还提供一种显示装置，显示装置包括的阵列基板。由于该显示装置具有上述阵列基板，因此具有全部相同的有益效果，本实施例在此不再赘述。本实施例提供的显示装置可以为液晶显示装置，例如，为IPS型或FFS型的液晶显示装置，即公共电极和像素电极是形成在同一基板(即阵列基板)上。本申请实施例对于显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备(如智能手环、智能手表等)、手机、虚拟现实设备、增强现实设备、车载显示、广告灯箱等任何具有显示功能的产品或部件。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本申请实施例所提供的一种阵列基板的制备方法、阵列基板以及显示装置进行了详细介绍，本文中应用了具体个例对本申请实施例的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请实施例的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
提供一驱动电路层，所述驱动电路层包括设有第一过孔的平坦化层；
在所述设有第一过孔的平坦化层上形成依次形成公共电极层和接触电极层；
在所述接触电极层上形成光阻层；
对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔，所述第一过孔和第二过孔连通；
剥离所述光阻层；
在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层和像素电极层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第二过孔包括第一子孔；
所述对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔，所述第一过孔和第二过孔连通的步骤，包括：
采用第一掩膜版对所述光阻层进行曝光、显影处理，所述第一掩膜版包括光刻区所述光刻区形成于所述第一过孔上；
采用第一刻蚀工艺在所述光刻区刻蚀所述接触电极层，形成所述第一子孔，所述第一子孔与所述第一过孔连通。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述第二过孔还包括第二子孔；
所述采用第一刻蚀工艺在所述光刻区刻蚀所述接触电极层，形成所述第一子孔的步骤之后，还包括：
采用第二刻蚀工艺在所述光刻区刻蚀所述公共电极层，形成所述第二子孔，所述第二子孔和所述第一子孔连通。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述对所述光阻层、所述公共电极层以及所述接触电极层进行图案化处理，形成第二过孔的步骤之后，还包括：
采用第二掩膜版对所述光阻层进行曝光、显影处理；
对采用湿刻工艺对所述接触电极层进行刻蚀，形成接触电极。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述驱动电路层还包括第二绝缘层和第一金属层，所述平坦化层设置于所述第二绝缘层上，所述第二绝缘层设置于所述第一金属层上，所述第二绝缘层显露于所述第一过孔；
所述在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层和像素电极层的步骤，包括：
在所述公共电极层、所述接触电极层以及所述平坦化层上形成第一绝缘层，所述第一绝缘层位于所述第一过孔内，且覆盖于所述第二绝缘层上；
采用一次构图工艺形成贯穿所述第一绝缘层和所述第二绝缘层的第三过孔，所述第一金属层显露于所述第三过孔。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述提供一驱动电路层的步骤，包括：
提供一衬底基板；
在所述衬底基板上依次形成图案化的第二金属层、层间绝缘层、半导体层以及所述第一金属层；
在所述第一金属层上形成第二绝缘层；
在所述第二绝缘层上形成平坦化层；
采用第三刻蚀工艺在所述平坦化层上形成所述第一过孔，使所述第二绝缘层显露于所述第一过孔。
7.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述采用一次构图工艺形成贯穿所述第一绝缘层和所述第二绝缘层的第三过孔的步骤之后，包括：
在所述第二绝缘层上形成像素电极层，所述像素电极层形成于所述第三过孔内，且覆盖于所述第一金属层；
采用第三刻蚀工艺对所述像素电极层进行图案化处理，形成多个间隔设置的像素电极。
8.根据权利要求1-7任意一项所述的阵列基板的制备方法，其特征在于，所述光阻层的厚度范围为1.2μm-1.6μm。
9.一种阵列基板，其特征在于，采用权利要求1-8任一项所述的阵列基板的制备方法制作形成。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN202210126349.4A 2022-02-10 2022-02-10 阵列基板的制备方法、阵列基板以及显示装置 Pending CN114551349A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210126349.4A CN114551349A (zh) 2022-02-10 2022-02-10 阵列基板的制备方法、阵列基板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210126349.4A CN114551349A (zh) 2022-02-10 2022-02-10 阵列基板的制备方法、阵列基板以及显示装置

Publications (1)

Publication Number Publication Date
CN114551349A true CN114551349A (zh) 2022-05-27

Family

ID=81673281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210126349.4A Pending CN114551349A (zh) 2022-02-10 2022-02-10 阵列基板的制备方法、阵列基板以及显示装置

Country Status (1)

Country Link
CN (1) CN114551349A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114863885A (zh) * 2022-06-21 2022-08-05 义乌清越光电技术研究院有限公司 一种像素电路、阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114863885A (zh) * 2022-06-21 2022-08-05 义乌清越光电技术研究院有限公司 一种像素电路、阵列基板及显示装置

Similar Documents

Publication Publication Date Title
US8895987B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
EP3091568B1 (en) Array substrate, manufacturing method therefor, display device and electronic product
US11087985B2 (en) Manufacturing method of TFT array substrate
TWI477869B (zh) 顯示面板之陣列基板及其製作方法
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US10566458B2 (en) Array substrate and method for manufacturing the same
US10186527B2 (en) Array substrate, method for manufacturing the array substrate, and display device
WO2018205604A1 (zh) 显示装置、阵列基板及其制造方法
WO2018188160A1 (zh) Tft基板及其制作方法
KR20010025955A (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
US20190214411A1 (en) Array substrate manufacturing method thereof and display device
US10177180B2 (en) Method for forming pixel structure
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN114551349A (zh) 阵列基板的制备方法、阵列基板以及显示装置
JP5458486B2 (ja) アレイ基板、表示装置、及びその製造方法
US8421096B2 (en) Pixel structure and display panel
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
JP2002098994A (ja) 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法
CN107490911B (zh) 阵列基板及其制作方法和显示面板
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100773239B1 (ko) 액정표시장치 및 그 제조방법
CN113013181B (zh) 一种显示基板及其制备方法、显示装置
CN113488517B (zh) 显示面板的制作方法及光罩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination