CN102280488B - Tft、包括tft的阵列基板及制造tft和阵列基板的方法 - Google Patents

Tft、包括tft的阵列基板及制造tft和阵列基板的方法 Download PDF

Info

Publication number
CN102280488B
CN102280488B CN201110113640.XA CN201110113640A CN102280488B CN 102280488 B CN102280488 B CN 102280488B CN 201110113640 A CN201110113640 A CN 201110113640A CN 102280488 B CN102280488 B CN 102280488B
Authority
CN
China
Prior art keywords
electrode
active layer
region
hardware
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110113640.XA
Other languages
English (en)
Other versions
CN102280488A (zh
Inventor
卢大铉
金成虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102280488A publication Critical patent/CN102280488A/zh
Application granted granted Critical
Publication of CN102280488B publication Critical patent/CN102280488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管(TFT)、包括TFT的阵列基板及制造TFT和阵列基板的方法。所述TFT包括有源层和金属构件，所述金属构件与所述有源层的源区和漏区中的每一个的部分对应，并且被布置在所述有源层上，所述金属构件的部分接触所述有源层的所述源区和所述漏区以及源电极和漏电极，并且所述有源层的与在所述有源层的金属构件下面的部分对应的部分并不被掺杂。

Description

TFT、包括TFT的阵列基板及制造TFT和阵列基板的方法
优先权的要求
本申请引用先前于2010年6月9日向韩国知识产权局递交并在那里适时分配的序列号为10-2010-0054504的申请，将该申请合并于此，并要求根据美国法典第35条第119条而产生的来自该申请的所有权益。
技术领域
本发明涉及容易实现大尺寸显示装置的薄膜晶体管(TFT)、包括TFT的阵列基板及其制造方法。
背景技术
诸如有机发光显示装置和液晶显示(LCD)装置之类的平板显示装置，被制造在形成有薄膜晶体管(TFT)、电容器以及包括用于连接TFT和电容器的配线的图案的基板上。TFT被用作切换通过布置在基板上的导线提供的信号的开关器件，以控制每个像素的操作，并且用作驱动像素的驱动器件。
一般而言，TFT包括有源层，有源层包括被掺有高浓度杂质的源区和漏区以及形成在源区与漏区之间的沟道区。另外，TFT包括与有源层绝缘并被安置为与沟道区对应的栅电极以及分别接触源区和漏区的源电极和漏电极。
发明内容
本发明的各方面提供容易实现大尺寸显示装置的薄膜晶体管(TFT)、包括该TFT的阵列基板及其制造方法。
根据本发明的一方面，提供一种薄膜晶体管(TFT)，包括：有源层，包括源区、漏区和沟道区，所述有源层包括多个掺杂区和至少一个非掺杂区；第一金属构件，被布置在所述有源层上以与所述源区和所述漏区中的每一个的部分对应；上绝缘层，被布置在所述第一金属构件上，所述上绝缘层被暴露所述第一金属构件的部分的一对接触孔穿透；栅电极，被布置为与所述有源层的沟道区对应；以及第二金属构件，用于将所述源区和所述漏区中的每一个电连接至外部元件。
所述有源层的与所述第一金属构件对应的部分可以是所述至少一个非掺杂区之一。所述有源层的与所述栅电极对应的部分可以是所述至少一个非掺杂区之一。所述第二金属构件可以接触所述第一金属构件的暴露部分，并且所述第二金属构件可以填充并覆盖所述接触孔中的每一个。所述第一金属构件可以包括钼(Mo)、钛(Ti)和Mo-Ti之一。所述第一金属构件可以包括与所述第二金属构件相同的材料。所述有源层可以包括多晶硅。所述栅电极可以包括：包括透明导电材料的第一栅电极；以及被布置在所述第一栅电极上的第二栅电极。
根据本发明的另一方面，提供一种包括薄膜晶体管(TFT)的显示装置的阵列基板，所述TFT包括：第一有源层，被布置在所述阵列基板上，所述第一有源层包括源区、漏区和沟道区，所述第一有源层包括多个掺杂区和至少一个非掺杂区；金属构件，在所述第一有源层上被布置在与所述源区和所述漏区中的每一个对应的位置处；上绝缘层，被布置在所述金属构件上，所述上绝缘层被暴露所述金属构件的部分的一对接触孔穿透；栅电极，被布置在与所述第一有源层的沟道区对应的位置处；以及源电极和漏电极，用于将所述源区和所述漏区中的每一个电连接到外部元件。
所述第一有源层的与所述金属构件对应的部分可以是所述至少一个非掺杂区域之一。所述第一有源层的与所述栅电极对应的部分可以是所述至少一个非掺杂区域之一。所述源电极和所述漏电极中的每一个可以接触所述金属构件的暴露部分中的对应暴露部分，并且其中所述源电极和所述漏电极中的每一个可以填充并覆盖所述接触孔中的对应接触孔。所述金属构件可以包括钼(Mo)、钛(Ti)和Mo-Ti合金之一。所述金属构件可以包括与所述源电极和所述漏电极相同的材料。所述有源层可以包括多晶硅。所述栅电极可以包括：包括透明导电材料的第一栅电极；以及被布置在所述第一栅电极上的第二栅电极。所述阵列基板还可以包括电容器，该电容器包括：第二有源层，被布置在与所述第一有源层相同的层水平中；第一电极，被布置在所述第二有源层上并且被布置在与所述金属构件相同的层水平中；以及第二电极被布置为面对所述第一电极，所述第二电极包括与所述第一栅电极相同的材料。所述第一电极可以包括与所述金属构件相同的材料。所述阵列基板还可以包括像素电极，所述像素电极包括与所述第一栅电极相同的材料，所述像素电极可以被布置在与所述第一栅电极相同的层水平中。所述源电极和所述漏电极可以包括：包括透明导电材料的第一源电极和第一漏电极；以及被布置在所述第一源电极和所述第一漏电极上的第二源电极和第二漏电极。所述阵列基板还可以包括像素电极，所述像素电极包括与所述第一源电极和所述第一漏电极相同的材料。
根据本发明的又一方面，提供一种制造薄膜晶体管(TFT)的方法，包括：在基板上形成半导体层和金属层；通过图案化所述半导体层和所述金属层，形成包括源区、漏区和沟道区的有源层以及与所述源区和所述漏区中的每一个的部分对应的金属构件；形成覆盖所述有源层和所述金属构件的绝缘层；在所述绝缘层上形成栅电极以与所述沟道区对应；通过所述绝缘层对所述有源层的不与所述金属构件对应的部分进行掺杂；以及在所述绝缘层中形成一对接触孔，其中所述金属构件的部分被所述接触孔中的每一个暴露。形成所述有源层和所述金属构件可以包括通过使用半色调掩模同时形成所述有源层和所述金属构件。所述方法还可以包括形成源电极和漏电极以填充和覆盖所述接触孔并接触所述金属构件。
根据本发明的再一方面，提供一种制造显示装置的阵列基板的方法，所述方法包括：在基板上形成半导体层和金属层；通过图案化所述半导体层和所述金属层形成薄膜晶体管(TFT)有源层、电容器有源层、金属构件和第一电极，所述金属构件与所述TFT有源层的源区和漏区中的每一个的部分对应，所述第一电极被布置在所述电容器有源层上；形成绝缘层以覆盖所述TFT有源层、所述金属构件、所述电容器有源层和所述第一电极；在所述绝缘层上形成栅电极和第二电极，所述栅电极与所述TFT有源层的沟道区对应，所述第二电极与所述电容器的所述第一电极对应；通过所述绝缘层对所述TFT有源层的部分进行掺杂；并且在所述绝缘层中形成一对接触孔，其中所述金属构件的部分被所述接触孔暴露。
图案化所述半导体层和所述金属层可以包括通过使用半色调掩模同时形成所述TFT有源层、所述电容器有源层、所述金属构件和所述第一电极。所述方法还可以包括形成源电极和漏电极以覆盖和填充所述一对接触孔中的相应接触孔，所述源电极和所述漏电极中的每一个可以接触所述金属构件。所述方法还可以包括形成像素电极，形成所述栅电极、所述第二电极和所述像素电极可以包括：在所述绝缘层上同时形成第一栅电极、所述像素电极和所述第二电极，所述第一栅电极、所述像素电极和所述第二电极中的每一个由相同的透明导电材料组成；并且在所述第一栅电极上形成第二栅电极。所述方法还可以包括形成像素电极，形成所述像素电极、所述源电极和所述漏电极可以包括：同时形成由相同透明导电材料组成的所述像素电极以及第一源电极和第一漏电极，其中所述第一源电极和所述第一漏电极覆盖所述接触孔中的相应接触孔并接触所述金属构件；并且在所述第一源电极和所述第一漏电极上形成第二源电极和第二漏电极。
附图说明
通过参照以下结合附图进行考虑时的详细描述，本发明的更完整的认识及其许多附加的优点将容易显而易见，同时变得更好理解，附图中，相同的附图标记表示相同或类似的部件，其中：
图1A至图1G是示出根据本发明实施例的制造薄膜晶体管(TFT)的方法的截面图；
图2A至图2G是示出根据本发明实施例的制造包括TFT和电容器的显示装置的基板的方法的截面图；
图3是根据本发明实施例的包括TFT和电容器的显示装置的截面图；以及
图4是根据本发明另一实施例的包括TFT和电容器的显示装置的截面图。
具体实施方式
现在将详细参照实施例，其中实施例的示例被示出在附图中。而且，在描述实施例时，由于关于相关公知功能或配置的详细描述会减损本发明实施例的要点的清楚性，因此它们将被省略。
附图中，为了清楚起见，层和区域的厚度被放大。还应当理解，当一层被提到在另一层或基板“上”时，该层可以直接在该另一层或基板上，或者中间层也可以存在。
现在转向图1A至图1G，图1A至图1G是示出根据本发明实施例的制造薄膜晶体管(TFT)的方法的截面图。
参见图1A，缓冲层11、半导体层12和金属层13以叙述的顺序顺次形成在基板10上。基板10可以是透明基板，并且可以由包含SiO2作为主要成分的玻璃或透明塑料制成。
为了使基板10变得平滑并防止杂质渗透，包括SiO2和/或SiNx的缓冲层11被形成在基板10上。可替代地，在缓冲层非必要时可以通过省略缓冲层11直接在基板10上形成半导体层12。
半导体层12可以是通过沉积非晶硅然后使非晶硅结晶成多晶硅而形成的结晶的多晶硅。非晶硅可以通过使用各种技术来结晶，例如快速热退火(RTA)技术、固相结晶(SPC)技术、准分子激光退火(ELA)技术、顺次横向固化(SLS)技术或焦耳热诱导结晶(JIC)技术。在JIC技术中，可以使用从金属层13产生的焦耳热。
缓冲层11和半导体层12可以通过各种沉积技术形成，例如等离子体增强化学气相沉积(PECVD)技术、常压化学气相沉积(APCVD)技术或低压化学气相沉积(LPCVD)。
金属层13被形成在半导体层12上。金属层13可以由钼(Mo)、钛(Ti)或Mo-Ti合金制成。另外，金属层13可以由与在随后操作中将形成的源/漏电极相同的材料制成。
现在参见图1B，光刻胶层14被涂覆在堆叠有缓冲层11、半导体层12和金属层13的基板10的整个表面上。用于图案化的掩模M位于基板10上方，然后具有预定波长带的光被照射到光刻胶层14上以对光刻胶层14进行曝光。掩模M可以是半色调掩模(half-tonemask，下文中，被称之为“半色调掩模M”)，半色调掩模包括半透射部分M3、光透射部分M1和光阻挡部分M2。半色调掩模M的半透射部分M3被设置成与TFT的半导体层12的沟道区以及源区和漏区的外边缘对应。
根据当前实施例，使用用于清除暴露于光的部分的正性光刻胶(PR)。然而，本领域普通技术人员应当理解，可以改为使用负性PR。
现在参见图1C，半导体层12和金属层13通过使用光刻胶层14作为蚀刻掩模被蚀刻。
在图1B的光刻胶层14的感光部分被清除之后，光刻胶层14的与半色调掩模M的光透射部分M1对应的部分通过显影被清除，并且光刻胶层14的分别与光阻挡部分M2和半透射部分M3对应的部分保留以形成光刻胶图案114。在这种情况下，光刻胶图案114的与半透射部分M3对应的部分的厚度可以比光刻胶图案114的与光阻挡部分M2对应的部分的厚度小。光刻胶图案114的与半透射部分M3对应的部分和与光阻挡部分M2对应的部分的厚度比可以根据在掩模M的半透射部分M3中使用的材料的厚度或组分比来控制。
光刻胶图案114被用作掩模，并且形成在基板10上的半导体层12和金属层13经历由蚀刻装置进行的第一蚀刻。在这种情况下，可以使用湿蚀刻技术或干蚀刻技术。当使用干蚀刻技术时，可以使用等离子体蚀刻技术、反应性离子蚀刻(RIE)技术、反应性溅射蚀刻技术、反应性离子束磨削(milling)技术等等。当使用湿蚀刻技术时，半导体层12和金属层13可以由能够同时蚀刻半导体层12和金属层13的蚀刻剂来蚀刻，或者可替代地可以由不同蚀刻剂分别蚀刻。半导体层12和金属层13被蚀刻以生成预定的图案，使得图案的尺寸根据TFT的尺寸来确定，并且半导体层12和金属层13被形成为具有尺寸相同的一致图案。光刻胶图案114下面的结构，即半导体层12和金属层13，将被形成在TFT的有源层112和金属构件(或导线)113中。
现在参见图1D，半导体层12和金属层13经历使用光刻胶图案114作为蚀刻掩模的第二蚀刻。在该第二蚀刻中，金属层13的与掩模M的半色调部分M3对应的部分被蚀刻，使得包括沟道区C的有源层112可以被形成，同时将金属导线113布置在与有源层112的源区S和漏区D对应的位置处。沟道区C的长度可以根据TFT的尺寸和用途来确定。
根据当前实施例，金属导线113被形成为使得金属导线113的边缘可以与有源层112的边缘分隔开预定的距离。可替代地，金属导线113可以被形成为使得金属导线113的边缘可以与有源层112的边缘齐平。
现在参见图1E，光刻胶图案114的保留在金属导线113上的部分被清除。有源层112包括源区S、漏区D和沟道区C。源区S和漏区D的位置可以被颠倒。金属导线113在随后的步骤中用作蚀刻停止物(etchstop)，并且防止有源层112由于在绝缘层中形成接触孔的随后操作中可能发生的过蚀刻而被损坏，其中源电极和漏电极将被形成在接触孔中。另外，金属导线113用作欧姆接触层以减小有源层与源电极和漏电极中的每一个之间的接触电阻。
现在参见图1F，第一绝缘层15被堆叠在形成有源层112和金属导线113的基板10的整个表面上。第一绝缘层15可以通过使用PECVD技术、APCVD技术、LPCVD技术或ERC技术沉积诸如SiOx或SiNx之类的无机材料来形成。第一绝缘层15可以包括单层或多层，并且可以用作栅极绝缘层。
栅电极16被形成在第一绝缘层15上以与有源层112的沟道区C对应。栅电极16可以由选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)组成的组中的至少一种材料制成。
然后，栅电极16用作自对准离子植入掩模，并且有源层112通过使用诸如离子注入技术之类的技术被掺有离子杂质，以便形成有源层112中的源电极和漏电极的欧姆区域。该离子掺杂可是III族元素或V族元素。
作为掺杂的结果，有源层112的不与栅电极16和/或金属导线113对应的部分被掺有离子杂质。也就是说，有源层112的沟道区C与源区S之间的边界区域A、沟道区C与漏区D之间的边界区域A′、源区S的外部区域B以及漏区D的外部区域B′被掺有离子杂质。因此，形成在有源层112中的欧姆区域包括掺杂的多晶硅薄膜和非掺杂的多晶硅薄膜。在一个变体中，源区S的外部区域B和漏区D的外部区域B′可以改为保持未掺有离子杂质。在另一变体中，金属导线113的厚度可以被制造得薄得足以允许掺杂杂质通过，源区S和漏区D的形成在金属导线112之下的部分也可以被掺杂。
沟道区C与源区S之间的边界区域A的掺杂范围以及沟道区C与漏区D之间的边界区域A′的掺杂范围，可以根据沟道区C的长度来确定。
可替代地，在形成第一绝缘层15和形成栅电极16之间，可以使用相反极性的掺杂剂来执行初步掺杂操作，使得沟道区C可以被掺杂。
现在参见图1G，第二绝缘层17被形成在形成有栅电极16的基板10的整个表面上，接触孔被形成通过第二绝缘层17和第一绝缘层15，然后源电极18和漏电极19被形成。第二绝缘层17被形成为基本上比第一绝缘层15厚，使得在栅电极16与源电极和漏电极中的每一个之间具有足够的绝缘。
第二绝缘层17可以通过使用旋涂技术由选自聚酰亚胺、聚酰胺、丙烯树脂、苯并环丁烯(benzocyclobutene)和酚醛树脂组成的组中的至少一种有机绝缘材料制成。第二绝缘层17可以由与第一绝缘层15相同的无机绝缘材料以及有机绝缘材料制成，或者可替代地可以通过交替地形成有机绝缘材料和无机绝缘材料来形成。
然后，接触孔H1和H2被形成在第一绝缘层15和第二绝缘层17中。一旦接触孔H1和H2形成，通过使用金属导线113作为蚀刻停止物暴露金属导线113的一部分。因此，金属导线113被第一绝缘层15围绕，并且金属导线113的部分通过接触孔H1和H2被暴露。
分别与有源层112的源区S和漏区D对应的源电极18和漏电极19在填充接触孔H1和H2的同时覆盖第二绝缘层17。源电极18和漏电极19可以由与栅电极16相同的材料制成，即选自Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu组成的组中的至少一种材料，但不限于此。因此，源电极18和漏电极19可以改为由其它各种导电材料制成。源电极18和漏电极19部分地接触形成在有源层112上的金属导线113，并且将有源层112的源区和漏区电连接至外部器件。另外，源电极18和漏电极19之一可以电连接至显示装置的像素电极(未示出)。
现在转向图2A至图2G，图2A至图2G是示出根据本发明实施例的制造包括TFT和电容器的显示装置的基板的方法的截面图。
现在参见图2A，缓冲层21、半导体层22和金属层23可以以叙述的顺序顺次形成在基板20上。基板20可以是透明基板，并且可以由包含SiO2作为主要成分的玻璃或透明塑料制成。为了使基板20变得平滑并防止杂质渗透，包括SiO2和/或SiNx的缓冲层21被形成在基板20上。可替代地，在认为缓冲层21非必要时可以通过省略缓冲层21直接在基板20上形成半导体层22。
半导体层22通过沉积非晶硅然后使非晶硅结晶成多晶硅而形成。非晶硅可以通过使用各种技术来结晶，例如RTA技术、SPC技术、ELA技术、SLS技术或JIC技术。在JIC技术中，从金属层23产生的焦耳热可以用于使半导体层22结晶。缓冲层21和半导体层22可以通过诸如PECVD技术、APCVD技术或LPCVD技术之类的各种沉积技术来形成。金属层23可以由Mo、Ti或Mo-Ti合金制成。另外，金属层23可以由与在随后操作中形成的源/漏电极相同的材料制成。
现在参见图2B，光刻胶层24被涂覆在堆叠有缓冲层21、半导体层22和金属层23的基板20的整个表面上。用于图案化的掩模M被位于基板20上，然后具有预定波长带的光被照射到光刻胶层24上以对光刻胶层24进行曝光。掩模M可以是半色调掩模(下文中，被称之为“半色调掩模M”)，半色调掩模M包括半透射部分M3以及光透射部分M1和光阻挡部分M2。半色调掩模M的半透射部分M3被设置成与TFT的半导体层22的沟道区以及TFT的源区和漏区的边缘对应。
现在参见图2C，半导体层22和金属层23通过使用光刻胶层24作为蚀刻掩模被蚀刻。在图2B的光刻胶层24的感光部分通过显影光刻胶层24的部分被清除之后，TFT区域“T”的光刻胶图案124a和电容器区域“Cap”的光刻胶图案124b保留。在这种情况下，光刻胶层24的与半色调掩模M的光透射部分M1对应的部分被清除，并且光刻胶层24的分别与光阻挡部分M2和半透射部分M3对应的部分保留。
光刻胶图案124a和124b被用作蚀刻掩模，并且形成在基板20上的半导体层22和金属层23经历由蚀刻装置进行的第一蚀刻。在这种情况下，可以使用湿蚀刻技术或干蚀刻技术。半导体层22和金属层23可以被同时蚀刻，或者可替代地，半导体层22和金属层23可以被顺次蚀刻。
半导体层22和金属层23被蚀刻以生成预定的图案，使得这些图案的尺寸根据TFT区域“T”中的TFT的尺寸来确定，并且半导体层22和金属层23被蚀刻以生成预定的图案，使得这些图案的尺寸根据电容器区域“Cap”中的电容器的尺寸来确定。在第一蚀刻之后，在TFT区域“T”中并且在电容器区域“Cap”中，半导体层22和金属层23以具有相同尺寸的图案被形成。
光刻胶图案124a和124b下面的结构，即半导体层22和金属层23，将被形成为TFT的第一有源层122a和金属导线123a以及电容器的第二有源层122b和第一电容器电极123b。
现在参见图2D，半导体层22和金属层23经历通过使用光刻胶图案124a和124b作为蚀刻掩模的第二蚀刻。当半导体层22和金属层23在第二次被蚀刻时，仅仅TFT区域T被蚀刻，因为第二有源层122b和电容器区域“Cap”的第一电容器电极123b并不被额外图案化。金属层23的形成在光刻胶图案124a下面的部分在第二蚀刻中被蚀刻为使得包括沟道区C的第一有源层122a可以被形成并且使得金属导线123a也可以形成为与第一有源层122a的源区S和漏区D对应。
金属导线123a被形成为使得金属导线123a的边缘可以与第一有源层122a的边缘分隔开与外部区域B和B′对应的预定的距离。可替代地，金属导线123a可以改为被形成为使得金属导线123a的边缘可以与第一有源层122a的边缘齐平。
现在参见图2E，光刻胶图案124a和124b的保留在TFT区域“T”的金属导线123a和电容器区域“Cap”的第一电容器电极123b上的部分，在第二蚀刻之后被清除。第一有源层122a包括源区S、漏区D和沟道区C。源区S和漏区D的位置可以被颠倒。
金属导线123a用作蚀刻停止物，并且防止第一有源层122a由于在绝缘层中形成接触孔以允许形成源电极和漏电极的随后操作中可能发生的过蚀刻而被损坏。另外，金属导线123a用作欧姆接触层。
现在参见图2F，第一绝缘层25被形成在形成有TFT区域“T”的第一有源层122a和金属导线123a以及电容器区域“Cap”的第二有源层122b和第一电容器电极123b的基板20的整个表面上。第一绝缘层25可以通过使用PECVD技术、APCVD技术、LPCVD技术或ERC技术沉积诸如SiOx或SiNx之类的无机材料来形成。第一绝缘层25可以包括单层或多层。另外，第一绝缘层25在用作电容器的介电层的同时可以用作TFT的栅极绝缘层。
TFT区域“T”的栅电极26a和电容器区域“Cap”的第二电容器电极26b被形成在第一绝缘层25上。与第一有源层122a的沟道区C对应的第一栅电极26a′以及与第二有源层122b对应的第二电容器电极26b被形成在第一绝缘层25上。第一栅电极26a′和第二电容器电极26b可以同时产生，可以由相同材料制成，可以具有相同厚度，并且可以由选自ITO、IZO、ZnO或In2O3组成的组中至少一种透明材料制成。
然后，第二栅电极26a″被形成在第一栅电极26a′上以形成包括第一栅电极26a′和第二栅电极26a″的组合的栅电极26a。第二栅电极26a″可以由选自Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu组成的组中的至少一种材料制成。
栅电极26a和第二电容器电极26b可以通过以叙述的顺序顺次堆叠用于形成第一栅电极26a′和第二电容器电极26b的导电层以及用于形成第二栅电极26a″的导电层，然后清除导电层的形成在第二电容器电极26b上的部分来形成。
一旦栅电极26a的形成完成，栅电极26a就用作自对准离子植入掩模，并且TFT区域“T”的第一有源层122a通过使用诸如离子注入技术之类的技术被掺有离子杂质，以便形成源区和漏区的欧姆区域。离子杂质可以是III族或V族元素。作为掺杂的结果，TFT区域“T”中的不与栅电极26a和/或金属导线123a对应的部分，即B、B′、A和A′，被掺有离子杂质。换句话说，第一有源层122a的沟道区C与源区S之间的边界区域A、沟道区C与漏区D之间的边界区域A′、源区S的外部区域B以及漏区D的外部区域B′被掺有离子杂质。因此，形成在第一有源层122a中的欧姆区域包括掺杂的多晶硅薄膜部分和非掺杂的多晶硅薄膜部分。在上述的一个变体中，源区S的外部区域B和漏区D的外部区域B′可以一直未被掺有离子杂质。沟道区C与源区S之间的边界区域A的掺杂范围以及沟道区C与漏区D之间的边界区域A′的掺杂范围，可以根据沟道区C的长度来确定。
在另一变体中，如果金属导线123a的厚度薄得足以允许掺杂杂质通过，则TFT区域“T”的第一有源层122a中不与栅电极26a对应的所有部分连同电容器区域“Cap”的第二有源层122b一起可以同时被掺有掺杂杂质。可替代地，电容器区域“Cap”的第二有源层122b和TFT区域“T”的第一有源层122a可以在不同的时刻被掺杂而不是同时被掺杂，可以利用不同的掺杂剂被掺杂，并且掺杂剂的浓度可以被调整为彼此不同。在又一变体中，如果金属导线123a的厚度薄得足以允许离子杂质通过，则第一有源层122a的与金属导线123a对应的部分可以被掺有掺杂杂质，而电容器区域“Cap”的第二有源层122b可以不掺有掺杂杂质。在这些变体的每个中，应当进一步认识到，沟道区C可以被稍微地掺有与其它掺杂区域相比具有不同极性的杂质，沟道区C的这种掺杂发生在形成第一绝缘层25之后并且在形成栅电极26a之前。
现在参见图2G，第二绝缘层27被形成在形成有栅电极26a、第二电容器电极26b和第一绝缘层25的基板20的整个表面上，然后接触孔H1和H2被形成在第一绝缘层25和第二绝缘层27中，再然后源电极28和漏电极29被形成。第二绝缘层27可以由与第一绝缘层25相同的无机绝缘材料以及有机绝缘材料制成，或者可替代地，可以通过交替地形成有机绝缘材料和无机绝缘材料来形成。第二绝缘层27可以通过使用旋涂技术由选自聚酰亚胺、聚酰胺、丙烯树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料制成。
第二绝缘层27被形成为具有足够的厚度。具体来说，第二绝缘层27被形成为具有比第一绝缘层25的厚度更厚的厚度，并且起到TFT的栅电极26a与源/漏电极28和29之间的层间绝缘层。
在形成第二绝缘层27之后，接触孔H1和H2被形成在第一绝缘层25和第二绝缘层27中。一旦接触孔H1和H2形成，由于金属导线123a被用作蚀刻停止物，金属导线123a的部分就被暴露。一旦接触孔H1和H2形成，金属导线123a的暴露部分就被第一绝缘层25环绕。
分别与第一有源层122a的源区S和漏区D对应的源电极28和漏电极29在填充接触孔H1和H2的同时覆盖第二绝缘层27。源电极28和漏电极29可以由与第二栅电极26a″相同的材料制成，即选自Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu组成的组中的至少一种材料，但不限于此。因此，源电极28和漏电极29可以改为由其它各种导电材料制成。源电极28和漏电极29之一可以电连接至显示装置的像素电极(未示出)。
现在转向图3，图3是根据本发明实施例的包括TFT和电容器的显示装置的截面图。与图2G的显示结构不同，图3的显示装置进一步包括位于像素区域PX中的像素电极36c以给发光器件加电。现在参见图3，显示装置包括分别形成在TFT区域“T”、像素区域PX和电容器区域“Cap”中的TFT、发光器件和电容器。TFT和电容器通过使用与制造图1A至图2G的TFT和电容器的方法相同的方法来制造，因此将省略其详细的描述。
为了使基板30变得平滑并防止杂质渗透，包括SiO2和/或SiNx的缓冲层31被形成在基板30上。如果认为非必要，则可以省略缓冲层31。
TFT包括第一有源层132a、栅电极36a以及源电极38和漏电极39。第一有源层132a可以由多晶硅制成，并且可以通过沉积非晶硅，然后通过使用激光束或焦耳热使非晶硅结晶成多晶硅来形成。
金属导线133a被形成在第一有源层132a上以与源区S和漏区D中的每一个对应。金属导线133a可以由Mo、Ti或Mo-Ti合金制成。金属导线133a通过防止第一有源层132a由于在绝缘层35中形成接触孔H1和H2的随后操作中可能发生的过蚀刻被损坏而用作蚀刻停止物，同时用作欧姆接触层。
通过使用由半色调掩模图案化的光刻胶层对多晶硅和金属层的堆叠层执行第一蚀刻和第二蚀刻，包括沟道区C的第一有源层132a被形成，同时形成与源区S和漏区D中的每一个对应的金属导线133a。金属导线133a的边缘可以与第一有源层132a的边缘分隔开，或者可替代地，金属导线133a的边缘可以与第一有源层132a的边缘齐平。
第一绝缘层35被插入在栅电极36a与第一有源层132a之间，以便将栅电极36a与第一有源层132a绝缘。栅电极36a包括第一栅电极36a′和第二栅电极36a″。第一栅电极36a′由透明导电材料制成。栅电极36a和金属导线133a可以用作离子植入掩模，并且第一有源层132a的不与栅电极36a和金属导线133a对应的部分通过使用诸如离子注入之类的技术被掺有离子杂质，以便形成由TFT以及源电极和漏电极使用的欧姆区域。离子杂质可以是III族或V族元素。第一有源层132a的沟道区C与源区S之间的边界区域A、沟道区C与漏区D之间的边界区域A′、源区S的外部区域B以及漏区D的外部区域B′被掺有离子杂质。在这种情况下，源区S和外部区域B和漏区D的外部区域B′可以改为不被掺杂。如果金属导线133a的厚度足够薄，使得掺杂杂质可以穿过，则第一有源层132a的与金属导线133a对应的部分也可以被掺杂。
源电极38和漏电极39可以通过填充并覆盖形成在第一绝缘层35和第二绝缘层37中的接触孔H1和H2来形成。源电极38和漏电极39中的每一个部分地接触金属导线133a。另外，源电极38和漏电极39分别与第一有源层132a的源区S和漏区D对应。另外，源电极38和漏电极39可以由与金属导线133a相同的材料制成。
电容器包括第二有源层132b、第一电容器电极133b和第二电容器电极36b。第二有源层132b和第一有源层132a可以同时形成在相同层水平上，并且可以由相同材料制成。第一绝缘层35是插入在第一电容器电极133b与第二电容器电极36b之间的介电层。第一电容器电极133b和TFT的金属导线133a可以由相同的材料制成，并且可以同时生成。另外，第二电容器电极36b和TFT的第一栅电极36a′可以由相同材料制成，并且可以同时生成。如果第一电容器电极133b的厚度足够薄，使得掺杂剂可以穿过，则第二有源层132b连同TFT的第一有源层132a一起可以同时被掺有相同的掺杂剂或不同的掺杂剂。发光器件包括由透明导电材料制成的像素电极36c。像素电极36c、TFT的第一栅电极36a′以及电容器的第二电容器电极36b可以由相同的材料制成，并且可以同时生成。第二绝缘层37被形成在基板30的整个表面上，以覆盖像素电极36c，并且开口H3被形成在第二绝缘层37中以暴露像素电极36c的部分。
如果显示装置是有机发光显示装置，则发光器件是有机发光器件(EL)。尽管在图3中未示出，但包括发射层和阴极的有机层可以形成在开口H3内的像素电极36c上。
现在转向图4，图4是根据本发明另一实施例的包括TFT、电容器和发光器件的显示装置的截面图。现在参见图4，显示装置包括分别形成在TFT区域“T”、像素区域PX和电容器区域“Cap”中的TFT、发光器件和电容器。TFT和电容器通过使用与制造图1A至图2G的TFT和电容器的方法相同的方法制造，因此将省略其详细的描述。
为了使基板40变得平滑并防止杂质渗透，包括SiO2和/或SiNx的缓冲层41被形成在基板40上。如果认为非必要，则可以省略缓冲层41。
TFT包括第一有源层142a、栅电极46a以及源电极48和漏电极49。第一有源层142a可以由多晶硅制成，并且可以通过沉积非晶硅然后通过使用激光束或使用焦耳热使非晶硅结晶成多晶硅来形成。金属导线143a被形成在第一有源层142a上以与源区S和漏区D中的每一个对应。金属导线143a可以由Mo、Ti或Mo-Ti合金制成。金属导线143a后来用作欧姆接触层，同时通过防止第一有源层142a由于在绝缘层47和45中形成接触孔H1和H2的随后操作中可能发生的过蚀刻被损坏而用作蚀刻停止物。
通过使用由半色调掩模生成的光刻胶图案对包括多晶硅和金属层的堆叠执行第一和第二蚀刻步骤，层的堆叠被图案化以生成包括沟道区C的第一有源层142a，同时使金属导线143a与源区S和漏区D中的每一个对应。金属导线143a的边缘可以向内与第一有源层142a的边缘分隔开。可替代地，金属导线143a的边缘可以改为与第一有源层142a的边缘齐平。
第一绝缘层45被插入在栅电极46a与第一有源层142a之间，以将栅电极46a与第一有源层142a绝缘。栅电极46a包括第一栅电极46a′和第二栅电极46a″。第一栅电极46a′由透明导电材料制成。栅电极46a和金属导线143a被用作掺杂掩模，并且第一有源层142a的不与栅电极46a和金属导线143a对应的部分通过使用诸如离子注入之类的技术被掺有离子杂质，以便形成由TFT以及源电极和漏电极使用的欧姆区域。离子杂质可以是III族或V族元素。
第一有源层142a的沟道区C与源区S之间的边界区域A、沟道区C与漏区D之间的边界区域A′、源区S的外部区域B以及漏区D的外部区域B′被掺有离子杂质。可替代地，源区S的外部区域B和漏区D的外部区域B′可以不被掺杂。而且可替代地，如果金属导线143a的厚度薄得足以允许掺杂杂质穿过，则第一有源层142a的与金属导线143a对应的部分也可以被掺杂。
源电极48和漏电极49可以通过填充并覆盖形成在第一绝缘层45和第二绝缘层47中的接触孔H1和H2形成。源电极48和漏电极49分别与第一有源层142a的源区S和漏区D对应。在图4的实施例中，源电极48包括第一源电极48a和第二源电极48b，并且漏电极49包括第一漏电极49a和第二漏电极49b。第一源电极48a和第一漏电极49a可以由诸如ITO、IZO、ZnO或In2O3之类的透明导电材料制成，并且都可以接触金属导线143a的部分。
电容器包括第二有源层142b、第一电容器电极143b和第二电容器电极46b。第一绝缘层45是插入在第一电容器电极143b与第二电容器电极46b之间的介电层。第一电容器电极143b和TFT的金属导线143a可以由相同的材料制成，并且可以同时生成。另外，第二电容器电极46b和TFT的第一栅电极46a′可以由相同材料制成，并且可以同时生成。如果第一电容器电极143b的厚度薄得足以允许掺杂剂穿过，则第二有源层142b和TFT的第一有源层142a可以同时掺有相同的掺杂剂或不同的掺杂剂。
发光器件包括由透明导电材料制成的像素电极50。像素电极50可以形成在形成于第二绝缘层47中的开口H3中。像素电极50、TFT的第一源电极48a和第一漏电极49a可以由相同的材料制成，并且可以同时生成。
如果显示装置是有机发光显示装置，则发光器件是有机发光器件(EL)。尽管在图4中未示出，但包括发射层和阴极的有机层可以形成在开口H3中的像素电极50上。
至此，顶栅型TFT已作为示例被描述。然而，本发明的实施例还可以应用于底栅型TFT，因此将省略其详细描述。
根据本发明一个或多个实施例的TFT可以应用于各种显示装置，例如有机发光显示装置和液晶显示(LCD)装置。
另外，为了图示说明的方便，示出了单TFT和单电容器，然而，本发明的一个或多个实施例并不限于此，并且根据本发明一个或多个实施例的显示装置可以包括多个TFT和多个电容器。
在根据本发明的一个或多个实施例的TFT中，与源区和漏区中的每一个对应的金属导线被形成在多晶硅薄膜的有源层上，并且用于减小与有源层的接触电阻，同时在接触孔被形成在覆盖的绝缘层中时用作蚀刻停止物。有源层的欧姆层包括位于沟道区两端的掺杂区域以及位于金属导线下面的非掺杂区域和/或与栅电极对应的区域。因此，当根据本发明一个或多个实施例的TFT被应用于各种显示装置时，大尺寸的显示装置可以容易地实现。
尽管已参照本发明的示例性实施例具体示出并描述了本发明，但本领域普通技术人员应当明白，在不背离以下权利要求所限定的本发明的精神和范围的情况下，可以在形式和细节方面做出各种改变。

Claims (26)

1.一种薄膜晶体管，包括：
有源层，包括源区、漏区和沟道区，所述有源层包括多个掺杂区和至少一个非掺杂区；
第一金属构件，被布置在所述有源层上以与所述源区和所述漏区中的每一个的部分对应；其中，所述有源层的与所述第一金属构件对应的部分是所述至少一个非掺杂区之一，并且所述沟道区与所述源区之间的边界区域以及所述沟道区与所述漏区之间的边界区域是掺杂区；
上绝缘层，被布置在所述第一金属构件上，所述上绝缘层被暴露所述第一金属构件的部分的一对接触孔穿透；
栅电极，被布置为与所述有源层的沟道区对应；以及
第二金属构件，用于将所述源区和所述漏区中的每一个电连接至外部元件。
2.根据权利要求1所述的薄膜晶体管，其中所述有源层的与所述栅电极对应的部分是所述至少一个非掺杂区之一。
3.根据权利要求1所述的薄膜晶体管，其中所述第二金属构件接触所述第一金属构件的暴露部分，并且其中所述第二金属构件填充并覆盖所述接触孔中的每一个。
4.根据权利要求1所述的薄膜晶体管，其中所述第一金属构件包括选自Mo、Ti和Mo-Ti合金组成的组中的材料。
5.根据权利要求1所述的薄膜晶体管，其中所述第一金属构件包括与所述第二金属构件相同的材料。
6.根据权利要求1所述的薄膜晶体管，其中所述有源层包括多晶硅。
7.根据权利要求1所述的薄膜晶体管，其中所述栅电极包括：
包括透明导电材料的第一栅电极；以及
被布置在所述第一栅电极上的第二栅电极。
8.一种显示装置的阵列基板，包括薄膜晶体管，其中所述薄膜晶体管包括：
第一有源层，被布置在所述阵列基板上，所述第一有源层包括源区、漏区和沟道区，所述第一有源层包括多个掺杂区和至少一个非掺杂区；
金属构件，在所述第一有源层上被布置在与所述源区和所述漏区中的每一个对应的位置处；其中，所述第一有源层的与所述金属构件对应的部分是所述至少一个非掺杂区域之一，并且所述沟道区与所述源区之间的边界区域以及所述沟道区与所述漏区之间的边界区域是掺杂区；
第一绝缘层，被布置在所述金属构件上；
栅电极，被布置在所述第一绝缘层上与所述第一有源层的沟道区对应的位置处；
在所述栅电极上的第二绝缘层，其中所述第一绝缘层和所述第二绝缘层具有暴露所述金属构件的部分的一对接触孔；以及
在所述第二绝缘层上的源电极和漏电极，其中所述源电极和所述漏电极中的每一个接触所述金属构件的暴露部分中的对应暴露部分。
9.根据权利要求8所述的显示装置的阵列基板，其中所述第一有源层的与所述栅电极对应的部分是所述至少一个非掺杂区域之一。
10.根据权利要求8所述的显示装置的阵列基板，其中所述金属构件包括选自Mo、Ti和Mo-Ti合金组成的组中的材料。
11.根据权利要求8所述的显示装置的阵列基板，其中所述金属构件包括与所述源电极和所述漏电极相同的材料。
12.根据权利要求8所述的显示装置的阵列基板，其中所述有源层包括多晶硅。
13.根据权利要求8所述的显示装置的阵列基板，其中所述栅电极包括：
包括透明导电材料的第一栅电极；以及
被布置在所述第一栅电极上的第二栅电极。
14.根据权利要求13所述的显示装置的阵列基板，进一步包括电容器，该电容器包括：
第二有源层，被布置在与所述第一有源层相同的层水平中；
第一电极，被布置在所述第二有源层上并且被布置在与所述金属构件相同的层水平中；以及
第二电极，被布置为面对所述第一电极，所述第二电极包括与所述第一栅电极相同的材料。
15.根据权利要求14所述的显示装置的阵列基板，其中所述第一电极包括与所述金属构件相同的材料。
16.根据权利要求13所述的显示装置的阵列基板，进一步包括像素电极，所述像素电极包括与所述第一栅电极相同的材料，所述像素电极被布置在所述第一绝缘层上并且在与所述第一栅电极相同的层水平中，并且
其中所述第二绝缘层具有暴露所述像素电极的一部分的开口。
17.根据权利要求8所述的显示装置的阵列基板，其中所述源电极和所述漏电极包括：
包括透明导电材料的第一源电极和第一漏电极；以及
被布置在所述第一源电极和所述第一漏电极上的第二源电极和第二漏电极。
18.根据权利要求17所述的显示装置的阵列基板，进一步包括像素电极，所述像素电极包括与所述第一源电极和所述第一漏电极相同的材料，所述像素电极被布置在所述第一绝缘层上并且在所述第二绝缘层的开口中。
19.一种制造薄膜晶体管的方法，包括：
在基板上形成半导体层和金属层；
通过图案化所述半导体层和所述金属层，形成包括源区、漏区和沟道区的有源层以及与所述源区和所述漏区中的每一个的部分对应的金属构件；
形成覆盖所述有源层和所述金属构件的绝缘层；
在所述绝缘层上形成栅电极以与所述沟道区对应；
通过所述绝缘层对所述有源层的不与所述金属构件对应的部分进行掺杂，其中，所述有源层的与所述金属构件对应的部分不进行掺杂，并且所述沟道区与所述源区之间的边界区域以及所述沟道区与所述漏区之间的边界区域进行掺杂；以及
在所述绝缘层中形成一对接触孔，其中所述金属构件的部分被所述接触孔中的每一个暴露。
20.根据权利要求19所述的制造薄膜晶体管的方法，其中形成所述有源层和所述金属构件包括通过使用半色调掩模同时形成所述有源层和所述金属构件。
21.根据权利要求19所述的制造薄膜晶体管的方法，进一步包括形成源电极和漏电极以填充和覆盖所述接触孔并接触所述金属构件。
22.一种制造显示装置的阵列基板的方法，所述方法包括：
在基板上形成半导体层和金属层；
通过图案化所述半导体层和所述金属层形成薄膜晶体管有源层、电容器有源层、金属构件和第一电极，所述金属构件与所述薄膜晶体管有源层的源区和漏区中的每一个的部分对应，所述第一电极被布置在所述电容器有源层上；
形成第一绝缘层以覆盖所述薄膜晶体管有源层、所述金属构件、所述电容器有源层和所述第一电极；
在所述第一绝缘层上形成栅电极和第二电极，所述栅电极与所述薄膜晶体管有源层的沟道区对应，所述第二电极与所述电容器的所述第一电极对应；
通过所述第一绝缘层对所述薄膜晶体管有源层的部分进行掺杂；其中，所述有源层与所述金属构件对应的部分不进行掺杂，并且所述沟道区与所述源区之间的边界区域以及所述沟道区与所述漏区之间的边界区域进行掺杂；
形成第二绝缘层以覆盖所述栅电极和所述第二电极；并且
在所述第一绝缘层和所述第二绝缘层中形成一对接触孔，其中所述金属构件的部分被所述接触孔暴露。
23.根据权利要求22所述的制造显示装置的阵列基板的方法，其中图案化所述半导体层和所述金属层包括通过使用半色调掩模同时形成所述薄膜晶体管有源层、所述电容器有源层、所述金属构件和所述第一电极。
24.根据权利要求22所述的制造显示装置的阵列基板的方法，进一步包括在所述第二绝缘层上形成源电极和漏电极以覆盖和填充所述一对接触孔中的相应接触孔，其中所述源电极和所述漏电极中的每一个接触所述金属构件。
25.根据权利要求22所述的制造显示装置的阵列基板的方法，进一步包括形成像素电极，其中形成所述栅电极、所述第二电极和所述像素电极包括：
在所述第一绝缘层上同时形成第一栅电极、所述像素电极和所述第二电极，所述第一栅电极、所述像素电极和所述第二电极中的每一个由相同的透明导电材料组成；并且
在所述第一栅电极上形成第二栅电极；并且
形成所述第二绝缘层以覆盖所述栅电极、所述像素电极和所述第二电极；并且
在所述第一绝缘层和所述第二绝缘层中形成一对接触孔以暴露所述金属构件的部分，以及形成开口以暴露所述像素电极的一部分。
26.根据权利要求24所述的制造显示装置的阵列基板的方法，进一步包括形成像素电极，其中形成所述像素电极、所述源电极和所述漏电极包括：
同时在所述第二绝缘层的开口中形成所述像素电极以及在所述第二绝缘层上形成第一源电极和第一漏电极，所述像素电极以及所述第一源电极和所述第一漏电极由相同透明导电材料组成，其中所述第一源电极和所述第一漏电极覆盖所述接触孔中的相应接触孔并接触所述金属构件；并且
在所述第一源电极和所述第一漏电极上形成第二源电极和第二漏电极。
CN201110113640.XA 2010-06-09 2011-04-28 Tft、包括tft的阵列基板及制造tft和阵列基板的方法 Active CN102280488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0054504 2010-06-09
KR1020100054504A KR101108175B1 (ko) 2010-06-09 2010-06-09 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102280488A CN102280488A (zh) 2011-12-14
CN102280488B true CN102280488B (zh) 2016-06-01

Family

ID=45095509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110113640.XA Active CN102280488B (zh) 2010-06-09 2011-04-28 Tft、包括tft的阵列基板及制造tft和阵列基板的方法

Country Status (3)

Country Link
US (1) US8674359B2 (zh)
KR (1) KR101108175B1 (zh)
CN (1) CN102280488B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651337A (zh) * 2011-05-13 2012-08-29 京东方科技集团股份有限公司 一种多晶硅tft阵列基板的制造方法
CN102723310B (zh) * 2012-07-02 2014-05-14 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板和液晶显示装置
US8900938B2 (en) 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
CN102945829B (zh) * 2012-11-23 2014-12-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102083305B1 (ko) * 2012-12-13 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
CN103199113B (zh) * 2013-03-20 2018-12-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103258827B (zh) * 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI527201B (zh) 2013-11-06 2016-03-21 友達光電股份有限公司 畫素結構及其製造方法
CN103943636A (zh) * 2014-04-04 2014-07-23 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104112778B (zh) * 2014-06-18 2017-01-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN105118777A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 Tft背板的制作方法及其结构
CN105609567A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板
CN106024633A (zh) * 2016-06-23 2016-10-12 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2018068221A1 (en) * 2016-10-12 2018-04-19 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN109545734B (zh) * 2017-09-22 2021-12-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107946244B (zh) * 2017-11-22 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109830456A (zh) * 2018-12-25 2019-05-31 厦门市三安集成电路有限公司 功率器件的背面金属加厚的方法和功率器件的制备方法
CN109686795A (zh) * 2019-01-02 2019-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN109920845A (zh) * 2019-03-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN110729327B (zh) * 2019-09-11 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN111180466B (zh) * 2020-01-06 2023-09-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
KR20210153808A (ko) 2020-06-10 2021-12-20 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20220036416A (ko) 2020-09-14 2022-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220097677A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 표시 장치의 제조방법
CN112928126B (zh) * 2021-03-31 2022-07-22 长沙惠科光电有限公司 一种阵列基板及其制造方法和显示面板
CN113628974B (zh) * 2021-07-27 2023-10-31 深圳市华星光电半导体显示技术有限公司 阵列基板的制备方法和阵列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
KR100439345B1 (ko) 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR100626051B1 (ko) * 2004-12-24 2006-09-21 삼성에스디아이 주식회사 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 평판디스플레이 장치
KR101108369B1 (ko) 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP2006229026A (ja) 2005-02-18 2006-08-31 Rohm Co Ltd 薄膜トランジスタ素子およびその製造方法
JP2006287084A (ja) 2005-04-04 2006-10-19 Rohm Co Ltd 薄膜トランジスタ素子およびその製造方法
KR20070070806A (ko) 2005-12-29 2007-07-04 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2007324534A (ja) 2006-06-05 2007-12-13 Mitsubishi Electric Corp 薄膜トランジスタ基板、及びその製造方法
KR101269002B1 (ko) 2006-10-25 2013-05-29 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101353269B1 (ko) 2006-12-11 2014-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20080191207A1 (en) * 2007-02-08 2008-08-14 Mitsubishi Electric Corporation Thin film transistor device, method of manufacturing the same, and display apparatus
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
KR100858821B1 (ko) 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
KR100943187B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR100958006B1 (ko) 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法

Also Published As

Publication number Publication date
US8674359B2 (en) 2014-03-18
CN102280488A (zh) 2011-12-14
US20110303923A1 (en) 2011-12-15
KR101108175B1 (ko) 2012-01-31
KR20110134752A (ko) 2011-12-15

Similar Documents

Publication Publication Date Title
CN102280488B (zh) Tft、包括tft的阵列基板及制造tft和阵列基板的方法
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5190578B2 (ja) 薄膜トランジスタ表示板の製造方法
KR100600878B1 (ko) 박막트랜지스터 및 그 제조방법
KR101801350B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN102074502B (zh) 制造阵列基板的方法
CN102280466B (zh) 显示设备及其制造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
JP4691681B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
JP2006114871A (ja) 半導体素子及びその製造方法
TW201128779A (en) Thin film transistor and method of forming the same
JP2009295966A (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
WO2016019602A1 (zh) 高解析度amoled背板制造方法
TWI269449B (en) Photo-electronic display device and the making method thereof
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100635065B1 (ko) 유기 전계 발광 표시 장치 및 그 제조방법
CN113066835A (zh) 发光面板及其制备方法、发光装置
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101760946B1 (ko) 박막트랜지스터 어레이기판 제조방법
CN106128960B (zh) 薄膜晶体管、阵列基板及各自制备方法、显示装置
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR20030096674A (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100848097B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SAMSUNG MOBILE DISPLAY CO., LTD. TO: SAMSUNG DISPLAY CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant