CN106128960B - 薄膜晶体管、阵列基板及各自制备方法、显示装置 - Google Patents
薄膜晶体管、阵列基板及各自制备方法、显示装置 Download PDFInfo
- Publication number
- CN106128960B CN106128960B CN201610670772.5A CN201610670772A CN106128960B CN 106128960 B CN106128960 B CN 106128960B CN 201610670772 A CN201610670772 A CN 201610670772A CN 106128960 B CN106128960 B CN 106128960B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- active layer
- drain electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 66
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置，属于显示技术领域。本发明的薄膜晶体管的制备方法，包括：在基底上方形成半导体材料层，并通过一次构图工艺形成包括薄膜晶体管的有源层和漏极图案的图形；对所述漏极图案进行退火，以形成薄膜晶体管漏极的图形。本发明中所提供的薄膜晶体管的制备方法，将漏极与有源层形成在同一层，而漏极与源极分层设置，也即将漏极与阵列基板上的数据线分层设置，从而可以缩小漏极与数据线之间的间距，此时可以有效的改善曝光机的精度对阵列基板上像素分辨率的限制。
Description
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置。
背景技术
目前常用的平板显示装置包括液晶显示装置(Liquid Crystal Display：简称LCD)和OLED(Organic Light-Emitting Diode:有机发光二极管)显示装置，不管是液晶显示装置还是OLED显示装置中均包括有阵列基板，阵列基板中设置有多条栅线和多条数据线，栅线和数据线交叉设置，限定出像素单元，在每个像素单元中均设置有薄膜晶体管(Thin Film Transistor：简称TFT)，薄膜晶体管包括三个电极，即栅极、源极和漏极；其中，栅极连接栅线，源极连接数据线，漏极连接显示电极(液晶显示装置的像素电极；OLED显示装置中OLED器件的阳极)。
在阵列基板的制备工艺中，通常情况下数据线是与薄膜晶体管的源极和漏极在一次构图工艺中制备的，但是由于曝光机的精度有限，所以导致所形成的漏极与数据线之间的间距受到了限制，从而导致阵列基板上的像素尺寸较大，进而使得阵列基板分辨率受限。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种可以有效提高像素分辨率的薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，包括：
在基底上方形成半导体材料层，并通过一次构图工艺形成包括薄膜晶体管的有源层和漏极图案的图形；
对所述漏极图案进行退火，以形成薄膜晶体管漏极的图形。
优选的是，在形成所述薄膜晶体管有源层之前还包括：
在基底上通过构图工艺形成包括薄膜晶体管的栅极的图形，以及形成栅极绝缘层的步骤。
优选的是，在形成所述薄膜晶体管有源层之后还包括：
通过构图工艺形成包括薄膜晶体管的源极的图形，所述源极与所述有源层的源极接触区连接。
优选的是，在形成所述薄膜晶体管的源极的同时还包括：在薄膜晶体管的有源层的漏极接触区形成沟道限定块的图形，所述沟道限定块与源极限定所述有源层的沟道区域。
优选的是，在形成所述薄膜晶体管的有源层之后还包括：
形成栅极绝缘层，以及通过构图工艺形成包括薄膜晶体管的栅极的图形的步骤。
优选的是，所述半导体材料层的材料为非晶硅。
优选的是，在形成所述漏极之后还包括：
对所述漏极进行离子注入的步骤。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法包括上述的薄膜晶体管的制备方法。
优选的是，所述阵列基板的制备方法还包括：在形成所述漏极的基底上形成钝化层，并在所述钝化层中刻蚀过孔；
通过构图工艺，形成包括显示电极的图形。
优选的是，在形成所述薄膜晶体管的有源层之后还包括：
通过构图工艺形成包括薄膜晶体管的源极和与所述源极连接的数据线的图形，所述源极与所述有源层的源极接触区连接。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管，其包括有源层和漏极；其中，所述漏极与所述有源层二者连接且同层设置；所述漏极的材料为对所述有源层的材料进行退火得到。
优选的是，所述薄膜晶体管还包括位于所述有源层的漏极接触区上方的沟道限定块，所述沟道限定块与源极限定所述有源层的沟道区域。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括上述薄膜晶体管。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。
本发明中所提供的薄膜晶体管的制备方法，将漏极与有源层形成在同一层，而漏极与源极分层设置，也即将漏极与阵列基板上的数据线分层设置，从而可以缩小漏极与数据线之间的间距，此时可以有效的改善曝光机的精度对阵列基板上像素分辨率的限制。
附图说明
图1为本发明的实施例1的薄膜晶体管的制备方法的流程图；
图2为本发明的实施例1的薄膜晶体管的制备方法的步骤三图；
图3为发明的实施例1、2的阵列基板的平面示意图；
图4为图3的A-A＇的剖视图；
图5为本发明的实施例1的阵列基板的制备方法的流程图。
其中附图标记为：100、基底；1、栅极；11、栅线；2、栅极绝缘层；3、有源层；31、漏极图案；4、源极；41、数据线；5、漏极；6、钝化层；7、显示电极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在此需要说明的是，在以下实施例中构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
实施例1：
结合图1、3、4所示，本实施例提供一种薄膜晶体管的制备方法，其中，薄膜晶体管可以为顶栅型薄膜晶体管，也可以为底栅型薄膜晶体管。而顶栅型薄膜晶体管和底栅型薄膜晶体管的区别在于薄膜晶体管的栅极1和有源层3相对位置关系，其中，顶栅型薄膜晶体管的栅极1位于有源层3上方，底栅型薄膜晶体管的栅极1位于有源层3下方。在本实施例中以制备底栅型薄膜晶体管为例进行说明。该薄膜晶体管的制备方法具体包括如下步骤：
步骤一、在基底100上通过构图工艺形成包括薄膜晶体管的栅极1的图形。
在该步骤中，基底100采用玻璃等透明材料制成、且经过预先清洗。具体的，在基底100上采用溅射方式、热蒸发方式、等离子体增强化学气相沉积(Plasma Enhanced VaporDeposition：简称PECVD)方式、低压化学气相沉积(Low Pressure Chemical VaporDeposition：简称LPCVD)方式、大气压化学气相沉积(Atmospheric Pressure ChemicalVapor Deposition：简称APCVD)方式或电子回旋谐振化学气相沉积(Electron CyclotronResonance Chemical Vapor Deposition:简称ECR-CVD)方式形成栅金属薄膜，然后采用掩模板，通过构图工艺形成包括薄膜晶体管的栅极1的图形。
其中，栅金属薄膜的材料为金属、金属合金，如：钼、钼铌合金、铝、铝钕合金、钛或铜等导电材料形成。
步骤二、在完成步骤一的基底100上，形成栅极绝缘层2。
在该步骤中，采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式或溅射方式在栅极1上方形成栅极绝缘层2。
步骤三、在完成步骤二的基底100上，形成半导体材料层，并通过一次构图工艺形成包括薄膜晶体管的有源层3和漏极图案31的图形；对所述漏极图案31进行退火，以形成薄膜晶体管漏极5的图形，如图2所示。
在该步骤中，首先，采用等离子体增强化学气相沉积方式、低压化学气相沉积方式沉积半导体材料层，半导体材料层的材料优选为非晶硅；然后，通过一次构图工艺形成有源层3和漏极图案31的图形，有源层3和漏极图案31是一体成型结构；接下来，采用微透镜阵列(Micro Lens Array；MLA)对漏极图案31进行选择性激光退火，以使非晶硅的漏极图案31转变成多晶硅漏极5。
进一步的，为了增强漏极5导电能力还可以包括：对多晶硅漏极5进行离子注入。离子注入方式包括具有质量分析仪的离子注入方式、不具有质量分析仪的离子云式注入方式、等离子注入方式或固态扩散式注入方式。
步骤四、在完成步骤三的基底100上，通过构图工艺形成包括薄膜晶体管的源极4的图形，该源极4与所形成的有源层3的源极接触区接触。其中，在该步骤中还可以在薄膜晶体管的有源层3的漏极接触区形成沟道限定块的图形，该沟道限定块与源极4来限定有源层3的沟道。
在该步骤中，采用溅射方式、热蒸发方式、等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式形成源漏金属薄膜，然后采用掩模板，采用一次构图工艺形成薄膜晶体管的源极4以及沟道限定块的图形。
其中，源漏金属薄膜的材料为金属、金属合金，如：钼、钼铌合金、铝、铝钕合金、钛或铜等导电材料形成。
至此完成了底栅型薄膜晶体管的制备。若制备顶栅型薄膜晶体管，此时则需要将有源层3和栅极1的制备顺序进行调整。
本实施例中所提供的薄膜晶体管的制备方法，将漏极5与有源层3形成在同一层，而漏极5与源极4分层设置，也即将漏极5与阵列基板上的数据线41分层设置，从而可以缩小漏极5与数据线41之间的间距，此时可以有效的改善曝光机的精度对阵列基板上像素分辨率的限制。
相应的，结合图5所示，在本实施例中还提供了一种阵列基板的制备方法，其包括上述制备薄膜晶体管的步骤。其中，在步骤一中形成栅极1的同时还形成有栅线11的图形；在步骤四中形成薄膜晶体管源极4的同时还形成有源极4连接的数据线41的图形。之后还包括：
步骤五、在形成步骤四的基底100上，形成钝化层6，采用一次构图工艺，在钝化层6中对应着漏极5的区域形成过孔。
在该步骤中，钝化层6可采用等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积形成，钝化层6可采用单层的氧化硅材料或者氧化硅材料、氮化硅材料形成多个子层的叠层。然后，通过构图工艺，形成包括钝化层6的图形，并在对应着漏极5的区域形成钝化层6过孔。
步骤六、在完成步骤五的基底100上，通过构图工艺形成包括显示电极7的图形。其中，如果该阵列基板为液晶显示装置中所用的基板时，该显示电极7为像素电极；如果该阵列基板为OLED显示装置中所用的基板时，该显示电极7为OLED器件的阳极。
在该步骤中，采用溅射方式、热蒸发方式或等离子体增强化学气相沉积方式、低压化学气相沉积方式、大气压化学气相沉积方式或电子回旋谐振化学气相沉积方式沉积导电金属膜。其中，导电金属膜100具有高反射率并且满足一定的金属功函数要求，常采用双层膜或三层膜结构：比如ITO(氧化铟锡)/Ag(银)/ITO(氧化铟锡)或者Ag(银)/ITO(氧化铟锡)结构；或者，把上述结构中的ITO换成IZO(氧化铟锌)、IGZO(氧化铟镓锌)或InGaSnO(氧化铟镓锡)。当然，也可以采用具有导电性能及高功函数值的无机金属氧化物、有机导电聚合物或金属材料形成，无机金属氧化物包括氧化铟锡或氧化锌，有机导电聚合物包括PEDOT:SS、PANI，金属材料包括金、铜、银或铂。然后，通过构图工艺，形成包括显示电极7的图形，显示电极7通过有机层过孔和钝化层6过孔与漏极5电连接
如果该阵列基板为OLED显示装置中所用的基板时，在上述阵列基板的结构基础上，进一步制备像素限定层(Pixel Define Layer，简称PDL)，接着蒸镀或者涂覆发光层(Emitting Layer：简称EL)，最后溅射或蒸镀形成金属阴极层，经封装即可形成带有OLED器件的阵列基板。
实施例2：
本实施例提供一种薄膜晶体管、阵列基板、显示装置，其中薄膜晶体管和阵列基板均是采用实施例1中的制备方法制备的。本实施例的显示装置包括该阵列基板。
其中，以底栅型薄膜晶体管为例，对本实施例中的薄膜晶体管的结构进行描述。该薄膜晶体管包括：设置在基底上的栅极、位于栅极所在层上方的栅极绝缘层，位于栅极绝缘层上方的有源层和漏极，漏极与有源层二者连接且同层设置；漏极的材料为对有源层材料进行退火得到；位于有源层和漏极所在层上方的源极。
优选的，该薄膜晶体管还包括位于有源层的漏极接触区上方的沟道限定块，该沟道限定块与源极限定有源层的沟道区域。
其中，显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例中的显示装置具有较高的分辨率。可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上方形成半导体材料层，并通过一次构图工艺形成包括薄膜晶体管的有源层和漏极图案的图形；
对所述漏极图案进行退火，以形成薄膜晶体管漏极的图形；
在形成所述薄膜晶体管有源层之后还包括：
通过构图工艺形成包括薄膜晶体管的源极的图形，所述源极与所述有源层的源极接触区连接，在薄膜晶体管的有源层的漏极接触区形成沟道限定块的图形，所述沟道限定块与源极限定所述有源层的沟道区域。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在形成所述薄膜晶体管有源层之前还包括：
在基底上通过构图工艺形成包括薄膜晶体管的栅极的图形，以及形成栅极绝缘层的步骤。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在形成所述薄膜晶体管的有源层之后还包括：
形成栅极绝缘层，以及通过构图工艺形成包括薄膜晶体管的栅极的图形的步骤。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述半导体材料层的材料为非晶硅。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在形成所述漏极之后还包括：
对所述漏极进行离子注入的步骤。
6.一种阵列基板的制备方法，其特征在于，包括权利要求1-5中任一项所述的薄膜晶体管的制备方法。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，还包括：
在形成所述漏极的基底上形成钝化层，并在所述钝化层中刻蚀过孔；
通过构图工艺，形成包括显示电极的图形。
8.根据权利要求6所述的阵列基板的制备方法，其特征在于，在形成所述薄膜晶体管的有源层之后还包括：
通过构图工艺形成包括薄膜晶体管的源极和与所述源极连接的数据线的图形，所述源极与所述有源层的源极接触区连接。
9.一种薄膜晶体管，其特征在于，包括有源层和漏极；其中，所述漏极与所述有源层二者连接且同层设置；所述漏极的材料为对所述有源层的材料进行退火得到；
所述薄膜晶体管还包括位于所述有源层的漏极接触区上方的沟道限定块，所述沟道限定块与源极限定所述有源层的沟道区域。
10.一种阵列基板，其特征在于，包括权利要求9所述的薄膜晶体管。
11.一种显示装置，其特征在于，包括权利要求10所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610670772.5A CN106128960B (zh) | 2016-08-15 | 2016-08-15 | 薄膜晶体管、阵列基板及各自制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610670772.5A CN106128960B (zh) | 2016-08-15 | 2016-08-15 | 薄膜晶体管、阵列基板及各自制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106128960A CN106128960A (zh) | 2016-11-16 |
| CN106128960B true CN106128960B (zh) | 2020-04-10 |
Family
ID=57258313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610670772.5A Active CN106128960B (zh) | 2016-08-15 | 2016-08-15 | 薄膜晶体管、阵列基板及各自制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106128960B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109659238B (zh) * | 2019-03-12 | 2019-05-31 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186558A (ja) * | 1997-12-24 | 1999-07-09 | Sharp Corp | 薄膜トランジスタおよびその製造方法 |
| JP2009081383A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Displays Ltd | 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 |
| CN105070765B (zh) * | 2015-09-09 | 2018-11-16 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、显示装置及制造方法 |
-
2016
- 2016-08-15 CN CN201610670772.5A patent/CN106128960B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106128960A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768306B2 (en) | Array substrate and display device | |
| CN106653768B (zh) | Tft背板及其制作方法 | |
| US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US10741787B2 (en) | Display back plate and fabricating method for the same, and display device | |
| US9502447B2 (en) | Array substrate and manufacturing method thereof, display device | |
| EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| US9881942B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US20160268320A1 (en) | Array Substrate, Manufacturing Method Thereof and Display Apparatus | |
| CN109378326B (zh) | 显示面板及其制作方法 | |
| WO2016176886A1 (zh) | 柔性oled及其制作方法 | |
| US10811436B2 (en) | Array substrate having a convex structure | |
| US10290822B2 (en) | Thin film transistor including recessed gate insulation layer and its manufacturing method, array substrate, and display device | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| US9761617B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US20150372021A1 (en) | Display device, array substrate and method for manufacturing the same | |
| US10396209B2 (en) | Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them | |
| CN113192980A (zh) | 一种阵列基板结构、显示装置及阵列基板结构的制备方法 | |
| WO2021057883A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106128960B (zh) | 薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| US10002889B2 (en) | Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device | |
| CN112909027A (zh) | 一种具有高容量电容结构的阵列基板及其制备方法 | |
| US20190096924A1 (en) | Method for manufacturing display panel, display panel, and display device | |
| US20220310722A1 (en) | Display Motherboard, Preparation Method Thereof, Display Substrate and Display Device | |
| CN207459001U (zh) | 阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |