JP2009081383A - 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 - Google Patents

薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 Download PDF

Info

Publication number
JP2009081383A
JP2009081383A JP2007251245A JP2007251245A JP2009081383A JP 2009081383 A JP2009081383 A JP 2009081383A JP 2007251245 A JP2007251245 A JP 2007251245A JP 2007251245 A JP2007251245 A JP 2007251245A JP 2009081383 A JP2009081383 A JP 2009081383A
Authority
JP
Japan
Prior art keywords
film
thin film
semiconductor
polycrystalline
carbon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007251245A
Other languages
English (en)
Inventor
Toshiyuki Mine
利之 峰
Mitsuharu Tai
光春 田井
Akio Shima
明生 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2007251245A priority Critical patent/JP2009081383A/ja
Priority to US12/219,837 priority patent/US7906834B2/en
Publication of JP2009081383A publication Critical patent/JP2009081383A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高速動作が可能な高信頼性のアクティブマトリクス方式の表示装置を提供する。
【解決手段】絶縁性基板１０１上に成膜したＳｉ窒化膜１０２、Ｓｉ酸化膜１０３の上に非晶質Ｓｉ膜１０４を成膜する。非晶質Ｓｉ膜１０４は脱水素処理される（図１の（ａ)）。この非晶質Ｓｉ膜１０４に炭酸ガスレーザーによるアニールと同時にＵＶ光を照射することで結晶化率が９０％以上、表面の凹凸差が１０ｎｍ以下の結晶化Ｓｉ膜が得られる（図１の（ｃ)）。この結晶化Ｓｉ膜を用いて表示装置のための薄膜トランジスタ等の半導体素子を形成する。炭酸ガスレーザーのみでのアニールでは結晶化率が９０％以上の結晶化Ｓｉ膜を得るためには３５０℃以上の基板加熱が必要である（図１の（ｂ））。
【選択図】図１

Description

本発明は、液晶素子あるいは有機エレクトロルミネッセンス素子を用いた表示装置に係り、特に、低電圧、高速動作が可能な高信頼性の薄膜半導体素子を備えたアクティブマトリクス方式の表示装置とその薄膜半導体素子の製造方法に関する。
近年、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス方式の液晶表示装置（ＬＣＤ）は大画面化、高解像度化が急激に進んでいる。ＬＣＤは非晶質シリコン（a−Ｓｉ）を能動層とする非晶質Ｓｉ−ＴＦＴと多結晶Ｓｉを能動層とする多結晶Ｓｉ−ＴＦＴに大別され、前者は低コストの利点を活かした大型テレビを主流に、後者は高解像、高速動作の利点を活かし中小型ディスプレイを主流に製品化されている。特に、移動度（キャリア移動度、以下単に移動度）の大きい多結晶Ｓｉ−ＴＦＴは有機エレクトロルミネッセンス（有機ＥＬ）表示装置への適用を目指し、低コスト化、高信頼化の検討が加速されている。
多結晶Ｓｉ−ＴＦＴの能動層は、成膜時から多結晶Ｓｉ膜を形成する方法と、非晶質Ｓｉ膜を成膜した後、ランプ過熱やレーザーを用いて非晶質Ｓｉ膜を結晶化し、多結晶Ｓｉ膜に改質する方法がある。何れの方法も、安価で耐熱性の小さいガラス基板上に形成するため、５００℃程度以下のプロセス温度が不可欠となっている。非晶質Ｓｉ膜を結晶化する方法としては、スループットが大きくガラス基板の反りが少ないレーザーアニールによる結晶化方法が主流である。また、近年、樹脂基板や樹脂フィルムに多結晶Ｓｉ−ＴＦＴを作製した可撓性表示装置（フレキシブルディスプレイ）の開発も盛んになりつつある。
非晶質Ｓｉ膜の結晶化に用いられるレーザーアニールの方法としては、特許文献１、及び特許文献２に開示されたものが知られている。
特許文献１に開示されているレーザーアニールによる結晶化方法のプロセスの要点を以下に示す。
（１）膜厚６０ｎｍ程度から１３０ｎｍ程度の非晶質Ｓｉ膜をプラズマＣＶＤ法により形成する。
（２）上記、非晶質Ｓｉ膜を下記条件にて結晶化する。
（２−１）レーザー照射の基板温度を室温（２５℃）程度から４００℃程度とする。
（２−２)レーザー照射時間は、薄膜（半導体膜）の同一地点で１０ｍｓ程度以内とする。
（２−３)レーザー照射エネルギーは１０００ｍＪ／ｃｍ2以下とする。
（２−４)レーザー発信源には囚われず、エキシマレーザー（ＡｒＦ，ＸｅＣｌ，ＸｅＦ，ＫｒＦ）、ＹＡＧレーザー、Ａｒレーザー、色素レーザー、炭酸ガスレーザー等のレーザーを用いて結晶化する。
（３）ゲート絶縁膜、ゲート電極を成膜した後、ゲート電極を加工する。
（４）３５０℃以下の温度で、イオン注入法によりソース、ドレイン領域に不純物を注入する。
（５）配線層を形成する。
特開平９−５０５０１２号公報 特開平９−５２１９１３号公報
高速動作が可能な高信頼性のアクティブマトリクス方式の表示装置を構成するＳｉ膜のレーザーアニールでは、Ｓｉ膜が吸収する波長のレーザー光を照射し、Ｓｉ膜を溶融、凝固させて結晶化を行う。Ｓｉ膜のバンドギャップ（１．１ｅＶ)よりも大きいエネルギーを有する波長（約８００ｎｍ以下の波長）のレーザー光を用いる方法が一般的で、量産ではエキシマレーザー（波長：１５０〜３５０ｎｍ）やＹＡＧレーザーの第２高調波(波長；51４ｎｍ)を用いた結晶化方法が主流である。
上記エキシマレーザーに代表されるガスレーザーの装置的課題は、使用するレーザーパワー密度に対して発振側のパワー密度のバラツキが大きいこと、及びガス交換頻度が多くその費用が高額な点である。パワー密度のバラツキが大きいため、ガラス基板間だけでなく同一基板内においても照射位置によって移動度のバラツキが大きくなる問題がある。
一方、ＹＡＧレーザーに代表される固体レーザーの装置的課題は、発振側のパワー密度が小さいために照射する領域が非常に小さい点である。ガスレーザーの照射面積と比較すると、約３〜４桁の違いがあり、大型のガラス基板に適用する上ではスループットに大きな問題がある。
上記エキシマレーザーやYAGレーザーは、ガラス基板を過熱すると多結晶Ｓｉ膜の膜質均一性が向上する利点ある。しかし、ガラス基板過熱はガラスの熱伝導率が小さいため加熱、冷却時間が長くスループットが著しく低下すること、冷却、加熱機構を付けると装置構成が複雑になり、初期投資費用や保守費用が著しく増加するなどの点から、通常は室温でレーザー照射を行っている。
また、ガラス基板に比べ、より耐熱性が小さい樹脂基板などへの応用を考えた場合は、基板加熱は現実的には不可能である。このような観点からも、室温でレーザー照射を行うことが強く求められている。
特許文献１に記載されているレーザーアニールの中で、炭酸ガスレーザー以外のレーザーアニールは、非晶質Ｓｉ膜の少なくとも一部を溶融させて結晶化を行う方法であり、Ｓｉ粒界の欠陥が少なく、大きい移動度の多結晶Ｓｉ膜を得られる利点がある。但し、以下に示すような大きな問題がある。
図２５は、レーザーアニール（例えば、ＸｅＣｌエキシマレーザー）による非晶質Ｓｉ膜８０２の結晶化の模式図を示したものである。ガラス基板８０１上に非晶質Ｓｉ膜８０２を成膜した後、膜中の水素を抜く低温アニール（約５００℃）を実施する（図２５の（ａ））。次に、エキシマレーザーを照射して非晶質Ｓｉ膜８０２の結晶化を行う。図２５の（ｂ)はレーザー照射初期状態の模式図で、図２５の（ｃ）は、レーザー照射終了時期の模式図を示している。実際にはレーザーを照射している時間は、１００ナノ秒以下であり、上記図２５の（ｂ)と図２５の（ｃ)は、ほぼ同時に起ると考えてよい。エキシマレーザーのように波長が４００ｎｍ以下の光は吸収係数が大きいためＳｉ膜の表面付近で殆どの光が吸収される。従って、図２５の(ｂ)に示すように、レーザー照射初期課程では、上層部が溶融した液相Ｓｉ膜８０３、下層部は非晶質Ｓｉ膜８０２となっている。
図２５の（ｃ）に示すように、時間が経過すると下層の非晶質Ｓｉ膜８０２は熱伝導により結晶化して、多結晶膜Ｓｉ膜８０４となる。レーザー照射が終了すると、図２５の（ｄ）に示したように、表面側の液相Ｓｉ膜８０３は凝固し、多結晶Ｓｉ膜８０４になる。この凝固過程では、液相から固相への体積膨張を伴うため隣接する結晶粒界面８０５に急峻な突起８０６が形成される欠点がある。
Ｓｉ膜の粒界部分８０５に発生する突起８０６の高さはレーザーアニールの条件に依存するが、約１０ｃｍ2／Ｖ・ｓ以上の移動度を得るような条件下では、結晶化を行うＳｉ膜厚の約半分から、ほぼ膜厚に相当する大きさの突起８０６が形成される。上記突起８０６部分では、その上に形成するゲート絶縁膜の局所領域だけに電界が集中する現象を招く。この突起８０６による電界集中は、多結晶Ｓｉ−ＴＦＴの長期信頼性を劣化させるだけでなく、ＬＣＤ製造過程において発生するプロセス中のチャージアップでゲート絶縁膜が絶縁破壊する不良を誘発する。炭酸ガスレーザー以外のレーザーアニールを用いた場合、上述した問題によりゲート絶縁膜の薄膜化が非常に困難となっており、多結晶Ｓｉ−ＴＦＴ特性を向上させる上で大きな障害となっている。
一方、特許文献１に記載されているレーザーアニールの中で、炭酸ガスレーザーだけは、その他のレーザーアニールとは異なる原理で非晶質Ｓｉ膜が結晶化される。炭酸ガスレーザーの波長は１０．６４マイクロメーター（μｍ）であり、そのエネルギーは０．１１６ｅＶとＳｉのバンドギャップよりも約１桁小さい。つまり、照射した炭酸ガスレーザーのほとんどは、非晶質Ｓｉ膜を透過しレーザー光の吸収による発熱は起らない。
特許文献１には、炭酸ガスレーザーに関する詳細が記述されていないが、我々は炭酸ガスレーザーを用いた非晶質Ｓｉ膜の結晶化方法に関して詳細に検討し、以下の結果を得た。
（１）室温で炭酸ガスレーザーを照射しても、非晶質Ｓｉ膜は結晶化しない。
（２）基板温度を約２５０℃以上に加熱すると、非晶質Ｓｉ膜は結晶化する。
（３）基板温度を約２５０℃以上に過熱する場合においても、レーザーパワー密度を約５０Ｊ／ｃｍ2以上にしなければ、非晶質Ｓｉ膜は結晶化しない
（４）炭酸ガスレーザーを用いて結晶化を行う場合、Ｓｉが溶融しない温度以下で結晶化を行うと粒界部分に発生する突起が非常に小さい。
上述したように、我々の検討において、炭酸ガスレーザーによる非晶質Si膜の結晶化は、粒界部分に発生する突起が非常に小さい利点があるが、ガラス基板温度を約250℃以上に加熱しないと結晶化が出来ない課題が明確になった。
本発明の目的は、高速動作が可能な高信頼性の薄膜半導体素子を用いたアクティブマトリクス方式の表示装置と、この薄膜半導体素子の製造方法を提供することにある。すなわち、本発明は、このような高速動作が可能な高信頼性の薄膜半導体素子を具備したアクティブマトリクス方式の表示装置を構成するのに好適であるＳｉ膜の移動度が１０ｃｍ2／Ｖ・ｓ以上であり、かつＳｉ粒界部分の突起が非常に小さいレーザーアニールによる非晶質Ｓｉ膜の結晶化方法を提供することにある。特に、基板の高温加熱が不要でレーザーアニールのスループットを低下させない炭酸ガスレーザーアニールによる結晶化方法を提供することにある。更には、耐熱性の小さい樹脂基板や樹脂フィルム上にも作製可能とした多結晶Ｓｉ−ＴＦＴなどの薄膜半導体素子で構成したアクティブマトリクス方式の表示装置を提供することにある。
炭酸ガスレーザー以外のレーザーアニールによる結晶化処理では、被加熱材料が直接光を吸収して発熱（加熱）するが、炭酸ガスレーザーは被加熱材料の自由電子（フリーキャリア）を励起して被加熱材料が加熱される。従って、被加熱材料中にフリーキャリアが存在しない、もしくは非常に少ない状態では加熱が起らない。
本発明者らは、炭酸ガスレーザーを用いて基板温度が上昇するために必要なフリーキャリア濃度を算出するために以下の検討を行った。まず、単結晶Ｓｉ基板上の表面から１μｍまでの領域（以下、ウエル領域と記載する）にイオン注入法でリン（Ｐ）を注入した。ここでは、ウエル領域のリン濃度が、１ｅ１６／ｃｍ3〜３ｅ１９／ｃｍ3の濃度になるようにリンの注入エネルギーとドーズ量を調整した。次に、１０００℃、２時間の結晶化アニールを行って、上記ウエル領域の不純物濃度の分布を均一にした後、基板加熱を行わない条件で炭酸ガスレーザーを照射し、放射温度計による温度測定を行った。
図２３は、Ｓｉ基板（ウエル領域）の不純物濃度（リン濃度）と放射温度計による温度の関係を示す図である。炭酸ガスレーザーの照射エネルギーは１６０Ｊ／ｃｍ2である。図２３から明らかなように、放射温度計によるＳｉ基板温度は、Ｓｉ基板の不純物濃度が約３ｅ１７／ｃｍ3以下の低濃度領域では基板温度は殆ど上昇しないが、不純物濃度が約１ｅ１８／ｃｍ3以上の領域では、急激な温度上昇があった。ここでは、リン（Ｐ）を注入したドナー型の不純物の例を示したが、砒素（Ａｓ）を注入した場合でも同様の結果であった。また、ボロン（Ｂ）などのアクセプタ形の不純物においても同様の結果が得られた。
以上説明したように、炭酸ガスレーザーによるＳｉの加熱には約１ｅ１８／ｃｍ3以上のフリーキャリアが必須であり、基板加熱を行わない環境下では不純物を含まないＳｉの高温加熱は不可能であることが明らかとなった。
本発明者らは、上記結果を基に、フリーキャリアを発生させる別の方法として光照射の検討を行った。上記実験と同じ試料構造を用いて、光照射を行いながら炭酸ガスレーザーによるＳiの加熱実験を行なった。ここでは、光源としてＵＶ光（紫外線）を用いた。図２４にその結果を示す。ＵＶ照射を行うと基板過熱を行わなくてもＳｉ基板が加熱されることが分かった。ここでは炭酸ガスレーザーの照射エネルギーを１６０Ｊ／ｃｍ2一定としたため約１２００℃の温度を示したが、照射エネルギーを調整することでSi基板の飽和温度は任意に制御可能であった。
本発明は、ガラス基板、樹脂基板、樹脂フィルムなどの絶縁性基板の上に成膜した非晶質Ｓｉ膜を、基板過熱を行わない炭酸ガスレーザー照射で結晶化させることにある。もしくは、ガラス基板、樹脂基板、樹脂フィルムなどの絶縁性基板の上に成膜した多結晶Ｓｉ−ＴＦＴのソース及びドレイン領域を、基板加熱なしの炭酸ガスレーザーを用いて活性化させることにある。具体的には、炭酸ガスレーザーを照射する領域に、Ｓｉが吸収する波長の光を照射し電子、正孔を発生させる。照射する光は、レーザーのように単一波長である必要性はなく、炭酸ガスレーザーが照射される領域のフリーキャリ（電子、正孔）の密度が約１ｅ１８／ｃｍ3以上になるような光であれば良い。また、炭酸ガスレーザーを照射し結晶化、もしくは活性化する材料もＳｉに限定されるわけではなく、ＳｉＧｅやＳｉＣのような混晶材料でもよい。
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
基板加熱を行わない炭酸ガスレーザーを用いて、半導体薄膜の結晶化や不純物の活性化が可能になる。具体的には、非晶質Ｓｉ膜や非晶質ＳｉＧｅ膜や非晶質ＳｉＣ膜等の結晶化、その中に含まれる不純物の活性化ができる。
これにより、表面が非常に平坦な多結晶半導体薄膜を得ることが可能となり、その上に形成する絶縁膜の絶縁耐性や信頼性の向上を図ることができる。また、不純物活性化率やその均一性も大幅に向上する。
以下、本発明の実施の形態を、実施例の図面に基づいて詳細に説明する。なお、実施の形態を説明するための実施例の全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
図１〜図３を用いて本発明の実施例１を詳細に説明する。図１に本発明の実施例１の説明に用いる試料の断面構造を示す。この試料は、アクティブマトリクス方式の表示装置を構成する通称、薄膜トランジスタ基板と呼ばれる基板と同様の構造を持たせた基板である。本実施の形態では、図１の(ｂ)に示すように非晶質Ｓｉ膜に炭酸ガスレーザーだけを照射した方法（Ａ方式）と図１の(ｃ)に示したように炭酸ガスレーザーと同時に紫外線（ＵＶ)を照射した方法（Ｂ方式）の例を比較して挙げる。更に、非晶質Ｓｉ膜をハロゲンランプ、ＸｅＣｌエキシマレーザー、及び炭酸ガスレーザーで結晶化した多結晶Ｓｉ膜の、結晶化率、表面凹凸の比較した例も説明する。
本実施例における試料は、基板にガラスを用い、このガラス基板１０１上に形成した厚さ１００ｎｍのＳｉ窒化膜１０２、その上に形成した厚さ１００ｎｍのＳｉ酸化膜１０３、及びその上に形成した厚さ６０ｎｍの非晶質Ｓｉ膜１０４から構成されている。Ｓｉ窒化膜１０２は、モノシラン（ＳｉＨ4)、アンモニア（ＮＨ3)、窒素（Ｎ2）を原料ガスとするプラズマ化学気相成長法（以下プラズマＣＶＤ法と記す）で、Ｓｉ酸化膜はてテトラエトキシシラン（ＴＥＯＳ）、酸素（Ｏ2）を原料ガスとするプラズマＣＶＤ法で、非晶質Ｓｉ膜１０４はＳｉＨ4、アルゴン（Ａｒ)を原料ガスとするプラズマＣＶＤ法で、それぞれ３５０℃の温度で成膜した。この後、５００℃、６０分の窒素アニールを行い非晶質Ｓｉ膜１０４の脱水素処理を行った（図１（ａ））。
まず、Ａ方式は図１の(ｂ)に示したように、炭酸ガスレーザーだけを各試料に照射した。一方、Ｂ方式は、炭酸ガスレーザーと同時にＵＶ光を各試料に照射した。ＵＶ光の照射はスポットＵＶ照射装置を用いて、炭酸ガスレーザーの照射領域を中心に半径約８ｍｍの範囲に照射した。なお、ここではＡ方式、Ｂ方式共に基板温度をパラメーターとして、室温（加熱なし）〜４００℃の範囲でレーザーの照射を行った。炭酸ガスレーザーは連続発振でレーザーの照射エネルギーは１６０Ｊ／ｃｍ2とした。また、炭酸ガスレーザーの照射領域は６ｍｍ×２ｍｍとし、可動式の基板ステージを移動させることでガラス基板全面に照射した。本実施の形態では照射時間を６００マイクロ秒とし、照射領域のオーバーラップは１０％とした。本実施例では、炭酸ガスレーザーの照射領域を６ｍｍ×２ｍｍとしたが、光学レンズの調整で照射領域の面積長は自由に設定できる。
図２に、Ａ方式、Ｂ方式のレーザー照射時の基板温度と結晶化率の関係をそれぞれ示す。結晶化率はラマン分光法により算出した。具体的には、非晶質Ｓｉに起因する光学フォノンの吸収スペクトルと、多結晶Ｓｉに起因する吸収スペクトルの積分値を強度比として算出した。
図２に示したように、ＵＶ照射を行わないＡ方式では、基板温度が約２００℃以下の領域では結晶化は殆ど起らなかった。基板温度が２５０℃近傍から結晶化が進み、約３００℃以上の範囲で１００％に近い結晶化率となった。これに対し、レーザー照射とＵＶ照射を同時に行ったＢ方式は、基板加熱を行わなくても１００％に近い結晶化率となった。この結果は、ＵＶ照射を行なうことで、基板温度を加熱しなくても非晶質Ｓｉ膜１０４中のフリーキャリの密度が約１ｅ１８／ｃｍ3以上になっていることを示している。
本実施例においては照射光にＵＶ光を用いたが、炭酸ガスレーザーを照射する材料のフリーキャリア密度を約１ｅ１８／ｃｍ3以上にすることで、可視光でも同様の結果が得られた。また、ここでは光を照射する領域を、炭酸ガスレーザーの照射領域を中心に半径約８ｍｍの範囲としたが、炭酸ガスレーザーが照射される領域のフリーキャリア密度が約１ｅ１８／ｃｍ3以上であれば、光の照射領域の大きさは自由に設定することが可能である。
次に、図１(ａ)に示した構造の試料を用いて、以下に示す方法で非晶質Ｓｉ膜１０４を結晶化し、多結晶Ｓｉ膜の結晶化率と表面凹凸を比較した。非晶質Ｓｉ膜１０４の結晶化方法は、（１)ハロゲンランプ加熱、（２）ＸｅＣｌ（ゼノンクロライド）レーザー加熱、及び（３)炭酸ガスレーザーとＵＶ照射の３つの方法である。
まず、第1の方法であるハロゲンランプ加熱の詳細を説明する。１μｍ以下の複数の波長を有するハロゲンランプ加熱は、Ｓｉ半導体プロセスでＳｉ基板の短時間加熱法として幅広く用いられている。Ｓｉ酸化膜やＳｉ窒化膜の吸収が起る遠紫外線の成分は少ないため、図１に示した構造においては、非晶質Ｓｉ膜４０１が光を吸収して過熱される。本実施例では、ガラス基板の耐熱性を考慮して７００℃、１分の窒素雰囲気で熱処理を行った。次に、第２の方法であるＸｅＣｌレーザーの照射条件は、照射エネルギー：４００ｍＪ／ｃｍ２、照射時間：３０ナノ秒で結晶化を行った。最後に第３の方法である炭酸ガスレーザーの照射条件は、照射エネルギー：１６０Ｊ／ｃｍ2、照射時間：６００マイクロ秒でレーザー照射と同時にＵＶ照射を行った。なお、レーザーアニール加熱においては、基板加熱は行わなかった。
図２に、３つの方法で結晶化した多結晶Ｓｉ膜の結晶化率と表面凹凸、及び移動度の比較を示した。表面の凹凸は、走査型電子顕微鏡（ＳＥＭ）、及び透過型電子顕微鏡（ＴＥＭ）を用いて試料の断面構造観察から最大値を算出した。また、多結晶Ｓｉ膜の移動度は４端子のホール測定（ｖａｎ ｄｅｒ Ｐａｕｗ法)により算出した。図２に示したように、ランプ加熱方式では結晶化率が７５％程度と非晶質Ｓｉ成分が残っているのに対し、ＸｅＣｌレーザー加熱、炭酸ガスレーザー加熱では９０％以上の結晶化率を示した。
４端子のホール測定による移動度は、ランプ加熱法では１ｃｍ2／Ｖ・ｓ以下、ＸｅＣｌレーザー加熱は５０ｃｍ2／Ｖ・ｓ〜１４０ ｃｍ2／Ｖ・ｓ、炭酸ガスレーザー加熱では１０ｃｍ2／Ｖ・ｓ〜３０ ｃｍ2／Ｖ・ｓの値を示した。このホール移動度は、結晶化率だけでなく結晶性（膜中の欠陥密度）が関与しており、一般に結晶化温度が大きい方法ほど大きい値を示す。すなわち、ＸｅＣｌレーザーと炭酸ガスレーザーは、同等の結晶化率であるが、溶融温度まで上昇させて結晶化しているＸｅＣｌレーザーが最も大きな数値を示す。但し、そのバラツキに関しては、ＸｅＣｌレーザー加熱の方が大きかった。この結果は、溶融温度まで上昇させない炭酸ガスレーザーの方が、結晶性が揃っていることを示しており、多結晶Ｓｉ−ＴＦＴ等のしきい電圧バラツキが小さくなる利点がある。
一方、多結晶Ｓｉ膜表面の凹凸は、ＸｅＣｌレーザー加熱が３０ｎｍ以上の大きい凹凸が存在するのに対して、ランプ加熱方式と炭酸ガスレーザー加熱は１０ｎｍ以下の凹凸であり、非常に平滑な表面が得られた。すなわち、高い結晶化率と平滑な表面を有する多結晶Ｓｉ膜は、本発明の加熱方式だけであった。
本実施例ではガラス基板を用いたが、耐熱性が約３５０℃の樹脂基板や樹脂フィルムを基板として用いても同様の検討を行なった。但し、樹脂基板や樹脂フィルムの場合は、膜の耐熱性が小さいため非晶質Ｓｉ膜の成膜には、水素含有量が非常に小さい反応性スパッタ法による成膜を行い、脱水素処理工程を省いて結晶化を行った。結晶化した多結晶Ｓｉ膜の結晶化率、移動度、表面凹凸はガラス基板と同様の効果が得られた。但し、ランプ加熱方式は、温度が高いため樹脂基板や樹脂フィルムの割れや反りが発生した。
以上説明したように、本実施例においては、耐熱性の小さい樹脂基板等を用いても多結晶Ｓｉ膜の結晶化率、移動度、表面ラフネスにおいて良好な結果が得られた。
次に、図４〜図７用いて本発明の実施例２を詳細に説明する。ここでは、ガラス基板２０１の上に成膜したＳｉ窒化膜２０２、Ｓｉ酸化膜２０３、及び膜厚の異なる非晶質Ｓｉ膜２０４に炭酸ガスレーザーとＵＶ光を照射して結晶化を行った例を示す。比較のために、エキシマレーザー照射も同一試料構造で検討した。なお、本実施例では図４に示した構造とした試料を用いた。基本的な膜構成、成膜プロセスは実施の形態１で説明した方法と同じであるが、非晶質Ｓｉ膜２０４の膜厚だけが異なっている。
本実施例では、最上層に形成する非晶質Ｓｉ膜２０４の膜厚を５０ｎｍ〜４５０ｎｍとした。炭酸ガスレーザーの照射条件は、照射エネルギー：１６０Ｊ／ｃｍ2、照射時間：６００マイクロ秒に固定した。エキシマレーザーは、波長が３０８ｎｍのゼノンクロライド（ＸｅＣｌ)エキシマレーザーを用い、照射エネルギー：４００ｍＪ／ｃｍ2、照射時間：３０ナノ秒に固定した。なお、全ての試料において基板加熱は行っていない。
図５に、成膜した非晶質Ｓｉ膜２０４の膜厚と結晶化率の関係を示す。Ｓｉ膜の結晶化率は、実施例１と同様にラマン分光法により算出した。図５に示したように、炭酸ガスレーザーとＵＶ光を用いて非晶質Ｓｉ膜２０４の結晶化を行った場合、非晶質Ｓｉ膜２０４の膜厚が５０ｎｍ〜４５０ｎｍの全ての範囲において、ほぼ１００％に近い結晶化率となった。これに対し、エキシマレーザー照射では、非晶質Ｓｉ膜２０４の膜厚が約１５０ｎｍを超えると結晶化率が低下し始め、約３５０ｎｍを越える膜厚では結晶化率が約５０％程度で飽和した。
レーザー照射後の結晶状態を調べるために、非晶質Ｓｉ膜の膜厚を４５０ｎｍ形成した試料を、透過型電子顕微鏡（ＴＥＭ）を用いて断面の結晶性を観察した。図６に、エキシマレーザーを照射した試料の断面構造の模式図を示す。エキシマレーザーでは表面から２００〜２５０ｎｍの領域では結晶化が起り多結晶Ｓi層２０５となっていたが、その下層の領域は結晶化しておらず非晶質Ｓｉ層２０４、もしくは非晶質Ｓｉを含んだ微結晶状態であることが分かった。
これは、波長（３０８ｎｍ)が非常に短いＸｅＣｌのレーザー光ではＳｉ膜表面近傍（１００ｎｍ以下）で殆どが吸収され、深い領域に侵入しないことに起因する。つまり、エキシマレーザー光の進入深さよりも深い領域の非晶質Ｓｉは、照射時間内の熱伝導で結晶化する。従って、エキシマレーザーを用いて非晶質Ｓｉ膜の結晶化を行う場合、照射エネルギーや照射時間にも依存するが、深さ方向の結晶化は熱伝導速度で制約される。このため、エキシマレーザーの場合、現実的な条件範囲では約１５０〜２００ｎｍのＳｉ膜厚が結晶化の限界となる。
これに対し、炭酸ガスレーザーは波長（１０．６４μｍ)が長くＳｉ膜での吸収が殆ど無いため、光は非常に深い領域まで侵入する。更に、光が進入した領域にフリーキャリアが一定以上存在すれば加熱が起るので、深さ方向の結晶化はフリーキャリアの移動度で決定される。炭酸ガスレーザーとＵＶ光を同時に照射する場合、フリーキャリア密度はＵＶ光が吸収されるＳｉ膜の表面近傍で最大となる。しかし、半導体膜中のフリーキャリアの移動度は非常に大きいため、表面から数マイクロメータの深さにおいてもフリーキャリアは一瞬で拡散する。以上の現象により、炭酸ガスレーザーとＵＶ光を同時に照射した試料においては、実質的にはＳｉ膜は深さ方向に一様に加熱されることになる。
以上示したように、炭酸ガスレーザーを用いて多結晶Ｓｉ−ＴＦＴを作製する場合、現実的な膜厚範囲においては、結晶化を行う非晶質Ｓｉ膜に膜厚制限が無いと考えてもよい。また、本実施例では不純物をドーピングしていない非晶質Ｓｉ膜の結晶化に関して記述したが、ボロン、リン、砒素などの不純物を含んでいても同様の効果がある。以下、この特徴を活用した一例を図７を用いて説明する。ここでは、厚い多結晶Ｓｉ膜から成るＰ−ｉ−Ｎ構造のホトダイオードを作製した。
まず、ガラス基板３０１上に、１００ｎｍのＳｉ窒化膜３０２、１００ｎｍのＳｉ酸化膜３０３、及び５００ｎｍの非晶質Ｓｉ膜３０４（ａ)を連続して成膜した後、５００℃、６０分の窒素アニールを行い非晶質Ｓｉ膜３０４（ａ)の脱水素処理を行った。次に、ホトリソグラフィーとイオン注入法により、所定の領域にボロンとリンを打ち分けて形成した。ボロンは図７の領域３０５(ａ)に、３５ｋｅＶ、８０ｋｅＶ、１３０ｋｅＶのエネルギーで、それぞれ３ｅ１４／ｃｍ2を注入した。同様に、リンは図７の領域３０６(ａ)に、１００ｋｅＶ、２４０ｋｅＶ、３８０ｋｅＶのエネルギーで、それぞれ３ｅ１４／ｃｍ2を注入した（図７(ａ)）。
次に、実施例１で説明した条件で炭酸ガスレーザーとＵＶ照射を行い、上記非晶質Ｓｉ膜３０４（ａ)、３０５（ａ)、３０６（ａ)の結晶化を行った。これにより上記非晶質Ｓｉ膜は、Ｐ型の多結晶Ｓｉ膜３０５（ｂ)、Ｎ型の多結晶Ｓｉ膜３０６（ｂ)、及びノンドープの多結晶Ｓｉ膜３０４（ｂ)となった。続いて、リソグラフィーとドライエッチング法を用いて、上記、多結晶Ｓｉ膜３０４（ｂ)、３０５（ｂ)、３０６（ｂ)を所定の形状に加工して、Ｐ−ｉ−Ｎ構造の多結晶Ｓｉを作製した（図７（ｂ））。
次に、厚さ８００ｎｍのＳｉ酸化膜３０７を成膜した後、多結晶ＳｉのＰ型領域３０５（ｂ)、Ｎ型領域３０６（ｂ)の表面が露出する開口部３０８を形成した。続いて、チタン（Ｔｉ)、窒化チタン（ＴｉＮ)、アルミニウム（Ａｌ)から成るメタル配線３０９、３１０を形成して、Ｐ−ｉ−Ｎ構造からなる多結晶Ｓｉダイオードを作製した。
Ｐ−ｉ−Ｎ接合に逆バイアスを印加した状態で光を照射し、ダイオードの電流を測定した。高温（１０００℃）の固相成長で結晶化した多結晶Si膜からなるＰ−ｉ−Ｎダイオードと比較した結果、ほぼ同等の特性が得られた。
以上、記述したように本実施例によれば、耐熱性が５００℃のガラス基板上においても、良好な特性を示すダイオードを作製することが可能となる。すなわち、本実施例によれば、ガラス基板上に多結晶Ｓｉ−ＴＦＴと同時に、厚膜のＰ−ｉ−Ｎダイオードを形成することが可能となり、多結晶Ｓｉ−ＴＦＴを用いたデバイスの付加価値を高めることができる。また、本実施例の効果は、ガラス基板だけでなく、樹脂基板や樹脂フィルム上においても同様の効果が得られた。
なお、本実施例ではＰ−ｉ−Ｎダイオードを平面構造で作製したが、基板と垂直方向に作製することも無論可能である。
次に、本発明の実施例３を詳細に説明する。ここでは、炭酸ガスレーザーの照射エネルギーを換えたときのＳｉ膜、ＳｉＧｅ膜表面のラフネスについて検討した例を示す。本実施例で用いた試料構造を図８に示す。基本的な膜構成、プロセスは実施例１に示したものと同じであるが、ここでは、最上層に非晶質Ｓｉ膜４０４（ａ)を用いた場合と非晶質ＳｉＧｅ膜４０４（ｂ)を用いた場合の比較を行った。非晶質ＳｉＧe膜４０４（ｂ)はＳｉＨ4、モノゲルマン（ＧｅＨ4)、アルゴン（Ａｒ)を原料ガスとするプラズマＣＶＤ法で、４００℃の温度で成膜した。非晶質ＳｉＧｅ膜４０４（ｂ)は、ＳｉＨ4とＧｅＨ4のガス流量比を調整知することでＧｅ濃度を20％とした。なお、非晶質Ｓｉ膜４０４（ａ)、非晶質ＳｉＧｅ膜４０４（ｂ)の膜厚は６０ｎｍとした。
炭酸ガスレーザーの照射条件を一定にしても、非晶質Ｓｉ膜の下地の熱伝導率や膜厚によってＳｉ膜の温度は変化するので、本実施例では、炭酸ガスレーザーの照射エネルギーではなく、Ｓｉ膜の飽和温度として表記する。以下に示すレーザーを照射した時の熱処理温度とは、Ｓｉ膜を放射温度計で測定したときの飽和温度である。なお、本実施例においても基板過熱は行なわず、レーザー照射と同時にＵＶ照射を行った。結晶化したＳｉ膜の表面ラフネスは原子間力顕微鏡（ＡＦＭ）で測定した。ＡＦＭ測定のスキャン範囲は、１μｍ×１μｍとし、その領域の平均凹凸を比較した。
図９に、熱処理温度と表面ラフネスの関係を示す。ＳｉＧｅ膜を熱処理した試料は約１３５０℃以上で、Ｓｉ膜を熱処理した試料は約１４５０℃以上で表面凹凸が大きくなった。本実施の形態では５０℃間隔で熱処理を実施したため、厳密にはＳｉＧｅ膜は１３００℃〜１３５０℃の範囲で、Ｓｉ膜は１４００℃〜１４５０℃の範囲で表面の凹凸が大きくなる変化点が存在する。この変化点は、被過熱材料の融点が関与している。一般的にＸｅＣｌレーザーに代表されるエキシマレーザーは、被加熱材料の深さ方向の結晶性を均一にする条件でアニールすると、Ｓｉ膜表面は融点を越え液相状態となる。このため、凝固過程で表面の凹凸が大きくなる。
一方、炭酸ガスレーザーも同様に、融点を超える温度でアニールすると膜表面の凹凸は大きくなるが、融点を超えない温度で熱処理すると、深さ方向に均一な結晶性を有する多結晶ＳｉＧｅ膜や多結晶Ｓｉ膜を得ることができる。
本実施例では２０％のＧｅ濃度を有するＳｉＧｅ膜を一例として説明したが、Ｇｅ濃度によりＳｉＧｅ膜の融点は異なるので、その融点を超えない温度で結晶化することが重要である。また、本発明はＳｉＧｅ膜やＳｉ膜に限定されるわけでなく、炭酸ガスレーザーで被加熱材料の結晶化や不純物の活性化を行う場合、膜表面の平坦性を得ることが目的であれば、融点を超えない範囲で加熱することが重要である。
本発明による炭酸ガスレーザーで結晶化した多結晶ＳｉＧｅ膜のホール移動度について測定した結果、Ｇｅ濃度で若干の違いはあったが多結晶Ｓｉ膜と同様に、１０ｃｍ2／Ｖ・ｓ〜３０ｃｍ2／Ｖ・ｓの移動度が得られた。
次に、本発明の実施例４を詳細に説明する。ここでは、不純物を注入したＳｉ膜の活性化方法とシート抵抗の均一性について検討した結果を記述する。図１０、図１１を用いて、本実施例で作製した試料の構造と、シート抵抗の測定方法について説明する。ここでは、プロセスを簡略化するため耐熱性の高い石英基板５０１を用いた。先ず、公称８インチ石英基板５０１上に、減圧化学気相成長法（以下、ＬＰ−ＣＶＤ法と記す）を用いて、厚さ１００ｎｍのＳｉ窒化膜５０２を形成した後、膜厚の異なる３種類のＳｉ酸化膜５０３を形成した。ここでは、Ｓｉ酸化膜５０３の膜厚を８０ｎｍ、１００ｎｍ、１２０ｎｍとした（図１０）。Ｓｉ窒化膜５０２は、原料ガスにジクロルシラン（ＳｉＨ2Ｃｌ2）とＮＨ3を用いて７８０℃の温度で、Ｓｉ酸化膜５０３はＳｉＨ4と亜酸化窒素（Ｎ2Ｏ)を用いて７５０℃の温度で成膜した
次に、原料ガスにＳｉＨ4を用いたＬＰ−ＣＶＤ法で、厚さ６０ｎｍの多結晶Ｓｉ膜５０４（ｂ)を６１０℃の温度で成膜した。続いて、上記多結晶Ｓｉ膜５０４（ｂ)上に膜厚の異なるＳｉ酸化膜５０５を形成した。本実施例では、上記Ｓｉ酸化膜５０５の膜厚を、１２０ｎｍ、１００ｎｍ、８０nmの３種類とした（図１０）。従って、多結晶Ｓｉ膜５０４（ｂ)の下層のＳｉ酸化膜５０３の膜厚が３仕様、上層のＳｉ酸化膜５０５の膜厚を３仕様としたので、多結晶Ｓｉ膜５０４（ｂ)を挟む上下のＳｉ酸化膜の膜厚は全部で９仕様となる（図１０）。
次に、図１１（ｂ)に示したように、イオン注入法を用いて上記多結晶Ｓｉ膜４０４（ｂ)とその上に形成したＳｉ酸化膜５０５の界面近傍にリン(Ｐ)をイオン注入した。リンの注入量（ドーズ量）は、２ｅ１５／ｃｍ2に統一した。なお、注入エネルギーは、最上層のＳｉ酸化膜５０５の膜厚に対応して変化させた。例えば、最上層のＳｉ酸化膜５０５の膜厚を１００ｎｍとした試料は、リンの注入エネルギーを１１０ｋｅＶとした。この時、リン濃度が最大になる注入深さは最表面から約１１０ｎｍであり、リンの注入分布を考慮すると多結晶Ｓｉ膜４０４(ｂ)の大部分は非晶質Ｓｉ膜４０４（ａ)となる。厳密に言えば、上記多結晶Ｓｉ膜５０４／Ｓｉ酸化膜５０５の界面から約４０ｎｍ程度までは非晶質Ｓｉとなっており、その下層の約２０ｎｍの領域は、非晶質Ｓｉと多結晶Ｓｉの混晶に近い構造となっている。
次に、実施例１で示した３種類の方法で、上記非晶質Ｓｉ膜５０４（ａ)の結晶化（活性化）を行った。第１の方法はハロゲンランプ加熱、第２の方法はＸｅＣｌレーザー加熱、第３の方法は炭酸ガスレーザー（ＣＯ２)加熱である。
まず、第1の方法であるハロゲンランプ加熱では、ガラス基板の耐熱性限界を想定して７００℃、１分の窒素雰囲気で熱処理を行った。次に第２の方法であるＸｅＣｌレーザーの照射条件は、実施例１で説明した条件と同じとした。基板加熱は行わず、照射エネルギー；４００ｍＪ／ｃｍ2、照射時間；３０ナノ秒で結晶化を行った。最後に第３の方法である炭酸ガスレーザーの照射条件も、実施例１に示した条件と同じにした。基板加熱は行わず、レーザー照射と同時にＵＶ照射を行った。炭酸ガスのレーザー照射エネルギー：１６０Ｊ／ｃｍ2、照射時間：６００マイクロ秒で結晶化を行った。なお、このエネルギーおけるＳｉ膜の温度は約１２００℃である。
次に、希フッ酸水溶液を用いて、最上層のＳｉ酸化膜５０５を除去して結晶化した多結晶Ｓｉ膜５０４表面を露出した（図１１（Ｃ))。この後、ウエハ面内１１２点のシート抵抗を測定し、その平均値とバラツキを調べた。シート抵抗のバラツキは、最大抵抗値と最小抵抗値の差を平均抵抗値で割った値で示している。図１２にその結果を示した。ウエハ面内のシート抵抗の平均値（１１２点）はランプ加熱法が最も大きく、ＸｅＣｌレーザー加熱法、炭酸ガスレーザー加熱の順に小さくなった。シート抵抗のウエハ面内バラツキ（３仕様）やウエハ間バラツキ(9仕様)はＸｅＣｌレーザー法が最も大きく、ランプ加熱法、炭酸ガスレーザー加熱法の順に小さくなった。
上記シート抵抗の平均値は、Ｓｉ膜５０４の加熱温度で決定される。ランプ加熱は７００℃であるため活性化率は小さいが、レーザー加熱は非常に高温になるため、９５％以上の活性化率を示し低抵抗となる。上記、抵抗値の観点だけ考えるとソース、ドレインをイオン注入した後の活性化にはレーザーアニールが有効であることを示している。
一方、シート抵抗のウエハ面内バラツキや、ウエハ間バラツキには光の多重反射が大きく関与する。特に、熱処理時間が極端に短いレーザーアニール法は、横方向の熱伝導成分が殆どないため光強度のバラツキが、抵抗値のバラツキに直接反映される。以下、ランプ加熱とＸｅＣｌレーザー加熱のシート抵抗バラツキの原因について詳細に記述する。
複数の界面を有する積層膜に光を照射すると、各界面では屈折率と吸収率の違いを反映した光の反射が起る。図１１（ａ)に示した本実施例を例に挙げると、最表面も含め５箇所に界面が存在しており、その各界面で反射が起る。非晶質Ｓｉ膜５０４（ｂ)内の光強度は、非晶質Ｓｉ膜５０４（ｂ)の上下にある界面からの反射の影響を受ける。このため非晶質Ｓｉ膜５０４（ｂ)の上下に存在する絶縁膜の膜厚が異なれば、光強度も大きく異なる。この光の多重反射は、各層の膜厚と光の波長で決まり、短い波長の光ほど膜厚の僅かな違いで反射率が大きく変動する。厳密には、非晶質Ｓｉ膜５０４（ｂ)は熱処理途中で多結晶Ｓｉ膜５０４（ａ)になるので、熱処理途中で屈折率や吸収係数も変化する。
多結晶Ｓｉ−ＴＦＴプロセスにおける、各絶縁膜や半導体膜の膜厚のほとんどは５０ｎｍ〜１０００ｎｍの範囲であり、上記ハロゲンランプの波長（〜１０００ｎｍ以下の複数の波長）やエキシマレーザーの波長（〜５００ｎｍ）と同等の膜厚である。このため、非晶質Ｓｉ膜５０４（ｂ)のプロセスに起因した膜厚変動（膜厚バラツキ）だけでなく、上下の絶縁膜の膜厚変動（膜厚バラツキ）の影響が非常に大きくなる。ハロゲンランプ加熱は多重反射の影響はあるものの、照射時間が長いため熱伝導の効果で抵抗値のバラツキは比較的抑制される。しかし、ＸｅＣｌレーザー照射は照射時間が短く熱伝導の効果がないため、各層の僅かな膜厚変動が多重反射のバラツキになり、最終的には抵抗値のバラツキとなる。
これに対し炭酸ガスレーザーの波長は１０．６４μｍと各層の膜厚に比べ１桁以上長い。従って、各層の膜厚が僅かに変動しても多重反射の変化は非常に小さい。このため、各層の膜厚が変化してもシート抵抗のバラツキは大幅に抑制される。本実施例では、非晶質Ｓｉ膜５０４（ｂ)の下層のＳｉ酸化膜５０３と上昇のＳｉ酸化膜５０５の膜厚範囲を８０ｎｍ〜１２０ｎｍとした一例を示したが、更に膜厚が大きく異なる試料を評価しても、ほぼ同等のバラツキが得られた。
以上示したように、半導体中に注入した不純物の活性化率のバラツキを考えた場合、本発明を適用することで光の多重反射の影響を抑制でき、活性化率のバラツキを小さくすることが可能となる。
次に、本発明の実施例５を詳細に説明する。ここでは、多結晶Ｓｉ−ＴＦＴのチャネル層の結晶化方法、及びソース、ドレイン領域の活性化方法を変えた場合の、ゲート絶縁膜の破壊電界強度、シート抵抗に関し、本実施例の有効性を説明する。
図１３に、各試料のチャネル層の結晶化方法と拡散層（ソース、ドレイン）の活性化方法を記載した。図１７は、本実施例で作製した多結晶Ｓｉ−ＴＦＴの平面図（図１７（ａ)）と平面図に示したＡ−Ａ'領域の断面図(図１７（ｂ))である。ガラス基板６０１上にSi窒化膜６０２、Ｓｉ酸化膜６０３を形成し、その上にゲート電極６０６、ゲート電極配線６１３、ゲート絶縁膜６０５、ソース６０７（ｂ)、ソース配線６１１、ドレイン６０８（ｂ)、ドレイン配線６１２、及びチャネル６０４（ｂ)から成る多結晶Ｓｉ−ＴＦＴを作製した。本実施例では、多結晶Ｓｉ−ＴＦＴのチャネル長：Lを３μｍ、チャネル幅；Ｗを４μｍとした。以下、図を用いて、その作製方法を詳細に説明する。
まず、実施例１で説明した方法と同様の方法で、ガラス基板６０１上に、Ｓｉ窒化膜６０２（１００ｎｍ）、Ｓｉ酸化膜６０３（１００ｎｍ）、非晶質Ｓｉ膜６０４（ａ）（６０ｎｍ）を順次形成した後、５００℃、６０分の窒素アニールを行い非晶質Ｓｉ膜６０４（ａ)の脱水素処理を行った（図１４（ａ)）。次に、図１３に示したように、試料＃1はＸｅＣｌレーザーを用いて、試料＃２と＃３は、炭酸ガスレーザーを用いて上記非晶質Ｓｉ膜を結晶化した結晶Ｓｉ膜６０４（ｂ)とした。本実施例におけるレーザー照射条件は実施例１と同じとした。基板過熱は行わず、炭酸ガスレーザー照射はＵＶ照射を同時に行った。続いて、リソグラフィーとドライエッチング法により、上記多結晶Ｓｉ膜６０４（ｂ)を所定の形状に加工して活性層を形成した（図１４（ｂ)）。
次に、ゲート絶縁膜６０５となるＳｉ酸化膜６０５を形成した後、しきい電圧を調整するため、チャンネル層となる多結晶Ｓｉ膜６０４（ｂ)にボロンをイオン注入法で注入した。ここでは、しきい電圧ゲート電極６０６となるタングステン膜６０６を順次形成した後、上記タングステン膜６０６を所定の形状に加工した（図１４（Ｃ)）。ゲート絶縁膜６０５はＳｉＨ4とＮ2Ｏを原料ガスとするプラズマＣＶＤ法で、ゲート電極６０６はＡｒガスを用いる反応性スパッタ法をにより形成した。本実施例では、ゲート絶縁膜６０５の膜厚を５０ｎｍ、ゲート電極６０６の膜厚を１５０ｎｍとした。
次に、ソース６０７（ａ)、ドレイン６０７（ｂ)となる領域にイオン注入法によりリン（Ｐ)を注入した。ここでは、リンのドーズエネルギーを60keV、ドーズ量を2e15/cm2とした。上記、リンのイオン注入では、ゲート電極６０６の直下のＳｉ膜は、リンが注入されないため多結晶Ｓｉ膜６０４（ｂ)であるが、ゲート電極６０６で覆われていない領域のＳｉ膜は、非晶質Ｓｉ膜６０７（ａ),６０８（ａ)となる（図１５（ａ)）。この後、ゲート電極６０６端部のゲート絶縁膜６０５の損傷を回復させるため、５００℃、３０分の窒素アニールを実施した。
続いて、図１３に示した各活性化方法を用いて、上記ソース６０７、ドレイン６０８領域の活性化熱処理を行った。試料＃１と＃２のランプ加熱は、ハロゲンランプを用いて、７００℃、１分の熱処理を行った。試料＃３の炭酸ガスレーザーは、実施例３と同様の条件で熱処理を行った。この活性化熱処理により、ソース６０７（ｂ)とドレイン６０８（ｂ)は、多結晶Ｓｉ膜となる（図１５（ｂ））。
次に、原料ガスにＴＥＯＳとＯ2を用いたプラズマＣＶＤ法により、厚さ約６００ｎｍのＳｉ酸化膜６０９を形成した後、ゲート電極６０６、ソース領域６０７（ｂ)、ドレイン領域６０８（ｂ)の表面が露出する開口部６１０を形成した（図１６（ａ)）。なお、図１６(ａ)は図１７（ａ)に示したＡ−Ａ'断面図を示しているため、ゲート電極６０６表面が露出する開口部は表記されていない。
続いて、反応性スパッタ法を用いてチタン（Ｔｉ)、窒化チタン（ＴｉＮ)、アルミニウム（Ａｌ)からなる積層膜を連続して成膜した後、所定の形状に加工してソース配線６１１、ドレイン配線６１２、ゲート配線６１３とした。ここでは、上記Ｔｉ、ＴｉＮ、Ａｌの膜厚を、それぞれ１０ｎｍ、２０ｎｍ、５００ｎｍとした。この後、原料ガスにＳｉＨ4、ＮＨ3、Ｎ2を用いたプラズマＣＶＤ法により、厚さ２００ｎｍのＳｉ窒化膜６１４を形成し、アルミニウム配線の表面が露出する開口部６１５を形成した（図１６（ｂ)、図１７）。
最後に、４００℃の水素雰囲気中で３０分の熱処理を行い、本発明の多結晶Ｓｉ−ＴＦＴの作製を完了した。本実施例で示した、上記素子寸法や、薄膜の膜厚の絶対値は一例であり、この数値をもって本発明が限定されるわけではない。
本実施例では作製した多結晶Ｓｉ−ＴＦＴのシート抵抗、ゲート絶縁膜の破壊耐圧に着目して評価を行なった。本実施例では、５００個の素子を測定し、シート抵抗と絶縁破壊耐圧のバラツキも評価した。図１８に、各試料のシート抵抗、絶縁破壊耐圧の平均値、及びそのバラツキの比較を示す。シート抵抗、及びそのバラツキに関しては、拡散層の活性化アニールを炭酸ガスレーザーで実施した試料＃３が最も良好な値を示した。
この結果は、ハロゲンランプ過熱に比べ炭酸ガスレーザー加熱の方が、拡散層の活性化率が高いことを示している。一方、ゲート絶縁膜の絶縁破壊耐圧、及びその平均値は、試料＃２と試料＃３の絶縁破壊耐圧が大きく、そのバラツキを小さい良好な結果を示した。また、絶縁破壊耐圧が２ＭＶ／ｃｍ以下の素子、すなわち製造過程で既に絶縁破壊を起こした素子の割合は、試料＃１では約５％程度発生したが、試料＃２と＃３では約０．６％であった。この結果は、エキシマレーザーで結晶化した多結晶Si膜の表面に比べ、炭酸ガスレーザーで結晶化した多結晶Ｓｉ膜の表面が平滑で、ゲート絶縁膜に局所的な電界集中が非常に小さいことを反映している。
また、実施例１で示したように、炭酸ガスレーザーによる結晶化は、ＸｅＣｌレーザーによる結晶化に比べ移動度は小さいが、そのバラツキは非常に小さくなった。この結果を反映して、本実施例で作製した多結晶Ｓｉ−ＴＦＴのしきい電圧のバラツキも、炭酸ガスレーザーによる結晶化が最も良好な均一性を示した。
本実施例では、チャネル層に多結晶Ｓｉ膜を適用した多結晶Ｓｉ−ＴＦＴの一例を示したが、チャネル層に多結晶ＳｉＧｅ膜を用いることも無論可能である。また、ここではＮＭＯＳの例を示したがＰＭＯＳでも同様の効果が得られた。更に、本実施例ではゲート電極がチャネル領域の上に位置するトップゲート電極型の多結晶Ｓｉ−ＴＦＴの一例を示したが、ゲート電極がチャネル領域の下に位置するボトムゲート電極型の多結晶Ｓｉ−ＴＦＴにおいても、拡散層のシート抵抗値やそのバラツキを小さく出来る利点がある。
次に、本発明の実施例６を詳細に説明する。ここでは、本発明を用いて、パターニングした絶縁膜の側壁部を利用した多結晶Ｓｉ−ＴＦＴの製造方法の例を示す。
図２１に、本実施例で作製した多結晶Ｓｉ−ＴＦＴの平面図（図２２（ａ)）と平面図に示したＡ−Ａ'領域の断面図(図２２（ｂ))を示す。ガラス基板７０１上に、ゲート電極７０９、ゲート電極配線７１６、ゲート絶縁膜７０８、ソース７０６（ｂ)、ソース配線７１２、ドレイン７０７（ｂ)、ドレイン配線７１３、及びチャネル７０４（ｂ)から成る多結晶Ｓｉ−ＴＦＴを作製した。本実施例では、多結晶Ｓｉ−ＴＦＴのチャネル長：Ｌを０.６μｍ、チャネル幅；Ｗを４μｍとした。以下、図を用いて、その作製方法を詳細に説明する。
まず、ガラス基板７０１上に、１００ｎｍのＳｉ窒化膜７０２、５００ｎｍのＳｉ酸化膜７０３を順次形成した後、リソグラフィーとドライエッチング法により、上記Ｓｉ酸化膜７０３を所定の形状に加工した。続いて、６０ｎｍの非晶質Ｓｉ膜を成膜した後、５００℃、６０分の窒素アニールを行い非晶質Ｓｉ膜の脱水素処理を行った。この後、炭酸ガスレーザーとＵＶ照射により非晶質Ｓｉ膜を結晶化し、多結晶Ｓｉ膜７０４（ｂ)とした。図１９（ａ）入力示したように、多結晶Ｓｉ膜７０４（ｂ)は、下地となるＳｉ窒化膜７０２表面、垂直段差を有する厚さ５００ｎｍのＳｉ酸化膜７０３の側壁、及びその表面に形成される。
実施例２で説明したように、エキシマレーザーでは非晶質Ｓｉ膜の表面近傍で吸収されるため、表面から深い領域に位置する非晶質Ｓｉ膜を結晶化することは非常に困難である。すなわち、図１９（ａ）入力示したようなＳｉ酸化膜７０３の側壁部に形成された非晶質Ｓｉ膜を結晶化することは非常に困難である。しかし、炭酸ガスレーザーでは、レーザー光が非晶質Ｓｉ膜の十分深い領域まで透過するため、Ｓｉ酸化膜７０３の側壁部においても結晶化することが可能となる。
本実施例では、上記Ｓｉ酸化膜７０３の段差の角度（テーパー）が重要となる。下地差の側壁部の角度によっては、後で形成するゲート電極の加工が困難になるため、好ましくは８５度〜９５度の範囲、より好ましくは８７度〜９３度の範囲にすることが重要である。
次に、厚さ１００ｎｍのＳi酸化膜７０５を全面に形成した後、イオン注入法でリン（Ｐ)を全面に注入した。本実施例では、リンのドーズエネルギーを１２０ｋｅＶ、ドーズ量を２ｅ１５／ｃｍ2とした。上記、リンのイオン注入条件では、Ｓｉ酸化膜の最表面から約１２０ｎｍの深さがリンの最大濃度となるため、平坦部分では多結晶Ｓｉ膜中にはリンが注入され、非晶質Ｓｉ膜７０６（ａ),７０６（ｂ)となる。
一方、上記イオン注入に対して、最上層のＳｉ酸化膜７０５の厚さが実質的に厚くなっている、厚さ５００ｎｍのＳｉ酸化膜７０３側壁部、及びＳｉ酸化膜７０３の段差底部近傍の多結晶Ｓｉ膜７０４（ｂ)中にはリンは注入されない。図１９（ｂ)で説明すると、Ｓｉ酸化膜７０３の段差側壁とその底部の逆Ｌ字となった領域の多結晶Ｓｉ膜７０４（ｂ)はリンが注入されないノンドープの多結晶Ｓｉ膜７０４（ｂ)である。
続いて、炭酸ガスレーザーとＵＶ光を全面に照射し、上記イオン注入でリンが注入された非晶質Ｓｉ領域７０６（ａ），７０７（ａ)を結晶化した。この熱処理により、上記非晶質Ｓｉ領域７０６（ａ），７０７（ａ)は、リンドープ多結晶Ｓｉ膜７０６（ｂ),７０７（ｂ)になる。このリンドープ多結晶Ｓｉ膜が、本実施例で作製する多結晶Ｓｉ−ＴＦＴのソース７０６（ｂ)、及びドレイン７０７（ｂ)となる。次に、イオン注入のマスクとして用いたＳｉ酸化膜７０５をＨＦ水溶液で全面除去して多結晶Ｓｉ膜７０４（ｂ),７０６（ｂ),７０７（ｂ)表面を露出させた後、リソグラフィーと等方性ドライエッチング技術を用いて、上記多結晶Ｓｉ膜７０４（ｂ),７０６（ｂ），７０７（ｂ)を所定の形状に加工した。具体的には、図２２（ａ)の破線で示した長方形７０４の形状に加工した。この後、ゲート絶縁膜７０８となる５０ｎｍのＳｉ酸化膜７０８、及びゲート電極７０９となる１００ｎｍのタングステン膜を順次形成した（図２０（ａ)）。
次に、異方性ドライエッチング法により、上記タングステン膜７０９を全面エッチングした。図２０（ｂ)に示すように、異方性ドライエッチングを行うと、下地段差の側壁部には成膜した膜厚と同等の厚さのタングステンのスペーサ７０９が形成される。続いて、リソグラフィー技術により所定のレジストマスクを形成した後、等方性ドライエッチングにより不要な部分となるタングステン膜を除去した。図２１（ａ)に示したように、このエッチングによりタングステンスペーサ７０９を所望の領域だけに形成した。具体的には、図２２（ａ)に示したように、Ｓｉ酸化膜７０３の所望の側壁部分だけにタングステンのスペーサ７０９を残し、ゲート電極７０９とした。
次に、層間絶縁膜となる厚さ１０００ｎｍのＳｉ酸化膜７１０を形成した後、リソグラフィーとドライエッチング法により、多結晶Ｓｉ−ＴＦＴのソース領域７０６（ｂ)、ドレイン領域７０７（ｂ)の一部が露出する開口部７１１を形成した。続いて、実施例５と同じ方法を用いて、チタン（Ｔｉ)、窒化チタン（ＴｉＮ)、アルミニウム（Ａｌ)からなる積層膜を連続して成膜した後、所定の形状に加工してソース配線７１２、ドレイン配線７１３、ゲート配線７１５とした。この後、プラズマCVD法により、厚さ２００ｎｍのＳｉ窒化膜７１４を形成し、アルミニウム配線の表面が露出する開口部６１６を形成した（図２１（ｂ)、図２２）。
最後に、４００℃の水素雰囲気中で３０分の熱処理を行い、本発明の多結晶Ｓｉ−ＴＦＴの作製を完了した。図２２に示したように、本実施例で作製した多結晶Ｓｉ−ＴＦＴは、下地のＳｉ酸化膜７０３の側壁部分を利用しチャネルを縦方向に形成した素子構造である。チャネル長（Ｌ）は、下地Ｓｉ酸化膜７０３の膜厚とゲート電極７０９のスペーサ長さで決定される構造なので、リソグラフィーの最小加工寸法に左右されない非常に短いチャネル長を有する多結晶Ｓｉトランジスタを作製できる。本実施例では、下地Ｓｉ酸化膜７０３の片方の側壁部だけを利用して多結晶Ｓｉ−ＴＦＴを作製したが、無論、反対側の側壁にも多結晶Ｓｉ−ＴＦＴを作製することが可能である。
本実施例においても、実施例５と同様の方法でシート抵抗、ゲート絶縁破壊耐圧、及ぶ、それらのバラツキについて評価した。その結果、実施例５に示した試料＃３と、ほぼ同等の特性が得られた。
すなわち、炭酸ガスレーザーアニールでチャネルＳｉ層の結晶化やソース、ドレインの活性化を行うことで、多結晶Ｓｉのデバイス構造に関わり無く、ゲート絶縁耐圧が大きく、シート抵抗の小さい素子が得られた。
以上、本発明者らによってなされた発明を実施例に基づき具体的に説明したが、本発明は前記の各実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
また、本発明の炭酸ガスレーザーと光照射による半導体材料の結晶化や不純物の活性化は、下地基板がガラスの場合に限らず、樹脂基板や樹脂フィルム等の上に形成した場合にも適用可能である。
本発明の実施例１を説明する試料の断面図である。 本発明の実施例１を説明する非晶質Ｓｉ膜の結晶化率を示した図である。 本発明の実施例１を説明する非晶質Ｓｉ膜の結晶化率を示した図である。。 本発明の実施例２を説明する試料の断面図である。 本発明の実施例２を説明する非晶質Ｓｉ膜の結晶化率を比較した図である。 従来方法で結晶化したＳｉ膜の断面模式図である。 本発明の実施例２を説明するＰ‐ｉ‐Ｎダイオードの断面図である。 本発明の実施例３を説明する試料の断面図である。 本発明の実施例３を説明する表面ラフネスの熱処理温度依存性である。 本発明の実施例４を説明する試料の構造比較図である。 本発明の実施例４を説明する試料の断面図である。 本発明の実施例４を説明する測定結果の比較図である。 本発明の実施例５を説明する試料の作製方法の比較図である 本発明の実施例５を説明する試料の断面図である。 本発明の実施例５を説明する試料の断面図である。 本発明の実施例５を説明する試料の断面図である。 本発明の実施例５を説明する試料の平面図と断面図である。 本発明の実施例５を説明する測定結果の比較図である。 本発明の実施例６を説明する試料の断面図である。 本発明の実施例６を説明する試料の断面図である。 本発明の実施例６を説明する試料の断面図である。 本発明の実施例６を説明する試料の平面図と断面図である。 事前に検討した本発明の不純物濃度とＳｉ温度の関係を示した図である。 事前に検討した本発明の不純物濃度とＳｉ温度の関係を示した図である 従来のエキシマレーザーによる非晶質Ｓｉの結晶化模式図である。
符号の説明
１０１・・・ガラス基板、１０２・・・Ｓｉ窒化膜、１０３・・・Ｓｉ酸化膜、１０４・・・非晶質Ｓｉ膜、２０１・・・ガラス基板、２０２・・・Ｓｉ窒化膜、２０３・・・Si酸化膜、２０４・・・非晶質Ｓｉ膜、２０５・・・多結晶Ｓｉ膜、３０１・・・ガラス基板、３０２・・・Ｓｉ窒化膜、３０３・・・Ｓｉ酸化膜、３０４（ａ)・・・非晶質Ｓｉ膜、３０５（ａ)・・・ボロン注入した非晶質Ｓｉ膜、３０６（ａ)・・・リン注入した非晶質Ｓｉ膜、３０４（ｂ)・・・ノンドープ多結晶Ｓｉ膜、３０５（ｂ)・・・ボロンドープ多結晶Ｓｉ膜、３０６（ｂ)・・・リンドープ多結晶Ｓｉ膜、３０７・・・Ｓｉ酸化膜、３０８・・・開口部、３０９・・・メタル配線、３１０・・・メタル配線、４０１・・・ガラス基板、４０２・・・Ｓｉ窒化膜、４０３・・・Ｓｉ酸化膜、４０４（ａ)・・・非晶質Ｓｉ膜、４０４（ｂ)・・・非晶質ＳｉＧｅ膜、５０１ 石英基板、５０２・・・Ｓｉ窒化膜、５０３・・・Ｓｉ酸化膜、５０４（ａ)・・・非晶質Ｓｉ膜、５０４（ｂ)・・・多結晶Ｓｉ膜、５０５・・・Ｓｉ酸化膜、６０１ ガラス基板、６０２・・・Ｓｉ酸窒化膜、６０３・・・Ｓｉ酸化膜、６０４（ａ)・・・非晶質Ｓｉ膜、６０４（ｂ)・・・多結晶Ｓｉ膜、６０５・・・Ｓｉ酸化膜（ゲート絶縁膜）、６０６・・・タングステン膜（ゲート電極）、６０７（ａ)・・・リンドープ非晶質Ｓｉ、６０７（ｂ)・・・リンドープ多結晶Ｓｉ（ソース）、６０８（ｂ)・・・リンドープ非晶質Ｓｉ、６０８（ａ)・・・リンドープ多結晶Ｓｉ（ドレイン）、６０９・・・Ｓｉ酸化膜（層間膜）、６１０・・・開口部（コンタクト穴）、６１１・・・メタル配線（ソース配線）、６１２・・・メタル配線（ドレイン配線）、６１３・・・メタル配線（ゲート配線）、６１４・・・Ｓｉ窒化膜（保護膜）、６１５・・・メタル開口部、７０１・・・ガラス基板、７０２・・・Ｓｉ酸窒化膜、７０３・・・Ｓｉ酸化膜、７０４（ｂ)・・・多結晶Ｓｉ膜、７０５・・・Ｓｉ酸化膜、７０６（ａ)・・・リンドープ非晶質Ｓｉ膜、７０６（ｂ)・・・リンドープ多結晶Ｓｉ膜（ソース）、７０７（ａ)・・・リンドープ非晶質Ｓｉ、７０７（ｂ)・・・リンドープ多結晶Ｓｉ（ドレイン）、７０８・・・Ｓｉ酸化膜（ゲート絶縁膜）、７０９・・・タングステン膜（ゲート電極）、７１０・・・Ｓｉ酸化膜（層間膜）、７１１・・・開口部（コンタクト穴）、７１２・・・メタル配線（ソース配線）、７１３・・・メタル配線（ドレイン配線）、７１４・・・Ｓｉ窒化膜（保護膜）、７１５・・・メタル配線（ゲート配線）、７１６・・・メタル開口部。

Claims (14)

  1. 絶縁性基板の上に所定の形状に加工された第１および第２の半導体領域を有する半導体薄膜と、前記半導体薄膜と所定の形状に加工された導電体と、前記半導体薄膜と前記導電体に挟まれた絶縁膜を有する薄膜半導体素子を備えた表示装置であって、
    前記半導体薄膜は、その結晶化率が９０％を超える多結晶薄膜であり、かつ前記半導体薄膜の表面の凹凸差が１０ｎｍを超えないことを特徴とする薄膜半導体素子を備えた表示装置。
  2. 請求項１において、
    前記半導体薄膜の移動度が１０ｃｍ2／Ｖ・ｓ以上の多結晶薄膜であることを特徴とする薄膜半導体素子を備えた表示装置。
  3. 請求項１において、
    前記半導体薄膜は、前記絶縁性基板上に所定の形状に加工された第１の絶縁膜の側壁部の少なくとも一部の上に、所定の形状に加工された第１および第２の半導体領域を有し、且つ、所定の形状に加工された導電体に挟まれた第２の絶縁膜を有し、
    前記半導体薄膜の表面の凹凸差が１０ｎｍ以下であることを特徴とする薄膜半導体素子を備えた表示装置。
  4. 請求項３において、
    前記半導体薄膜の第１および第２の半導体領域が、Ｎ型、もしくはＰ型の多結晶薄膜からなり、その領域のシート抵抗が１kΩ/□以下であることを特徴とする薄膜半導体素子を備えた表示装置。
  5. 請求項３において、
    前記半導体素子が、前記所定の形状に加工された前記半導体薄膜の前記第１および第２の半導体領域がソースまたはドレインであり、前記所定の形状に加工された前記導電体がゲート電極で、半導体薄膜と導電体とに挟まれた絶縁膜がゲート絶縁膜である薄膜トランジスタであることを特徴とする薄膜半導体素子を備えた表示装置。
  6. 請求項１又は３において、
    前記半導体薄膜が多結晶Ｓｉ膜、多結晶ＳｉＧｅ膜、多結晶ＳｉＣ膜のいずれかから成ることを特徴とする薄膜半導体素子を備えた表示装置。
  7. 絶縁性基板の上に絶縁膜を形成する工程と、前記絶縁膜上に非晶質半導体薄膜を形成する工程と、炭酸ガスレーザーと光を同時に照射して前記非晶質半導体薄膜を多結晶半導体薄膜にする工程を含むことを特徴とする薄膜半導体素子の製造方法。
  8. 請求項７において、
    前記非晶質半導薄膜の一部にＮ型、もしくはＰ型となる不純物を導入する工程と、前記非晶質半導体薄膜に炭酸ガスレーザーと光を同時に照射して、多結晶半導体薄膜に改質する多結晶化工程を含むことを特徴とする薄膜半導体素子の製造方法。
  9. 請求項８において、
    前記不純物を導入した非晶質半導薄膜に炭酸ガスレーザーと光を同時に照射して、前記半導体薄膜の不純物を活性化する工程を含むことを特徴とする薄膜半導体素子の製造方法。
  10. 請求項７において、
    前記多結晶半導体薄膜が多結晶Ｓｉ膜、多結晶ＳｉＧｅ膜、多結晶ＳｉＣ膜のいずれかから成ることを特徴とする薄膜半導体素子の製造方法。
  11. 請求項７において、
    前記炭酸ガスレーザーと同時に照射する前記光が、可視光もしくは紫外線であることを特徴とする薄膜半導体素子の製造方法。
  12. 請求項７において、
    前記炭酸ガスレーザーと同時に前記光を照射する工程において、前記光によって発生する半導体薄膜内の電子もしくは正孔の密度が１ｅ１８／ｃｍ3以上であることを特徴とする薄膜半導体素子の製造方法。
  13. 請求項７において、
    前記半導体薄膜に炭酸ガスレーザーと光を同時に照射する工程において、前記半導体薄膜が溶融しない範囲で前記炭酸ガスレーザーを照射することを特徴とする薄膜半導体素子の製造方法。
  14. 請求項７において、
    前記絶縁性基板を加熱することなく、前記炭酸ガスレーザーと同時に前記光を照射することを特徴とする薄膜半導体素子の製造方法。
JP2007251245A 2007-09-27 2007-09-27 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 Pending JP2009081383A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007251245A JP2009081383A (ja) 2007-09-27 2007-09-27 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
US12/219,837 US7906834B2 (en) 2007-09-27 2008-07-29 Display device having thin film semiconductor device and manufacturing method of thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251245A JP2009081383A (ja) 2007-09-27 2007-09-27 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2009081383A true JP2009081383A (ja) 2009-04-16

Family

ID=40507147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251245A Pending JP2009081383A (ja) 2007-09-27 2007-09-27 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法

Country Status (2)

Country Link
US (1) US7906834B2 (ja)
JP (1) JP2009081383A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165717A (ja) * 2010-02-04 2011-08-25 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2011221072A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2012156390A (ja) * 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
KR20170124128A (ko) * 2016-04-29 2017-11-10 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
WO2022106953A1 (ja) * 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076845B2 (en) * 2013-10-03 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a high density dielectric etch-stop layer
CN106128960B (zh) * 2016-08-15 2020-04-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及各自制备方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234288A (ja) * 2002-02-07 2003-08-22 Sony Corp 多結晶半導体膜と半導体素子の製造方法及び製造装置
JP2003282881A (ja) * 2002-03-22 2003-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP2003289046A (ja) * 1995-12-14 2003-10-10 Seiko Epson Corp 半導体装置、半導体装置の製造方法、表示装置、電子機器
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP2004207298A (ja) * 2002-12-24 2004-07-22 Sharp Corp 半導体装置およびその製造方法
JP2004282060A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法。
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置
JP2006041082A (ja) * 2004-07-26 2006-02-09 Sharp Corp 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
JP2006191127A (ja) * 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2006113110A1 (en) * 2005-04-12 2006-10-26 General Electric Company Process for making a thermoplastic vulcanizate composition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
US8071872B2 (en) * 2007-06-15 2011-12-06 Translucent Inc. Thin film semi-conductor-on-glass solar cell devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289046A (ja) * 1995-12-14 2003-10-10 Seiko Epson Corp 半導体装置、半導体装置の製造方法、表示装置、電子機器
JP2006191127A (ja) * 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003234288A (ja) * 2002-02-07 2003-08-22 Sony Corp 多結晶半導体膜と半導体素子の製造方法及び製造装置
JP2003282881A (ja) * 2002-03-22 2003-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
JP2004207298A (ja) * 2002-12-24 2004-07-22 Sharp Corp 半導体装置およびその製造方法
JP2004282060A (ja) * 2003-02-28 2004-10-07 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法。
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置
JP2006041082A (ja) * 2004-07-26 2006-02-09 Sharp Corp 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
WO2006113110A1 (en) * 2005-04-12 2006-10-26 General Electric Company Process for making a thermoplastic vulcanizate composition

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165717A (ja) * 2010-02-04 2011-08-25 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2011221072A (ja) * 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置及び電子機器
JP2012156390A (ja) * 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
KR20170124128A (ko) * 2016-04-29 2017-11-10 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
KR102576428B1 (ko) * 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
US11843002B2 (en) 2016-04-29 2023-12-12 Samsung Display Co., Ltd. Transistor structure, display device including transistor structure, and method of manufacturing transistor structure
WO2022106953A1 (ja) * 2020-11-17 2022-05-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20090085042A1 (en) 2009-04-02
US7906834B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US7056775B2 (en) Semiconductor device and process for fabricating the same
TWI224868B (en) Method of forming poly-silicon thin film transistor
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
JP2009081383A (ja) 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JPH1140501A (ja) 半導体装置の製造方法及び半導体装置
JP2005202398A (ja) フレキシブルディスプレイおよびその製造方法
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JP2001319887A (ja) ランプアニール装置および表示素子用基板
JP3890270B2 (ja) 薄膜トランジスタの製造方法
JPS6235571A (ja) 半導体装置の製造方法
CN105140130A (zh) 低温多晶硅薄膜晶体管及其制备方法
JPH0917729A (ja) 半導体装置の製造方法
Sugawara et al. Crystallization of double-layered silicon thin films by solid green laser annealing for high-performance thin-film transistors
TWI237304B (en) Method manufacturing of the semiconductor film
JP3844537B2 (ja) 多結晶半導体膜の製造方法
JP5302937B2 (ja) 不純物活性化方法、半導体装置の製造方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
KR20060032454A (ko) 다결정 실리콘 제조방법
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
JP3765936B2 (ja) 半導体装置の作製方法
JP4514908B2 (ja) 半導体装置の製造方法
KR100659911B1 (ko) 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법
KR101131216B1 (ko) 다결정 실리콘 박막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131029