CN112928126B - 一种阵列基板及其制造方法和显示面板 - Google Patents

Abstract

本申请涉及显示技术领域，公开一种阵列基板及其制造方法和显示面板，其中，阵列基板包括：基层、第一导电走线、第二导电走线、绝缘层以及共享棒走线；第一导电走线处于像素开口区域内，厚度为H1；第二导电走线处于像素开口区域外，厚度为H2，1/20≤H1/H2≤1/10；绝缘层覆盖第一导电走线和第二导电走线；共享棒走线设置在绝缘层上。显示面板包括上述阵列基板。显示面板的制造方法，包括步骤：在基层上形成处于像素开口区域内的且厚度为H1的第一导电走线以及处于像素开口区域外且厚度为H2的第二导电走线，1/20≤H1/H2≤1/10。本申请公开的阵列基板及其制造方法和显示面板，可减小像素开口区域内共享棒走线的段差，提高像素开口率，减少显示亮度不均匀的问题。

Description

一种阵列基板及其制造方法和显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法和显示面板。

背景技术

阵列基板是显示面板的重要组成，阵列基板中包括了层叠的第一金属(M1)、绝缘层和第二金属层(M2)，第一金属层具有处于像素开口区域内的第一导电走线和处于像素开口区域外的第二导电走线，现有的阵列基板中，第一导电走线和第二导电走线厚度相同，会导致像素开口率低、显示亮度不均匀(mura)等问题。

上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。

发明内容

本申请的主要目的是提供一种阵列基板及其制造方法和显示面板，旨在解决现有技术中像素开口率低、显示亮度不均匀的技术问题。

为实现上述目的，本申请提出的阵列基板，该阵列基板包括：基层、第一导电走线、第二导电走线、绝缘层以及共享棒走线；第一导电走线设置在基层上，且处于像素开口区域内，其厚度为H1；第二导电走线设置在基层上，且处于像素开口区域外，其厚度为H2，其中，H1与H2满足关系：1/20≤H1/H2≤1/10；绝缘层覆盖于第一导电走线和第二导电走线上；共享棒走线设置在绝缘层上，用于与第一导电走线形成电压差。

可选地，第一导电走线在共享棒走线朝向基层方向的垂直投影内。

可选地，第一导电走线为超导材质，第二导电走线为具有阻抗的导电材质。

可选地，第一导电走线由超导材料制成，第二导电走线由具有阻抗的导电材料和制成第一导电走线的超导材料混合形成的混合材料制成。

本申请提出的显示面板，该显示面板包括：上述的阵列基板。

本申请提出的阵列基板制造方法，包括如下步骤：

在基层上形成处于像素开口区域内且厚度为H1的第一导电走线以及处于像素开口区域外且厚度为H2的第二导电走线，其中，H1与H2满足关系：1/20≤H1/H2≤1/10；

在第一导电走线和第二导电走线的表面覆盖绝缘层；

在绝缘层上形成用于与第一导电走线形成电压差的共享棒走线。

可选地，在基层上形成处于像素开口区域内且厚度为H1的第一导电走线以及处于像素开口区域外且厚度为H2的第二导电走线的步骤中，包括步骤：

在基层上形成具有第一导电材料和第二导电材料的导电层；

对像素开口区域内的导电层采用半色调掩膜工艺刻蚀，并对像素开口区域外的导电层采用全色调掩膜工艺刻蚀，以使在基层上形成保留第一导电材料且厚度为H1的第一导电走线以及保留第一导电材料和第二导电材料且厚度为H2的第二导电走线。

可选地，对像素开口区域内的导电层采用半色调掩膜工艺刻蚀，并对像素开口区域外的导电层采用全色调掩膜工艺刻蚀，以使在基层上形成保留第一导电材料且厚度为H1的第一导电走线以及保留第一导电材料和第二导电材料且厚度为H2的第二导电走线的步骤中，包括步骤：

对待形成第一导电走线区域的导电层采用半色调光刻胶进行遮挡；

对待形成第二导电走线区域的导电层采用全色调光刻胶进行遮挡；

对待形成第一导电走线区域的导电层采用半色调光刻胶进行遮挡的步骤和对待形成第二导电走线区域的导电层采用全色调光刻胶进行遮挡的步骤完成后，对导电层采用第一刻蚀液进行刻蚀，以刻除半色调光刻胶和全色调光刻胶遮挡区域外的导电层；

对导电层采用第一刻蚀液进行刻蚀，以刻除半色调光刻胶和全色调光刻胶遮挡区域外的导电层的步骤完成后，对半色调光刻胶和全色调光刻胶进行灰化，以使待形成第一导电走线区域的导电层曝光，并使灰化后的全色调光刻胶保持对待形成第二导电走线区域的导电层的遮挡；

对半色调光刻胶和全色调光刻胶进行灰化，以使待形成第一导电走线区域的导电层曝光，并使灰化后的全色调光刻胶保持对待形成第二导电走线区域的导电层的遮挡的步骤完成后，对待形成第一导电走线区域和待形成第二导电走线区域的导电层采用第二刻蚀液进行刻蚀，以刻除待形成第一导电走线区域的导电层内的第二导电材料，并在基层上形成保留第一导电材料且厚度为H1的第一导电走线；

对待形成第一导电走线区域和待形成第二导电走线区域的导电层采用第二刻蚀液进行刻蚀，以刻除待形成第一导电走线区域的导电层内的第二导电材料，并在基层上形成保留第一导电材料的第一导电走线的步骤之后，去除灰化后的全色调光刻胶，以在基层上形成保留第一导电材料和第二导电材料且厚度为H2的第二导电走线。

可选地，第一导电材料为超导材料，第二导电材料为具有阻抗的导电材料。

可选地，在绝缘层上形成用于与第一导电走线形成电压差的共享棒走线的步骤中，使第一导电走线在共享棒走线朝向基层方向的垂直投影内。

在本申请的技术方案中，像素开口区域内的第一导电走线的厚度远小于像素开口区域外的第二导电走线的厚度，第一导电走线薄，其上方对应位置的共享棒走线的段差小，可避免采用精度有限的曝光机对上方设置有光刻胶的共享棒进行刻蚀时，因段差处涂布的光刻胶厚度差异大，而造成的刻蚀后共享棒走线的段差处形状不规整(mouse bite)，进而造成的显示亮度不均匀(mura)的问题；同时，也可降低对使用的曝光机的性能的要求，节约生产成本；另外，因为第一导电走线上方对应位置的共享棒走线的段差小，所以，无须增大第一导电走线的宽度，使第一导电走线上方对应位置的共享棒走线在第一导电走向朝上的投影内，以消除第一导电走线上的共享棒走线的段差，或者延伸第一导电走线上方对应位置的共享棒走线的宽度，以减小第一导电走线上方对应位置的共享棒走线的段差。本申请的技术方案，可减小第一导电走线及其上方的共享棒走线的宽度，进而可提高像素的开口率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为第一导电走线和第二导电走线厚度相同的现有阵列基板的像素开口区域内的截面图；

图2为第一导电走线和第二导电走线厚度相同的现有阵列基板的像素开口区域内和像素区域外的平面走线图；

图3为第一导电走线和第二导电走线厚度相同的现有阵列基板的像素开口区域内和像素区域外的基层以及第一导电走线所在层沿图2中A-A方向的截面图；

图4为本申请提出的阵列基板的实施例的像素开口区域内和像素区域外的平面走线图；

图5为本申请提出的阵列基板的实施例的像素开口区域内和像素区域外的基层以及第一导电走线所在层沿图4中B-B方向的截面图；

图6为本申请提出的阵列基板的实施例的像素开口区域内的截面图；

图7本申请提出的阵列基板制造方法的实施例的步骤流程图；

图8为申请提出的阵列基板制造方法的实施例中，采用第一刻蚀液进行第一次刻蚀后的示意图；

图9为申请提出的阵列基板制造方法的实施例中，对半色调光刻胶和全色调光刻胶进行灰化后的示意图；

图10为申请提出的阵列基板制造方法的实施例中，采用第二刻蚀液进行第二次刻蚀后的示意图；

附图标号说明：

本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

在本申请中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。

本申请提出一种阵列基板及其制造方法和显示面板，可减小像素开口区域300内共享棒走线210的段差，优化共享棒走线210刻蚀后的形状，提高像素开口率，减少显示亮度不均匀(mura)的问题。

如图4-图6所示，在本申请提出的阵列基板的实施例中，该阵列基板包括：基层500、第一导电走线110、第二导电走线120、绝缘层400以及共享棒走线210(share bar)；第一导电走线110设置在基层500上，且处于像素开口区域300内，其厚度为H1；第二导电走线120设置在基层500上，且处于像素开口区域300外，其厚度为H2，其中，H1＜H2，且H1与H2满足关系：1/20≤H1/H2≤1/10；绝缘层400覆盖于第一导电走线110和第二导电走线120上；共享棒走线210设置在绝缘层400上，用于与第一导电走线110形成电压差。

H1可为300～500埃米，H2可为3000～6000埃米。

阵列基板可为VA mode模式的阵列基板。

基层500可为透明基层500，利于光射入像素开口区域300，以提高像素开口率。

第一导电走线110和第二导电走线120处于第一金属层(M1)，第一金属层为阵列基板中栅极走线所在层，第一导电走线110和第二导电走线120为第一金属层上的屏障(shield)走线，均用于栅极信号的传输，第二导电走线120用于在导电的同时提供阻抗；

共享棒走线210处于第二金属层(M2)，第二金属层为阵列基板中数据线走线220所在层，共享棒走线210与数据线走线220(Data line)平行，第一导电走线110在共享棒走线210的下方且与共享棒走线210和数据线走线220平行。

如图1-图3所示，处于像素开口区域300内的第一导电走线110与处于像素开口区域300外的第二导电走线120的厚度相同时，第一导电走线110和第二导电走线120均包含超导材料130和具有阻抗的导电材料140，第一导电走线110表面覆盖的绝缘层400上设置的共享棒走线210边缘与其中间的段差大，即共享棒走线210的边缘与其中间的高度差大，在共享棒走线210的上方设置光刻胶时，由于段差的存在，光刻胶的厚度不一，共享棒走线210上方的光刻胶的厚度差达到0.5～0.7微米，在使用精度有限的曝光机进行套刻时，易使共享棒走线210的边缘刻蚀不均，产生形状不规整(mouse bite)的现象，受背光的影响，进而会造成显示亮度不均匀(mura)的问题。为优化共享棒走线210的边缘刻蚀后的形状，可增大第一导电走线110的线宽，使第一导电走线110的线宽大于其上方的共享棒走线210的线宽，且使第一导电走线110上方的共享棒走线210完全处于第一导电走线110向上的投影范围内，此时，第一导电走线110宽度宽，会降低像素的开口率；或者，可延伸第一导电走线110上方的共享棒走线210边缘，增大共享棒走线210的宽度，此时，同样会降低像素的开口率。

由于处于像素开口区域300外的第二导电走线120在导电的同时需要一定阻抗，而处于像素开口区域300内的第一导电走线110仅须起到导电的功能，使其与共享棒走线210之间形成电压差即可，因此，第一导电走线110和第二导电走线120的厚度可进行不同的设置。

在上述实施例中，像素开口区域300内的第一导电走线110的厚度远小于像素开口区域300外的第二导电走线120的厚度，第一导电走线110薄，其上方对应位置的共享棒走线210的段差小，可避免采用精度有限的曝光机对上方设置有光刻胶的共享棒走线210进行刻蚀时，因段差处涂布的光刻胶厚度差异大，而造成的刻蚀后共享棒走线210的段差处形状不规整(mouse bite)，进而造成的显示亮度不均匀(mura)的问题；同时，也可降低对使用的曝光机的性能的要求，节约生产成本；另外，因为第一导电走线110上方对应位置的共享棒走线210的段差小，所以，无须增大第一导电走线110的宽度，使第一导电走线110上方对应位置的共享棒走线210在第一导电走向朝上的投影内，以消除第一导电走线110上的共享棒走线210的段差，或者延伸第一导电走线110上方对应位置的共享棒走线210的宽度，以减小第一导电走线110上方对应位置的共享棒走线210的段差；本申请的技术方案，可减小第一导电走线110及其上方的共享棒走线210的宽度，进而可提高像素的开口率。

如图4所示，作为上述实施例的进一步方案，第一导电走线110在共享棒走线210朝向基层500方向的垂直投影内。

在上述实施例的进一步方案中，第一导电走线110在共享棒走线210朝向基层500方向的垂直投影内，第一导电走线110的宽度小于或者等于其上方的共享棒走线210的宽度，减小了第一导电走线110的宽度，可提高像素的开口率。

作为上述实施例的进一步方案，第一导电走线110为超导走线，第二导电走线120为具有阻抗的导电走线。

在上述实施例的进一步方案中，第一导电走线110为超导走线，在保证导电功能的同时，利于降低第一导电走线110的厚度，使其上方对应位置的共享棒走线210的段差小。

作为上述实施例的进一步方案，第一导电走线110由超导材料130制成，第二导电走线120由具有阻抗的导电材料140和制成第一导电走线110的超导材料130混合形成的混合材料制成。第一导电走线110可由钛制成，第二导电走线120可由铜-钛合金制成。当然，第一导电走线110也可为由石墨烯等其他超导材料130制成的超导走线，第二导电走线120也可为由其他具有阻抗的导电材料140与制成第一导电走线110的超导材料130混合形成的混合材料制成，具有阻抗的导电材料140可为银、铜、金、铝、铁等。

在上述实施例的进一步方案中，第二导电走线120由具有阻抗的导电材料140和制成第一导电走线110的超导材料130混合形成的混合材料制成，方便利用半色调掩膜技术刻蚀形成第一导电走线110，减少工艺步骤，制造工艺简单，节约成本。

阵列基板像素开口区域300外的薄膜晶体管器件等区域未做改变，在此不做赘述。

在本申请提出的显示面板的实施例中，该显示面板包括上述阵列基板。

本申请提出的显示面板采用了上述阵列基板的实施例的全部技术特征，因此至少具有上述阵列基板的实施例的技术方案所带来的所有有益效果，在此不再赘述。

如图4-图10所示，在本申请提出的阵列基板制造方法的实施例中，该阵列基板制造方法，包括如下步骤：

S100：在基层500上形成处于像素开口区域300内且厚度为H1的第一导电走线110以及处于像素开口区域300外且厚度为H2的第二导电走线120，其中，H1＜H2，且H1与H2满足关系：1/20≤H1/H2≤1/10；基层500可为透明基层500，利于光射入像素开口区域300，以提高像素开口率。

在步骤S1中，包括步骤：

S110：在基层500上形成具有第一导电材料和第二导电材料的导电层；

第一导电材料为超导材料130，第二导电材料为具有阻抗的导电材料140。第一导电材料可选用钛、石墨烯等，第二导电材料可选用银、铜、金、铝、铁等。在此实施例中，第一导电材料选用钛，第二导电材料选用铜，在基层500上形成铜-钛合金的导电层；

第一导电材料为超导材料130，在保证导电功能的同时，利于降低第一导电走线110的厚度，使其上方对应位置的共享棒走线210的段差小；形成具有超导材料130和具有阻抗的导电材料140的导电层，方便利用半色调掩膜技术刻蚀形成第一导电走线110，减少工艺步骤，制造工艺简单，节约成本；

S120：对像素开口区域300内的导电层采用半色调掩膜工艺刻蚀，并对像素开口区域300外的导电层采用全色调掩膜工艺刻蚀，以使在基层500上形成保留第一导电材料且厚度为H1的第一导电走线110以及保留第一导电材料和第二导电材料且厚度为H2的第二导电走线120；

对像素开口区域300内的导电层采用半色调掩膜工艺刻蚀和对像素开口区域300外的导电层采用全色调掩膜工艺刻蚀同步进行；

在步骤S120中，包括步骤：

S121：对待形成第一导电走线110区域的导电层采用半色调光刻胶610(Half tonePR)进行遮挡；

S122：对待形成第二导电走线120区域的导电层采用全色调光刻胶620(Full tonePR)进行遮挡；

步骤S121和步骤S122的顺序可调换，也可同步进行；

全色调光刻胶620的厚度是半色调光刻胶610的两倍，可保证灰化去除半色调光刻胶610后，全色调光刻胶620保持对待形成第二导电走线120区域的导电层的遮挡；

S123：对导电层采用第一刻蚀液进行刻蚀，以刻除半色调光刻胶610和全色调光刻胶620遮挡区域外的导电层；第一导电材料选用钛，第二导电材料选用铜时，第一刻蚀液可选用双氧水(H2O2)刻蚀液，对铜和钛均进行刻蚀；

通过第一次刻蚀，去除了未被半色调光刻胶610和全色调光刻胶620遮挡的导电层，刻画出第一导电走线110和第二导电走线120的图案，对第一导电走线110和第二导电走线120同步刻蚀，可减少工艺步骤，节约流程，制造工艺简单。

S124：对半色调光刻胶610和全色调光刻胶620进行灰化(Ashing)，以使待形成第一导电走线110区域的导电层曝光，并使灰化后的全色调光刻胶620保持对待形成第二导电走线120区域的导电层的遮挡；灰化后，待形成第二导电走线120区域的导电层的上方保留原全色调光刻胶620一半厚度的全色调光刻胶620。

灰化后，去除半色调光刻胶610，使待形成第一导电走线110区域的含有第一导电材料和第二导电材料的导电层曝光，利于进行第二次对第二导电材料的刻蚀；同时在待形成第二导电走线120区域的含有第一导电材料和第二导电材料的导电层的上方保持遮挡，可避免进行第二次对第二导电材料进行刻蚀时，去除待形成第二导电走线120区域的导电层内的第二导电材料，确保在基层500上形成具有第一导电材料和第二导电材料的第二导电走线120。

S125：对待形成第一导电走线110区域和待形成第二导电走线120区域的导电层采用第二刻蚀液进行刻蚀，以刻除待形成第一导电走线110区域的导电层内的第二导电材料，并在基层500上形成保留第一导电材料且厚度为H1的第一导电走线110；第一导电材料选用钛，第二导电材料选用铜时，第二刻蚀液可选用添加有氟(F)的双氧水(H2O2)刻蚀液，对铜进行刻蚀，在基层500上保留钛，形成第一导电走线110；

去除待形成第一导电走线110区域的导电层内的第二导电材料，在基层500上制成仅保留第一导电材料的第一导电走线110，第一导电走线110厚度薄，利于减小其上方形成的共享棒走线210的段差，同时可保证第一导电走线110的导电性。

在形成第一导电走线110和第二导电走线120时，同步进行第一次刻蚀、灰化和第二次刻蚀，工艺协调，无须增加其他步骤，制造工艺简单，节约成本。

S126：去除灰化后的全色调光刻胶620，以在基层500上形成保留第一导电材料和第二导电材料且厚度为H2的第二导电走线120；第一导电走线110和第二导电走线120所在层为第一金属层；

H1可为300～500埃米，H2可为3000～6000埃米。第一导电走线110的厚度薄，其上方对应位置的共享棒走线210的段差小，利于其上方对应位置的共享棒走线210边缘刻蚀后形状的优化，进而可提高显示效果和像素开口率。可通过调配形成导电层的第一导电材料和第二导电材料的配比，经过两次刻蚀液刻蚀后，形成上述厚度关系的第一导电走线110和第二导电走线120，可使形成导电层的混合材料中，第一导电材料的体积占混合材料总体积的十分之一到二十分之一。

S200：在第一导电走线110和第二导电走线120的表面覆盖绝缘层400；

S300：在绝缘层400上形成用于与第一导电走线110形成电压差的共享棒走线210，使第一导电走线110在共享棒走线210朝向基层500方向的垂直投影内。共享棒走线210所在层即为第二金属层。

第一导电走线110在共享棒走线210朝向基层500方向的垂直投影内，第一导电走线110的宽度小于或者等于其上方的共享棒走线210的宽度，减小了第一导电走线110的宽度，可提高像素的开口率。

第一金属层和第二金属层其余位置的制造未做改变，形成第一金属层、绝缘层400和第二金属层后对阵列基板的制造未做改变，在此不做赘述。

在上述实施例中，像素开口区域300内的第一导电走线110的厚度远小于像素开口区域300外的第二导电走线120的厚度，第一导电走线110薄，其上方对应位置的共享棒走线210的段差小，可避免采用精度有限的曝光机对上方设置有光刻胶的共享棒走线210进行刻蚀时，因段差处涂布的光刻胶厚度差异大，而造成的刻蚀后共享棒走线210的段差处形状不规整(mouse bite)，进而造成的显示亮度不均匀(mura)的问题；同时，也可降低对使用的曝光机的性能的要求，节约生产成本；另外，因为第一导电走线110上方对应位置的共享棒走线210的段差小，所以，无须增大第一导电走线110的宽度，使第一导电走线110上方对应位置的共享棒走线210在第一导电走向朝上的投影内，以消除第一导电走线110上的共享棒走线210的段差，或者延伸第一导电走线110上方对应位置的共享棒走线210的宽度，以减小第一导电走线110上方对应位置的共享棒走线210的段差；本申请的技术方案，可减小第一导电走线110及其上方的共享棒走线210的宽度，进而可提高像素的开口率。

以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (8)

1.一种阵列基板，其特征在于，包括：

基层；

第一导电走线，设置在所述基层上，且处于像素开口区域内，其厚度为H1；

第二导电走线，设置在所述基层上，且处于像素开口区域外，其厚度为H2，其中，H1与H2满足关系：1/20≤H1/H2≤1/10，所述第一导电走线为超导走线，所述第二导电走线为具有阻抗的导电走线；

绝缘层，覆盖于所述第一导电走线和所述第二导电走线上；

以及共享棒走线，设置在所述绝缘层上，用于与所述第一导电走线形成电压差，且减小所述第一导电走线上方对应位置的共享棒走线的段差。

2.如权利要求1所述的阵列基板，其特征在于，所述第一导电走线在所述共享棒走线朝向所述基层方向的垂直投影内。

3.如权利要求1所述的阵列基板，其特征在于，所述第一导电走线由超导材料制成，所述第二导电走线由具有阻抗的导电材料和制成所述第一导电走线的所述超导材料混合形成的混合材料制成。

4.一种显示面板，其特征在于，包括：如权利要求1-3任一项所述的阵列基板。

5.一种阵列基板制造方法，其特征在于，包括如下步骤：

在基层上形成处于像素开口区域内且厚度为H1的第一导电走线以及处于像素开口区域外且厚度为H2的第二导电走线，其中，H1与H2满足关系：1/20≤H1/H2≤1/10，所述第一导电走线为超导走线，所述第二导电走线为具有阻抗的导电走线；

在所述第一导电走线和所述第二导电走线的表面覆盖绝缘层；

在所述绝缘层上形成用于与所述第一导电走线形成电压差的共享棒走线，且减小所述第一导电走线上方对应位置的共享棒走线的段差。

6.如权利要求5所述的阵列基板制造方法，其特征在于：所述在基层上形成处于像素开口区域内且厚度为H1的第一导电走线以及处于像素开口区域外且厚度为H2的第二导电走线的步骤中，包括步骤：

在基层上形成具有第一导电材料和第二导电材料的导电层；

对所述像素开口区域内的所述导电层采用半色调掩膜工艺刻蚀，并对所述像素开口区域外的所述导电层采用全色调掩膜工艺刻蚀，以使在所述基层上形成保留所述第一导电材料且厚度为H1的所述第一导电走线以及保留所述第一导电材料和所述第二导电材料且厚度为H2的所述第二导电走线。

7.如权利要求6所述的阵列基板制造方法，其特征在于，所述对所述像素开口区域内的所述导电层采用半色调掩膜工艺刻蚀，并对所述像素开口区域外的所述导电层采用全色调掩膜工艺刻蚀，以使在所述基层上形成保留所述第一导电材料且厚度为H1的所述第一导电走线以及保留所述第一导电材料和所述第二导电材料且厚度为H2的所述第二导电走线的步骤中，包括步骤：

对待形成所述第一导电走线区域的所述导电层采用半色调光刻胶进行遮挡；

对待形成所述第二导电走线区域的所述导电层采用全色调光刻胶进行遮挡；

所述对待形成所述第一导电走线区域的所述导电层采用半色调光刻胶进行遮挡的步骤和所述对待形成所述第二导电走线区域的所述导电层采用全色调光刻胶进行遮挡的步骤完成后，对所述导电层采用第一刻蚀液进行刻蚀，以刻除所述半色调光刻胶和所述全色调光刻胶遮挡区域外的所述导电层；

所述对所述导电层采用第一刻蚀液进行刻蚀，以刻除所述半色调光刻胶和所述全色调光刻胶遮挡区域外的所述导电层的步骤完成后，对所述半色调光刻胶和所述全色调光刻胶进行灰化，以使待形成所述第一导电走线区域的所述导电层曝光，并使灰化后的所述全色调光刻胶保持对待形成所述第二导电走线区域的所述导电层的遮挡；

所述对所述半色调光刻胶和所述全色调光刻胶进行灰化，以使待形成所述第一导电走线区域的所述导电层曝光，并使灰化后的所述全色调光刻胶保持对待形成所述第二导电走线区域的所述导电层的遮挡的步骤完成后，对待形成所述第一导电走线区域和待形成所述第二导电走线区域的所述导电层采用第二刻蚀液进行刻蚀，以刻除所述待形成所述第一导电走线区域的所述导电层内的所述第二导电材料，并在所述基层上形成保留所述第一导电材料且厚度为H1的所述第一导电走线；

所述对待形成所述第一导电走线区域和待形成所述第二导电走线区域的所述导电层采用第二刻蚀液进行刻蚀，以刻除所述待形成所述第一导电走线区域的所述导电层内的所述第二导电材料，并在所述基层上形成保留所述第一导电材料的所述第一导电走线的步骤之后，去除灰化后的所述全色调光刻胶，以在所述基层上形成保留所述第一导电材料和所述第二导电材料且厚度为H2的所述第二导电走线。

8.如权利要求5所述的阵列基板制造方法，其特征在于，所述在所述绝缘层上形成用于与所述第一导电走线形成电压差的共享棒走线的步骤中，使所述第一导电走线在所述共享棒走线朝向所述基层方向的垂直投影内。

Images