CN104900533A - 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 - Google Patents
薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN104900533A CN104900533A CN201510171034.1A CN201510171034A CN104900533A CN 104900533 A CN104900533 A CN 104900533A CN 201510171034 A CN201510171034 A CN 201510171034A CN 104900533 A CN104900533 A CN 104900533A
- Authority
- CN
- China
- Prior art keywords
- source
- barrier layer
- etching barrier
- photoresist
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 143
- 230000004888 barrier function Effects 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 128
- 239000010408 film Substances 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 55
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 48
- 229910021389 graphene Inorganic materials 0.000 claims description 46
- 229910002804 graphite Inorganic materials 0.000 claims description 24
- 239000010439 graphite Substances 0.000 claims description 24
- -1 graphite alkane Chemical class 0.000 claims description 24
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 24
- 238000001179 sorption measurement Methods 0.000 claims description 24
- 239000012774 insulation material Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000002441 reversible effect Effects 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 6
- 208000034699 Vitreous floaters Diseases 0.000 claims 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 7
- 230000008021 deposition Effects 0.000 abstract description 5
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 5
- 238000005234 chemical deposition Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 179
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 239000000377 silicon dioxide Substances 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 13
- 229910052906 cristobalite Inorganic materials 0.000 description 13
- 229910052682 stishovite Inorganic materials 0.000 description 13
- 229910052905 tridymite Inorganic materials 0.000 description 13
- 239000012212 insulator Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000005979 thermal decomposition reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000003575 carbonaceous material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明提供一种薄膜晶体管、阵列基板、制备方法、显示面板和显示装置，该薄膜晶体管的制备方法包括：形成氧化物有源层；形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。本发明中，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积刻蚀阻挡层，沉积过程中引入的氢原子也会被刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板、制备方法、显示面板和显示装置。
背景技术
目前，具有氧化物有源层的薄膜晶体管因其高稳定性和高信赖性，已经逐渐应用于大尺寸、高画质、低功耗平板显示产品。在氧化物薄膜晶体管制备过程中，为了防止在形成源漏电极时的刻蚀工艺对氧化物有源层造成损伤，需要在有源层和源漏电极之间形成ESL(刻蚀阻挡层)，目前的ESL层材料多为氧化硅，并采用化学气相沉积(PECVD)方法沉积而成，在沉积氧化硅过程中，会引入少量的H(氢原子)，而H会与氧化物半导体中的O(氧原子)结合，导致氧化物半导体呈现导体趋势，降低了其稳定性和信赖性。同时，相比较与BCE(背沟道刻蚀)结构的薄膜晶体管，ESL结构的薄膜晶体管会增加一道mask(掩膜)工艺以用于形成连接源漏电极和有源层的过孔，不利于成本的降低。
发明内容
有鉴于此，本发明提供一种薄膜晶体管、阵列基板、制备方法、显示面板和显示装置，用以解决现有的氧化物薄膜晶体管的稳定性和信赖性不高，工艺复杂的问题。
为解决上述技术问题，本发明提供一种薄膜晶体管的制备方法，包括：
形成氧化物有源层；
形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，通过一次构图工艺形成刻蚀阻挡层和源漏电极。
优选地，所述通过一次构图工艺形成刻蚀阻挡层和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调掩膜板对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之间的间隙区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层和源漏电极的图形。
优选地，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
优选地，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
本发明还提供一种薄膜晶体管阵列基板的制备方法，包括：
形成氧化物有源层；
形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用透明导电材料形成。
优选地，所述通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之前的间隙区域和像素电极图形区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述源漏电极之间的间隙区域的透明导电材料层转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层、源漏电极和像素电极的图形。
优选地，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
优选地，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
本发明还提供一种薄膜晶体管，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，所述薄膜晶体管还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
本发明还提供一种薄膜晶体管阵列基板，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为透明导电材料，所述像素电极与所述刻蚀阻挡层同层同材料设置。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，所述薄膜晶体管阵列基板还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
本发明还提供一种显示面板，包括上述薄膜晶体管阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
本发明的上述技术方案的有益效果如下：
改变现有的刻蚀阻挡层的材料，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积本发明实施例的刻蚀阻挡层，沉积过程中引入的氢原子也会被本发明实施例的刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
此外，本发明实施例中的刻蚀阻挡层为导电材料，因而，不需要在刻蚀阻挡层上刻蚀用于连接源漏电极和有源层的过孔，从而节省了一道掩膜工艺，降低了生产成本。
进一步的，由于刻蚀阻挡层为导电材料，本发明实施例的薄膜晶体管类似于BCE结构，从而可以缩短源漏电极之间的沟道，提高了薄膜晶体管的性能。
附图说明
图1A至图1K为本发明实施例的薄膜晶体管的制备方法的流程示意图；
图2A至图2G为本发明实施例的薄膜晶体管阵列基板的制备方法的流程示意图；
图3为本发明实施例的薄膜晶体管的结构示意图；
图4为本发明一实施例的薄膜晶体管阵列基板的结构示意图；
图5为本发明另一实施例的薄膜晶体管阵列基板的结构示意图。
具体实施方式
为解决现有的氧化硅材料的刻蚀阻挡层在采用化学气相沉积方法沉积时，会引入少量的H，而H会与氧化物半导体中的O结合，导致氧化物半导体呈现导体趋势，稳定性和信赖性降低的问题，本发明提供一种薄膜晶体管的制备方法，包括以下步骤：
步骤S101：形成氧化物有源层；
所述氧化物半导体可以为IGZO(铟镓锌氧化物)或ITZO(铟锡锌氧化物)等氧化物半导体。
步骤S102：形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
本发明实施例中，改变现有的刻蚀阻挡层的材料，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积本发明实施例的刻蚀阻挡层，沉积过程中引入的氢原子也会被本发明实施例的刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
此外，本发明实施例中的刻蚀阻挡层为导电材料，因而，不需要在刻蚀阻挡层上刻蚀用于连接源漏电极和有源层的过孔，从而节省了一道掩膜工艺，降低了生产成本。
进一步的，由于刻蚀阻挡层为导电材料，本发明实施例的薄膜晶体管类似于BCE结构，从而可以缩短源漏电极之间的沟道，提高了薄膜晶体管的性能。
优选地，所述刻蚀阻挡层可以采用石墨烯材料形成，石墨烯是一种二维碳材料，其具有吸附氢原子的特性，且具有良好的导电性能。此外，石墨烯电阻较低，具有较高的电子迁移率，有利于提高薄膜晶体管的性能。另外，本发明实施例中的刻蚀阻挡层可以采用单层石墨烯材料制成，以减小薄膜晶体管的厚度。
当然，所述刻蚀阻挡层还可以采用其他能够吸附氢原子的导电材料形成，例如碳纳米管等。
为了进一步减少工艺流程，优选地，本发明实施例中，可以通过一次构图工艺形成刻蚀阻挡层和源漏电极。
下面对通过一次构图工艺形成刻蚀阻挡层和源漏电极的具体实现方法进行详细说明。
优选地，所述通过一次构图工艺形成刻蚀阻挡层和源漏电极的步骤包括：
步骤S201：形成刻蚀阻挡材料薄膜和源漏金属薄膜；
步骤S202：在所述源漏金属薄膜上涂覆光刻胶；
步骤S203：采用半色调或者灰色调掩膜板对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之间的间隙区域，所述光刻胶完全去除区域对应其他区域；
步骤S204：采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
步骤S205：采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
步骤S206：采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
步骤S207：将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层；
步骤S208：剥离剩余的光刻胶，形成刻蚀阻挡层和源漏电极的图形。
上述步骤S207中，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层，该绝缘层材料能够对源漏电极之间的氧化物有源层进行保护，且不会影响薄膜晶体管的工作。
当刻蚀阻挡层的材料为石墨烯时，该绝缘材料为石墨烷，石墨烷同样具有吸附氢原子的特性。
当刻蚀阻挡层材料为石墨烯时，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体可以为：对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参考图1A至图1K，本发明实施例的薄膜晶体管的制备方法包括以下步骤：
步骤S301：请参考图1A，在衬底基板11上形成栅电极12；
具体的，可采用沉积方法形成一层栅金属薄膜，栅金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右，然后进行光刻工艺形成栅电极12。
步骤S302：请参考图1B，在栅电极12上形成栅极绝缘层13；
具体的，可采用化学气相沉积方法(PECVD)形成栅极绝缘层13，栅极绝缘层13可以为单层结构或多层结构，例如SiO2单层结构，SiNx/SiO2双层结构，SiON/SiO2双层结构，或者SiNx/SiON/SiO2三层结构。优选地，栅极绝缘层13与有源层直接接触层为SiO2层，因为SiO2中H含量比较小，可以有效的提高氧化物有源层的特性。栅极绝缘层13的厚度可以为150-300nm。
步骤S303：请参考图1C，在栅极绝缘层13上形成氧化物有源层14；
具体的，可使用溅射(Sputter)设备沉积40-50nm厚度的氧化物半导体薄膜，之后使用光刻工艺形成有源层14的图形。
步骤S304：请参考图1D，在氧化物有源层14上形成石墨烯薄膜15和源漏金属薄膜16；
具体的，可使用气相沉积法或SiC(碳化硅)热分解法先形成一层单层石墨烯薄膜15，优选地，采用SiC热分解法，原因在于SiC热分解法不会引入氢原子。
然后，再沉积源漏金属薄膜16，源漏金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右。
步骤S305：请参考图1E，在所述源漏金属薄膜16上涂覆光刻胶21；
步骤S306：请参考图1F，采用半色调掩膜板(half tone Mask)或者灰色调掩膜板对所述光刻胶21进行曝光显影，形成光刻胶完全保留区域211、光刻胶半保留区域212和光刻胶完全去除区域213，其中，所述光刻胶完全保留区域211对应源漏电极图形区域，所述光刻胶半保留区域212对应源漏电极之间的间隙区域(即沟道区域)，所述光刻胶完全去除区域213对应其他区域；
步骤S307：请参考图1G，采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域213的源漏金属薄膜和石墨烯薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，然后使用干法刻蚀工艺刻蚀石墨烯薄膜，干刻气氛可以为氧气。
步骤S308：请参考图1H，采用灰化工艺去除所述光刻胶半保留区域212的光刻胶；
步骤S309：请参考图1I，采用刻蚀工艺刻蚀掉所述光刻胶半保留区域212的源漏金属薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，当然，也可以采用干法刻蚀工艺刻蚀，以降低对源漏电极之间的氧化物有源层(沟道)的损伤。
步骤S310：请参考图1J，将所述光刻胶半保留区域212的石墨烯薄膜转换为石墨烷层152；
具体的，可采用可逆加氢处理将石墨烯加工成石墨烷。
步骤S311：请参考图1K，剥离剩余的光刻胶，形成刻蚀阻挡层151、源电极161和漏电极162的图形。
本发明实施例中，石墨烯具有吸附氢气的作用，可以有效吸附氧化物有源层中的氢原子，提高了薄膜晶体管的稳定性和信赖性。并且，采用一次沟通工艺形成刻蚀阻挡层和源漏电极，可以减少一道mask工艺，降低了生产成本。此外，本发明实施例的薄膜晶体管类似于BCE结构的薄膜晶体管，可以缩短沟道的宽度，提高薄膜晶体管的性能。
本发明实施例还提供一种薄膜晶体管阵列基板的制备方法，包括以下步骤：
步骤S401：形成氧化物有源层；
步骤S402：形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
本发明实施例中，改变现有的刻蚀阻挡层的材料，采用能够吸附氢原子的导电材料形成刻蚀阻挡层，即使使用化学沉积方法沉积本发明实施例的刻蚀阻挡层，沉积过程中引入的氢原子也会被本发明实施例的刻蚀阻挡层吸附，避免引入的氢原子与氧化物半导体中的氧原子结合，从而提高氧化物薄膜晶体管的稳定性和信赖性。
此外，本发明实施例中的刻蚀阻挡层为导电材料，因而，不需要在刻蚀阻挡层上刻蚀用于连接源漏电极和有源层的过孔，从而节省了一道掩膜工艺，降低了生产成本。
进一步的，由于刻蚀阻挡层为导电材料，本发明实施例的薄膜晶体管类似于BCE结构，从而可以缩短源漏电极之间的沟道，提高了薄膜晶体管的性能。
优选地，所述刻蚀阻挡层可以采用石墨烯材料形成，石墨烯是一种二维碳材料，其具有吸附氢原子的特性，且具有良好的导电性能。此外，石墨烯电阻较低，具有较高的电子迁移率，有利于提高薄膜晶体管的性能。另外，本发明实施例中的刻蚀阻挡层可以采用单层石墨烯制成，以减小薄膜晶体管的厚度。
当然，所述刻蚀阻挡层还可以采用其他能够吸附氢原子的导电材料形成，例如碳纳米管等。
为了进一步减少工艺流程，优选地，本发明实施例中的刻蚀阻挡层采用透明导电材料形成，此时，可通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极。
下面对通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的具体实现方法进行详细说明。
优选地，所述通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的步骤包括：
步骤S501：形成刻蚀阻挡材料薄膜和源漏金属薄膜；
步骤S502：在所述源漏金属薄膜上涂覆光刻胶；
步骤S503：采用半色调或者灰色调对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之前的间隙区域和像素电极图形区域，所述光刻胶完全去除区域对应其他区域；
步骤S504：采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
步骤S505：采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
步骤S506：采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
步骤S507：将所述源漏电极之间的间隙区域的透明导电材料层转换为绝缘材料层；
步骤S508：剥离剩余的光刻胶，形成刻蚀阻挡层、源漏电极和像素电极的图形。
上述步骤S507中，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层，该绝缘层材料能够对源漏电极之间的氧化物有源层进行保护，且不会影响薄膜晶体管的工作。
上述实施例中，通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极，可以节省两道mask工艺。
当然，在本发明的其他实施例中，也可以仅通过一次构图工艺形成刻蚀阻挡层和源漏电极，不同时形成像素电极，像素电极在钝化层之后再形成。
当刻蚀阻挡层的材料为石墨烯时，转换为的绝缘材料为石墨烷，石墨烷同样具有吸附氢原子的特性。
当刻蚀阻挡层材料为石墨烯时，将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体可以为：对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
请参考图2A至图2G，本发明实施例的薄膜晶体管阵列基板的制备方法包括以下步骤：
步骤S601：在衬底基板11上形成栅电极12；请参考图1A；
具体的，可采用沉积方法形成一层栅金属薄膜，栅金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右，然后进行光刻工艺形成栅电极12。
步骤S602：在栅电极12上形成栅极绝缘层13；请参考图1B，
具体的，可采用化学气相沉积方法(PECVD)形成栅极绝缘层13，栅极绝缘层13可以为单层结构或多层结构，例如SiO2单层结构，SiNx/SiO2双层结构，SiON/SiO2双层结构，或者SiNx/SiON/SiO2三层结构。优选地，栅极绝缘层13与有源层直接接触层为SiO2层，因为SiO2中H含量比较小，可以有效的提高氧化物有源层的特性。栅极绝缘层13的厚度可以为150-300nm。
步骤S603：在栅极绝缘层13上形成氧化物有源层14；请参考图1C，
具体的，可使用溅射(Sputter)设备沉积40-50nm厚度的氧化物半导体薄膜，之后使用光刻工艺形成有源层14的图形。
步骤S604：在氧化物有源层14上形成石墨烯薄膜15和源漏金属薄膜16；请参考图1D，
具体的，可使用气相沉积法或SiC(碳化硅)热分解法先形成一层单层石墨烯薄膜15，优选地，采用SiC热分解法，原因在于SiC热分解法不会引入氢原子。
然后，再沉积源漏金属薄膜16，源漏金属可以为Mo、W、Al、Cu等金属，厚度在200-300nm左右。
步骤S605：在所述源漏金属薄膜16上涂覆光刻胶21；请参考图1E；
步骤S606：请参考图2A，采用半色调掩膜板(half tone Mask)或者灰色调掩膜板对所述光刻胶21进行曝光显影，形成光刻胶完全保留区域211、光刻胶半保留区域212和光刻胶完全去除区域213，其中，所述光刻胶完全保留区域211对应源漏电极图形区域，所述光刻胶半保留区域212对应源漏电极之间的间隙区域(即沟道区域)和像素电极图形区域，所述光刻胶完全去除区域213对应其他区域；
步骤S607：请参考图2B，采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域213的源漏金属薄膜和石墨烯薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，然后使用干法刻蚀工艺刻蚀石墨烯薄膜，干刻气氛可以为氧气。
步骤S608：请参考图2C，采用灰化工艺去除所述光刻胶半保留区域212的光刻胶；
步骤S609：请参考图2D，采用刻蚀工艺刻蚀掉所述光刻胶半保留区域212的源漏金属薄膜；
具体的，可采用是湿法刻蚀工艺刻蚀源漏金属薄膜，当然，也可以采用干法刻蚀工艺刻蚀，以降低对源漏电极之间的氧化物有源层(沟道)的损伤。
步骤S610：请参考图2E，将所述源漏电极之间的间隙区域的石墨烯薄膜转换为石墨烷层152；
具体的，可采用可逆加氢处理将石墨烯加工成石墨烷。
步骤S611：请参考图2F，剥离剩余的光刻胶，形成刻蚀阻挡层151、像素电极153和源漏电极16’的图形。
步骤S612：请参考图2G，形成钝化层17。
为了提高氧化物薄膜晶体管的稳定性，优选地，在阵列基板完成后进行最终退火处理，退火温度不得高于钝化层材料(通常为树脂)的后烘温度，一般在200-250℃之间。
本发明实施例中，石墨烯具有吸附氢气的作用，可以有效吸附氧化物有源层中的氢原子，提高了薄膜晶体管的稳定性和信赖性。并且，采用一次沟通工艺形成刻蚀阻挡层、像素电极和源漏电极，可以减少mask工艺，降低了生产成本。此外，本发明实施例的薄膜晶体管类似于BCE结构的薄膜晶体管，可以缩短沟道的宽度，提高薄膜晶体管的性能。
本发明还提供一种薄膜晶体管，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，为保护源漏电极之间的沟道区域，所述薄膜晶体管还包括：与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
请参考图3，图3为本发明实施例的薄膜晶体管的结构示意图，所述薄膜晶体管包括：包括衬底基板11以及设置于衬底基板11上的栅电极12、栅绝缘层13、氧化物有源层14、刻蚀阻挡层151、绝缘材料层153、源电极161和漏电极162，所述刻蚀阻挡层151采用能够吸附氢原子的导电材料形成，所述绝缘材料层153与所述刻蚀阻挡层151同层设置，且位于源电极161和漏电极162之间的间隙区域。
本发明还提供一种薄膜晶体管阵列基板，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
优选地，所述刻蚀阻挡层采用的材料为透明导电材料，所述像素电极与所述刻蚀阻挡层同层同材料设置。
优选地，所述刻蚀阻挡层采用的材料为石墨烯。
优选地，为保护源漏电极之间的沟道区域，所述薄膜晶体管阵列基板还包括：与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
请参考图4，图4为本发明实施例的薄膜晶体管阵列基板的结构示意图，所述薄膜晶体管阵列基板包括：包括衬底基板11以及设置于衬底基板11上的栅电极12、栅绝缘层13、氧化物有源层14、刻蚀阻挡层151、绝缘材料层152、像素电极153、源电极161、漏电极162和钝化层17，所述刻蚀阻挡层151采用能够吸附氢原子的透明导电材料形成，所述绝缘材料层152与所述刻蚀阻挡层151同层设置，且位于源电极161和漏电极162之间的间隙区域。像素电极153与所述刻蚀阻挡层151同层同材料设置。
请参考图5，图5为本发明实施例的薄膜晶体管阵列基板的结构示意图，所述薄膜晶体管阵列基板包括：包括衬底基板11以及设置于衬底基板11上的栅电极12、栅绝缘层13、氧化物有源层14、刻蚀阻挡层151、绝缘材料层152、源电极161、漏电极162、钝化层17和像素电极18，所述刻蚀阻挡层151采用能够吸附氢原子的导电材料形成，所述绝缘材料层152与所述刻蚀阻挡层151同层设置，且位于源电极161和漏电极162之间的间隙区域。
本发明还提供一种显示面板，包括上述薄膜晶体管阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (19)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
形成氧化物有源层；
形成刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
2.根据权利要求1所述的制备方法，其特征在于，通过一次构图工艺形成刻蚀阻挡层和源漏电极。
3.根据权利要求1所述的制备方法，其特征在于，所述通过一次构图工艺形成刻蚀阻挡层和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调掩膜板对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之间的间隙区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层和源漏电极的图形。
4.根据权利要求3所述的制备方法，其特征在于，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
5.根据权利要求4所述的制备方法，其特征在于，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
6.一种薄膜晶体管阵列基板的制备方法，其特征在于，包括：
形成氧化物有源层；
形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
7.根据权利要求6所述的制备方法，其特征在于，通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极，所述刻蚀阻挡层采用透明导电材料形成。
8.根据权利要求7所述的制备方法，其特征在于，所述通过一次构图工艺形成刻蚀阻挡层、像素电极和源漏电极的步骤包括：
形成刻蚀阻挡材料薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用半色调或者灰色调对所述光刻胶进行曝光显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应源漏电极图形区域，所述光刻胶半保留区域对应源漏电极之前的间隙区域和像素电极图形区域，所述光刻胶完全去除区域对应其他区域；
采用刻蚀工艺刻蚀掉所述光刻胶完全去除区域的源漏金属薄膜和刻蚀阻挡材料薄膜；
采用灰化工艺去除所述光刻胶半保留区域的光刻胶；
采用刻蚀工艺刻蚀掉所述光刻胶半保留区域的源漏金属薄膜；
将所述源漏电极之间的间隙区域的透明导电材料层转换为绝缘材料层；
剥离剩余的光刻胶，形成刻蚀阻挡层、源漏电极和像素电极的图形。
9.根据权利要求8所述的制备方法，其特征在于，所述刻蚀阻挡材料为石墨烯，所述绝缘材料为石墨烷。
10.根据权利要求9所述的制备方法，其特征在于，所述将所述光刻胶半保留区域的刻蚀阻挡材料薄膜转换为绝缘材料层的步骤具体为：
对所述光刻胶半保留区域的石墨烯薄膜进行可逆加氢处理，将所述光刻胶半保留区域的石墨烯转换为石墨烷。
11.一种薄膜晶体管，其特征在于，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层和源漏电极，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述刻蚀阻挡层采用的材料为石墨烯。
13.根据权利要求12所述的薄膜晶体管，其特征在于，还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
14.一种薄膜晶体管阵列基板，包括衬底基板以及设置于衬底基板上的栅电极、栅绝缘层、氧化物有源层、刻蚀阻挡层、像素电极和源漏电极，其特征在于，所述刻蚀阻挡层采用能够吸附氢原子的导电材料形成。
15.根据权利要求14所述的薄膜晶体管阵列基板，其特征在于，所述刻蚀阻挡层采用的材料为透明导电材料，所述像素电极与所述刻蚀阻挡层同层同材料设置。
16.根据权利要求15所述的薄膜晶体管阵列基板，其特征在于，所述刻蚀阻挡层采用的材料为石墨烯。
17.根据权利要求16所述的薄膜晶体管阵列基板，其特征在于，还包括：
与所述刻蚀阻挡层同层设置，且位于所述源漏电极之间的间隙区域的石墨烷层。
18.一种显示面板，其特征在于，包括如权利要求14-17任一项所述的薄膜晶体管阵列基板。
19.一种显示装置，其特征在于，包括如权利要求18所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510171034.1A CN104900533B (zh) | 2015-04-13 | 2015-04-13 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510171034.1A CN104900533B (zh) | 2015-04-13 | 2015-04-13 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104900533A true CN104900533A (zh) | 2015-09-09 |
| CN104900533B CN104900533B (zh) | 2018-12-18 |
Family
ID=54033125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510171034.1A Expired - Fee Related CN104900533B (zh) | 2015-04-13 | 2015-04-13 | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900533B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977164A (zh) * | 2016-06-28 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN106876281A (zh) * | 2017-04-27 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN107170835A (zh) * | 2017-07-07 | 2017-09-15 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
| WO2019033758A1 (zh) * | 2017-08-14 | 2019-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN109449086A (zh) * | 2018-11-08 | 2019-03-08 | 中山大学 | 薄膜晶体管及其制备方法、显示器设备 |
| CN112357878A (zh) * | 2020-11-23 | 2021-02-12 | 华东师范大学 | 一种二维材料电子器件及其制备方法和应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040089878A1 (en) * | 1999-03-10 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor, panel, and methods for producing them |
| CN104317162A (zh) * | 2014-11-03 | 2015-01-28 | 重庆墨希科技有限公司 | 一种石墨烯的化学图形化方法 |
| CN104409515A (zh) * | 2014-11-26 | 2015-03-11 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104485363A (zh) * | 2014-12-30 | 2015-04-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
-
2015
- 2015-04-13 CN CN201510171034.1A patent/CN104900533B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040089878A1 (en) * | 1999-03-10 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor, panel, and methods for producing them |
| CN104317162A (zh) * | 2014-11-03 | 2015-01-28 | 重庆墨希科技有限公司 | 一种石墨烯的化学图形化方法 |
| CN104409515A (zh) * | 2014-11-26 | 2015-03-11 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104485363A (zh) * | 2014-12-30 | 2015-04-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977164A (zh) * | 2016-06-28 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| US10211342B2 (en) | 2016-06-28 | 2019-02-19 | Boe Technology Group Co., Ltd. | Thin film transistor and fabrication method thereof, array substrate, and display panel |
| CN106876281A (zh) * | 2017-04-27 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN106876281B (zh) * | 2017-04-27 | 2020-12-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN107170835A (zh) * | 2017-07-07 | 2017-09-15 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
| WO2019033758A1 (zh) * | 2017-08-14 | 2019-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US11302722B2 (en) | 2017-08-14 | 2022-04-12 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN109449086A (zh) * | 2018-11-08 | 2019-03-08 | 中山大学 | 薄膜晶体管及其制备方法、显示器设备 |
| CN112357878A (zh) * | 2020-11-23 | 2021-02-12 | 华东师范大学 | 一种二维材料电子器件及其制备方法和应用 |
| CN112357878B (zh) * | 2020-11-23 | 2024-04-19 | 华东师范大学 | 一种二维材料电子器件及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104900533B (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104900533A (zh) | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 | |
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| CN103022150B (zh) | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| CN104851910A (zh) | 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置 | |
| CN102629579B (zh) | 一种柔性tft阵列基板及其制造方法和显示装置 | |
| EP2348531B1 (en) | Thin film transistor and method of manufacturing the same | |
| US8912538B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| CN104637952B (zh) | 阵列基板及其制造方法 | |
| US9812472B2 (en) | Preparation method of oxide thin-film transistor | |
| CN104600083B (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2011151990A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN104409515A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US9461075B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| US9406701B2 (en) | Array substrate and method for fabricating the same, and display device | |
| WO2015107606A1 (ja) | 表示装置及び薄膜トランジスタ基板 | |
| CN104934481A (zh) | 一种薄膜晶体管及其制备方法 | |
| JPWO2010098101A1 (ja) | トランジスタ、トランジスタの製造方法及びその製造装置 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN103715264A (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN103956386A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN104538454A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |