CN112357878B - 一种二维材料电子器件及其制备方法和应用 - Google Patents

一种二维材料电子器件及其制备方法和应用 Download PDF

Info

Publication number
CN112357878B
CN112357878B CN202011320451.5A CN202011320451A CN112357878B CN 112357878 B CN112357878 B CN 112357878B CN 202011320451 A CN202011320451 A CN 202011320451A CN 112357878 B CN112357878 B CN 112357878B
Authority
CN
China
Prior art keywords
dimensional material
layer
etching
etching barrier
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011320451.5A
Other languages
English (en)
Other versions
CN112357878A (zh
Inventor
吴幸
夏银
骆晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East China Normal University
Original Assignee
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East China Normal University filed Critical East China Normal University
Priority to CN202011320451.5A priority Critical patent/CN112357878B/zh
Publication of CN112357878A publication Critical patent/CN112357878A/zh
Application granted granted Critical
Publication of CN112357878B publication Critical patent/CN112357878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00492Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及电子器件技术领域,特别涉及一种二维材料电子器件及其制备方法和应用。本发明提供的制备方法,包括以下步骤:在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层,得到第一中间产物;所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积且所述石墨烯层完全包覆所述刻蚀阻挡层;以二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点,在第一中间产物的上表面进行图形化后,根据得到的图形制备金属电极,得到第二中间产物;以金属电极为掩膜版,对第二中间产物中的二维材料层和石墨烯层进行刻蚀,得到二维材料电子器件。本发明通过设置刻蚀阻挡层,保护二维材料层不受刻蚀的影响,从而保证电子器件的电学性能。

Description

一种二维材料电子器件及其制备方法和应用
技术领域
本发明涉及电子器件技术领域,特别涉及一种二维材料电子器件及其制备方法和应用。
背景技术
二维材料凭借其原子级别的厚度以及出色的物理性能受到了广泛关注,其在多个领域都存在巨大的应用潜力,尤其是在电子器件领域。然而,二维材料与金属之间的接触电阻较大,极大地限制了二维材料电子器件的性能。选用石墨烯做二维材料的接触电极,石墨烯与二维材料之间为范德瓦尔斯接触,可以优化二维材料与电极之间的接触,降低二维材料与电极之间的接触电阻。张广宇等人(Adv.Mater.,2017,29,1702522)通过光刻的方法先对石墨烯进行图形化,再将二维材料(二硫化钼)转移到石墨烯上,获得石墨烯电极的二硫化钼晶体管,但是在对石墨烯进行图形化过程中,在石墨烯表面会有光刻胶残余,从而增大石墨烯与二维材料之间的接触电阻。Shaista等人(J.Mater.Chem.C,2017,5,8308-8314)通过先将石墨烯与二维材料接触,再通过刻蚀技术对石墨烯图形化,获得石墨烯电极的二硫化钼晶体管,但由于在用氧气对石墨烯进行刻蚀时,会影响沟道处二维材料的质量,进而影响器件的电学性能。
发明内容
有鉴于此,本发明提供了一种二维材料电子器件的制备方法,本发明通过在二维材料层和石墨烯层间设置刻蚀阻挡层,保护沟道处的二维材料层不受刻蚀的影响,进而保证了二维材料电子器件的电学性能。
为了实现上述发明目的,本发明提供以下技术方案:
本发明提供了一种二维材料电子器件的制备方法,包括以下步骤:
在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层,得到第一中间产物;所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积且所述石墨烯层完全包覆所述刻蚀阻挡层;
以所述二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点,在所述第一中间产物的上表面进行图形化后,根据得到的图形制备金属电极,得到第二中间产物;
以所述金属电极为掩膜版,对所述第二中间产物中的二维材料层和石墨烯层进行刻蚀,得到所述二维材料电子器件。
优选的,所述二维材料层的二维材料为二维过渡金属硫化物,所述二维过渡金属硫化物为二硫化钼;
所述刻蚀阻挡层的材料为六方氮化硼。
优选的,所述二维材料层的厚度小于1μm,石墨烯层的厚度小于1μm,刻蚀阻挡层的厚度≤200nm,金属电极的厚度高于20nm。
优选的,所述图形化的方法为光刻法;
所述光刻法包括激光直写技术、电子束曝光技术或紫外曝光技术。
优选的,制备所述金属电极的方法为蒸镀;
所述蒸镀的方式为电子束蒸发;
所述电子束蒸发的电子束流为86~140mA,生长速率为
优选的,所述刻蚀为干法刻蚀,所述干法刻蚀包括反应离子刻蚀或等离子体刻蚀;所述反应离子刻蚀用的气体为氧气和四氟化碳。
优选的,所述绝缘衬底包括二氧化硅、氮化硅或蓝宝石。
本发明还提供了上述技术方案所述制备方法制备得到的二维材料电子器件,从下到上依次包括绝缘衬底5、二维材料层4、刻蚀阻挡层2、石墨烯层3和金属电极1;
所述金属电极1的起点位于所述二维材料层4和刻蚀阻挡层2在垂直方向上的重叠区域,并沿所述刻蚀阻挡层2的外延方向延伸;
在金属电极1所在横截面上,所述绝缘衬底5、二维材料层4和刻蚀阻挡层2呈梯形设置;
所述刻蚀阻挡层2与金属电极层之间或二维材料层4与金属电极层之间设置有石墨烯层3。
本发明还提供了上述技术方案所述电极在微电子领域的应用。
本发明提供了一种二维材料电子器件的制备方法,包括以下步骤:在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层,得到第一中间产物;所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积且所述石墨烯层完全包覆所述刻蚀阻挡层;以所述二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点,在所述第一中间产物的上表面进行图形化后,根据得到的图形制备金属电极,得到第二中间产物;以所述金属电极为掩膜版,对所述第二中间产物中的二维材料层和石墨烯层进行刻蚀,得到所述二维材料电子器件。本发明通过在二维材料层和石墨烯层之间设置刻蚀阻挡层,保护沟道处二维材料层不受刻蚀的影响,从而保证二维材料电子器件的电学性能。
附图说明
图1为实施例1制备得到的二维材料电子器件中金属电极所在横截面的结构示意图;其中:1为金属电极,2为刻蚀阻挡层,3为石墨烯层,4为二维材料层,5为绝缘衬底;
图2为实施例1制备得到的二维材料电子器件的结构示意图;
图3为实施例1制备得到的二维材料电子器件的实物图;其中:1为金属电极,具体为金电极,2为刻蚀阻挡层,具体为六方氮化硼,5为绝缘衬底,具体为二氧化硅衬底。
具体实施方式
本发明提供了一种二维材料电子器件的制备方法,包括以下步骤:
在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层,得到第一中间产物;所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积且所述石墨烯层完全包覆所述刻蚀阻挡层;
以所述二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点,在所述第一中间产物的上表面进行图形化后,根据得到的图形制备金属电极,得到第二中间产物;
以所述金属电极为掩膜版,对所述第二中间产物中的二维材料层和石墨烯层进行刻蚀,得到所述二维材料电子器件。
在本发明中,如无特殊说明,本发明采用的原料均为常规的市售产品。
本发明在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层,得到第一中间产物;所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积。本发明在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层之前优选对所述绝缘衬底进行清洗,本发明对所述清洗的方式无特殊限定,只要能够得到干净的绝缘衬底即可。
在本发明中,所述绝缘衬底优选包括二氧化硅、氮化硅或蓝宝石,更优选为二氧化硅。在本发明中,所述二维材料层的二维材料优选为二维过渡金属硫化物,所述二维过渡金属硫化物优选为二硫化钼;所述二维材料层的厚度优选为小于1μm,更优选为1nm~100nm。在本发明中,所述石墨烯层的厚度优选小于1μm,更优选为5nm~100nm。在本发明中,所述刻蚀阻挡层的材料优选为六方氮化硼;所述刻蚀阻挡层的厚度优选≤200nm,更优选为20~100nm。
在本发明中,所述二维材料层、刻蚀阻挡层和石墨烯层的制备优选包括以下步骤:通过机械剥离法得到各层后,通过湿法转移的方式依次进行转移。本发明对所述机械剥离无特殊要求,采用本领域技术人员熟知的方式即可。本发明对所述湿法转移无特殊要求,采用本领域常规的方式即可。
在本发明中,所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积且所述石墨烯层完全包覆所述刻蚀阻挡层。本发明对所述二维材料层的面积无特殊限定。本发明对所述石墨烯层的面积无特殊限定,只要能够完全包覆刻蚀阻挡层即可。在本发明的实施例中,所述二维材料层的长为67μm,宽为25μm,所述石墨烯层的长为50μm,宽为35μm,所述刻蚀阻挡层的长为22μm,宽为7μm。
得到第一中间产物后,本发明以所述二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点,在所述第一中间产物的上表面进行图形化后,根据得到的图形制备金属电极,得到第二中间产物。在本发明中,所述图形化的方法优选为光刻法,所述光刻法优选包括激光直写技术、电子束曝光技术或紫外曝光技术,更优选为激光直写技术。本发明对图形化后得到的图形的形状无特殊限定,根据实际需要进行设计即可。在本发明的实施例中,图形化后得到的图形具体为以所述二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点的两个直线形电极和四个折线形电极的形状。
在本发明中,所述金属电极的材料优选包括金、铬、钛或钯,更优选为金。在本发明中,所述金属电极的厚度优选高于20nm,更优选为20~80nm,更进一步优选为35nm。在本发明中,制备所述金属电极的方法优选为蒸镀;所述蒸镀的方式优选为电子束蒸发;所述电子束蒸发的电子束流优选为86~140mAmA,更优选为90~92mA,生长速率为更优选为/>
得到第二中间产物后,本发明以所述金属电极为掩膜版,对所述第二中间产物中的二维材料层和石墨烯层进行刻蚀,得到所述二维材料电子器件。在本发明中,所述刻蚀优选包括干法刻蚀,所述干法刻蚀优选包括反应离子刻蚀或等离子体刻蚀,更优选为反应离子刻蚀。在本发明中,所述反应离子刻蚀用的气体优选为氧气和四氟化碳。本发明在进行反应离子刻蚀时,优选依次通入氧气和四氟化碳,所述烟气和四氟化碳的流量优选独立的为58~62sccm,更优选为60sccm。本发明对通入氧气和四氟化碳的时间无特殊要求,根据二维材料层和石墨烯层的厚度进行常规设定即可。
在本发明中,所述刻蚀将第二中间产物中没有被金属电极覆盖的石墨烯层和二维材料层除去,在刻蚀过程中刻蚀阻挡层会保护沟道处二维材料不被破坏,从而保证二维材料电子器件的电学性能。
本发明还提供了上述技术方案所述制备方法制备得到的二维材料电子器件,从下到上依次包括绝缘衬底5、二维材料层4、刻蚀阻挡层2、石墨烯层3和金属电极1;
所述金属电极1的起点位于所述二维材料层4和刻蚀阻挡层2在垂直方向上的重叠区域,并沿所述刻蚀阻挡层2的外延方向延伸;
在金属电极1所在横截面上,所述绝缘衬底5、二维材料层4和刻蚀阻挡层2呈梯形设置;
所述刻蚀阻挡层2与金属电极层之间或二维材料层4与金属电极层之间设置有石墨烯层3。
本发明还提供了上述技术方案所述二维材料电子器件在微电子领域的应用。在本发明中,所述微电子优选包括芯片。
下面结合实施例对本发明提供的技术方案进行详细的说明,但是不能把它们理解为对本发明保护范围的限定。
实施例1
利用机械剥离法得到长为67μm,宽为25μm的二硫化钼;利用机械剥离法得到长为50μm,宽为35μm的石墨烯;利用机械剥离法得到长为22μm,宽为7μm的六方氮化硼;
将二氧化硅衬底清洗干净,得到干净的二氧化硅衬底;将所述二硫化钼湿法转移至干净的二氧化硅表面,通过湿法转移将所述六方氮化硼铺放在二硫化钼表面,然后通过湿法转移将所述石墨烯铺放在六方氮化硼表面,得到第一中间产物;
以二维材料、六方氮化硼和石墨烯重叠区域为起点,利用激光直写技术对所述第一中间产物的上表面进行图形化,得到六电极的形状(具体结构如图2所示);利用电子束蒸发技术(电子束流为92mA,生长速率为)将金蒸镀在六电极的形状表面,得到厚度为35nm的金属电极,得到第二中间产物;
按照60sccm的流量通入氧气2min后,按照60sccm的流量通入四氟化碳3min;通过反应离子刻蚀技术对所述第二中间产物进行刻蚀,除去第二中间产物中金属电极周围的石墨烯和二硫化钼,得到二维材料电子器件。
实施例1制备得到的二维材料电子器件的结构示意图如图2所示,实施例1制备得到的二维材料电子器件的实物图如图3所示,其中1为金属电极,具体为金电极,2为刻蚀阻挡层,具体为六方氮化硼,5为绝缘衬底,具体为二氧化硅衬底。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种二维材料电子器件的制备方法,包括以下步骤:
在绝缘衬底的表面从下到上依次制备二维材料层、刻蚀阻挡层和石墨烯层,得到第一中间产物;所述刻蚀阻挡层的面积分别小于二维材料层和石墨烯层的面积且所述石墨烯层完全包覆所述刻蚀阻挡层;
以所述二维材料层、刻蚀阻挡层和石墨烯层的重叠区域为起点,在所述第一中间产物的上表面进行图形化后,根据得到的图形制备金属电极,得到第二中间产物;所述二维材料层的二维材料为二维过渡金属硫化物,所述二维过渡金属硫化物为二硫化钼;所述刻蚀阻挡层的材料为六方氮化硼;
以所述金属电极为掩膜版,对所述第二中间产物中的二维材料层和石墨烯层进行刻蚀,得到所述二维材料电子器件;
所述二维材料层的厚度小于1μm,石墨烯层的厚度小于1μm,刻蚀阻挡层的厚度≤200nm,金属电极的厚度高于20nm。
2.根据权利要求1所述制备方法,其特征在于,所述图形化的方法为光刻法;
所述光刻法包括激光直写技术、电子束曝光技术或紫外曝光技术。
3.根据权利要求1所述制备方法,其特征在于,制备所述金属电极的方法为蒸镀;
所述蒸镀的方式为电子束蒸发;
所述电子束蒸发的电子束流为86~140mA,生长速率为
4.根据权利要求1所述制备方法,其特征在于,所述刻蚀为干法刻蚀,所述干法刻蚀包括反应离子刻蚀或等离子体刻蚀;所述反应离子刻蚀用的气体为氧气和四氟化碳。
5.根据权利要求1所述制备方法,其特征在于,所述绝缘衬底包括二氧化硅、氮化硅或蓝宝石。
6.权利要求1~5任一项所述制备方法制备得到的二维材料电子器件,从下到上依次包括绝缘衬底(5)、二维材料层(4)、刻蚀阻挡层(2)、石墨烯层(3)和金属电极(1);
所述金属电极(1)的起点位于所述二维材料层(4)和刻蚀阻挡层(2)在垂直方向上的重叠区域,并沿所述刻蚀阻挡层(2)的外延方向延伸;
在金属电极(1)所在横截面上,所述绝缘衬底(5)、二维材料层(4)和刻蚀阻挡层(2)呈梯形设置;
所述刻蚀阻挡层(2)与金属电极层之间或二维材料层(4)与金属电极层之间设置有石墨烯层(3)。
7.权利要求6所述二维材料电子器件在微电子领域的应用;所述微电子包括芯片。
CN202011320451.5A 2020-11-23 2020-11-23 一种二维材料电子器件及其制备方法和应用 Active CN112357878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011320451.5A CN112357878B (zh) 2020-11-23 2020-11-23 一种二维材料电子器件及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011320451.5A CN112357878B (zh) 2020-11-23 2020-11-23 一种二维材料电子器件及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN112357878A CN112357878A (zh) 2021-02-12
CN112357878B true CN112357878B (zh) 2024-04-19

Family

ID=74532906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011320451.5A Active CN112357878B (zh) 2020-11-23 2020-11-23 一种二维材料电子器件及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN112357878B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102862949A (zh) * 2012-09-07 2013-01-09 清华大学 基于倒置工艺的双臂梁mems器件及其形成方法
CN104900533A (zh) * 2015-04-13 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN107017303A (zh) * 2016-01-06 2017-08-04 台湾积体电路制造股份有限公司 半导体装置结构
CN109809358A (zh) * 2017-11-21 2019-05-28 中国科学院金属研究所 采用液相界面层洁净、无损转移大面积二维材料的方法
WO2020140231A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 膜层的构图方法、微流控器件及其制作方法
CN111446288A (zh) * 2020-03-08 2020-07-24 复旦大学 基于二维材料的ns叠层晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102532596B1 (ko) * 2015-10-21 2023-05-15 삼성전자주식회사 밴드갭이 조절된 2d 물질을 이용한 포토 디텍터 및 그 제조방법
GB201704950D0 (en) * 2017-03-28 2017-05-10 Univ Manchester Thin film material transfer method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102862949A (zh) * 2012-09-07 2013-01-09 清华大学 基于倒置工艺的双臂梁mems器件及其形成方法
CN104900533A (zh) * 2015-04-13 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN107017303A (zh) * 2016-01-06 2017-08-04 台湾积体电路制造股份有限公司 半导体装置结构
CN109809358A (zh) * 2017-11-21 2019-05-28 中国科学院金属研究所 采用液相界面层洁净、无损转移大面积二维材料的方法
WO2020140231A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 膜层的构图方法、微流控器件及其制作方法
CN111446288A (zh) * 2020-03-08 2020-07-24 复旦大学 基于二维材料的ns叠层晶体管及其制备方法

Also Published As

Publication number Publication date
CN112357878A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US7892881B2 (en) Fabricating a device with a diamond layer
US8344358B2 (en) Graphene transistor with a self-aligned gate
US8816328B2 (en) Patterning contacts in carbon nanotube devices
US20150056758A1 (en) Graphene electronic device and method of fabricating the same
US20140225068A1 (en) Graphene electronic device and method of fabricating the same
US20120258599A1 (en) Spacer process for on pitch contacts and related structures
US20120168723A1 (en) Electronic devices including graphene and methods of forming the same
CN101558475A (zh) 半导体器件的制造方法
TW200529293A (en) Masking methods
KR20140028603A (ko) 그래핀 소자 및 그 제조방법
CN106952949B (zh) 石墨烯场效应晶体管及其形成方法
CN112357878B (zh) 一种二维材料电子器件及其制备方法和应用
KR20190028260A (ko) 게이트 올 어라운드 소자 및 이를 제조하는 방법
CN107946354A (zh) 一种抗总剂量辐射的SOI FinFET器件及其制备方法
US20140306316A1 (en) Semiconductor device and method of manufacturing the same
US7977248B2 (en) Double patterning with single hard mask
JP3175666B2 (ja) 半導体装置の製造方法
JP2002198523A5 (ja) 半導体集積回路装置の製造方法
US8038893B2 (en) Method for producing semiconductor optical device
EP4372787A1 (en) A method for producing a pattern of closely spaced features
US11784225B2 (en) Semiconductor structure, method of forming stacked unit layers and method of forming stacked two-dimensional material layers
CN110783461B (zh) 晶体管及其制造方法
CN110364438B (zh) 晶体管及其制造方法
JPS6347981A (ja) 薄膜トランジスタおよびその製造方法
KR102587954B1 (ko) 나노 패턴 기판을 포함하는 전도체 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant