JP2002198523A5 - 半導体集積回路装置の製造方法 - Google Patents

Claims (20)

1. （ａ）シリコン基板上に、ゲート絶縁膜を形成する工程と、
   （ｂ）前記ゲート絶縁膜上に導電性膜を形成し、パターニングすることによってゲート電極を形成する工程と、
   （ｃ）前記ゲート電極上を含むシリコン基板上に第１の絶縁膜を堆積する工程と、
   （ｄ）前記第１の絶縁膜を、異方的にエッチングすることにより前記ゲート電極の側壁に第１のサイドウォール膜を形成する工程と、
   （ｅ）前記第１のサイドウォール膜をマスクに前記シリコン基板中に不純物を注入することによりソース、ドレイン領域を形成する工程と、
   （ｆ）前記ソース、ドレイン領域、第１のサイドウォール膜およびゲート電極上に、プラズマＣＶＤ法を用いて第２の絶縁膜を堆積する工程と、
   （ｇ）前記第２の絶縁膜を、異方的にエッチングすることにより前記第１のサイドウォール膜の側壁に第２のサイドウォール膜を形成する工程と、
   （ｈ）前記ソース、ドレイン領域上に、金属膜を堆積する工程と、
   （ｉ）前記第２のサイドウォール膜をマスクにシリサイド化反応を起こさせることにより、前記ソース、ドレイン領域と前記金属膜との接触部に金属シリサイド層を形成する工程と、
   （ｊ）未反応の前記金属膜を除去する工程と、
   を有することを特徴とする半導体集積回路装置の製造方法。
2. 前記第２の絶縁膜は、窒化シリコン膜であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
3. 前記第１の絶縁膜は、ＣＶＤ法を用いて堆積された酸化シリコン膜もしくは窒化シリコン膜であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
4. 前記第１の絶縁膜は、温度が７００℃〜８００℃の範囲で形成されることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
5. 前記第２の絶縁膜は、温度が３００℃〜５００℃の範囲で形成されることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
6. 前記半導体集積回路装置の製造方法は、
   さらに、前記第１のサイドウォール膜をマスクに前記シリコン基板中に不純物を注入することにより前記ソース、ドレイン領域と同一の導電型で、前記ソース、ドレイン領域より低濃度の半導体領域であって、その接合深さが、前記ソース、ドレイン領域の接合深さより深い第1半導体領域を形成する工程を有することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
7. 前記半導体集積回路装置の製造方法は、
   さらに、前記ソース、ドレイン領域端部からゲート電極下まで延在し、前記ソース、ドレイン領域と逆の導電型である第２半導体領域を形成する工程を有することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
8. 前記第２のサイドウォール膜の下端のゲート長方向の幅は、前記第１のサイドウォール膜の下端のゲート長方向の幅より小さいことを特徴とする請求項１記載の半導体集積回路装置の製造方法。
9. 前記第２の絶縁膜の膜厚は、５０ｎｍ以上であって、前記第２のサイドウォール膜の膜厚は、１０ｎｍ以上であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
10. （ａ）シリコン基板上に、分離領域により分離された活性領域を形成する工程と、
    （ｂ）前記活性領域上に、ゲート絶縁膜を形成する工程と、
    （ｃ）前記ゲート絶縁膜上にシリコン膜を形成し、パターニングすることによってゲート電極を形成する工程であって、前記活性領域上から分離領域上まで延在するゲート電極を形成する工程と、
    （ｄ）前記ゲート電極上を含むシリコン基板上に第１の絶縁膜を堆積する工程と、
    （ｅ）前記第１の絶縁膜を、異方的にエッチングすることにより前記ゲート電極の側壁に第１のサイドウォール膜を形成する工程と、
    （ｆ）前記第１のサイドウォール膜をマスクに前記シリコン基板中に不純物を注入することによりソース、ドレイン領域を形成する工程と、
    （ｇ）前記ソース、ドレイン領域、第１のサイドウォール膜およびゲート電極上に、プラズマＣＶＤ法を用いて第２の絶縁膜を堆積する工程と、
    （ｈ）前記第２の絶縁膜を、異方的にエッチングすることにより前記第１のサイドウォール膜の側壁に第２のサイドウォール膜を形成する工程と、
    （ｉ）前記ソース、ドレイン領域およびゲート電極上に、金属膜を堆積する工程と、
    （ｊ）前記第２のサイドウォール膜をマスクにシリサイド化反応を起こさせることにより、前記ソース、ドレイン領域と前記金属膜との接触部および前記ゲート電極と前記金属膜との接触部に、金属シリサイド層を形成する工程と、
    （ｋ）未反応の前記金属膜を除去する工程と、
    を有することを特徴とする半導体集積回路装置の製造方法。
11. （ａ）シリコン基板上に、ゲート絶縁膜を形成する工程と、
    （ｂ）前記ゲート絶縁膜上に導電性膜を形成し、パターニングすることによってゲート電極を形成する工程と、
    （ｃ）前記ゲート電極上を含むシリコン基板上に第１の絶縁膜を堆積する工程と、
    （ｄ）前記第１の絶縁膜を、異方的にエッチングすることにより前記ゲート電極の側壁に第１のサイドウォール膜を形成する工程と、
    （ｅ）前記第１のサイドウォール膜をマスクに前記シリコン基板中に不純物を注入することによりソース、ドレイン領域を形成する工程と、
    （ｆ）前記ソース、ドレイン領域、第１のサイドウォール膜およびゲート電極上に、第２の絶縁膜を堆積する工程と、
    （ｇ）前記第２の絶縁膜上に、プラズマＣＶＤ法を用いて第３の絶縁膜を堆積する工程と、
    （ｈ）前記第３の絶縁膜を、前記第２の絶縁膜が露出するまで、前記第３の絶縁膜よりも第２の絶縁膜のエッチングレートが小さくなる条件で、異方的にエッチングすることにより第２のサイドウォール膜を形成する工程と、
    （ｉ）前記第２のサイドウォール膜をマスクに、前記ソース、ドレイン領域およびゲート電極上の前記第２の絶縁膜を除去する工程と、
    （ｊ）前記ソース、ドレイン領域上に、金属膜を堆積する工程と、
    （ｋ）前記第２のサイドウォール膜をマスクにシリサイド化反応を起こさせることにより、前記ソース、ドレイン領域と前記金属膜との接触部に金属シリサイド層を形成する工程と、
    （ｌ）未反応の前記金属膜を除去する工程と、
    を有することを特徴とする半導体集積回路装置の製造方法。
12. 前記第３の絶縁膜は、窒化シリコン膜であることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
13. 前記第１の絶縁膜は、ＣＶＤ法を用いて堆積された酸化シリコン膜もしくは窒化シリコン膜であることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
14. 前記第１の絶縁膜は、温度が７００℃〜８００℃の範囲で形成されることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
15. 前記第３の絶縁膜は、温度が３００℃〜５００℃の範囲で形成されることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
16. 前記半導体集積回路装置の製造方法は、
    さらに、前記第１のサイドウォール膜をマスクに前記シリコン基板中に不純物を注入することにより前記ソース、ドレイン領域と同一の導電型で、前記ソース、ドレイン領域より低濃度の第１半導体領域であって、その接合深さが、前記ソース、ドレイン領域の接合深さより深い第１半導体領域を形成する工程を有することを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
17. 前記半導体集積回路装置の製造方法は、
    さらに、前記ソース、ドレイン領域端部からゲート電極下まで延在し、前記ソース、ドレイン領域と逆の導電型である第２半導体領域を形成する工程を有することを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
18. 前記第２の絶縁膜の膜厚は、前記第１の絶縁膜の膜厚より小さいことを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
19. 前記第２の絶縁膜の膜厚は、５０ｎｍ以上であって、前記第２のサイドウォール膜の膜厚は、１０ｎｍ以上であることを特徴とする請求項１１記載の半導体集積回路装置の製造方法。
20. （ａ）シリコン基板上に、分離領域により分離された活性領域を形成する工程と、
    （ｂ）前記活性領域上に、ゲート絶縁膜を形成する工程と、
    （ｃ）前記ゲート絶縁膜上にシリコン膜を形成し、パターニングすることによってゲート電極を形成する工程であって、前記活性領域上から分離領域上まで延在するゲート電極を形成する工程と、
    （ｄ）前記ゲート電極上を含むシリコン基板上に第１の絶縁膜を堆積する工程と、
    （ｅ）前記第１の絶縁膜を、異方的にエッチングすることにより前記ゲート電極の側壁に第１のサイドウォール膜を形成する工程と、
    （ｆ）前記第１のサイドウォール膜をマスクに前記シリコン基板中に不純物を注入することによりソース、ドレイン領域を形成する工程と、
    （ｇ）前記ソース、ドレイン領域、第１のサイドウォール膜およびゲート電極上に、エッチングストッパー膜を堆積する工程と、
    （ｈ）前記エッチングストッパー膜上に、プラズマＣＶＤ法を用いて第２の絶縁膜を堆積する工程と、
    （ｉ）前記第２の絶縁膜を、前記エッチングストッパー膜が露出するまで、異方的にエッチングすることにより第２のサイドウォール膜を形成する工程と、
    （ｊ）前記第１のサイドウォール膜をマスクに、前記ソース、ドレイン領域およびゲート電極上のエッチングストッパー膜を除去する工程と、
    （ｋ）前記ソース、ドレイン領域およびゲート電極上に、金属膜を堆積する工程と、
    （ｌ）前記第２のサイドウォール膜をマスクにシリサイド化反応を起こさせることにより、前記ソース、ドレイン領域と前記金属膜との接触部および前記ゲート電極と前記金属膜との接触部に、金属シリサイド層を形成する工程と、
    （ｍ）未反応の前記金属膜を除去する工程と、
    を有することを特徴とする半導体集積回路装置の製造方法。