CN105977164A - 一种薄膜晶体管及其制作方法、阵列基板和显示面板 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN105977164A
CN105977164A CN201610495890.7A CN201610495890A CN105977164A CN 105977164 A CN105977164 A CN 105977164A CN 201610495890 A CN201610495890 A CN 201610495890A CN 105977164 A CN105977164 A CN 105977164A
Authority
CN
China
Prior art keywords
active layer
conductor oxidate
amorphous carbon
layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610495890.7A
Other languages
English (en)
Inventor
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610495890.7A priority Critical patent/CN105977164A/zh
Publication of CN105977164A publication Critical patent/CN105977164A/zh
Priority to PCT/CN2017/083708 priority patent/WO2018000947A1/zh
Priority to US15/564,055 priority patent/US10211342B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制作方法、阵列基板和显示面板，用以节省对半导体氧化物有源层的等离子处理的过程，从而避免等离子体处理过程中对半导体氧化物有源层的破坏。所述薄膜晶体管的制作方法，包括在衬底基板上形成半导体氧化物有源层的图形，该方法还包括:在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；在所述非晶碳膜层的图形上形成源极和漏极的图形，所述源极和漏极分别通过所述非晶碳膜层与所述半导体氧化物有源层电性连接。

Description

一种薄膜晶体管及其制作方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示面板。
背景技术
目前，液晶显示面板(LCD，Liquid Crystal Display)、电致发光(EL，electroluminescence)显示面板以及电子纸等显示装置已为人所熟知。在这些显示装置中具有控制各像素开关的薄膜晶体管(TFT，Thin Film Transistor)，如图1所示，其结构主要包括：位于衬底基板0上的有源层1、栅极2、源极3和漏极4；其中，在有源层1与栅极2之间设置有栅绝缘层5，源极3和漏极4同层设置，且源极3和漏极4与栅极2之间还包括绝缘层6，源极3和漏极4分别与有源层2电性相连。针对图1所示的顶栅型结构的薄膜晶体管，为了进一步增加薄膜晶体管LDD(lightly doped drain)区域P，一般采用H2、NH3、He等等离子体(Plasma)处理形成，用以提高LDD区域P的导电性。其中，LDD区域是指在沟道中靠近漏极的附近设置一个低掺杂的漏区，让该低掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应，如图1所示的a为LDD区域。
由于等离子体处理的过程中，主要采用H2、NH3等气体中含氢气量较高的气体对有源层进行处理，可能使得有源层中半导体氧化物由于氢气的作用到导体化，从而导致破坏了半导体氧化物有源层的结构。
发明内容
本发明提供了一种薄膜晶体管及其制作方法、阵列基板和显示面板，用以节省对半导体氧化物有源层的等离子处理的过程，从而避免等离子体处理过程中对半导体氧化物有源层的破坏。
本发明实施例提供了一种薄膜晶体管的制作方法，包括在衬底基板上形成半导体氧化物有源层的图形，该方法还包括:
在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；
在所述非晶碳膜层的图形上形成源极和漏极的图形，所述源极和漏极分别通过所述非晶碳膜层与所述半导体氧化物有源层电性连接。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形，包括：
在所述半导体氧化物有源层的图形上方形成非晶碳膜层；
采用刻蚀工艺将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用刻蚀工艺将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉，包括：
在氧气的氛围中，通过干法刻蚀将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用刻蚀工艺将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉之后，且在形成源极和漏极之前，该方法还包括：
对所述半导体氧化物有源层进行退火处理。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，对所述半导体氧化物有源层进行退火处理的温度为230℃-400℃。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，对所述半导体氧化物有源层进行退火处理之后，且在形成所述源极和漏极之前，该方法还包括：
在所述半导体氧化物有源层的沟道区域上形成栅极绝缘层的图形，其中所述栅极绝缘层的材料为二氧化硅。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述半导体氧化物的材料为铟镓锌氧化物和/或铟锡锌氧化物。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成所述栅极绝缘层的图形之后，且在形成所述源极和漏极之前，该方法还包括：
在形成有所述栅极绝缘层的衬底基板上依次形成栅极和绝缘层的图形，其中，所述绝缘层中包括用于使所述源极和漏极与所述非晶碳膜层电性连接的过孔。
相应地，本发明实施例还提供了一种薄膜晶体管，包括位于衬底基板上的半导体氧化物有源层，所述薄膜晶体管还包括：位于所述半导体氧化物有源层的非沟道区域上方的非晶碳膜层，以及位于所述非晶碳膜层的上方且通过所述非晶碳膜层与所述半导体氧化物有源层电性连接的源极和漏极。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述薄膜晶体管还包括：位于所述半导体氧化物有源层的沟道区域上方的栅极绝缘层、位于所述栅极绝缘层上方的栅极、位于所述栅极上方的绝缘层以及位于所述绝缘层上方的源极和漏极，所述源极和漏极分别通过所述绝缘层中的过孔与半导体氧化物有源层非沟通区域上方的非晶碳膜层电性连接。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述栅极绝缘层的材料为二氧化硅。
在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述半导体氧化物的材料为铟镓锌氧化物和/或铟锡锌氧化物。
相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种的薄膜晶体管。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。
本发明有益效果如下：
本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示面板，所述薄膜晶体管的制作方法包括在衬底基板上形成半导体氧化物有源层的图形，该方法还包括：在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；在所述非晶碳膜层的图形上形成源极和漏极的图形，所述源极和漏极分别通过所述非晶碳膜层与所述半导体氧化物有源层电性连接。因此，本发明中，通过非晶碳膜层的导电作用以及吸氢作用，在有源层的非沟道区域上形成非晶碳膜层的图形，使得有源层的非沟道区域中的氢气被非晶碳膜层吸收，从而避免了半导体有源层被破坏；由于非晶碳膜层的导电作用，增加了薄膜晶体管的LDD区域的导电性，以及增加了源极和漏极与半导体有源层的欧姆接触区的导电性，从而节省了对半导体氧化物有源层的等离子处理的过程，且避免了等离子体处理过程中对半导体氧化物有源层的破坏。
附图说明
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图；
图3为本发明实施例提供的一种薄膜晶体管的制作方法的具体流程示意图；
图4(a)-图4(g)分别为图3在每一步骤中得到的结构示意图；
图5为本发明实施例提供的一种薄膜晶体管的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供了一种薄膜晶体管及其制作方法、阵列基板和显示面板，用以节省对半导体氧化物有源层的等离子处理的过程，从而避免等离子体处理过程中对半导体氧化物有源层的破坏。
下面结合附图，对本发明实施例提供的薄膜晶体管及其制作方法、阵列基板和显示面板的具体实施方式进行详细地说明。
附图中各膜层的厚度和区域的大小形状不反映薄膜晶体管部件的真实比例，目的只是示意说明本发明内容。
参见图2，本发明实施例提供了一种薄膜晶体管的制作方法，该方法包括：
S201、在衬底基板上形成半导体氧化物有源层的图形；
S202、在半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；
其中，本发明实施例提供的非晶碳膜层可以为石墨烯的叠层结构，或者其他碳结构的膜层，且非晶碳膜层具有导电性。
S203、在非晶碳膜层的图形上形成源极和漏极的图形，源极和漏极分别通过非晶碳膜层与半导体氧化物有源层电性连接。
本发明实施例提供的薄膜晶体管的制作方法包括在衬底基板上形成半导体氧化物有源层的图形，该方法还包括：在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；在所述非晶碳膜层的图形上形成源极和漏极的图形，所述源极和漏极分别通过所述非晶碳膜层与所述半导体氧化物有源层电性连接。因此，本发明中，通过非晶碳膜层的导电作用以及吸氢作用，在有源层的非沟道区域上形成非晶碳膜层的图形，使得有源层的非沟道区域中的氢气被非晶碳膜层吸收，从而避免了半导体有源层被破坏；由于非晶碳膜层的导电作用，增加了薄膜晶体管的LDD区域的导电性，以及增加了源极和漏极与半导体有源层的欧姆接触区的导电性，从而节省了对半导体氧化物有源层的等离子处理的过程，且避免了等离子体处理过程中对半导体氧化物有源层的破坏。
具体地，采用本发明实施例提供的上述薄膜晶体管的制作方法制作的薄膜晶体管为顶栅型薄膜晶体管。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，步骤S202中在半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形，包括：在半导体氧化物有源层的图形上方形成非晶碳膜层；采用刻蚀工艺将半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉。其中，在半导体氧化物有源层的图形上方形成非晶碳膜层的方法可以采用磁控溅射方法进行沉积，或者采用别的方式形成，在此不做具体限定。其中，形成非晶碳膜层的图形可以与形成半导体氧化物有源层的图形是采用一次构图工艺同时形成，也可以采用两次构图工艺分开形成，在此不作限定。
例如，采用一次构图工艺同时形成半导体氧化物有源层和非晶碳膜层时，该方法包括，在衬底基板上沉积半导体氧化物有源层，在所述半导体氧化物有源层上形成非晶碳膜层，采用半色调掩膜版对非晶碳膜层和半导体氧化物有源层进行刻蚀，形成半导体氧化物有源层的图形，采用刻蚀工艺将半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉，从而形成非晶碳膜层的图形。采用两次构图工艺形成半导体氧化物有源层和非晶碳膜层时，该方法包括：在衬底基板上沉积半导体氧化物有源层，采用半色调掩膜版对半导体氧化物有源层进行刻蚀，形成半导体氧化物有源层的图形；在半导体氧化物有源层的图形上方形成非晶碳膜层，采用刻蚀工艺将半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉，从而形成非晶碳膜层的图形。其中，沉积半导体氧化物有源层时氧气含量可以在15％-30％之间进行。且对半导体氧化物有源层进行刻蚀时采用湿法刻蚀。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用刻蚀工艺将半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉，包括：在氧气的氛围中，通过干法刻蚀将半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用刻蚀工艺将半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉之后，且在形成源极和漏极之前，该方法还包括：对半导体氧化物有源层进行退火处理。从而使得半导体氧化物有源层更加稳定化。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，对半导体氧化物有源层进行退火处理的温度为230℃-400℃。从而使得半导体氧化物有源层更加稳定化。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，对半导体氧化物有源层进行退火处理之后，且在形成所述源极和漏极之前，该方法还包括：在半导体氧化物有源层的沟道区域上形成栅极绝缘层的图形，其中栅极绝缘层的材料为二氧化硅SiO2。
需要说明的是，本发明实施例中，栅极绝缘层的材料不仅只包含二氧化硅SiO2，还可以包括氮化硅和/或氮氧化硅，在此不做具体限定。需要注意的是，将二氧化硅SiO2所在的层与有源层的沟道区域直接接触，从而使得通过二氧化硅的吸氢作用，将半导体氧化物有源层中的氢气吸收，确保了半导体氧化物有源层中的含氢量最小，避免了半导体氧化物有源层被破坏的现象。其中，栅极绝缘层的材料可以包括二氧化硅SiO2，氮化硅和/或氮氧化硅，因此，栅极绝缘层可以包括由二氧化硅层、氮化硅层和/或氮氧化硅层组成的层结构，且由二氧化硅组成的层与半导体氧化物有源层直接接触。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，半导体氧化物的材料为铟镓锌氧化物和/或铟锡锌氧化物。具体地，半导体氧化物有源层中的铟镓锌氧化物和/或铟锡锌氧化物均容易在氢气的环境中被破坏，或者其他气体破坏，从而从半导体材料变成导体。因此针对容易在氢气的环境中被破坏导电性的半导体材料均属于本发明的保护范围，在此不做具体限定。且栅极绝缘层的制作可以采用一个构图工艺制作，在此不做具体限定。
在具体实施例中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成栅极绝缘层的图形之后，且在形成源极和漏极之前，该方法还包括：在形成有栅极绝缘层的衬底基板上依次形成栅极和绝缘层的图形，其中，绝缘层中包括用于使源极和漏极与非晶碳膜层电性连接的过孔。其中，栅极可以采用钼(Mo)、铝(Al)和铜(Cu)中的任意一种或者两种材料制作，在此不做具体限定。其中，栅极和绝缘层的制作可以采用光刻等工艺制作形成，在此不做具体限定。
为了进一步说明本发明实施例提供的薄膜晶体管的制作方法，下面通过结合附图进行详细说明。
参见图3，本发明实施例提供的薄膜晶体管的制作方法包括：
S301、在衬底基板20上形成半导体氧化物有源层21和非晶碳膜层22，如图4(a)所示；
其中，半导体氧化物有源层的厚度可以为40-50nm，且形成半导体氧化物有源层时可以在氧气含量为15％-30％的环境中制作；非晶碳膜层可以采用磁控溅射的方式进行沉积，且非晶碳膜层的厚度可以为200-500nm。
S302、在图4(a)所示的非晶碳膜层涂覆光刻胶23，并采用半色调掩模版对半导体氧化物有源层21和非晶碳膜层22进行光刻，使得形成图4(b)所示的半导体氧化物有源层的图形；
其中，对半导体氧化物有源层进行刻蚀时可以使用湿法刻蚀，对非晶碳膜层的刻蚀可以采用干法刻蚀。
S303、对图4(b)所示的图形进行灰化，然后对非晶碳膜层进行第二次刻蚀，将半导体氧化物有源层的沟道区域上方的非晶碳膜层刻蚀掉，形成如图4(c)所示的图形；
S304、对半导体氧化物有源层进行退火处理；
S305、在半导体氧化物有源层的沟道区域上方形成栅极绝缘层24的图形，如图4(d)所示；
其中，栅极绝缘层与半导体氧化物有源层相接触的层为二氧化硅层。
S306、在栅极绝缘层24的上方形成栅极25的图形，如图4(e)所示；
S307、在栅极25上形成绝缘层26的图形，绝缘层中包括用于即将形成源极和漏极通过非晶碳膜层与半导体氧化物有源层电性相连的过孔261，如图4(f)所示；
S308、在绝缘层26的上方形成源极27和漏极28的图形，如图4(g)所示。
其中，源极和漏极的图案可以是采用一次构图工艺同时形成，也可以采用两次构图工艺分别形成，在此不作限定。
通过上述步形成薄膜晶体管，其中形成每一层的结构中需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图案的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图案的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
通过本发明实施例提供的薄膜晶体管的制作方法中，通过利用非晶碳膜层的吸氢作用和导电作用，将半导体氧化物有源层中的氢气进行吸收，从而避免对半导体氧化物有源层的破坏，具体地，将非晶碳膜层制作在半导体氧化物有源层的非沟道区域上方，因此可以吸附半导体氧化物有源层中游离的H，从而降低半导体氧化物有源层中的H含量，进一步提升了薄膜晶体管的稳定性；另外，由于非晶碳膜层的导电性，进一步增加了源极、漏极与有源层之间的欧姆接触区域的导电性，进而降低了LDD区域的电阻，从而提升了薄膜晶体管的特性。
相应地，本发明实施例还提供了一种薄膜晶体管，参见图5，包括位于衬底基板20上的半导体氧化物有源层21，薄膜晶体管还包括：位于半导体氧化物有源层21的非沟道区域上方的非晶碳膜层22，以及位于非晶碳膜层22的上方且通过非晶碳膜层与半导体氧化物有源层电性连接的源极27和漏极28。
其中，半导体氧化物的材料为铟镓锌氧化物和/或铟锡锌氧化物。具体地，半导体氧化物有源层中的铟镓锌氧化物和/或铟锡锌氧化物均容易在氢气的环境中被破坏，或者其他气体破坏，从而从半导体材料变成导体。因此针对容易在氢气的环境中被破坏导电性的半导体材料均属于本发明的保护范围，在此不做具体限定。且栅极绝缘层的制作可以采用一个构图工艺制作，在此不做具体限定。
在具体实施例中，本发明实施例提供的上述薄膜晶体管中，参见图5，薄膜晶体管还包括：位于半导体氧化物有源层21的沟道区域上方的栅极绝缘层24、位于栅极绝缘层24上方的栅极25、位于栅极25上方的绝缘层26以及绝缘层上方的源极27和漏极28，源极27和漏极28分别通过绝缘层中的过孔与半导体氧化物有源层非沟通区域上方的非晶碳膜层电性连接。
在具体实施例中，本发明实施例提供的上述薄膜晶体管中，栅极绝缘层的材料为二氧化硅。
需要说明的是，本发明实施例中，栅极绝缘层的材料不仅只包含二氧化硅SiO2，还可以包括氮化硅和/或氮氧化硅，在此不做具体限定。需要注意的是，将二氧化硅SiO2所在的层与有源层的沟道区域直接接触，从而使得通过二氧化硅的吸氢作用，将半导体氧化物有源层中的氢气吸收，确保了半导体氧化物有源层中的含氢量最小，避免了半导体氧化物有源层被破坏的现象。其中，栅极绝缘层的材料可以包括二氧化硅SiO2，氮化硅和/或氮氧化硅，因此，栅极绝缘层可以包括由二氧化硅层、氮化硅层和/或氮氧化硅层组成的层结构，且由二氧化硅组成的层与半导体氧化物有源层直接接触。
相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种的薄膜晶体管。由于该阵列基板解决问题的原理与上述一种薄膜晶体管相似，因此该阵列基板的实施可以参见上述薄膜晶体管的实施，重复之处不再赘述。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述阵列基板。该显示面板的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
综上所述，本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板和显示面板，所述薄膜晶体管的制作方法包括在衬底基板上形成半导体氧化物有源层的图形，该方法还包括：在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；在所述非晶碳膜层的图形上形成源极和漏极的图形，所述源极和漏极分别通过所述非晶碳膜层与所述半导体氧化物有源层电性连接。因此，本发明中，通过非晶碳膜层的导电作用以及吸氢作用，在有源层的非沟道区域上形成非晶碳膜层的图形，使得有源层的非沟道区域中的氢气被非晶碳膜层吸收，从而避免了半导体有源层被破坏；由于非晶碳膜层的导电作用，增加了薄膜晶体管的LDD区域的导电性，以及增加了源极和漏极与半导体有源层的欧姆接触区的导电性，从而节省了对半导体氧化物有源层的等离子处理的过程，且避免了等离子体处理过程中对半导体氧化物有源层的破坏。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种薄膜晶体管的制作方法，包括在衬底基板上形成半导体氧化物有源层的图形，其特征在于，该方法还包括:
在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形；
在所述非晶碳膜层的图形上形成源极和漏极的图形，所述源极和漏极分别通过所述非晶碳膜层与所述半导体氧化物有源层电性连接。
2.根据权利要求1所述的方法，其特征在于，在所述半导体氧化物有源层的非沟道区域上形成非晶碳膜层的图形，包括：
在所述半导体氧化物有源层的图形上方形成非晶碳膜层；
采用刻蚀工艺将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉。
3.根据权利要求2所述的方法，其特征在于，采用刻蚀工艺将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉，包括：
在氧气的氛围中，通过干法刻蚀将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉。
4.根据权利要求2所述的方法，其特征在于，采用刻蚀工艺将所述半导体氧化物有源层的沟道区域上的非晶碳膜层刻蚀掉之后，且在形成源极和漏极之前，该方法还包括：
对所述半导体氧化物有源层进行退火处理。
5.根据权利要求4所述的方法，其特征在于，对所述半导体氧化物有源层进行退火处理的温度为230℃-400℃。
6.根据权利要求4所述的方法，其特征在于，对所述半导体氧化物有源层进行退火处理之后，且在形成所述源极和漏极之前，该方法还包括：
在所述半导体氧化物有源层的沟道区域上形成栅极绝缘层的图形，其中所述栅极绝缘层的材料为二氧化硅。
7.根据权利要求1-6任一权项所述的方法，其特征在于，所述半导体氧化物的材料为铟镓锌氧化物和/或铟锡锌氧化物。
8.根据权利要求6所述的方法，其特征在于，在形成所述栅极绝缘层的图形之后，且在形成所述源极和漏极之前，该方法还包括：
在形成有所述栅极绝缘层的衬底基板上依次形成栅极和绝缘层的图形，其中，所述绝缘层中包括用于使所述源极和漏极与所述非晶碳膜层电性连接的过孔。
9.一种薄膜晶体管，包括位于衬底基板上的半导体氧化物有源层，其特征在于，所述薄膜晶体管还包括：位于所述半导体氧化物有源层的非沟道区域上方的非晶碳膜层，以及位于所述非晶碳膜层的上方且通过所述非晶碳膜层与所述半导体氧化物有源层电性连接的源极和漏极。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：位于所述半导体氧化物有源层的沟道区域上方的栅极绝缘层、位于所述栅极绝缘层上方的栅极、位于所述栅极上方的绝缘层以及位于所述绝缘层上方的源极和漏极，所述源极和漏极分别通过所述绝缘层中的过孔与半导体氧化物有源层非沟通区域上方的非晶碳膜层电性连接。
11.根据权利要求10所述的薄膜晶体管，其特征在于，所述栅极绝缘层的材料为二氧化硅。
12.根据权利要求9或10所述的薄膜晶体管，其特征在于，所述半导体氧化物的材料为铟镓锌氧化物和/或铟锡锌氧化物。
13.一种阵列基板，其特征在于，包括权利要求9-12任一权项所述的薄膜晶体管。
14.一种显示面板，其特征在于，包括权利要求13所述的阵列基板。
CN201610495890.7A 2016-06-28 2016-06-28 一种薄膜晶体管及其制作方法、阵列基板和显示面板 Pending CN105977164A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610495890.7A CN105977164A (zh) 2016-06-28 2016-06-28 一种薄膜晶体管及其制作方法、阵列基板和显示面板
PCT/CN2017/083708 WO2018000947A1 (zh) 2016-06-28 2017-05-10 薄膜晶体管及其制作方法、阵列基板和显示面板
US15/564,055 US10211342B2 (en) 2016-06-28 2017-05-10 Thin film transistor and fabrication method thereof, array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610495890.7A CN105977164A (zh) 2016-06-28 2016-06-28 一种薄膜晶体管及其制作方法、阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN105977164A true CN105977164A (zh) 2016-09-28

Family

ID=57019467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610495890.7A Pending CN105977164A (zh) 2016-06-28 2016-06-28 一种薄膜晶体管及其制作方法、阵列基板和显示面板

Country Status (3)

Country Link
US (1) US10211342B2 (zh)
CN (1) CN105977164A (zh)
WO (1) WO2018000947A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170835A (zh) * 2017-07-07 2017-09-15 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
WO2018000947A1 (zh) * 2016-06-28 2018-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651544B1 (ko) * 2016-11-21 2024-03-28 삼성전자주식회사 광대역 다기능 광학소자와 그 제조 및 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108882A (ja) * 2009-11-18 2011-06-02 Mitsui Mining & Smelting Co Ltd 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
US20140124769A1 (en) * 2009-12-10 2014-05-08 Samsung Display Co., Ltd. Flat panel display device
KR20150061077A (ko) * 2013-11-25 2015-06-04 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104900533A (zh) * 2015-04-13 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252141A (ja) 1996-01-11 1997-09-22 Toshiba Corp 液晶表示素子及びその製造方法並びにスパッタリング装置
JPH09199728A (ja) 1996-01-18 1997-07-31 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
KR101235135B1 (ko) * 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP2011008882A (ja) 2009-06-26 2011-01-13 Toshiba Storage Device Corp 磁気ヘッドの実効ライトコア幅および実効イレーズコア幅の測定方法
JP6399801B2 (ja) * 2014-05-13 2018-10-03 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105097548A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN105575819A (zh) 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN105977164A (zh) 2016-06-28 2016-09-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108882A (ja) * 2009-11-18 2011-06-02 Mitsui Mining & Smelting Co Ltd 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
US20140124769A1 (en) * 2009-12-10 2014-05-08 Samsung Display Co., Ltd. Flat panel display device
KR20150061077A (ko) * 2013-11-25 2015-06-04 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104900533A (zh) * 2015-04-13 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018000947A1 (zh) * 2016-06-28 2018-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
US10211342B2 (en) 2016-06-28 2019-02-19 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, array substrate, and display panel
CN107170835A (zh) * 2017-07-07 2017-09-15 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板

Also Published As

Publication number Publication date
US20180204949A1 (en) 2018-07-19
US10211342B2 (en) 2019-02-19
WO2018000947A1 (zh) 2018-01-04

Similar Documents

Publication Publication Date Title
US8470624B2 (en) Fabricating method of organic electro-luminescence display unit
WO2018153089A1 (en) Array substrate and manufacturing method thereof, display panel and display device
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN103872060B (zh) 阵列基板及其制造方法
CN105428366A (zh) 薄膜晶体管阵列基板、其制造方法和显示装置
CN106910750A (zh) 一种阵列基板、显示面板以及阵列基板的制作方法
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN103383989B (zh) 像素结构的制造方法及其结构
CN106098784A (zh) 共平面型双栅电极氧化物薄膜晶体管及其制备方法
CN104538453B (zh) 薄膜晶体管、阵列基板及其制造方法和显示器件
CN107579003A (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
CN107681063A (zh) 阵列基板及其制备方法、显示装置
CN105097710A (zh) 薄膜晶体管阵列基板及其制造方法
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN110098201A (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN105374827B (zh) 显示设备和用于制造该显示设备的方法
CN105977164A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN110993610A (zh) 阵列基板及其制备方法、显示面板
CN103165679B (zh) 薄膜晶体管及其制造方法
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
US11355569B2 (en) Active device substrate comprising silicon layer and manufacturing method thereof
KR20200061797A (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
CN107316897B (zh) 显示基板、显示装置及显示基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160928

RJ01 Rejection of invention patent application after publication