KR20200061797A - 박막 트랜지스터 및 이를 포함하는 표시 장치 - Google Patents
박막 트랜지스터 및 이를 포함하는 표시 장치 Download PDFInfo
- Publication number
- KR20200061797A KR20200061797A KR1020180147498A KR20180147498A KR20200061797A KR 20200061797 A KR20200061797 A KR 20200061797A KR 1020180147498 A KR1020180147498 A KR 1020180147498A KR 20180147498 A KR20180147498 A KR 20180147498A KR 20200061797 A KR20200061797 A KR 20200061797A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- oxide
- insulating layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 165
- 239000010410 layer Substances 0.000 claims abstract description 497
- 230000004888 barrier function Effects 0.000 claims abstract description 101
- 239000011229 interlayer Substances 0.000 claims abstract description 80
- 239000001257 hydrogen Substances 0.000 claims abstract description 58
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005538 encapsulation Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000011787 zinc oxide Substances 0.000 claims description 12
- 229960001296 zinc oxide Drugs 0.000 claims description 10
- 229910001887 tin oxide Inorganic materials 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- 239000011800 void material Substances 0.000 claims description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- -1 hydrogen ions Chemical class 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 239000011368 organic material Substances 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 11
- 238000000926 separation method Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 9
- 239000007769 metal material Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H01L27/3262—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H01L51/5237—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 박막 트랜지스터 및 이를 포함하는 표시 장치에 관한 것으로, 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판 상에 배치되고 산화물 반도체 물질로 이루어진 액티브층, 액티브층 상의 게이트 절연층, 게이트 절연층을 사이에 두고 액티브층과 중첩하는 게이트 전극, 게이트 전극 상의 층간 절연층, 층간 절연층에 형성된 컨택홀을 통해 액티브층과 전기적으로 연결되고, 층간 절연층 상에서 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되고, 게이트 전극과 중첩하도록 층간 절연층 상에 배치된 산화물 배리어층을 포함한다. 따라서, 산화물 반도체 물질로 이루어진 액티브층으로 수소가 유입되는 것을 차단하여 박막 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
Description
본 명세서는 박막 트랜지스터 및 이를 포함하는 표시 장치에 관한 것으로서, 보다 상세하게는 수소에 의한 성능 저하를 방지할 수 있는 박막 트랜지스터 및 표시 장치에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 표시 장치(Display Apparatus)가 개발되고 있다. 이와 같은 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 및 퀀텀닷 발광 표시 장치 (QLED)와 같은 전계 발광 표시 장치(Electroluminescence Display)등을 들 수 있다.
전계 발광 표시 장치는 영상을 표시하기 위한 표시 영역 및 표시 영역에 인접하여 배치되는 비표시 영역을 포함한다. 그리고, 화소 영역은 화소 회로 및 발광 소자를 포함한다. 화소 회로에는 복수의 박막 트랜지스터가 위치하여 복수의 화소에 배치된 발광 소자를 구동시킨다.
박막 트랜지스터는 액티브층을 구성하는 물질에 따라 분류될 수 있다. 그 중 저온 폴리 실리콘(Low Temperature Poly-Silicon: LTPS) 박막 트랜지스터 및 산화물(oxide) 박막 트랜지스터가 가장 널리 사용되고 있다. 한편, 동일한 기판 위에 LTPS 박막 트랜지스터와 산화물 박막 트랜지스터가 형성된 전계 발광 표시 장치의 기술 개발이 활발하게 이루어지고 있다.
한편, 본 명세서의 발명자는 표시 장치에 있어서, 복수의 박막 트랜지스터를 서로 상이한 반도체로 형성하는 멀티 타입의 박막 트랜지스터를 사용함으로써 화소의 동작 특성을 개선할 수 있다는 점을 인지하였다.
LTPS 박막 트랜지스터는 이동도가 높은(100㎠/Vs 이상) 폴리 실리콘 물질을 사용하므로, 에너지 소비 전력이 낮고 신뢰성이 우수하다. 반면에, 산화물 박막 트랜지스터는 LTPS 박막 트랜지스터과 비교하여, 밴드갭이 더 큰 물질을 액티브층으로 사용한다. 이로 인해, 산화물 박막 트랜지스터는 오프-전류(Off-Current)가 낮으며, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지할 수 있다. 이에 제한되는 것은 아니나, LTPS 박막 트랜지스터는 구동 박막 트랜지스터에 사용될 수 있고, 산화물 박막 트랜지스터는 스위칭 박막 트랜지스터에 사용될 수 있다.
한편, 유기 발광 표시 장치 및 퀀텀닷 발광 표시 장치와 같은 전계 발광 표시 장치는 박막 트랜지스터 상에 형성된 다양한 유기물층을 포함한다. 예를 들어, 박막 트랜지스터를 보호하기 위한 보호층, 박막 트랜지스터 상부를 평탄화하기 위한 평탄화층 또는 박막 트랜지스터 및 표시 소자를 보호하기 위한 봉지층 등이 배치될 수 있다. 이러한, 유기물층은 제조 공정에서 고온에 의하여 수소를 발생시킬 수 있다. 뿐만 아니라, 표시 장치가 구동됨에 따라, 각종 유기물층에서 수소 및 수소 이온이 발생될 수 있다.
표시 장치 내부에서 발생한 수소 및 수소 이온은 확산되어 박막 트랜지스터를 구성하는 전극 및 액티브층에 영향을 주어, 휘도를 저하시키거나 화소 불량을 야기시킬 수 있다. 특히, 산화물 박막 트랜지스터의 경우, 액티브층을 구성하는 산화물 반도체 물질에 수소가 확산되면, 캐리어가 생성되고 임계 전압(threshold voltage; Vth)이 변경될 수 있는 문제점이 있다.
이에 본 명세서의 발명자들은 위에서 언급한 문제점들을 인식하고, 수소에 의한 박막 트랜지스터의 불량을 방지하기 위한 기술을 개발하였다.
본 발명이 해결하고자 하는 과제는 박막 트랜지스터에 영향을 줄 수 있는 수소가 게이트 전극 또는 액티브층으로 확산되는 것을 차단할 수 있는 박막 트랜지스터 및 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판 상에 배치되고 산화물 반도체 물질로 이루어진 액티브층, 액티브층 상의 게이트 절연층, 게이트 절연층을 사이에 두고 액티브층과 중첩하는 게이트 전극, 게이트 전극 상의 층간 절연층, 층간 절연층에 형성된 컨택홀을 통해 액티브층과 전기적으로 연결되고, 층간 절연층 상에서 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되고, 게이트 전극과 중첩하도록 층간 절연층 상에 배치된 산화물 배리어층을 포함한다. 따라서, 산화물 반도체 물질로 이루어진 액티브층으로 수소가 유입되는 것을 차단하여 박막 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는, 저온 폴리 실리콘 물질을 포함하는 제1 박막 트랜지스터, 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터, 제1 박막 트랜지스터 및 제2 박막 트랜지스터 상에 배치되고, 애노드, 유기발광층, 및 캐소드를 포함하는 유기 발광 소자, 및 유기 발광 소자 상에 배치되는 봉지부를 포함하고, 제2 박막 트랜지스터는 봉지부에서 발생하는 수소가 제2 박막 트랜지스터로 유입되는 것을 차단하기 위하여, 제2 박막 트랜지스터의 게이트 전극 및 액티브층과 봉지부 사이에 산화물로 이루어진 산화물 배리어층을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 박막 트랜지스터와 유기 발광 소자 사이에 산화물 배리어층을 배치함으로써, 박막 트랜지스터 상부의 유기물층으로부터 수소가 유입되는 것을 차단하여 박막 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
또한, 본 발명은 소스 전극 또는 드레인 전극과 연결된 산화물 배리어층에 양전위를 인가함으로써, 수소 이온과의 척력을 이용하여 수소 이온의 유입을 억제할 수 있다.
또한, 본 발명은 상이한 반도체 물질을 포함하는 멀티 타입의 박막 트랜지스터를 포함하는 표시 장치에 있어서, 산화물 반도체 물질을 포함하는 스위칭 트랜지스터의 성능 저하 및 임계 전압이 변경되는 문제를 해소할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1a 내지 1c는 본 명세서의 일 실시예에 따른 표시 장치를 도시한 단면도이다.
도 2는 본 명세서의 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
도 3은 본 명세서의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
도 4는 본 명세서의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
도 2는 본 명세서의 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
도 3은 본 명세서의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
도 4는 본 명세서의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1a 내지 1c는 본 명세서의 일 실시예에 따른 표시 장치를 도시한 단면도이다.
도 1a를 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 산화물 박막 트랜지스터(120), 게이트 절연층(112), 층간 절연층(113), 산화물 배리어층(130), 보호층(114), 평탄화층(115), 뱅크(140), 유기 발광 소자(150) 및 봉지부(160)를 포함한다.
기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지한다. 기판(110)은 유리 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 폴리이미드(PI)로 이루어질 수도 있다. 기판(110)이 폴리이미드(PI)로 이루어지는 경우, 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 표시 장치 제조 공정이 진행되고, 표시 장치 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)가 기판(110) 하부에 배치될 수도 있다.
버퍼층(111)은 기판(110)의 전체 표면 상에 형성된다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 따라 생략될 수도 있다.
산화물 박막 트랜지스터(120)는 버퍼층(111) 상에 배치된다. 산화물 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(124), 소스 전극(122) 및 드레인 전극(123)을 포함할 수 있다. 버퍼층(111) 상에는 산화물 박막 트랜지스터(120)의 액티브층(121)이 배치될 수 있다.
액티브층(121)은 산화물 반도체 물질로 이루어진다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드 갭을 넘어가지 못한다. 즉, 산화물 반도체 물질은 오프 상태에서 트랜지스터의 소스와 드레인 사이의 누설 전류인 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체 물질로 이루어진 액티브층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있으나, 이에 제한되지는 않는다. 표시장치의 특성에 따라서, 구동 박막 트랜지스터로 적용될 수도 있다. 또한, 산화물 반도체 물질은 오프-전류가 작으므로 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합하다. 액티브층(121)은 금속 산화물로 이루어질 수 있고, 예를 들어, IGZO(indium-gallium-zinc-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 산화물 박막 트랜지스터(120)의 액티브층(121)은 다양한 금속 산화물 중 IGZO로 이루어지는 것을 가정하여 IGZO층을 기초로 형성되는 것으로 설명하였으나, 이에 제한되지 않고 IGZO가 아닌 ZnO(Zinc Oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 또는 IGO(indium-gallium-oxide) 등과 같은 다른 금속 산화물로 형성될 수도 있다.
액티브층(121)은 금속 산화물을 버퍼층(111) 상에 증착하고 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝하여 형성될 수 있다.
액티브층(121)을 포함한 기판(110) 전체 면에 절연물질층 및 금속물질층을 차례로 형성하고, 금속물질층 상에 포토레지스트 패턴을 형성할 수 있다. 절연물질층은 PECVD법을 이용하여 형성하고, 금속물질층은 스퍼터링법(Sputtering)을 이용하여 형성할 수 있다.
포토레지스트 패턴을 마스크로 하여 금속물질층을 습식 식각하여 게이트 전극(124)을 형성할 수 있다. 금속물질층을 식각하기 위한 습식 식각 액은 금속물질층을 구성하는 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 또는 그들의 합금을 선택적으로 식각하고, 절연물질층을 식각하지 않는 물질이 이용될 수 있다.
포토레지스트 패턴 및 게이트 전극(124)을 마스크로 하여 절연물질층을 건식 식각하여 게이트 절연층(112)을 형성할 수 있다. 건식 식각 공정을 통하여, 절연물질층이 식각되어 액티브층(121) 상에 게이트 절연층(112) 패턴이 형성될 수 있다. 이후, 패터닝된 게이트 절연층(112)에 의해 노출된 액티브층(121)은 건식 식각 공정에 의해 도체화가 될 수 있다.
게이트 전극(124)이 형성된 영역에 대응하여 도체화가 되지 않은 채널 영역(121a)과 액티브층(121)의 양단에서 각각 도체화 처리된 소스 영역(121b) 및 드레인 영역(121c)을 포함하는 액티브층(121)이 형성될 수 있다.
도체화된 액티브층(121)의 소스 영역(121b) 및 드레인 영역(121c)은 저항이 낮아짐으로써, 산화물 박막 트랜지스터(120)의 소자 성능이 향상될 수 있으며, 이에 따라 본 명세서의 실시예에 따른 표시 장치(100)의 신뢰성이 향상될 수 있는 효과를 얻을 수 있다.
액티브층(121)의 채널 영역(121a)은 게이트 전극(124)과 중첩하여 배치될 수 있다. 액티브층(121)의 소스 영역(121b) 및 드레인 영역(121c)은 채널 영역(121a)의 양측에 배치될 수 있다. 게이트 절연층(112)은 게이트 전극(124)과 액티브층(121) 사이에 배치될 수 있다. 게이트 절연층(112)은 게이트 전극(124) 및 액티브층(121)의 채널 영역(121a)과 중첩하도록 배치될 수 있다.
포토레지스트 패턴(PR)을 마스크로 절연 물질층 및 금속 물질층을 식각함에 따라 게이트 절연층(112)과 게이트 전극(124)은 동일한 패턴으로 형성될 수 있다. 게이트 절연층(112)은 액티브층(121) 상에 배치될 수 있다. 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 게이트 절연층(112)은 액티브층(121)과 중첩되도록 패터닝될 수 있다.
게이트 전극(124)은 게이트 절연층(112) 상에 배치된다. 게이트 전극(124)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 게이트 전극(124)은 액티브층(121) 및 게이트 절연층(112)과 중첩되도록 패터닝될 수 있다. 게이트 전극(124)은 액티브층(121)의 채널 영역(121a)과 중첩되도록 패터닝될 수 있다. 또한, 게이트 절연층(112)은 액티브층(121)의 채널 영역(121a)과 중첩되도록 패터닝될 수 있다. 따라서, 게이트 전극(124) 및 게이트 절연층(112)은 액티브층(121)의 채널 영역(121a)과 중첩할 수 있다.
층간 절연층(113)은 버퍼층(111), 액티브층(121), 게이트 전극(124) 상에 배치된다. 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 층간 절연층(113)에는 산화물 박막 트랜지스터(120)의 액티브층(121)의 소스 영역(121b) 및 드레인 영역(121c)을 노출시키기 위한 컨택홀이 형성될 수 있다.
층간 절연층(113) 상에 소스 전극(122) 및 드레인 전극(123)이 형성된다. 소스 전극(122) 및 드레인 전극(123)은 층간 절연층(113)에 형성된 컨택홀을 통하여 액티브층(121)과 연결될 수 있다. 예를 들면, 소스 전극(122) 및 드레인 전극(123)은 층간 절연층(113)에 형성된 컨택홀을 통하여, 액티브층(121)의 소스 영역(121b) 및 드레인 영역(121c)과 각각 전기적으로 연결될 수 있다. 소스 전극(122) 및 드레인 전극(123)은 도전성 금속 물질로 이루어진다. 예를 들어, 소스 전극(122) 및 드레인 전극(123)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 소스 전극(122) 및 드레인 전극(123)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 제한되지는 않는다.
산화물 배리어층(130)은 층간 절연층(113) 상에 배치된다. 산화물 배리어층(130)은 층간 절연층(113) 상에서 게이트 전극(124)와 중첩되도록 배치됨으로써, 산화물 박막 트랜지스터(120) 상부에서 발생된 수소가 게이트 전극(124) 또는 액티브층(121)으로 확산되는 것을 차단한다. 산화물 배리어층(130)은 게이트 전극(124)의 일부와 중첩될 수 있으나, 수소를 차단하기 위하여, 게이트 전극(124)의 상부를 완전히 커버하도록 중첩할 수 있다.
도 1b를 참조하면, 산화물 박막 트랜지스터(120) 상에는 산화물 박막 트랜지스터(120)의 상부를 평탄화하기 위한 평탄화층(115)이 배치된다. 또한, 평탄화층(115) 상에 배치된 유기 발광 소자(150) 상에는 수분이나 산소로부터 유기 발광 소자(150)를 보호하기 위한 봉지부(160)가 배치된다. 이때, 평탄화층(115) 및 봉지부(160)는 유기물층으로 이루어질 수 있으며, 제조 공정에서 고온에 의하여 수소(H)가 발생될 수 있다. 또한, 유기물층의 경우, 표시 장치가 구동됨에 따라 수소 또는 수소 이온이 발생될 수 있다. 유기물층에서 발생된 수소 또는 수소 이온은 하부로 확산되어 산화물 박막 트랜지스터(120)를 구성하는 게이트 전극(124) 및 액티브층(121)에 악영향을 준다. 특히, 수소(H)가 액티브층(121)에 유입됨에 따라, 액티브층(121)에 캐리어가 생성되고 임계 전압(threshold voltage; Vth)이 변경될 수 있다.
도 1b를 참조하면, 산화물 박막 트랜지스터(120)의 상부에서 형성된 수소(H)는 산화물 배리어층(130)에 의해 물리적으로 차단되어 게이트 전극(124) 및 액티브층(121)에 유입되지 않는다. 따라서, 산화물 박막 트랜지스터(120)는 수소(H)로부터 보호되어 트랜지스터의 성능을 유지할 수 있다.
한편, 산화물 배리어층(130)은 층간 절연층(113) 상에서 소스 전극(122) 및 드레인 전극(123) 중 어느 하나와 전기적으로 연결되도록 배치된다. 도 1a를 참조하면, 산화물 배리어층(130)은 드레인 전극(123)과 직접 접촉(contact)하도록 배치되나, 소스 전극(122)과는 접촉하지 않고 이격되도록 배치된다. 이때, 산화물 배리어층(130)은 드레인 전극(123)과 전기적으로 연결되도록 접촉하는 구조이면 된다. 예를 들어, 도 1a에서는 산화물 배리어층(130)의 좌측 끝단이 드레인 전극(123)의 우측 끝단의 아래에 배치되어 산화물 배리어층(130)과 드레인 전극(123)의 일부분이 상하로 중첩되어 접촉하는 것으로 도시되어 있으나, 이에 제한되지는 않고, 산화물 배리어층(130)의 일 측면이 드레인 전극(123)의 일 측면과 맞닿도록 접촉될 수도 있다.
산화물 배리어층(130)은 소스 전극(122) 및 드레인 전극(123) 중 어느 하나와 전기적으로 연결됨으로써, 소스 전극(122) 또는 드레인 전극(123)과 동일한 전위를 인가 받을 수 있다.
도 1c를 참조하면, 유기물을 포함하는 평탄화층(115) 및 봉지부(160)는 표시 장치가 지속적으로 구동됨에 따라 열화가 가속되어 수소 이온(H+)이 발생될 수 있다. 수소 이온(H+)은 양전하를 가지고 있으므로, 게이트 전극(124)에 음전위가 인가되는 경우, 수소 이온(H+)과 게이트 전극(124) 사이의 인력에 의해 수소 이온(H+)이 게이트 전극(124)의 표면에서 포집될 수 있다. 게이트 전극(124)에 수소 이온(H+)이 포집되면, 게이트 전극(124) 주변에 공극 및 기공층이 형성될 수 있다. 또한, 게이트 전극(124) 주변에 포집된 수소 이온(H+)은 수소 분자를 형성하여 하부의 액티브층(121)까지 확산될 수 있다. 즉, 산화물 박막 트랜지스터(120)의 게이트 전극(124)에 음전위가 인가되는 경우, 게이트 전극(124)은 표시 장치(100) 내부에 형성된 수소 이온(H+)을 오히려 끌어오는 역할을 하게 된다.
이때, 산화물 배리어층(130)은 드레인 전극(123)과 직접 접촉하므로 연결된 드레인 전극(123)과 동일한 전위를 인가받는다. 일반적으로 드레인 전극(123) 및 소스 전극(122)에는 양전위가 인가되므로, 산화물 배리어층(130)은 드레인 전극(123)과 같이 양전위를 띄게 된다. 산화물 배리어층(130)이 양전위를 띄게 되면, 산화물 박막 트랜지스터(120)의 상부에서 형성된 수소 이온(H+)과 산화물 배리어층(130) 사이에 척력이 발생한다. 따라서, 수소 이온(H+)은 산화물 박막 트랜지스터(120)의 게이트 전극(124) 및 액티브층(121) 방향으로 확산되지 않고, 산화물 배리어층(130)과의 척력에 의해 상부로 확산된다. 따라서, 산화물 박막 트랜지스터(120)는 수소 이온(H+)로부터 보호될 수 있다.
산화물 배리어층(130)은 금속 산화물로 이루어질 수 있다. 예를 들어, 산화물 배리어층(130)은 금속 산화물로 이루어질 수 있다. 예를 들어, 산화물 배리어층(130)은 IGZO(indium-gallium-zinc-oxide), ZnO(Zinc Oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), IGO(indium-gallium-oxide) 또는 이들의 조합으로 이루어질 수 있다. 금속 산화물로 이루어진 산화물 배리어층(130)은 산화물 박막 트랜지스터(120)의 상부에서 발생된 수소가 게이트 전극(124) 또는 액티브층(121)으로 유입되는 것을 차단할 수 있다.
또한, 산화물 배리어층(130)은 산화물 박막 트랜지스터(120)의 액티브층(121)과 동일한 물질을 포함할 수 있다. 예를 들어, 액티브층(121)이 IGZO로 이루어진 경우, 산화물 배리어층(130) 또한, IGZO로 이루어질 수 있다. 산화물 배리어층(130)과 액티브층(121)이 동일한 물질로 이루어지는 경우, 액티브층(121)을 형성하는 공정과 산화물 배리어층(130)을 형성하는 공정을 공유할 수 있는 장점이 있다. 즉, 액티브층(121)을 형성하는 공정에서 이용된 물질 및 장치를 산화물 배리어층(130)을 형성하는 공정에서 동일하게 사용할 수 있으므로, 제조시 공정 시간 및 비용을 절약할 수 있다. 또한, 산화물 배리어층(130)과 액티브층(121)이 동일한 물질로 구성함으로써, 산화물 배리어층(130)과 액티브층(121)에 전위를 동일하게 인가할 수 있고, 이로 인해, 산화물 배리어층(130)이 액티브층(121)과 동일한 바이어스(Bias) 환경을 구현할 수 있다.
산화물 배리어층(130)은 200Å 내지 600Å의 두께를 가질 수 있으나, 이에 제한되지는 않는다. 산화물 배리어층(130)의 두께를 200Å 내지 600Å으로 형성함으로써, 수소를 효과적으로 차단할 수 있고, 산화물 배리어층(130)의 제조를 용이하게 할 수 있다.
보호층(114)은 소스 전극(122), 드레인 전극(123), 산화물 배리어층(130) 및 층간 절연층(113) 상에 배치된다. 도 1a에 도시된 바와 같이, 보호층(114)에는 드레인 전극(123)을 노출시키기 위한 컨택홀이 형성될 수 있으나, 이에 제한되지는 않는다. 보호층(114)은 산화물 박막 트랜지스터(120)의 상부를 보호하기 위한 무기물층일 수 있다. 예를 들면, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 보호층(114)은 산화물 박막 트랜지스터(120) 상부로부터 확산되는 수소를 억제시킬 수 있다. 보호층(114)은 본 명세서의 실시예에 따른 표시장치(100)의 특성 또는 박막 트랜지스터의 구조 및 특성에 따라서 생략될 수 있다.
평탄화층(115)은 보호층(114)상에 배치된다. 평탄화층(115)에는 산화물 박막 트랜지스터(120)의 드레인 전극(123)을 노출시키기 위한 컨택홀이 형성될 수 있으나, 이에 제한되지는 않는다. 평탄화층(115)은 산화물 박막 트랜지스터(120)의 상부를 평탄화하기 위한 유기물층일 수 있다. 예를 들면, 평탄화층(115)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.
유기 발광 소자(150)가 평탄화층(115) 상에 배치된다. 유기 발광 소자(150)는 산화물 박막 트랜지스터(120)과 연결된 제1 전극(151), 제1 전극(151) 상에 배치된 유기 발광층(152) 및 유기 발광층(152) 상에 배치된 제2 전극(153)를 포함한다.
제1 전극(151)은 평탄화층(115) 상에 배치되어 평탄화층(115)과 보호층(117)에 형성된 컨택홀을 통하여 산화물 박막 트랜지스터(120)의 드레인 전극(123)과 전기적으로 연결될 수 있다.
본 명세서의 실시예에 따른 표시장치(100)가 상부 발광(Top Emission) 표시 장치인 경우에는 제1 전극(151)은 애노드 전극일 수 있다. 표시 장치(100)가 하부 발광(Bottom Emission) 표시 장치인 경우에는 평탄화층(115) 상에 배치된 제1 전극(151)은 캐소드 전극일 수 있다.
제1 전극(151)이 애노드인 경우, 제1 전극(151)은 유기 발광층(152)에 정공을 공급하기 위하여 일함수가 높은 도전성 물질로 이루어질 수 있다. 제1 전극(151)은 예를 들어, 인듐 주석 산화물(ITO; Indium Tin Oxide), 인듐 아연 산화물(IZO; Indium Zinc Oxide), 인듐 주석 아연 산화물(ITZO; Indium Tin Zinc Oxide) 등과 같은 투명 전도성 물질로 이루어질 수 있다. 표시 장치(100)가 상부 발광 표시 장치인 경우, 제1 전극(151)은 유기 발광층(152)에서 발광된 광을 제2 전극(153) 측으로 반사시키기 위한 반사층 및 유기 발광층(152)에 정공을 공급하기 위한 투명 도전층을 포함할 수 있다. 다만, 제1 전극(151)은 투명 도전층만을 포함하고 반사층은 제1 전극(151)와 별개의 구성요소인 것으로 정의될 수 있다.
도 1에서는 제1 전극(151)이 컨택홀을 통해 산화물 반도체 산화물 박막 트랜지스터(120)의 드레인 전극(123)과 전기적으로 연결되는 것으로 도시되었으나, 박막 트랜지스터의 종류, 구동 회로의 설계 방식 등을 통해 제1 전극(151)이 컨택홀을 통해 산화물 반도체 산화물 박막 트랜지스터(120)의 소스 전극(124)과 전기적으로 연결되도록 구성될 수 있다.
유기 발광층(152)은 특정 색의 광을 발광하기 위한 층으로서, 적색 발광층, 녹색 발광층, 청색 발광층 및 백색 발광층 중 하나를 포함할 수 있다. 또한, 유기 발광층(152)은 정공 수송층, 정공 주입층, 전자 주입층, 전자 수송층 등과 같은 다양한 층을 더 포함할 수도 있다. 도 1a에서는 유기 발광층(152)이 표시 영역전체에 걸쳐 하나의 층으로 형성된 것으로 도시되었으나, 패터닝될 수도 있다.
제2 전극(153)은 유기 발광층(152) 상에 배치된다. 표시 장치(100)가 상부 발광 표시 장치인 경우, 제2 전극(153)은 캐소드 전극일 수 있다. 제2 전극(153)이 캐소드인 경우, 제2 전극(153)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO) 계열의 투명 도전성 산화물 또는 이테르븀(Yb) 합금으로 이루어질 수도 있다. 또는, 제2 전극(153)은 금속 물질로 이루어질 수도 있다.
도 1a를 참조하면, 제1 전극(151) 및 오버 코팅층(115) 상에 뱅크(140)가 배치된다. 뱅크(140)는 유기 발광 소자(150)의 제1 전극(151)의 일부를 커버하여 발광 영역을 정의할 수 있다. 뱅크(140)는 유기물로 이루어질 수 있다. 예를 들어, 뱅크(140)는 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
봉지부(160)는 유기 발광 소자(150) 상에 배치되어 수분이나 산소로부터 유기 발광 소자(150)를 보호한다. 봉지부(160)는 제1 봉지층(161), 제2 봉지층(162), 및 제3 봉지층(163)을 포함한다. 제1 봉지층(161) 및 제3 봉지층(163)은 무기절연층으로 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘 산화 질화물(SiON) 중 어느 하나 또는 하나 이상으로 이루어질 수 있으나, 이에 제한되지는 않는다. 제2 봉지층(161)은 유기절연층으로 고분자(polymer)로 형성될 수 있다. 제2 봉지층(161)은 이물커버층(particle covering layer, PCL)이라고도 불리며, 이물을 커버하는 역할을 한다. 예를 들어, 제1 봉지층(161) 표면에 이물이 부착된 상태에서 제2 봉지층(161) 없이 제1 봉지층(161) 상에 무기절연물질로 이루어진 제3 봉지층(163)이 배치될 경우, 제3 봉지층(163)은 제1 봉지층(161) 표면에 부착된 이물과의 밀착력이 높지 않기 때문에 이물 주변으로 틈이 생길 수 있으며 틈 형성으로 인해 제3 봉지층(163)이 박리될 수 있다. 따라서, 유기물질로 형성된 제2 봉지층(162)을 제1 봉지층(161)과 제3 봉지층(163) 사이에 배치함으로써, 이물 및 이물 주변을 커버하여 제3 봉지층(163)이 박리되는 것을 방지할 수 있다.
또한, 봉지부(160)와 제2 전극(153) 사이에는 캡핑층(capping layer)이 배치될 수 있다. 캡핑층은 유기발광소자(150)를 커버함으로써 외부로부터 유입된 산소 및 수분의 유입을 막아주고, 제2 전극(153)을 통과하는 광의 효율을 향상시키는 역할을 할 수 있고, 봉지부(160)와 캐소드(153)의 접착력을 향상시킬 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는 소스 전극 또는 드레인 전극과 전기적으로 연결되고, 게이트 전극과 중첩하도록 층간 절연층 상에 금속 산화물로 이루어진 산화물 배리어층을 배치하여, 표시 장치 내부에서 발생하는 수소 또는 수소 이온이 산화물 박막 트랜지스터로 확산되는 것을 차단할 수 있다.
구체적으로, 산화물 반도체 물질로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터는 수소에 의한 성능 저하가 문제된다. 박막 트랜지스터 상에 배치되는 평탄화층 및 봉지층을 구성하는 유기물질로부터 형성된 수소는 액티브층으로 유입되어 박막 트랜지스터의 임계 전압(또는 문턱 전압)의 편차를 증가시킬 수 있다. 이에, 금속 산화물로 이루어진 산화물 배리어층을 게이트 전극 및 액티브층 상부에 배치시킴으로써 물리적으로 수소의 침투를 차단할 수 있다. 또한, 산화물 배리어층을 소스 전극 또는 드레인 전극과 연결하여 양전위를 인가함으로써, 수소 이온이 산화물 배리어층과의 척력에 의하여 산화물 배리어층의 하부로 확산되는 것을 억제할 수 있다. 이에, 본 명세서의 일 실시예에 따른 표시 장치는 산화물 박막 트랜지스터에 영향을 줄 수 있는 수소가 게이트 전극 또는 액티브층으로 확산되는 것을 막고, 구동에 의한 장치의 성능 저하를 최소화할 수 있다.
도 2는 본 명세서의 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 도 2의 표시 장치(200)는 도 1의 표시 장치(100)와 비교하여, 산화물 배리어층(230)만이 상이하고 다른 구성은 실질적으로 동일하므로, 중복 설명을 생략하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(200)의 산화물 배리어층(230)은 층간 절연층(113) 상에서 게이트 전극(124)의 상부뿐만 아니라 측부까지 커버하도록 배치된다.
층간 절연층(113)은 버퍼층(111), 액티브층(121), 게이트 전극(124) 상에 배치될 수 있다. 이때, 층간 절연층(113)은 버퍼층(111), 액티브층(121), 게이트 절연층(112), 게이트 전극(124)을 따라 컨포멀(conformal)하게 배치될 수 있다. 층간 절연층(113)은 버퍼층(111)의 상면, 액티브층(121)의 측면 및 상면, 게이트 절연층(112)의 측면 및 게이트 전극(124)의 측면 및 상면과 접촉할 수 있다.
층간 절연층(113)은 게이트 절연층(112) 및 게이트 전극(124)을 둘러싸도록 배치되며, 게이트 절연층(112) 및 게이트 전극(124)이 배치된 영역에서 단차를 형성한다. 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)로 이루어진 무기물질로 형성되며, 층간 절연층(113) 형성 과정에서 게이트 절연층(112) 및 게이트 전극(124) 주변의 단차 영역에서 크랙 또는 공극(G)이 발생할 수 있다. 뿐만 아니라, 표시 장치(200)를 구동함에 따른 소자들의 열화 및 박막 트랜지스터 주변에서 형성된 기공에 의하여, 단차 영역에 배치되는 층간 절연층(113)에 크랙 또는 공극(G)이 발생할 수 있다. 크랙 또는 공극(G)은 표시 장치(200) 내부에서 발생하는 수소 또는 수소 이온이 이동하는 경로를 제공할 수 있다. 따라서, 산화물 박막 트랜지스터(220)의 상부에서 발생한 수소가 층간 절연층(113)에 형성된 크랙 또는 공극(G)을 따라 빠르게 게이트 전극(124) 및 액티브층(121)으로 이동될 수 있다. 이로 인해, 산화물 박막 트랜지스터(220)의 성능이 빠르게 저하되는 문제점이 발생할 수 있다.
도 2를 참조하면, 산화물 배리어층(230)은 층간 절연층(113)의 단차 영역을 커버하도록 배치된다. 즉, 도 1의 산화물 배리어층(130)이 게이트 전극(124)의 상부만을 커버하도록 배치된 구조와 달리, 도 2의 산화물 배리어층(230)은 게이트 전극(124)의 측면을 커버하도록 배치된다. 이로 인해, 산화물 배리어층(230)은 크랙 또는 공극(G)이 형성된 층간 절연층(113)의 표면에 접촉하도록 배치되고, 크랙 또는 공극(G)이 외부에 노출되는 것을 막을 수 있다.
따라서, 산화물 배리어층(230)은 층간 절연층(113)의 단차 영역에 형성된 크랙 또는 공극(G)의 측면을 통해 수소가 이동하는 것을 차단할 수 있다.
도 3은 본 명세서의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 도 3의 표시 장치(300)는 도 2의 표시 장치(200)와 비교하여, 산화물 박막 트랜지스터(320) 및 산화물 배리어층(330)만이 상이하고 다른 구성은 실질적으로 동일하므로, 중복 설명을 생략하기로 한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(300)의 산화물 배리어층(330)은 드레인 전극(323)이 아닌 소스 전극(322)과 전기적으로 연결되도록 배치된다. 구체적으로, 산화물 배리어층(330)은 소스 전극(322)과 직접 접촉하도록 배치되고, 드레인 전극(323)과는 접촉하지 않고 이격되도록 배치된다. 예를 들어, 도 3에서는 산화물 배리어층(330)의 좌측 끝단이 소스 전극(322)의 우측 끝단의 아래에 배치되어 산화물 배리어층(330)과 소스 전극(322)이 상하로 부분적으로 중첩되어 접촉하는 것으로 도시되어 있으나, 이에 제한되지는 않는다.
산화물 배리어층(330)은 소스 전극(322)와 전기적으로 소스 전극(322)과 동일한 전위를 인가 받을 수 있다. 일반적으로 소스 전극(322)에는 양전위가 인가되므로, 산화물 배리어층(330)은 소스 전극(322)과 같이 양전위를 띄게 된다. 산화물 배리어층(30)이 양전위를 띄게 되면, 산화물 박막 트랜지스터(320)의 상부에서 형성된 수소 이온과 산화물 배리어층(330) 사이에 척력이 발생하며, 수소 이온은 산화물 박막 트랜지스터(320)의 게이트 전극(124) 및 액티브층(121) 방향으로 확산되지 않고 척력에 의하여 반대 방향으로 확산된다. 이로 인해, 본 발명의 다른 실시예에 따른 표시 장치(300)는 산화물 배리어층(330)을 이용하여 수소 이온로부터 산화물 박막 트랜지스터(320)를 보호할 수 있다.
도 4는 본 명세서의 또 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 도 4는 서로 상이한 반도체 물질을 포함하는 복수의 박막 트랜지스터로 이루어진 멀티 타입의 박막 트랜지스터를 포함하는 표시 장치이다. 예를 들어, 도 4의 표시 장치는 LTPS 박막 트랜지스터 및 산화물 박막 트랜지스터를 포함하는 유기 발광 표시 장치이다.
도 4를 참조하면, 본 명세서의 일 실시예에 따른 표시 장치(400)는 기판(110), 버퍼층(111), 제1 박막 트랜지스터(470), 제2 박막 트랜지스터(420), 제1 게이트 절연층(412), 제1 층간 절연층(413), 분리 절연층(414), 제2 게이트 절연층(415), 제2 층간 절연층(416), 산화물 배리어층(430), 보호층(417), 평탄화층(418), 연결전극(480), 뱅크(140), 유기 발광 소자(170) 및 봉지층(180)을 포함한다.
도 4의 표시 장치(400)는 도 1의 표시 장치(100)와 비교하여, 복수의 박막 트랜지스터를 포함한다는 점에서 차이점이 있으나, 기판(110), 버퍼층(111), 뱅크(140), 유기 발광 소자(170) 및 봉지층(180)은 실질적으로 동일하다. 이에, 추가 및 변경된 구성을 제외하고 실질적으로 동일한 구성에 대해서는 중복 설명을 생략하기로 한다.
도 4를 참조하면, 제1 박막 트랜지스터(470)는 버퍼층(111) 상에 배치될 수 있다. 제1 박막 트랜지스터(470)는 제1 액티브층(471), 제1 게이트 전극(474), 제1 소스 전극(472) 및 제1 드레인 전극(473)을 포함할 수 있다. 버퍼층(111) 상에는 제1 박막 트랜지스터(470)의 제1 액티브층(471)이 배치될 수 있다. 제1 박막 트랜지스터(470)는 저온 폴리 실리콘(LTPS)로 이루어진 액티브층을 포함하는 LTPS 박막 트랜지스터이다.
제1 액티브층(471)은 저온 폴리 실리콘(LTPS)을 포함한다. 저온 폴리 실리콘 물질은 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용될 수 있으나, 이에 제한되지는 않는다. 버퍼층(111) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 제1 액티브층(471)이 형성될 수 있다. 제1 액티브층(471)은 제1 박막 트랜지스터(470)의 구동 시 채널이 형성되는 제1 채널 영역(471a), 제1 채널 영역(471a) 양 측의 제1 소스 영역(471b) 및 제1 드레인 영역(471c)을 포함할 수 있다. 제1 소스 영역(471b)은 제1 소스 전극(472)과 연결된 제1 액티브층(471)의 부분을 의미하며, 제1 드레인 영역(471c)은 제1 드레인 전극(473)과 연결된 제1 액티브층(471)의 부분을 의미한다. 제1 채널 영역(471a), 제1 소스 영역(471b) 및 제1 드레인 영역(471c)은 제1 액티브층(471)의 이온 도핑(불순물 도핑)에 의해 구성될 수 있다. 제1 소스 영역(471b) 및 제1 드레인 영역(471c)은 폴리 실리콘 물질을 이온 도핑하여 생성될 수 있으며, 제1 채널 영역(471a)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분을 의미할 수 있다.
제1 박막 트랜지스터(470)의 제1 액티브층(471) 상에 제1 게이트 절연층(412)이 배치될 수 있다. 제1 게이트 절연층(412)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 게이트 절연층(412)에는 제1 박막 트랜지스터(470)의 제1 소스 전극(472) 및 제1 드레인 전극(473) 각각이 제1 박막 트랜지스터(470)의 제1 액티브층(471)의 제1 소스 영역(471b) 및 제1 드레인 영역(471c) 각각에 연결되기 위한 컨택홀이 형성될 수 있다.
제1 게이트 절연층(412) 상에 제1 박막 트랜지스터(470)의 제1 게이트 전극(474)이 배치될 수 있다. 제1 게이트 전극(474)은 도 1의 게이트 전극(124)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제1 게이트 절연층(412) 및 제1 게이트 전극(474) 상에 제1 층간 절연층(413)이 배치될 수 있다. 제1 층간 절연층(413)은 도 1의 층간 절연층(113)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제1 층간 절연층(413) 상에 제1 소스 전극(472), 제1 드레인 전극(473)이 형성될 수 있다. 제1 소스 전극(472) 및 제1 드레인 전극(473)은 제1 층간 절연층(413) 및 제1 게이트 절연층(412)에 형성된 컨택홀을 통하여 제1 액티브층(471)과 연결될 수 있다. 예를 들면, 제1 소스 전극(472) 및 제1 드레인 전극(473)은 제1 층간 절연층(413) 및 제1 게이트 절연층(412)에 형성된 컨택홀을 통하여, 제1 액티브층(471)의 제1 소스 영역(471b) 및 제1 드레인 영역(471c)과 각각 전기적으로 연결될 수 있다. 제1 소스 전극(472), 제1 드레인 전극(473)의 구성 물질은 도 1의 소스 전극(122) 및 제 드레인 전극(123)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제1 층간 절연층(413), 제1 소스 전극(472) 및 제1 드레인 전극(473) 상에 분리 절연층(414)이 배치된다. 분리 절연층(414)은 분리 절연층(414) 상에 배치된 제2 박막 트랜지스터(420)와 분리 절연층(414) 하부에 배치된 제1 박막 트랜지스터(470)를 분리시키는 역할을 수행한다. 예를 들면, 제1 박막 트랜지스터(470)의 제1 소스 전극(472) 및 제1 드레인 전극(473) 상에 분리 절연층(414)이 배치되고, 그 상에 제2 박막 트랜지스터(420)가 배치될 수 있다. 분리 절연층(414)에는 제1 소스 전극(472) 및 제1 드레인 전극(473)의 적어도 일부를 노출시키기 위한 컨택홀이 형성될 수 있다. 분리 절연층(414)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
분리 절연층(114) 상에는 제2 박막 트랜지스터(420)의 제2 액티브층(421)이 배치될 수 있다. 제2 박막 트랜지스터(420)는 제2 액티브층(421), 제2 게이트 전극(424), 제2 소스 전극(422) 및 제2 드레인 전극(423)을 포함할 수 있다. 제2 박막 트랜지스터(420)는 산화물 반도체로 이루어진 액티브층을 포함하는 산화물 박막 트랜지스터이다. 즉, 도 4의 제2 박막 트랜지스터(420)은 도 1에서 설명한 산화물 박막 트랜지스터(120)와 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제2 액티브층(421) 상에 제2 게이트 절연층(415)가 배치될 수 있다. 제2 게이트 절연층(415)은 도 1의 게이트 절연층(412)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제2 게이트 절연층(415) 상에 제2 박막 트랜지스터(420)의 제2 게이트 전극(424)이 배치될 수 있다. 제2 게이트 전극(424)은 도 1의 게이트 전극(124)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제2 게이트 절연층(415) 및 제2 게이트 전극(424) 상에 제2 층간 절연층(416)이 배치될 수 있다. 제2 층간 절연층(416)은 도 1의 층간 절연층(113)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
제2 층간 절연층(416) 상에는 제2 소스 전극(422), 제2 드레인 전극(423), 산화물 배리어층(430) 및 연결 전극(480)이 배치될 수 있다. 제2 소스 전극(422) 및 제2 드레인 전극(423)은 도 1의 소스 전극(122) 및 드레인 전극(123)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
산화물 배리어층(430)은 제2 층간 절연층(416) 상에 배치된다. 산화물 배리어층(430)은 제2 층간 절연층(416) 상에서 제2 게이트 전극(424)와 중첩되도록 배치됨으로써, 제2 박막 트랜지스터(420) 상부에서 발생된 수소가 제2 게이트 전극(424) 또는 제2 액티브층(421)으로 확산되는 것을 차단한다. 산화물 배리어층(430)은 제2 게이트 전극(424)의 일부와 중첩될 수 있으나, 수소를 차단하기 위하여, 제2 게이트 전극(424)의 상부를 완전히 커버하도록 중첩할 수 있다. 산화물 배리어층(430)은 도 1의 산화물 배리어층(130)과 실질적으로 동일하므로 중복 설명을 생략하기로 한다.
연결 전극(480)은 분리 절연층(414) 및 제2 층간 절연층(416)에 형성된 컨택홀을 통하여 제1 드레인 전극(473)과 전기적으로 연결될 수 있으나, 이에 제한되지는 않는다. 예를 들면, 연결 전극(480)은 분리 절연층(414) 및 제2 층간 절연층(416)에 형성된 컨택홀을 통하여 제1 드레인 전극(473)과 전기적으로 연결될 수 있다. 또한, 분리 절연층(414) 및 제2 층간 절연층(416)에 형성된 컨택홀을 통하여 제1 드레인 전극(473)과 전기적으로 연결되는 연결 전극(480)을 형성하는 경우, 분리 절연층(414) 및 제2 층간 절연층(416)에 형성된 컨택홀을 통하여 제1 소스 전극(472)과 전기적으로 연결되는 제1 보조 소스 전극을 더 형성할 수 있다.
연결 전극(480), 제2 소스 전극(422) 및 제2 드레인 전극(423)은 동일한 공정에 의해 형성될 수 있다. 그리고, 연결 전극(480), 제2 소스 전극(422), 및 제2 드레인 전극(423)은 동일한 물질로 형성될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(400)는 저온 폴리 실리콘 물질을 포함하는 제1 박막 트랜지스터(470) 및 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(420)를 포함한다. 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(420)는 제2 소스 전극(422) 또는 제2 드레인 전극(423)과 전기적으로 연결되고, 제2 게이트 전극(424)과 중첩하도록 제2 층간 절연층(416) 상에 배치되고 금속 산화물로 이루어진 산화물 배리어층(430)을 포함한다. 산화물 배리어층(430)은 제2 박막 트랜지스터(420) 상부에 배치된 평탄화층(418) 및 봉지부(160)에서 발생한 수소 또는 수소 이온이 제2 박막 트랜지스터(420)의 제2 게이트 전극(424) 및 제2 액티브층(421)으로 확산되는 것을 차단한다.
특히, 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(420)는 스위칭 박막 트랜지스터로 사용될 수 있다. 스위칭 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는데, 오프(Off) 시간 동안 스위칭 박막 트랜지스터의 게이트 전극은 음전위를 띄게 된다. 게이트 전극이 음전위를 띄면, 양전하를 가지는 수소 이온(H+)이 게이트 전극과의 전기적 인력에 의해 빠르게 게이트 전극으로 이동한다. 결국 많은 수소 이온 및 수소 원자가 액티브층에 확산되어 액티브층의 전기적 성질을 변화시키고 성능을 크게 저하시킬 수 있다.
그러나, 본 발명의 다른 실시예에 따른 표시 장치는 스위칭 박막 트랜지스터로 사용되는 제2 박막 트랜지스터의 소스 전극 또는 드레인 전극과 연결된 산화물 배리어층을 게이트 전극 및 액티브층 상에 배치시킴으로써, 수소 또는 수소 이온의 침투를 억제할 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터는 기판 상에 배치되고 산화물 반도체 물질로 이루어진 액티브층, 액티브층 상의 게이트 절연층, 게이트 절연층을 사이에 두고 액티브층과 중첩하는 게이트 전극, 게이트 전극 상의 층간 절연층, 층간 절연층에 형성된 컨택홀을 통해 액티브층과 전기적으로 연결되고, 층간 절연층 상에서 서로 이격되어 배치된 소스 전극 및 드레인 전극, 및 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되고, 게이트 전극과 중첩하도록 층간 절연층 상에 배치된 산화물 배리어층을 포함한다.
본 발명의 다른 특징에 따르면, 산화물 배리어층은 액티브층과 동일한 물질을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 액티브층 및 산화물 배리어층은 IGZO(indium-gallium-zinc-oxide), ZnO(Zinc Oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), IGO(indium-gallium-oxide) 또는 이들의 조합으로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 게이트 전극과 산화물 배리어층은 서로 반대되는 전위가 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 게이트 전극에는 음전위가 인가되고, 산화물 배리어층은 양전위가 인가될 수 있다.
본 발명의 또 다른 특징에 따르면, 산화물 배리어층은 소스 전극 또는 드레인 전극과 직접 접촉할 수 있다.
본 발명의 또 다른 특징에 따르면, 산화물 배리어층의 두께는 200Å 내지 600Å일 수 있다.
본 발명의 또 다른 특징에 따르면, 산화물 배리어층은 게이트 전극의 상부를 완전히 커버할 수 있다.
본 발명의 또 다른 특징에 따르면, 층간 절연층은 액티브층, 게이트 절연층 및 게이트 전극을 커버하도록 배치되고, 층간 절연층은 게이트 전극이 배치된 영역에서 단차를 형성하고, 산화물 배리어층은 층간 절연층의 단차를 커버하도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 층간 절연층은 게이트 전극과 인접하는 부분에 형성된 공극을 포함하고, 산화물 배리어층은 공극을 커버하도록 층간 절연층 표면에 접촉하도록 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 저온 폴리 실리콘 물질을 포함하는 제1 박막 트랜지스터, 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터, 제1 박막 트랜지스터 및 제2 박막 트랜지스터 상에 배치되고, 애노드, 유기발광층, 및 캐소드를 포함하는 유기 발광 소자, 및 유기 발광 소자 상에 배치되는 봉지부를 포함하고, 제2 박막 트랜지스터는 봉지부에서 발생하는 수소가 제2 박막 트랜지스터로 유입되는 것을 차단하기 위하여, 제2 박막 트랜지스터의 게이트 전극 및 액티브층과 봉지부 사이에 산화물로 이루어진 산화물 배리어층을 포함한다.
본 발명의 다른 특징에 따르면, 제1 박막 트랜지스터는 저온 폴리 실리콘 물질로 이루어진 제1 액티브층, 제1 액티브층 상의 제1 게이트 절연층, 제1 게이트 절연층 상에 배치되고 제1 액티브층과 중첩하는 제1 게이트 전극, 게이트 전극 상의 제1 층간 절연층, 및 제1 층간 절연층 상에 배치되고 제1 액티브층과 연결된 제1 소스 전극 및 제1 드레인 전극을 포함하고, 제2 박막 트랜지스터는 산화물 반도체 물질로 이루어진 제2 액티브층, 제2 액티브층 상의 제2 게이트 절연층, 제2 게이트 절연층 상에 배치되고 제2 액티브층과 중첩하는 제2 게이트 전극, 게이트 전극 상의 제2 층간 절연층, 및 제2 층간 절연층 상에 배치되고 제2 액티브층과 연결된 제2 소스 전극 및 제2 드레인 전극을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 산화물 배리어층은 제2 게이트 전극과 중첩하도록 제2 층간 절연층 상에 배치되고, 제2 소스 전극 및 제2 드레인 전극과 직접 접촉할 수 있다.
본 발명의 또 다른 특징에 따르면, 제2 액티브층 및 산화물 배리어층은 IGZO(indium-gallium-zinc-oxide), ZnO(Zinc Oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), IGO(indium-gallium-oxide) 또는 이들의 조합으로 이루질 수 있다.
본 발명의 또 다른 특징에 따르면, 산화물 배리어층은 제2 게이트 전극의 상부 및 측부를 커버하도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 제1 박막 트랜지스터는 구동 박막 트랜지스터이고, 제2 박막 트랜지스터는 스위칭 박막 트랜지스터일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300, 400: 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 보호층
115: 평탄화층
120, 220, 320: 산화물 박막 트랜지스터,
121: 액티브층
122, 322: 소스 전극
123, 323: 드레인 전극
124: 게이트 전극
130, 230, 330: 산화물 배리어층
140: 뱅크
150: 유기 발광 소자
151: 애노드
152: 유기 발광층
153: 캐소드
160: 봉지부
161: 제1 봉지층
162: 제2 봉지층
163: 제3 봉지층
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 보호층
115: 평탄화층
120, 220, 320: 산화물 박막 트랜지스터,
121: 액티브층
122, 322: 소스 전극
123, 323: 드레인 전극
124: 게이트 전극
130, 230, 330: 산화물 배리어층
140: 뱅크
150: 유기 발광 소자
151: 애노드
152: 유기 발광층
153: 캐소드
160: 봉지부
161: 제1 봉지층
162: 제2 봉지층
163: 제3 봉지층
Claims (16)
- 기판 상에 배치되고 산화물 반도체 물질로 이루어진 액티브층;
상기 액티브층 상의 게이트 절연층;
상기 게이트 절연층을 사이에 두고 상기 액티브층과 중첩하는 게이트 전극;
상기 게이트 전극 상의 층간 절연층;
상기 층간 절연층에 형성된 컨택홀을 통해 상기 액티브층과 전기적으로 연결되고, 상기 층간 절연층 상에서 서로 이격되어 배치된 소스 전극 및 드레인 전극; 및
상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 전기적으로 연결되고, 상기 게이트 전극과 중첩하도록 상기 층간 절연층 상에 배치된 산화물 배리어층을 포함하는, 박막 트랜지스터. - 제1 항에 있어서,
상기 산화물 배리어층은 상기 액티브층과 동일한 물질을 포함하는, 박막 트랜지스터. - 제2 항에 있어서,
상기 액티브층 및 상기 산화물 배리어층은 IGZO(indium-gallium-zinc-oxide), ZnO(Zinc Oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), IGO(indium-gallium-oxide) 또는 이들의 조합으로 이루어진, 박막 트랜지스터 - 제1 항에 있어서,
상기 게이트 전극과 상기 산화물 배리어층은 서로 반대되는 전위가 인가된, 박막 트랜지스터 - 제4 항에 있어서,
상기 게이트 전극에는 음전위가 인가되고, 상기 산화물 배리어층은 양전위가 인가된, 박막 트랜지스터. - 제1 항에 있어서,
상기 산화물 배리어층은 상기 소스 전극 또는 상기 드레인 전극과 직접 접촉하는, 박막 트랜지스터 - 제1 항에 있어서,
상기 산화물 배리어층의 두께는 200Å 내지 600Å인, 박막 트랜지스터 - 제1 항에 있어서,
상기 산화물 배리어층은 상기 게이트 전극의 상부를 완전히 커버하는, 박막 트랜지스터. - 제8 항에 있어서,
상기 층간 절연층은 상기 액티브층, 상기 게이트 절연층 및 상기 게이트 전극을 커버하도록 배치되고, 상기 층간 절연층은 상기 게이트 전극이 배치된 영역에서 단차를 형성하고,
상기 산화물 배리어층은 상기 층간 절연층의 상기 단차를 커버하도록 배치된, 박막 트랜지스터. - 제9 항에 있어서,
상기 층간 절연층은 상기 게이트 전극과 인접하는 부분에 형성된 공극을 포함하고,
상기 산화물 배리어층은 상기 공극을 커버하도록 상기 층간 절연층 표면에 접촉하도록 배치된, 박막 트랜지스터. - 저온 폴리 실리콘 물질을 포함하는 제1 박막 트랜지스터;
산화물 반도체 물질을 포함하는 제2 박막 트랜지스터;
상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터 상에 배치되고, 애노드, 유기발광층, 및 캐소드를 포함하는 유기 발광 소자; 및
상기 유기 발광 소자 상에 배치되는 봉지부를 포함하고,
상기 제2 박막 트랜지스터는 상기 봉지부에서 발생하는 수소가 상기 제2 박막 트랜지스터로 유입되는 것을 차단하기 위하여, 제2 박막 트랜지스터의 게이트 전극 및 액티브층과 상기 봉지부 사이에 산화물로 이루어진 산화물 배리어층을 포함하는, 표시 장치. - 제11 항에 있어서,
상기 제1 박막 트랜지스터는 저온 폴리 실리콘 물질로 이루어진 제1 액티브층, 상기 제1 액티브층 상의 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되고 제1 액티브층과 중첩하는 제1 게이트 전극, 상기 게이트 전극 상의 제1 층간 절연층, 및 상기 제1 층간 절연층 상에 배치되고 상기 제1 액티브층과 연결된 제1 소스 전극 및 제1 드레인 전극을 포함하고,
상기 제2 박막 트랜지스터는 산화물 반도체 물질로 이루어진 제2 액티브층, 상기 제2 액티브층 상의 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치되고 제2 액티브층과 중첩하는 제2 게이트 전극, 상기 게이트 전극 상의 제2 층간 절연층, 및 상기 제2 층간 절연층 상에 배치되고 상기 제2 액티브층과 연결된 제2 소스 전극 및 제2 드레인 전극을 포함하는, 표시 장치. - 제12 항에 있어서,
상기 산화물 배리어층은 상기 제2 게이트 전극과 중첩하도록 상기 제2 층간 절연층 상에 배치되고, 상기 제2 소스 전극 및 상기 제2 드레인 전극과 직접 접촉하는, 표시 장치. - 제12 항에 있어서,
상기 제2 액티브층 및 상기 산화물 배리어층은 IGZO(indium-gallium-zinc-oxide), ZnO(Zinc Oxide), IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), IGO(indium-gallium-oxide) 또는 이들의 조합으로 이루진, 표시 장치. - 제12 항에 있어서,
상기 산화물 배리어층은 상기 제2 게이트 전극의 상부 및 측부를 커버하도록 배치된, 표시 장치. - 제12 항에 있어서,
상기 제1 박막 트랜지스터는 구동 박막 트랜지스터이고,
상기 제2 박막 트랜지스터는 스위칭 박막 트랜지스터인, 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180147498A KR102596361B1 (ko) | 2018-11-26 | 2018-11-26 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180147498A KR102596361B1 (ko) | 2018-11-26 | 2018-11-26 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200061797A true KR20200061797A (ko) | 2020-06-03 |
| KR102596361B1 KR102596361B1 (ko) | 2023-10-30 |
Family
ID=71087857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180147498A KR102596361B1 (ko) | 2018-11-26 | 2018-11-26 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102596361B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114628529A (zh) * | 2022-03-10 | 2022-06-14 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114883414A (zh) * | 2022-04-29 | 2022-08-09 | 武汉华星光电半导体显示技术有限公司 | 显示背板、显示模组及显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269505A (ja) * | 1999-03-16 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| KR20130025806A (ko) * | 2011-09-02 | 2013-03-12 | 엘지디스플레이 주식회사 | 유기전압 발광소자 및 이의 제조방법 |
| KR20130132258A (ko) * | 2012-05-24 | 2013-12-04 | 가부시끼가이샤 도시바 | 표시 장치 |
| KR20150100459A (ko) * | 2014-02-25 | 2015-09-02 | 엘지디스플레이 주식회사 | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 |
| KR20150101418A (ko) * | 2014-02-24 | 2015-09-03 | 엘지디스플레이 주식회사 | 표시장치 |
| KR20150101407A (ko) * | 2014-02-24 | 2015-09-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
| KR20170139957A (ko) * | 2016-06-10 | 2017-12-20 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조방법 |
| KR20180013369A (ko) * | 2016-07-29 | 2018-02-07 | 엘지디스플레이 주식회사 | 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 |
-
2018
- 2018-11-26 KR KR1020180147498A patent/KR102596361B1/ko active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269505A (ja) * | 1999-03-16 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| KR20130025806A (ko) * | 2011-09-02 | 2013-03-12 | 엘지디스플레이 주식회사 | 유기전압 발광소자 및 이의 제조방법 |
| KR20130132258A (ko) * | 2012-05-24 | 2013-12-04 | 가부시끼가이샤 도시바 | 표시 장치 |
| KR20150101418A (ko) * | 2014-02-24 | 2015-09-03 | 엘지디스플레이 주식회사 | 표시장치 |
| KR20150101407A (ko) * | 2014-02-24 | 2015-09-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
| KR20150100459A (ko) * | 2014-02-25 | 2015-09-02 | 엘지디스플레이 주식회사 | 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치 |
| KR20170139957A (ko) * | 2016-06-10 | 2017-12-20 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 제조방법 |
| KR20180013369A (ko) * | 2016-07-29 | 2018-02-07 | 엘지디스플레이 주식회사 | 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114628529A (zh) * | 2022-03-10 | 2022-06-14 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114628529B (zh) * | 2022-03-10 | 2024-02-13 | 武汉华星光电半导体显示技术有限公司 | 驱动背板及其制备方法、显示面板 |
| CN114883414A (zh) * | 2022-04-29 | 2022-08-09 | 武汉华星光电半导体显示技术有限公司 | 显示背板、显示模组及显示装置 |
| CN114883414B (zh) * | 2022-04-29 | 2023-12-29 | 武汉华星光电半导体显示技术有限公司 | 显示背板、显示模组及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102596361B1 (ko) | 2023-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11769834B2 (en) | Thin film transistor and display substrate having the same | |
| KR102649752B1 (ko) | 표시 장치 | |
| US11063068B2 (en) | Display apparatus | |
| US9147718B2 (en) | Organic light-emitting display apparatus | |
| US11056509B2 (en) | Display device having a plurality of thin-film transistors with different semiconductors | |
| KR100833772B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| US8852978B2 (en) | Method of fabricating a thin film transistor and method of fabricating an organic light-emitting display device | |
| CN104716143A (zh) | 薄膜晶体管阵列基底及其制造方法、有机发光显示设备 | |
| US9941338B2 (en) | Organic light-emitting diode display and method of manufacturing the same | |
| KR20160091529A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| TW201618288A (zh) | 顯示裝置及其製造方法 | |
| TW201242032A (en) | Thin-film transistor and organic light-emitting display device including the same | |
| US20230157089A1 (en) | Display Apparatus | |
| WO2020259273A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| KR20150044736A (ko) | 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR102596361B1 (ko) | 박막 트랜지스터 및 이를 포함하는 표시 장치 | |
| JP2008146026A (ja) | 発光装置及びその製造方法 | |
| JP4530450B2 (ja) | Ｅｌ表示装置 | |
| KR20210004795A (ko) | 디스플레이 장치 | |
| KR102455579B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 | |
| KR20190065679A (ko) | 박막 트랜지스터 및 표시 장치 | |
| KR102536563B1 (ko) | 표시 장치 | |
| US20220140013A1 (en) | Display apparatus including substrate hole | |
| KR20110117355A (ko) | 전면 발광형 유기 발광 표시 장치 및 이의 제조 방법 | |
| JP2018067371A (ja) | 表示装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |