KR102536563B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102536563B1
KR102536563B1 KR1020170170338A KR20170170338A KR102536563B1 KR 102536563 B1 KR102536563 B1 KR 102536563B1 KR 1020170170338 A KR1020170170338 A KR 1020170170338A KR 20170170338 A KR20170170338 A KR 20170170338A KR 102536563 B1 KR102536563 B1 KR 102536563B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
electrode
active layer
thin film
Prior art date
Application number
KR1020170170338A
Other languages
English (en)
Other versions
KR20190069952A (ko
Inventor
문경주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170170338A priority Critical patent/KR102536563B1/ko
Publication of KR20190069952A publication Critical patent/KR20190069952A/ko
Application granted granted Critical
Publication of KR102536563B1 publication Critical patent/KR102536563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

본 명세서의 실시예에 따른 표시장치는, 버퍼층 상에 배치되며 제1 반도체 물질로 이루어진 제1 액티브 층, 제1 게이트 절연층을 사이에 두고 제1 액티브 층과 중첩하는 제1 게이트 전극, 제1 게이트 전극 상의 제1 층간 절연층, 및 제1 층간 절연층상에 배치되고 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 제1 박막 트랜지스터 상의 분리 절연층, 분리 절연층 상에 배치되며 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 제2 액티브층과 중첩하는 제2 게이트 전극, 및 제2 액티브층과 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 및 버퍼층, 제1 게이트 절연층, 및 제1 층간 절연층 중 적어도 하나의 층은 제2 게이트 전극과 중첩하는 영역이 제거된 오프닝부를 포함할 수 있다.

Description

표시 장치{DISPLAY APPARATUS}
본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 복수의 박막 트랜지스터가 상이한 반도체로 형성된 표시 장치에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 여러 가지 다양한 표시 장치(Display Apparatus)가 개발되고 있다.
이와 같은 표시 장치의 구체적인 예로는 액정 표시 장치(LCD), 그리고 유기 발광 표시 장치(OLED) 및 퀀텀닷 발광 표시 장치 (QLED)와 같은 전계 발광 표시 장치(Electroluminescence Display)등을 들 수 있다.
표시 장치는 영상을 표시하기 위한 표시 영역을 포함한다. 표시 영역의 화소 회로 및 구동 회로에는 복수의 박막 트랜지스터가 위치하여 복수의 화소에 배치된 소자를 구동시킨다. 복수의 박막 트랜지스터를 증착하는 과정은 다수의 층을 관통하는 홀을 형성하는 과정이 포함되며, 홀을 형성하는 과정에서 반도체 소자가 손상될 수 있다. 예를 들면, 서로 다른 깊이의 홀을 통해 노출되는 반도체 소자를 생성하는 과정에서 상대적으로 얕은 홀을 통해 노출되는 반도체 소자가 손상될 수 있다. 공정 과정에서의 홀을 통해 노출되는 반도체 소자의 표면 손상은 소자의 구동성능을 감소시키고, 표시 장치의 신뢰성이 낮아지는 문제가 된다.
본 명세서의 발명자는 표시 장치의 제조 방법에 있어서, 복수의 박막 트랜지스터를 서로 상이한 반도체로 형성함으로써 화소의 동작 특성을 개선할 수 있다는 점을 인지하였다.
이에 본 명세서의 발명자는 복수의 박막 트랜지스터를 서로 상이한 반도체로 형성하기 위하여, 복수의 박막 트랜지스터의 반도체 각각을 서로 상이한 층에 형성하면서도, 반도체 소자들의 손상을 최소화할 수 있는 표시 장치를 발명하였다.
이에, 본 명세서가 해결하고자 하는 과제는 복수개의 박막 트랜지스터를 상이한 반도체 물질로 형성하여 표시 장치 제조 시에, 반도체 소자들의 손상이 감소된 박막 트랜지스터 및 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시장치는, 버퍼층 상에 배치되며 제1 반도체 물질로 이루어진 제1 액티브 층, 제1 게이트 절연층을 사이에 두고 제1 액티브 층과 중첩하는 제1 게이트 전극, 제1 게이트 전극 상의 제1 층간 절연층, 및 제1 층간 절연층상에 배치되고 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 제1 박막 트랜지스터 상의 분리 절연층, 분리 절연층 상에 배치되며 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 제2 액티브층과 중첩하는 제2 게이트 전극, 및 제2 액티브층과 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 및 버퍼층, 제1 게이트 절연층, 및 제1 층간 절연층 중 적어도 하나의 층은 제2 게이트 전극과 중첩하는 영역이 제거된 오프닝부를 포함할 수 있다.
본 명세서의 실시예에 따른 표시장치는, 제1 반도체 물질로 이루어진 제1 액티브 층, 제1 게이트 절연층을 사이에 두고 제1 액티브 층과 중첩하는 제1 게이트 전극, 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 제2 채널영역, 제2 소스영역, 및 제2 드레인영역을 포함하고 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 제2 액티브층의 제2 채널영역과 중첩하는 제2 게이트 전극, 및 제2 액티브층의 제2 소스영역 및 제2 드레인영역과 각각 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이에 배치되는 분리 절연층, 및 분리 절연층 하부에 배치되며 제2 소스 영역 및 제2 드레인 영역과 각각 중첩하는 제1 돌출패턴 및 제2 돌출패턴을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서는 서로 다른 반도체 물질을 포함하는 박막 트랜지스터를 배치함으로써, 표시 장치의 신뢰성이 향상될 수 있다.
그리고, 본 명세서는 서로 다른 반도체 물질을 포함하는 박막 트랜지스터를 형성함에 있어서, 박막 트랜지스터의 게이트 전극과 중첩하며 액티브 층 하부에 배치되는 복수의 절연층 중 적어도 하나의 절연층을 제거함으로써, 박막 트랜지스터의 게이트 전극에 의한 단차를 줄여 박막 트랜지스터의 손상을 방지할 수 있다.
그리고, 본 명세서는 서로 다른 반도체 물질을 포함하는 박막 트랜지스터를 형성함에 있어서, 박막 트랜지스터의 액티브층의 소스 및 드레인 영역 하부에 돌출 패턴이 중첩되도록 배치함으로써, 박막 트랜지스터의 게이트 전극에 의한 단차를 줄여 박막 트랜지스터의 손상을 방지할 수 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 표시장치를 도시한 단면도이다.
도 2는 본 명세서의 다른 실시예에 따른 표시장치를 도시한 단면도이다.
도 3은 본 명세서의 다른 실시예에 따른 표시장치를 도시한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 설명한다.
본 명세서의 표시 장치는 유기 발광 표시 장치(OLED) 또는 퀀텀닷 발광 표시 장치 (QLED)와 같은 전계 발광 표시 장치(Electroluminescence Display)에 적용될 수 있으나, 이에 제한되지 않으며, 다양한 표시 장치에 적용될 수 있다. 예를 들어, 액정 표시 장치(LCD)에도 적용될 수 있다.
도 1은 본 명세서의 실시예에 따른 표시 장치를 도시한 단면도이다.
도 1을 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130), 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114), 제2 게이트 절연층(115), 제2 층간 절연층(116), 보호층(117), 평탄화층(118), 애노드(150), 연결전극(150) 및 뱅크(160)을 포함한다.
기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지한다. 기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다. 기판(110)이 폴리이미드(PI)로 이루어지는 경우, 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 표시 장치 제조 공정이 진행되고, 표시 장치 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)가 기판(110) 하부에 배치될 수도 있다.
버퍼층(111)은 기판(110)의 전체 표면 위에 형성될 수 있다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다. 그리고, 버퍼층(111)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.
제1 박막 트랜지스터(120)는 버퍼층(111) 상에 배치될 수 있다. 제1 박막 트랜지스터(120)는 제1 액티브 층(121), 제1 게이트 전극(124), 제1 소스 전극(122) 및 제1 드레인 전극(123)을 포함할 수 있다. 버퍼층(111) 상에는 제1 박막 트랜지스터(120)의 제1 액티브 층(121)이 배치될 수 있다.
제1 액티브층(121)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용될 수 있으며, 본 명세서의 실시예에 따른 표시 장치(100)에서 구동 박막 트랜지스터의 액티브층으로 적용될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 표시 장치(100)의 특성에 따라 스위칭 박막 트랜지스터의 액티브 층으로 적용될 수 도 있다. 버퍼층(111) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 제1 액티브층(121)이 형성될 수 있다. 제1 액티브층(121)은 제1 박막 트랜지스터(120)의 구동 시 채널이 형성되는 제1 채널 영역(121a), 제1 채널 영역(121a) 양 측의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 포함할 수 있다. 제1 소스 영역(121b)은 제1 소스 전극(122)과 연결된 제1 액티브층(121)의 부분을 의미하며, 제1 드레인 영역(121c)은 제1 드레인 전극(123)과 연결된 제1 액티브 층(121)의 부분을 의미한다. 제1 채널 영역(121a), 제1 소스 영역(121b) 및 제1 드레인 영역(121c)은 제1 액티브층(121)의 이온 도핑(불순물 도핑)에 의해 구성될 수 있다. 제1 소스 영역(121b) 및 제1 드레인 영역(121c)은 폴리 실리콘 물질을 이온 도핑하여 생성될 수 있으며, 제1 채널 영역(121a)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분을 의미할 수 있다.
제1 박막 트랜지스터(120)의 제1 액티브 층(121) 상에 제1 게이트 절연층(112)이 배치될 수 있다. 제1 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 게이트 절연층(112)에는 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(133) 각각이 제1 박막 트랜지스터(120)의 제1 액티브층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c) 각각에 연결되기 위한 컨택홀이 형성될 수 있다.
제1 게이트 절연층(112) 상에 제1 박막 트랜지스터(120)의 제1 게이트 전극(124)이 배치될 수 있다. 제1 게이트 전극(124) 은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.. 제1 게이트 전극(124)은 제1 박막 트랜지스터(120)의 제1 액티브 층(121)의 제1 채널 영역(121a)과 중첩되도록 제1 게이트 절연층(112) 상에 형성될 수 있다.
제1 게이트 절연층(112) 및 제1 게이트 전극(124) 상에 제1 층간 절연층(113)이 배치될 수 있다. 제1 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제1 층간 절연층(113)에는 제1 박막 트랜지스터(120)의 제1 액티브 층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)을 노출시키기 위한 컨택홀이 형성될 수 있다.
제1 층간 절연층(113) 상에 제1 소스 전극(122), 제1 드레인 전극(123)이 형성될 수 있다. 제1 소스 전극(122) 및 제1 드레인 전극(123)은 제1 층간 절연층(113) 및 제1 게이트 절연층(112)에 형성된 컨택홀을 통하여 제1 액티브 층(121)과 연결될 수 있다. 예를 들면, 제1 소스 전극(122) 및 제1 드레인 전극(123)은, 제1 층간 절연층(113) 및 제1 게이트 절연층(112)에 형성된 컨택홀을 통하여, 제1 액티브 층(121)의 제1 소스 영역(121b) 및 제1 드레인 영역(121c)과 각각 전기적으로 연결될 수 있다. 제1 소스 전극(122), 및 제1 드레인 전극(123)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다. 예를 들면, 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고, 제1 소스 전극(122) 및 제1 드레인 전극(123) 각각이 연결된 제1 액티브층(121)의 부분은 도체화될 수 있다. 예를 들면, 제1 게이트 절연층(112) 및 제1 층간 절연층(113)을 관통하여 제1 액티브층(121)을 노출시키는 컨택홀이 형성된 뒤, 컨택홀을 통하여 노출된 제1 액티브층(121)의 일부는 도체화될 수 있다. 그리고, 컨택홀을 통하여 노출된 제1 액티브층(121)의 일부는 열처리 공정을 통하여 도체화될 수 있다. 노출된 컨택홀을 통하여 제1 액티브층(121)을 열처리함으로써, 효과적으로 제1 액티브층(121)의 일부를 도체화할 수 있다.
제1 층간 절연층(113), 제1 소스 전극(122), 및 제1 드레인 전극(123) 상에 분리 절연층(114)이 배치될 수 있다. 분리 절연층(114)에는 제1 소스 전극(122) 및 제1 드레인 전극(123)의 적어도 일부를 노출시키기 위한 컨택홀이 형성될 수 있다. 분리 절연층(114)은 분리 절연층(114) 상에 배치된 제2 박막 트랜지스터(130)와 분리 절연층(114) 하부에 배치된 제1 박막 트랜지스터(120)를 분리시키는 역할을 수행할 수 있다. 예를 들면, 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123) 상에 분리 절연층(114)이 배치되고, 그 상에 제2 박막 트랜지스터(130)가 배치될 수 있다.
분리 절연층(114)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
분리 절연층(114) 상에는 제2 박막 트랜지스터(130)의 제2 액티브층(131)이 배치될 수 있다. 제2 박막 트랜지스터(130)는 제2 액티브층(131), 제2 게이트 절연층(114), 제2 게이트 전극(134), 보호층(115), 제2 소스 전극(132) 및 제2 드레인 전극(133)을 포함할 수 있다.
제2 액티브층(131)은 산화물 반도체로 이루어질 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드 갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체로 이루어진 액티브 층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있으며, 이에 한정되지는 않는다. 표시장치의 특성에 따라서, 구동 박막 트랜지스터로 적용될 수도 있다. 그리고, 오프-전류가 작으므로 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합하다. 예를 들면, 제2 액티브층(131)은 금속 산화물로 이루어지고, 예를 들어, IGZO(indium-gallium-zinc-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 제2 박막 트랜지스터(130)의 제2 액티브층(131)은 다양한 금속 산화물 중 IGZO로 이루어지는 것을 가정하여 IGZO층을 기초로 형성되는 것으로 설명하였으나, 이에 제한되지 않고 IGZO가 아닌 IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 또는 IGO(indium-gallium-oxide) 등과 같은 다른 금속 산화물로 형성될 수도 있다.
제2 액티브층(131)은, 금속 산화물을 분리 절연층(114) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝하여 형성될 수 있다.
제2 액티브층(131)을 포함한 기판(110) 전체 면에 절연물질층 및 금속물질층을 차례로 형성하고, 금속물질층 상에 포토레지스트 패턴을 형성할 수 있다.
절연물질층은 PECVD법을 이용하여 형성하고, 금속물질층은 스퍼터링법(Sputtering)을 이용하여 형성할 수 있다.
포토레지스트 패턴을 마스크로 하여 금속물질층을 습식 식각하여 제2 게이트 전극(134)을 형성할 수 있다. 금속물질층을 식각하기 위한 습식 식각 액은 금속물질층을 구성하는 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 또는 그들의 합금을 선택적으로 식각하고, 절연물질층을 식각하지 않는 물질이 이용될 수 있다.
포토레지스트 패턴 및 제2 게이트 전극(134)을 마스크로 하여 절연 물질층을 건식 식각하여 제2 게이트 절연층(115)을 형성할 수 있다.
건식 식각 공정을 통하여, 절연 물질층이 식각되어 제2 액티브층(131) 상에 제2 게이트 절연층(115) 패턴이 형성될 수 있다. 그리고, 패터닝된 제2 게이트 절연층(115)에 의해 노출된 제2 액티브층(131)은 건식 식각 공정에 의해 도체화가 될 수 있다.
제2 게이트 전극(134)이 형성된 영역에 대응하여 도체화가 되지 않은 제2 채널 영역(131a)과 제2 액티브층(131)의 양단에서 각각 도체화 처리된 제2 소스 영역(131b) 및 제2 드레인 영역(131c)을 포함하는 제2 액티브층(131)이 형성될 수 있다.
도체화된 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)은 저항이 낮아짐으로써, 제2 박막 트랜지스터(130)의 소자 성능이 향상될 수 있으며, 이에 따라 본 명세서의 실시예에 따른 표시 장치(100)의 신뢰성이 향상될 수 있는 효과를 얻을 수 있다.
제2 액티브층(131)의 제2 채널 영역(131a)은 제2 게이트 전극(134)과 중첩하여 배치될 수 있다. 그리고, 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)은 제2 채널 영역(131a)의 양측에 배치될 수 있다. 그리고, 제2 게이트 절연층(115)은 제2 게이트 전극(134)과 제2 액티브층(131) 사이에 배치될 수 있다. 그리고, 제2 게이트 절연층(115)은 제2 게이트 전극(134) 및 제2 액티브층(131)의 제2 채널 영역(131a)과 중첩하도록 배치될 수 있다.
포토레지스트 패턴(PR)을 마스크로 절연 물질층 및 금속 물질층을 식각함에 따라 제2 게이트 절연층(115)과 제2 게이트 전극(134)은 동일한 패턴으로 형성될 수 있다. 제2 게이트 절연층(115)은 제2 액티브 층(131) 상에 배치될 수 있다. 제2 게이트 절연층(115)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 제2 게이트 절연층(115)은 제2 액티브층(131)과 중첩되도록 패터닝될 수 있다.
제2 게이트 전극(134)은 제2 게이트 절연층(114) 상에 배치될 수 있다. 제2 게이트 전극(134)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제2 게이트 전극(134)은 제2 액티브 층(131) 및 제2 게이트 절연층(115)과 중첩되도록 패터닝될 수 있다. 제2 게이트 전극(134)은 제2 액티브층(131)의 제2 채널 영역(131a)과 중첩되도록 패터닝될 수 있다. 그리고, 제2 게이트 절연층(115)은 제2 액티브층(131)의 제2 채널 영역(131a)과 중첩되도록 패터닝될 수 있다. 따라서, 제2 게이트 전극(134) 및 제2 게이트 절연층(115)은 제2 액티브층(131)의 제2 채널 영역(131a)과 중첩할 수 있다.
제2 층간 절연층(116)은 분리 절연층(114), 제2 액티브층(131), 및 제2 게이트 전극(134) 상에 배치될 수 있다. 제2 층간 절연층(116)에는 제1 박막 트랜지스터(120)의 제1 드레인 전극(123) 및 제2 박막 트랜지스터(130)의 제2 액티브층(131)을 노출시키기 위한 컨택홀이 형성될 수 있다. 예를 들면, 제2 층간 절연층(116)에는 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)을 노출하기 위한 컨택홀을 형성할 수 있으며, 제2 박막 트랜지스터(130)에서 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)을 노출하기 위한 컨택홀이 형성될 수 있다. 제2 층간 절연층(116)에는 제1 박막 트랜지스터(120)의 제1 소스 전극(122)을 노출하기 위한 컨택홀이 더 형성될 수 있다.
제2 층간 절연층(116)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
제2 층간 절연층(116)상에는 연결전극(140), 제2 소스 전극(132), 및 제2 드레인 전극(133)이 배치될 수 있다.
연결 전극(140)은 분리 절연층(114) 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 드레인 전극(123)과 전기적으로 연결될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 연결 전극(140)은 분리 절연층(114) 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 소스 전극(122)과 전기적으로 연결될 수 있다. 그리고, 분리 절연층(114) 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 드레인 전극(123)과 전기적으로 연결되는 연결 전극(140)을 형성하는 경우, 분리 절연층(114) 및 제2 층간 절연층(116)에 형성된 컨택홀을 통하여 제1 소스 전극(122)과 전기적으로 연결되는 제1 보조 소스 전극을 더 형성할 수 있다.
그리고, 제2 박막 트랜지스터(130)의 제2 소스 전극(132) 및 제2 드레인 전극(133)은 제2 층간 절연층(116)에 형성된 컨택홀을 통해 제2 액티브층(131)과 연결될 수 있다. 따라서, 제2 박막 트랜지스터(130)의 제2 소스 전극(132)은 제2 층간 절연층(116)에 형성된 컨택홀을 통해 제2 액티브층(131)의 제2 소스 영역(131b)과 연결될 수 있으며, 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)은 제2 층간 절연층(116)에 형성된 컨택홀을 통해 제2 액티브층(131)의 제2 드레인 영역(131c)과 연결될 수 있다.
연결 전극(140), 제2 소스 전극(132), 및 제2 드레인 전극(133)은 동일한 공정에 의해 형성될 수 있다. 그리고, 연결 전극(140), 제2 소스 전극(132), 및 제2 드레인 전극(133)은 동일한 물질로 형성될 수 있다. 연결 전극(140), 제2 소스 전극(132), 및 제2 드레인 전극(133)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd)중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(120)는 분리 절연층(114) 하부에 배치될 수 있으며, 제2 박막 트랜지스터(130)는 분리 절연층(114) 상에 배치될 수 있다. 그리고, 분리 절연층(114)에 의하여 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)는 분리되어 배치될 수 있다. 연결 전극(140)은 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되며, 제2 박막 트랜지스터(130)의 제2 소스 전극(132)과 전기적으로 연결될 수 있다. 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)은 연결전극(140)을 통하여 제2 박막 트랜지스터(130)의 제2 소스 전극(132)과 전기적으로 연결될 수 있다.
본 명세서의 실시예에 따른 표시 장치(100)는, 제1 박막 트랜지스터(120)가 형성된 후에 제1 박막 트랜지스터(120) 상에 분리 절연층(114)이 형성되고, 분리 절연층(114) 상에 제2 박막 트랜지스터(130)가 형성된다. 이에 따라, 제2 소스 전극(132) 및 제2 드레인 전극(133)과 연결된 제2 액티브층(131)의 부분에 대한 손상이 최소화될 수 있다.
제1 드레인 전극(123) 및 연결 전극(140)은, 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하는 컨택홀을 통하여 하나의 소스 전극 또는 드레인 전극으로 형성되어 제1 액티브층과 연결되도록 구성될 수도 있다. 이 경우, 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하여 제1 액티브층(121)을 노출시키는 컨택홀과 제2 층간 절연층(116)을 관통하여 제2 액티브층(131)을 노출시키는 컨택홀은 동일 공정에 의해 형성될 수 있다. 이와 같이, 제1 소스 전극(122), 제1 드레인 전극(123), 제2 소스 전극(132) 및 제2 드레인 전극(133)은 동일 공정에 의해 형성될 수 있다. 예를 들면, 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)의 소스 전극 및 드레인 전극은 제2 층간 절연층(116)을 형성한 다음 동일공정에 의해 함께 형성될 수 있다.
그리고, 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하여 제1 액티브층(121)을 노출시키는 컨택홀과 제2 층간 절연층(116)을 관통하여 제2 액티브층(131)을 노출시키는 컨택홀은 건식 식각(dry etching)하여 형성될 수 있다.
제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하여 제1 액티브층(121)을 노출시키는 컨택홀을 형성하기 위해서 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)이 모두 식각되어야 한다. 그리고, 제2 층간 절연층(116)을 관통하여 제2 액티브층(131)을 노출시키는 컨택홀을 형성하기 위해서 층간 절연층(116)이 식각되어야 한다. 따라서, 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하여 제1 액티브층(121)을 노출시키는 컨택홀과 제2 층간 절연층(116)만을 관통하여 제2 액티브층(131)을 노출시키는 컨택홀을 함께 형성하기 위해서는 다수의 층을 식각해야 한다. 다수의 층은 습식 식각(wet etching) 방식을 이용하여 식각하기에는 식각의 완성도가 충분하지 않으므로 건식 식각을 통해 식각될 수 있다.
그리고, 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하여 제1 액티브층(121)을 노출시키는 컨택홀은 제2 층간 절연층(116)을 관통하여 제2 액티브층(131)을 노출시키는 컨택홀보다 분리 절연층(114), 제1 층간 절연층(113) 및 제1 게이트 절연층(112)을 더 관통하게 된다.
따라서, 제1 게이트 절연층(112), 제1 층간 절연층(113), 분리 절연층(114) 및 제2 층간 절연층(116)을 모두 관통하여 제1 액티브층(121)을 노출시키는 컨택홀과 제2 층간 절연층(115)을 관통하여 제2 액티브층(131)을 노출시키는 컨택홀을 건식식각을 통하여 동시에 형성하는 경우, 제2 소스 전극(132) 및 제2 드레인 전극(133)과 연결되는 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)이 손상될 수 있다. 예를 들어, 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c) 일부가 건식 식각 시 제거될 수도 있고, 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c) 표면에 물리적인 결함(defect)이 생길 수도 있다. 이에 따라, 소자의 특성이 악화되고, 제2 박막 트랜지스터(130)의 신뢰성이 저하될 수 있다.
따라서, 본 명세서의 실시예에 따른 표시 장치(100)는, 제1 소스 전극(122) 및 연결 전극(140)을 하나의 소스 전극으로 생성하거나, 제1 드레인 전극(123) 및 연결 전극(140)을 하나의 드레인 전극으로 생성하지 않고, 제1 소스 전극(122) 및 제1 드레인 전극(123)과 연결 전극(140)을 분리하여 생성할 수 있다. 예를 들면, 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)는 분리된 층으로 형성될 수 있다. 제1 박막 트랜지스터(120)의 제1 소스 전극(122) 및 제1 드레인 전극(123)이 형성된 뒤에, 분리 절연층(114) 및 제2 층간 절연층(116)을 관통하여 제1 액티브층(121)을 노출하는 컨택홀을 형성하고, 제2 층간 절연층(116)을 관통하여 제2 액티브층(131)을 노출하는 컨택홀을 형성할 수 있다. 제1 소스 전극(122) 및 제1 드레인 전극(123)과 연결 전극(140)을 분리하여 생성함에 따라, 제2 소스 전극(132) 및 제2 드레인 전극(133)과 연결되는 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)의 손상이 최소화될 수 있다. 제2 소스 전극(132) 및 제2 드레인 전극(133)과 연결되는 제2 액티브층(131)의 제2 소스 영역(131b) 및 제2 드레인 영역(131c)의 손상이 최소화됨으로써, 제2 박막 트랜지스터(130)의 소자 성능이 향상될 수 있으며, 이에 따라 본 명세서의 실시예에 따른 표시 장치(100)의 신뢰성이 향상될 수 있는 효과를 얻을 수 있다.
보호층(117)은 제2 소스 전극(132), 제2 드레인 전극(133), 연결 전극(140), 및 제2 층간 절연층(116) 상에 배치될 수 있다. 도 1에 도시된 바와 같이, 보호층(117)에는 제2 드레인 전극(133)을 노출시키기 위한 컨택홀이 형성될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 보호층(117)에는 제2 박막 트랜지스터(130)의 제2 소스 전극(132)을 노출시키기 위한 컨택홀이 형성될 수 있다. 또는, 보호층(117)에는 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된 연결 전극(140)을 노출시키기 위한 컨택홀이 형성될 수 있다. 보호층(117)은 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(130)의 상부를 보호하기 위한 무기물질층일 수 있다. 예를 들면, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 보호층(117)은 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130) 상부로부터 확산되는 수소를 억제시킬 수 있다. 보호층(117)은 본 명세서의 실시예에 따른 표시장치(100)의 특성 또는 박막 트랜지스터의 구조 및 특성에 따라서 생략될 수 있다.
평탄화층(118)은 보호층(117)상에 배치될 수 있다. 그리고, 도 1에 도시된 바와 같이, 평탄화층(118)에는 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)을 노출시키기 위한 컨택홀이 형성될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 평탄화층(118)에는 제2 박막 트랜지스터(130)의 제2 소스 전극(132)을 노출시키기 위한 컨택홀이 형성될 수 있다. 또는, 평탄화층(118)에는 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결된 연결 전극(140)을 노출시키기 위한 컨택홀이 형성될 수 있다. 평탄화층(118)은 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)의 상부를 평탄화하기 위한 유기물질층일 수 있다. 예를 들면, 평탄화층(118)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.
제1 전극(150)은 평탄화층(118) 상에 배치될 수 있다. 제1 전극(150)은 보호층(117) 및 평탄화층(118)에 형성된 컨택홀을 통하여 제2 박막 트랜지스터(130)의 제2 드레인 전극(133)과 전기적으로 연결될 수 있다. 따라서, 제1 전극(150)은 보호층(117) 및 평탄화층(118)에 형성된 컨택홀을 통하여 제2 박막 트랜지스터(130)와 전기적으로 연결될 수 있다.
본 명세서의 실시예에 따른 표시장치(100)는 상부 발광(Top Emission)표시장치이므로, 제1 전극(150)은 애노드 전극일 수 있다. 표시 장치(100)가 하부 발광(Bottom Emission)인 경우에는 평탄화층(118) 상에 배치된 제1 전극(150)은 캐소드 전극일 수 있다.
제1 전극(150) 및 평탄화층(118) 상에는 뱅크(160)가 배치될 수 있다. 뱅크(160)는 제1 전극(150)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크(160)는 표시장치(100)의 발광 영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다.
제1 전극(150) 및 뱅크(160) 상에는 발광층을 포함하는 발광 구조물이 더 배치될 수 있다. 발광 구조물 상에는 제2 전극이 더 배치될 수 있다. 본 명세서의 실시예에 따른 표시장치(100)에서 제2 전극은 캐소드 전극일 수 있다. 제2 전극 상에는 수분 침투를 억제하는 봉지부가 더 배치될 수 있다.
도 2는 본 명세서의 다른 실시예에 따른 표시 장치를 도시한 단면도이다. 도 1을 참조하여 설명하며, 중복된 설명은 생략하거나 간략히 설명한다. 예를 들면, 도 1의 제1 박막 트랜지스터(120)와 도 2의 제1 박막 트랜지스터(220)는 실질적으로 동일하다. 따라서, 도 1과 실질적으로 동일한 도 2의 구성에 대한 중복된 설명은 생략하거나 간략히 설명한다.
도 2를 참조하면, 본 명세서의 다른 실시예에 따른 표시 장치(200)는 기판(210), 버퍼층(211), 제1 박막 트랜지스터(220), 제2 박막 트랜지스터(230), 제1 게이트 절연층(212), 제1 층간 절연층(213), 분리 절연층(214), 제2 게이트 절연층(215), 제2 층간 절연층(216), 보호층(217), 평탄화층(218), 연결 전극(240), 뱅크(260) 및 제1 전극(250)을 포함할 수 있다. 그리고, 제1 박막 트랜지스터(220)의 제1 액티브층(221)은 LTPS로 이루어질 수 있으며, 제2 박막 트랜지스터(230)의 제2 액티브층(231)은 산화물 반도체로 이루어질 수 있다.
그리고, 제1 박막 트랜지스터(220)는 제1 채널 영역(221a), 제1 소스 영역(221b), 및 제1 드레인 영역(221c)을 포함하는 제1 액티브층(221), 제1 소스 전극(222), 제1 드레인 전극(223), 및 제1 게이트 전극(224)을 포함할 수 있다.
그리고, 제2 박막 트랜지스터(230)는 제2 채널영역(231a), 제2 소스 영역(231b), 및 제2 드레인 영역(231c)을 포함하는 제2 액티브층(231), 제2 소스 전극(232), 제1 드레인 전극(233), 및 제2 게이트 전극(234)을 포함할 수 있다.
도 2를 참조하면, 본 명세서의 다른 실시예에 따른 표시 장치(200)는 제2 박막 트랜지스터(230)의 제2 게이트 전극(234)과 제2 게이트 절연층(215)을 사이에 두고 중첩하는 제2 액티브층(231)의 제2 채널 영역(231a)을 포함할 수 있다. 그리고, 제2 게이트 절연층(215)은 제2 게이트 전극(234) 및 제2 채널 영역(231a)과 중첩할 수 있다. 제2 액티브층(231)의 하부에 배치되는 복수의 절연층 중 적어도 하나의 층의 일부 영역이 제거될 수 있다. 예를 들면, 제2 액티브층(231)의 하부에 배치되는 복수의 절연층인 버퍼층(211), 제1 게이트 절연층(212), 제1 층간 절연층(213), 분리 절연층(214)중 적어도 하나의 절연층의 일부 영역이 제거될 수 있다. 그리고, 제2 액티브층(231)의 하부에 배치되는 복수의 절연층인 버퍼층(211), 제1 게이트 절연층(212), 제1 층간 절연층(213), 분리 절연층(214) 중 제1 게이트 절연층(212)의 일부 영역이 제거될 수 있다.
제1 게이트 절연층(212) 및 제1 층간 절연층(213)의 일부 영역을 제거하는 경우에는, 제1 액티브층(221)과 제1 소스 전극(222) 및 제1 드레인 전극(223)을 연결하기 위하여 제1 게이트 절연층(212) 및 제1 층간 절연층(213)에 컨택홀을 형성하는 공정 시 함께 제거될 수 있으므로 별도의 공정 추가가 필요하지 않을 수 있다.
제2 액티브층(231)의 제2 채널 영역(231a)과 대응하는 제1 게이트 절연층(212)의 영역이 제거될 수 있다.
제2 액티브층(231)의 하부에 위치하며, 제2 액티브층(231)의 제2 채널 영역(231a)과 중첩하는 영역에 위치하는 제1 게이트 절연층(212)을 제거함으로써, 제2 채널 영역(231a)상에 배치된 제2 게이트 전극(234)의 상부면과 제2 소스 영역(231b) 및 제2 드레인 영역(231c)의 상부면 간의 단차를 줄일 수 있다. 그리고, 제2 게이트 전극과 제2 소스 영역(231b)간의 단차 및 제2 게이트 전극과 제2 드레인 영역(231c)간의 단차를 줄임으로써, 제2 층간 절연층(216)이 두께의 편차 없이 제2 게이트 전극(234), 제2 소스 영역(231b), 및 제2 드레인 영역(231c) 상에 형성될 수 있다. 그리고, 제1 게이트 전극(234)과 제2 층간 절연층(216) 상에 형성된 제2 소스 전극(232) 및 제2 드레인 전극(233)간의 단락이 되는 불량 발생을 방지할 수 있다.
본 명세서의 다른 실시예에 따른 표시장치(200)는, 제2 게이트 전극(234) 및 제2 게이트 절연층(215)과 중첩하는 제2 액티브층(231)의 영역에 대응하는 복수의 절연층 중 적어도 하나의 절연층을 제거함으로써, 제2 게이트 전극(234)과 중첩하지 않는 제2 액티브층(231)의 영역과 제2 게이트 전극(234)간의 단차를 줄일 수 있다. 예를 들면, 제2 게이트 전극(234) 및 제2 게이트 절연층(215)과 중첩하는 제2 액티브층(231)의 제2 채널 영역(231a)에 대응하며 하부에 위치하는 복수의 절연층 중에서 제1 게이트 절연층(212)을 제거하여 오프닝부(OP)를 형성할 수 있다. 제2 액티브층(231)의 제2 채널 영역(231a)과 대응하는 제1 게이트 절연층(212)의 영역을 제거함으로써, 제2 게이트 전극(234)과 중첩하지 않는 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)은 제2 게이트 전극(234)과의 단차를 줄일 수 있다.
제2 액티브층(231)의 제2 채널영역(231a) 아래에 위치하는 복수의 절연층 중에서 제거되는 절연층의 개수는 제2 게이트 전극(234) 및 제2 게이트 절연층(215)의 두께에 의해 결정될 수 있다. 예를 들면, 제2 액티브층(231)의 제2 채널 영역(231a) 아래에 위치하는 복수의 절연층 중에서 제거되는 절연층의 총 두께는 제2 게이트 전극(234)과 제2 게이트 절연층(215)의 두께의 합보다 작거나 동일할 수 있다. 제2 액티브층(231)의 제2 채널 영역(231a) 아래에 위치하는 절연층의 개수는 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)의 개수보다 적을 수 있다.
도 2에 도시된 바와 같이, 제1 게이트 절연층(212)은 제2 박막 트랜지스터(230)가 배치되는 위치에 대응하여 형성된 오프닝부(OP)를 포함할 수 있다. 예를 들면, 제2 박막 트랜지스터(230)의 제2 게이트 전극(234)이 배치될 위치에 대응하는 제1 게이트 절연층(212)을 제거하여 버퍼층(211)을 노출하는 오프닝부(OP)를 형성할 수 있다. 제2 액티브층(231)의 제2 채널 영역(231a)은 제1 게이트 절연층(212)의 오프닝부(OP)에 대응하여 배치될 수 있다. 예를 들어, 제2 액티브층(231)의 제2 채널 영역(231a)은 오프닝부(OP)에 위치한 분리 절연층(214) 상에 배치될 수 있다.
본 명세서의 다른 실시예에 따른 표시장치(200)는, 도 2에 도시된 바와 같이, 제2 게이트 전극(234)과 제2 액티브층(231)의 제2 채널 영역(231a)은 제2 게이트 절연층(215)을 사이에 두고 중첩할 수 있다. 그리고, 제2 게이트 전극(235) 및 제2 액티브층(231)의 제2 채널 영역(231a)에 중첩하도록 배치되며, 제2 액티브층(231) 하부에 위치하는 오프닝부(OP)를 포함할 수 있다. 오프닝부(OP)는 제2 액티브층(231)의 제2 채널 영역(231a) 하부에 위치하는 복수의 절연층 중 적어도 하나의 절연층을 제거하여 형성될 수 있다. 예를 들면, 버퍼층(211), 제1 게이트 절연층(212), 제1 층간 절연층(213), 및 분리 절연층(214) 중 적어도 하나의 층은 제2 게이트 전극(234)과 중첩하는 영역이 제거된 오프닝부(OP)를 포함할 수 있다. 그리고, 오프닝부(OP)의 높이는 제2 게이트 전극(234) 및 제2 게이트 절연층(215)의 두께의 합보다 작거나 동일할 수 있다.
오프닝부(OP)의 높이가 제2 게이트 전극(234) 및 제2 게이트 절연층(215)의 두께의 합보다 큰 경우, 오프닝부(OP)의 단차가 커지게 되어 오프닝부(OP)에 배치되는 제2 액티브층(231)의 단락이 발생할 수 있다. 그러므로, 오프닝부(OP)의 높이는 제2 액티브층(231)의 단락을 방지할 수 있도록, 높이는 제2 게이트 전극(234) 및 제2 게이트 절연층(215)의 두께의 합보다 작거나 동일하게 설계하는 것이 바람직할 수 있다.
도 3은 본 명세서의 다른 실시예에 따른 표시장치를 도시한 단면도이다.
도 2를 참조하여 함께 설명하며, 중복된 설명은 생략하거나 간략히 설명한다. 예를 들면, 도 2의 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(130)와 도 3의 제1 박막 트랜지스터(220) 및 제2 박막 트랜지스터(230)는 실질적으로 동일하다. 따라서, 도 2와 실질적으로 동일한 도 3의 구성에 대한 중복된 설명은 생략하거나 간략히 설명한다.
도 3을 참조하면, 본 명세서의 다른 실시예에 따른 표시 장치(200)는 기판(210), 버퍼층(211), 제1 박막 트랜지스터(220), 제2 박막 트랜지스터(230), 제1 게이트 절연층(212), 제1 층간 절연층(213), 분리 절연층(214), 제2 게이트 절연층(215), 제2 층간 절연층(216), 보호층(217), 평탄화층(218), 뱅크(260), 연결 전극(240), 돌출패턴(270) 및 제1 전극(250)을 포함할 수 있다. 그리고, 제1 박막 트랜지스터(220)의 제1 액티브층(221)은 LTPS로 이루어질 수 있으며, 제2 박막 트랜지스터(230)의 제2 액티브층(231)은 산화물 반도체로 이루어질 수 있다.
그리고, 제1 게이트 절연층(212) 상에 제2 게이트 전극(234)과 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)의 단차를 줄일 수 있는 돌출패턴(270)을 형성할 수 있다. 제2 박막 트랜지스터(230)에서 제2 액티브층(231)의 제2 채널 영역(231a) 상에 제2 게이트 절연층(215)을 형성하고, 제2 게이트 절연층(215)상에 제2 채널 영역(231a)과 중첩하도록 제2 게이트 전극(234)을 형성하는 경우, 제2 게이트 전극(234)과 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c) 사이에는 높은 단차가 발생할 수 있다. 그리고, 제2 게이트 전극(234)과 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)간의 높은 단차에 의하여, 제2 게이트 전극(234)과 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c) 상에 배치되는 제2 층간 절연층(216)은 제2 게이트 전극(234)에 의해 발생된 단차부에서 얇은 두께로 형성될 수 있다. 그리고, 제2 층간 절연층(216)을 사이에 두고 배치되는 제2 소스 전극(232) 및 제2 드레인 전극(233)은 얇은 두께로 형성된 제2 층간 절연막(216)을 뚫고서 제2 게이트 전극(234)과 단락이 되어 불량이 발생할 수 있다.
돌출패턴(270)은 제2 박막 트랜지스터(230)의 제2 액티브층(231) 하부에 배치되고 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)과 중첩하도록 위치함으로써, 제2 게이트 절연층(215)을 사이에 두고 제2 액티브층(231)과 중첩하는 제2 게이트 전극(234)에 의해 발생되는 단차를 줄일 수 있다. 그리고, 돌출패턴(270)은 제2 게이트 전극(234)과 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)간의 단차를 줄일 수 있다.
그리고, 돌출패턴(270)은 제2 액티브층(231)의 제2 소스 영역(231b)과 중첩하는 제1 돌출패턴(271) 및 제2 액티브층(231)의 제2 드레인 영역(231c)와 중첩하는 제2 돌출패턴(272)을 포함할 수 있다.
제1 돌출패턴(271)은 분리 절연층(214) 또는 제2 박막 트랜지스터(230)의 제2 액티브층(231) 하부에 배치되고 제2 액티브층(231)의 제2 소스 영역(231b)과 중첩할 수 있다. 그리고, 제2 돌출패턴(272)은 분리 절연층(214) 또는 제2 박막 트랜지스터(230)의 제2 액티브층(231) 하부에 배치되고 제2 액티브층(231)의 제2 드레인 영역(231c)과 중첩할 수 있다.
본 발명의 다른 실시예에 따른 표시장치(200)에서 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 게이트 절연층(212) 상에 배치될 수 있으며, 이에 한정되지는 않는다. 예를 들면, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 버퍼층(211) 상에 배치되거나, 제1 층간 절연층(213) 상에 배치될 수도 있다.
제1 게이트 절연층(212) 상에 제1 돌출패턴(271) 및 제2 돌출패턴(272)이 배치되는 경우에는, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 박막 트랜지스터(220)의 제1 게이트 전극(224)과 동일한 물질로 형성될 수 있으며, 동일한 층에 형성될 수 있다. 그리고, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 게이트 전극(224)과 동일한 두께로 형성될 수 있다.
그리고, 제1 돌출패턴(271) 및 제2 돌출패턴(272) 상에는 제1 층간 절연층(213) 및 분리 절연층(214)이 배치될 수 있다. 그리고, 분리 절연층(214) 상에 제2 박막 트랜지스터(230)의 제2 액티브층(231)이 형성될 수 있다. 그리고, 도 3을 참조하면, 제2 액티브층(231)상에 제2 게이트 절연층(215) 및 제2 게이트 전극(234)이 배치될 수 있으며, 제2 게이트 절연층(215) 및 제2 게이트 전극(234)은 제1 돌출패턴(271) 및 제2 돌출패턴(272) 사이에 위치할 수 있다. 그리고, 제2 액티브층(231)의 제2 채널 영역(231a)은 제1 돌출패턴(271) 및 제2 돌출패턴(272) 사이에 위치하고, 제2 게이트 절연층(215) 및 제2 게이트 전극(234)과 중첩할 수 있다. 제2 액티브층(231)의 제2 소스 영역(231b)은 제1 돌출패턴(271)과 중첩할 수 있으며, 제2 액티브층(231)의 제2 드레인 영역(231c)은 제2 돌출패턴(272)과 중첩할 수 있다. 제2 액티브층(231)의 제2 소스 영역(231b) 및 제2 드레인 영역(231c)과 각각 중첩하는 제1 돌출패턴(271)과 제2 돌출패턴(272)을 통하여, 제2 소스 영역(231b)및 제2 드레인 영역(231c)의 상부 면과 제2 채널 영역(231a) 상에 배치된 제2 게이트 전극(234)의 상부 면과의 높이 차이를 줄일 수 있다. 따라서, 제2 층간 절연층(216) 상에 배치된 제2 소스 전극(232) 또는 제2 드레인 전극(233)과 제2 게이트 전극(234)간의 단락을 방지할 수 있다.
제1 돌출패턴(271) 및 제2 돌출패턴(272)이 제1 층간 절연층(213)상에 배치되는 경우에는, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 박막 트랜지스터(220)의 제1 소스 전극(222) 및 제1 드레인 전극(223)과 동일한 물질로 형성될 수 있으며, 동일한 층에 형성될 수 있다. 그리고, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 소스 전극(222) 및 제1 드레인 전극(223)과 동일한 두께로 형성될 수 있다.
그리고, 제1 돌출패턴(271) 및 제2 돌출패턴(272) 상에는 분리 절연층(214)이 배치될 수 있다. 그리고, 분리 절연층(214) 상에 제2 박막 트랜지스터(230)의 제2 액티브층(231)이 형성될 수 있다. 그리고, 제2 액티브층(231) 상에 제2 게이트 절연층(215) 및 제2 게이트 전극(234)이 배치될 수 있으며, 제2 게이트 절연층(215) 및 제2 게이트 전극(234)은 제1 돌출패턴(271) 및 제2 돌출패턴(272) 사이에 위치할 수 있다. 그리고, 제2 액티브층(231)의 제2 채널 영역(231a)은 제1 돌출패턴(271) 및 제2 돌출패턴(272) 사이에 위치하고, 제 제2 게이트 절연층(215) 및 제2 게이트 전극(234)과 중첩할 수 있다. 제2 액티브층(231)의 제2 소스 영역(231b)은 제1 돌출패턴(271)과 중첩할 수 있으며, 제2 액티브층(231)의 제2 드레인 영역(231c)은 제2 돌출패턴(272)과 중첩할 수 있다. 제2 액티브층(231)의 제2 소스 영역(231b)및 제2 드레인 영역(231c)과 각각 중첩하는 제1 돌출패턴(271)과 제2 돌출패턴(272)을 통하여, 제2 소스 영역(231b)및 제2 드레인 영역(231c)의 상부면과 제2 채널 영역(231a) 상에 배치된 제2 게이트 전극(234)의 상부면과의 높이 차이를 줄일 수 있다. 따라서, 제2 층간 절연층(216)상에 배치된 제2 소스전극(232) 또는 제2 드레인 전극(233)과 제2 게이트 전극(234) 간의 단락을 방지할 수 있다.
제1 돌출패턴(271) 및 제2 돌출패턴(272)이 버퍼층(211) 상에 배치되는 경우에는, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 박막 트랜지스터(220)의 제1 액티브층(221)과 동일한 물질로 형성될 수 있으며, 동일한 층에 형성될 수 있다. 그리고, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 액티브층(221)과 동일한 두께로 형성될 수 있다. 그리고, 제1 돌출패턴(271) 및 제2 돌출패턴(272) 상에는 제1 게이트 절연층(212), 제1 층간 절연층(213), 및 분리 절연층(214)이 배치될 수 있다. 그리고, 분리 절연층(214)상에 제2 박막 트랜지스터(230)의 제2 액티브층(231)이 형성될 수 있다. 제2 액티브층(231)은 제1 돌출패턴(271)과 제2 돌출패턴(272)사이에 위치하는 제2 채널영역(231a), 제1 돌출패턴(271)과 중첩하는 제2 소스영역(231b), 제2 돌출패턴(272)과 중첩하는 제2 드레인 영역(231c)를 포함할 수 있다. 그리고, 제2 액티브층(231) 상에 배치되며, 제2 액티브층(231)의 제2 채널 영역(231a)와 중첩하는 제2 게이트 절연층(215)이 형성될 수 있다. 그리고, 제2 게이트 절연층(215)상에 배치되며, 제2 액티브층(231)의 제2 채널영역(231a)과 중첩하는 제2 게이트 전극(234)이 형성될 수 있다.
그리고, 제2 게이트 절연층(215) 및 제2 게이트 전극(234)은 제1 돌출패턴(271)과 제2 돌출패턴(272) 사이에 배치될 수 있다.
제2 게이트 절연층(215) 및 제2 게이트 전극(234)의 총 두께에 따라서, 제1 돌출패턴(271) 및 제2 돌출패턴(272)은 제1 게이트 절연층(212)상에 형성할 뿐만 아니라, 제1 층간 절연층(213) 상 또는 버퍼층(211) 상에도 형성할 수 있다.
제1 돌출패턴(271) 및 제2 돌출패턴(272)의 두께는 제2 게이트 절연층(215) 및 제2 게이트 전극(234)의 총 두께보다 작거나 동일할 수 있다.
본 명세서의 실시예에 따른 표시장치는 버퍼층 상에 배치되며 제1 반도체 물질로 이루어진 제1 액티브 층, 제1 게이트 절연층을 사이에 두고 제1 액티브 층과 중첩하는 제1 게이트 전극, 제1 게이트 전극 상의 제1 층간 절연층, 및 제1 층간 절연층상에 배치되고 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 제1 박막 트랜지스터 상의 분리 절연층, 분리 절연층 상에 배치되며 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 제2 액티브층과 중첩하는 제2 게이트 전극, 및 제2 액티브층과 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 및 버퍼층, 제1 게이트 절연층, 및 제1 층간 절연층 중 적어도 하나의 층은 제2 게이트 전극과 중첩하는 영역이 제거된 오프닝부를 포함할 수 있다.
본 명세서의 실시예에 따르면, 제1 박막 트랜지스터의 제1 액티브층은 제1 게이트 전극과 중첩하는 제1 채널영역, 제1 소스전극과 연결되는 제1 소스영역, 및 제1 드레인 전극과 연결되는 제1 드레인 영역을 포함할 수 있다. 그리고, 제2 박막 트랜지스터의 제2 액티브층은 제2 게이트 전극 및 오프닝부와 중첩하는 제2 채널영역, 제2 소스전극과 연결되는 제2 소스영역, 및 제2 드레인 전극과 연결되는 제2 드레인 영역을 포함할 수 있다.
본 명세서의 실시예에 따르면, 제2 게이트 절연층은 오프닝부 및 제2 액티브층의 제2 채널영역과 중첩할 수 있다.
본 명세서의 실시예에 따르면, 제2 소스영역 및 제2 드레인 영역은 제2 채널영역의 양측에 배치되며, 오프닝부, 제2 게이트 전극, 및 제2 게이트 절연층은 제2 소스영역 및 제2 드레인 영역 사이에 위치할 수 있다.
본 명세서의 실시예에 따르면, 오프닝부의 높이는 제2 게이트 전극 및 제2 게이트 절연층의 두께의 합보다 작거나 동일할 수 있다.
본 명세서의 실시예에 따르면, 오프닝부는 제2 게이트 전극, 제2 게이트 절연층, 및 제2 채널영역과 중첩하는 영역의 제1 게이트 절연층이 제거된 영역일 수 있다.
본 명세서의 실시예에 따르면, 오프닝부는 제2 게이트 전극, 제2 게이트 절연층, 및 제2 채널영역과 중첩하는 영역의 제1 게이트 절연층 및 제1 층간 절연층이 제거된 영역일 수 있다.
본 명세서의 실시예에 따른 표시장치는, 제1 반도체 물질로 이루어진 제1 액티브 층, 제1 게이트 절연층을 사이에 두고 제1 액티브 층과 중첩하는 제1 게이트 전극, 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 제2 채널영역, 제2 소스영역, 및 제2 드레인영역을 포함하고 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 제2 액티브층의 제2 채널영역과 중첩하는 제2 게이트 전극, 및 제2 액티브층의 제2 소스영역 및 제2 드레인영역과 각각 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터, 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이에 배치되는 분리 절연층, 및 분리 절연층 하부에 배치되며 제2 소스 영역 및 제2 드레인 영역과 각각 중첩하는 제1 돌출패턴 및 제2 돌출패턴을 포함할 수 있다.
본 명세서의 실시예에 따르면, 제1 돌출패턴 및 제2 돌출패턴은 제1 액티브층과 동일한 층에 배치되고, 제1 액티브층과 동일한 물질일 수 있다.
본 명세서의 실시예에 따르면, 제1 돌출패턴 및 제2 돌출패턴은 제1 게이트 전극과 동일한 층에 배치되고, 제1 게이트 전극과 동일한 물질일 수 있다.본 명세서의 실시예에 따르면, 제1 돌출패턴 및 제2 돌출패턴은 제1 소스 전극 및 제1 드레인 전극과 동일한 층에 배치되고, 제1 소스 전극 및 제1 드레인 전극과 동일한 물질일 수 있다.
본 명세서의 실시예에 따르면, 제2 소스영역 및 제2 드레인 영역은 제2 채널영역의 양측에 배치되며 제2 채널영역, 제2 게이트 절연층, 및 제2 게이트 전극은 제1 돌출패턴과 제2 돌출패턴 사이에 위치할 수 있다. 이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110, 210: 기판
111, 211: 버퍼층
112, 212: 제 1 게이트 절연층
113, 213: 제 1 층간 절연층
114, 214: 분리 절연층
115, 215: 제 2 게이트 절연층
116, 216: 제 2 층간 절연층
117, 217: 보호층
118, 218: 평탄화층
120, 220: 제1 박막 트랜지스터
121, 221: 제1 액티브층
121a, 221a: 제1 채널 영역
121b, 221b: 제1 소스영역
121c, 221c: 제1 드레인 영역
122, 222: 제 1 소스전극
123, 223: 제 1 드레인 전극
124, 224: 제 1 게이트 전극
130, 230: 제2 박막 트랜지스터
131, 231: 제 2 액티브 층
132, 232: 제 2 소스전극
133 233: 제 2 드레인 전극
134, 234: 제 2 게이트 전극
140, 240: 연결전극
150, 250: 애노드 전극
160, 260: 뱅크
270: 돌출 패턴
271: 제 1 돌출패턴
272: 제 2 돌출패턴
OP: 오프닝부

Claims (12)

  1. 기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되며 제1 반도체 물질로 이루어진 제1 액티브층, 상기 버퍼층 및 상기 액티브층 상에 배치되는 제1 게이트 절연층, 상기 게이트 절연층을 사이에 두고 상기 제1 액티브 층과 중첩하는 제1 게이트 전극, 상기 제1 게이트 전극 상의 제1 층간 절연층, 및 상기 제1 층간 절연층상에 배치되고 상기 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터;
    상기 제1 박막 트랜지스터 상의 분리 절연층; 및
    상기 분리 절연층 상에 배치되며 상기 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 상기 제2 액티브층과 중첩하는 제2 게이트 전극, 및 상기 제2 액티브층과 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하고,
    상기 버퍼층, 상기 제1 게이트 절연층, 및 상기 제1 층간 절연층 중 적어도 하나의 층은 상기 제2 게이트 전극과 중첩하는 영역이 제거된 오프닝부를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 박막 트랜지스터의 상기 제1 액티브층은 상기 제1 게이트 전극과 중첩하는 제1 채널영역, 상기 제1 소스전극과 연결되는 제1 소스영역, 및 상기 제1 드레인 전극과 연결되는 제1 드레인 영역을 포함하고,
    상기 제2 박막 트랜지스터의 상기 제2 액티브층은 상기 제2 게이트 전극 및 상기 오프닝부와 중첩하는 제2 채널영역, 상기 제2 소스전극과 연결되는 제2 소스영역, 및 상기 제2 드레인 전극과 연결되는 제2 드레인 영역을 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제2 게이트 절연층은 상기 오프닝부 및 상기 제2 액티브층의 상기 제2 채널영역과 중첩하는, 표시 장치.
  4. 제2항에 있어서,
    상기 제2 소스영역 및 상기 제2 드레인 영역은 상기 제2 채널영역의 양측에 배치되며,
    상기 오프닝부, 상기 제2 게이트 전극, 및 상기 제2 게이트 절연층은 상기 제2 소스영역 및 상기 제2 드레인 영역 사이에 위치하는, 표시 장치.
  5. 제2항에 있어서,
    상기 오프닝부의 높이는 상기 제2 게이트 전극 및 상기 제2 게이트 절연층의 두께의 합보다 작거나 동일한, 표시 장치.
  6. 제2항에 있어서,
    상기 오프닝부는 상기 제2 게이트 전극, 상기 제2 게이트 절연층, 및 상기 제2 채널영역과 중첩하는 영역의 상기 제1 게이트 절연층이 제거된 영역인, 표시 장치.
  7. 제2항에 있어서,
    상기 오프닝부는 상기 제2 게이트 전극, 상기 제2 게이트 절연층, 및 상기 제2 채널영역과 중첩하는 영역의 상기 제1 게이트 절연층 및 상기 제1 층간 절연층이 제거된 영역인, 표시 장치.
  8. 제1 반도체 물질로 이루어진 제1 액티브 층, 제1 게이트 절연층을 사이에 두고 상기 제1 액티브 층과 중첩하는 제1 게이트 전극, 상기 제1 액티브 층과 전기적으로 연결되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터;
    제2 채널영역, 제2 소스영역, 및 제2 드레인영역을 포함하고 상기 제 1 반도체 물질과는 상이한 제2 반도체 물질로 이루어진 제2 액티브층, 제2 게이트 절연층을 사이에 두고 상기 제2 액티브층의 상기 제2 채널영역과 중첩하는 제2 게이트 전극, 및 상기 제2 액티브층의 상기 제2 소스영역 및 상기 제2 드레인영역과 각각 연결되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터;
    상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터 사이에 배치되는 분리 절연층; 및
    상기 분리 절연층 하부에 배치되며 상기 제2 소스 영역 및 상기 제2 드레인 영역과 각각 중첩하는 제1 돌출패턴 및 제2 돌출패턴을 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 제1 돌출패턴 및 상기 제2 돌출패턴은 상기 제1 액티브층과 동일한 층에 배치되고, 상기 제1 액티브층과 동일한 물질인, 표시 장치.
  10. 제8항에 있어서,
    상기 제1 돌출패턴 및 상기 제2 돌출패턴은 상기 제1 게이트 전극과 동일한 층에 배치되고, 상기 제1 게이트 전극과 동일한 물질인, 표시 장치.
  11. 제8항에 있어서,
    상기 제1 돌출패턴 및 상기 제2 돌출패턴은 상기 제1 소스 전극 및 상기 제1 드레인 전극과 동일한 층에 배치되고, 상기 제1 소스 전극 및 상기 제1 드레인 전극과 동일한 물질인, 표시 장치.
  12. 제8항에 있어서,
    상기 제2 소스영역 및 상기 제2 드레인 영역은 상기 제2 채널영역의 양측에 배치되며,
    상기 제2 채널영역, 상기 제2 게이트 절연층, 및 상기 제2 게이트 전극은 상기 제1 돌출패턴과 상기 제2 돌출패턴 사이에 위치하는, 표시 장치.
KR1020170170338A 2017-12-12 2017-12-12 표시 장치 KR102536563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170170338A KR102536563B1 (ko) 2017-12-12 2017-12-12 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170170338A KR102536563B1 (ko) 2017-12-12 2017-12-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20190069952A KR20190069952A (ko) 2019-06-20
KR102536563B1 true KR102536563B1 (ko) 2023-05-24

Family

ID=67103624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170338A KR102536563B1 (ko) 2017-12-12 2017-12-12 표시 장치

Country Status (1)

Country Link
KR (1) KR102536563B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102652999B1 (ko) * 2016-04-26 2024-04-01 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치

Also Published As

Publication number Publication date
KR20190069952A (ko) 2019-06-20

Similar Documents

Publication Publication Date Title
KR102649752B1 (ko) 표시 장치
KR102519087B1 (ko) 표시 장치 및 이의 제조 방법
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US10373988B2 (en) Display substrate, manufacturing method thereof, and display panel
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
KR101878187B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20200052782A (ko) 표시 장치
US8415666B2 (en) Thin film transistor substrate having thin film transistors with improved etching characteristics, method of manufacturing the same, and display apparatus having the same
US9299763B2 (en) Thin film transistor array substrate and method of manufacturing the same
KR20110010275A (ko) 어레이 기판 및 이의 제조방법
KR20130025764A (ko) 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
KR20230074461A (ko) 박막 트랜지스터 및 표시 장치
US8461593B2 (en) Display apparatus and method of manufacturing the same
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20200061797A (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102570469B1 (ko) 박막 트랜지스터 및 표시 장치
KR102536563B1 (ko) 표시 장치
US10396213B2 (en) Active device array substrate and manufacturing method thereof
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant