CN114628529A - 驱动背板及其制备方法、显示面板 - Google Patents

驱动背板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114628529A
CN114628529A CN202210230553.0A CN202210230553A CN114628529A CN 114628529 A CN114628529 A CN 114628529A CN 202210230553 A CN202210230553 A CN 202210230553A CN 114628529 A CN114628529 A CN 114628529A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
substrate
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210230553.0A
Other languages
English (en)
Other versions
CN114628529B (zh
Inventor
汪亚民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210230553.0A priority Critical patent/CN114628529B/zh
Publication of CN114628529A publication Critical patent/CN114628529A/zh
Application granted granted Critical
Publication of CN114628529B publication Critical patent/CN114628529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种驱动背板及其制备方法、显示面板。所述驱动背板包括基底、氧化物半导体层以及第一水氧阻隔层。氧化物半导体层设置在基底上；第一水氧阻隔层设置在氧化物半导体层远离基底的一侧，第一水氧阻隔层于基底所在平面的正投影与氧化物半导体层于基底所在平面的正投影至少部分重叠。本申请降低了TFT阈值电压的偏移程度，从而提高了TFT的稳定性，提升了驱动背板的驱动性能。

Description

驱动背板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种驱动背板及其制备方法、显示面板。
背景技术
在现有的氧化物薄膜晶体管(Thin Film Transistor,TFT)如IGZO-TFT中，TFT的阈值电压会受到多重因素的影响，比如：环境中的H2O和O2，在温度和正压作用下，环境中的H2O和O2会扩散至有源层，使得有源层中的载流子浓度发生改变，进而影响阈值电压的稳定性；又如，有源层和与之相邻的绝缘膜层的界面处存在的缺陷会捕获电子或空穴，改变电子和空穴的激发和复合，进而导致载流子浓度的变化，引起阈值电压的偏移；又如，IGZO-TFT在光照环境下，有源层中的IGZO会产生光生载流子，光生载流子浓度的变化也会引起阈值电压的偏移，同时，受到光照的影响，有源层中的氧空位会电离产生电子，进而会进一步导致载流子浓度的变化，从而给引起阈值电压的偏移；又如，IGZO-TFT在长时间工作条件下，沟道因自加热效应，导致其温度升高，会加剧载流子热激发过程，从而影响载流子浓度，导致TFT电学性能发生变化；此外，对于以柔性材料如聚酰亚胺为衬底材料的IGZO-TFT，由于聚酰亚胺内部正负电荷中心不统一会导致内部极化而形成电场，该电场相当于偏压应力，进而会影响TFT阈值电压的偏移；再者，聚酰亚胺衬底与有源层之间通常会设置缓冲层，聚酰亚胺衬底与缓冲层之间存在的电荷在偏压应力作用下会被引入IGZO中，从而影响载流子浓度分布，进而导致阈值电压的偏移。
综上，TFT阈值电压的偏移问题为现有TFT制程中存在的难题，因此，如何降低TFT阈值电压的偏移程度，提高TFT的稳定性，成为亟待解决的技术问题。
发明内容
本申请实施例提供一种驱动背板及其制备方法、显示面板，以降低TFT阈值电压的偏移程度，从而提高TFT的稳定性，以提升驱动背板的驱动性能。
本申请实施例提供一种驱动背板，其包括：
基底；
氧化物半导体层，设置在所述基底上；以及
第一水氧阻隔层，设置在所述氧化物半导体层远离所述基底的一侧，所述第一水氧阻隔层于所述基底所在平面的正投影与所述氧化物半导体层于所述基底所在平面的正投影至少部分重叠。
可选的，在本申请的一些实施例中，所述氧化物半导体层包括沟道区和设置在所述沟道相对两侧的非沟道区，所述第一水氧阻隔层包括非晶硅层，所述非晶硅层与所述氧化物半导体层的表面接触，并覆盖所述非沟道区。
可选的，在本申请的一些实施例中，所述非晶硅层的厚度介于所述氧化物半导体层的厚度的二十分之一至十分之一的范围内。
可选的，在本申请的一些实施例中，所述第一水氧阻隔层还包括氧化物阻挡层，所述氧化物阻挡层与所述非晶硅层同层设置，并覆盖所述沟道区。
可选的，在本申请的一些实施例中，所述氧化物阻挡层的材料包括氧化锌、氧化硅、氧化镓或氧化铟。
可选的，在本申请的一些实施例中，所述非晶硅层还覆盖所述沟道区；所述驱动背板还包括栅极绝缘层、栅极、缓冲层、源极以及漏极，所述栅极绝缘层、所述栅极以及所述缓冲层依次设置在所述氧化物半导体层远离所述基底的一侧，所述源极和所述漏极设置在所述缓冲层远离所述栅极的一侧，所述驱动背板具有第一过孔和第二过孔，所述第一过孔和所述第二过孔依次贯穿所述缓冲层、所述栅极绝缘层以及所述非晶硅层，所述源极通过所述第一过孔连接于一侧的所述非沟道区，所述漏极通过所述第二过孔连接于另一侧的所述非沟道区。
可选的，在本申请的一些实施例中，所述驱动背板还包括第二水氧阻隔层，所述第二水氧阻隔层设置在所述氧化物半导体层靠近所述基底的一侧，所述第二水氧阻隔层于所述基底所在平面的正投影与所述第一水氧阻隔层于所述基底所在平面的正投影至少部分重叠。
可选的，在本申请的一些实施例中，所述第二水氧阻隔层整面设置。
本申请实施例一种显示面板，其包括如前述任一实施例所述的驱动背板。
本申请实施例还提供一种驱动背板的制备方法，其包括以下步骤：
提供基底；
在所述基底上形成氧化物半导体层，所述氧化物半导体层包括沟道区和设置在所述沟道相对两侧的非沟道区；
在所述氧化物半导体层上形成非晶硅层，所述非晶硅层至少覆盖所述非沟道区；
对所述非晶硅层和所述氧化物半导体层进行退火处理。
相较于现有技术中的驱动背板，本申请提供的驱动背板通过在氧化物半导体层远离基底的一侧设置第一水氧阻隔层，利用第一水氧阻隔层的水氧阻隔作用来阻隔环境中的水氧，避免环境中的水氧扩散至氧化物半导体层中，进而降低了水氧对氧化物半导体层中载流子浓度的影响，降低了薄膜晶体管阈值电压的偏移程度，从而提高了薄膜晶体管的稳定性，提升了驱动背板的驱动性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的驱动背板的结构示意图。
图2是本申请第二实施例提供的驱动背板的结构示意图。
图3是本申请第三实施例提供的驱动背板的结构示意图。
图4是本申请第四实施例提供的驱动背板的结构示意图。
图5是本申请提供的驱动背板的制备方法的流程示意图。
图6A至图6E是图5提供的驱动背板的制备方法中各步骤依次得到的结构示意图。
图7是实施例1、实施例2以及对比例提供的驱动背板的制备方法制备得到的驱动背板中薄膜晶体管的正向栅压偏压测试曲线图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种驱动背板及其制备方法、显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
本申请提供的驱动背板包括基底、氧化物半导体层以及第一水氧阻隔层。氧化物半导体层设置在基底上；第一水氧阻隔层设置在氧化物半导体层远离基底的一侧，第一水氧阻隔层于基底所在平面的正投影与氧化物半导体层于基底所在平面的正投影至少部分重叠。
由此，本申请提供的驱动背板通过在氧化物半导体层远离基底的一侧设置第一水氧阻隔层，利用第一水氧阻隔层的水氧阻隔作用来阻隔环境中的水氧，避免环境中的水氧扩散至氧化物半导体层中，进而降低了水氧对氧化物半导体层中载流子浓度的影响，降低了薄膜晶体管阈值电压的偏移程度，从而提高了薄膜晶体管的稳定性，提升了驱动背板的驱动性能。
需要，本申请提供的驱动背板可以应用于液晶显示面板、有机发光二极管显示面板、迷你型发光二极管显示面板或微型发光二极管显示面板中，本申请对驱动背板的应用场景不作具体限定。
以下通过具体实施例对本申请提供的驱动背板进行详细的阐述。
请参照图1，本申请第一实施例提供一种驱动背板100。驱动背板100包括基底10、第一缓冲层11、氧化物半导体层12、第一水氧阻隔层13、栅极绝缘层14、栅极15、第二缓冲层16、源极171以及漏极172。其中，氧化物半导体层12、栅极15、源极171以及漏极172构成薄膜晶体管。
具体的，基底10可以为刚性基底，如可以为玻璃基底；或者，基底10也可以为柔性基底，如可以为聚酰亚胺基底，本申请对基底10的材质不作具体限定。
第一缓冲层11设置在基底10的一侧。第一缓冲层11的材料可以包括氧化硅、氮化硅或氮氧化硅中的一种或多种。在本实施例中，第一缓冲层11的材料为氧化硅。第一缓冲层11的厚度为2000埃-3500埃。
氧化物半导体层12设置在第一缓冲层11远离基底10的一侧。其中，氧化物半导体层12的材料包括IGZO、IGZTO、IGTO、IZTO、ITO和IZO中的一种或多种。在本实施例中，氧化物半导体层12的材料为IGZO。氧化物半导体层12的厚度为200埃-450埃。具体的，氧化物半导体层12包括沟道区121和设置在沟道相对两侧的非沟道区122。
第一水氧阻隔层13设置在氧化物半导体层12远离基底10的一侧。第一水氧阻隔层13于基底10所在平面的正投影与氧化物半导体层12于基底10所在平面的正投影至少部分重叠。通过上述设置，利用第一水氧阻隔层13的水氧阻隔作用来阻隔环境中的水氧，能够避免环境中的水氧扩散至氧化物半导体层12中，进而降低了水氧对氧化物半导体层12中载流子浓度的影响，降低了薄膜晶体管阈值电压的偏移程度，从而提高了薄膜晶体管的稳定性，提升了驱动背板100的驱动性能。
在本实施例中，第一水氧阻隔层13于基底10所在平面的正投影与氧化物半导体层12于基底10所在平面的正投影完全重叠，以优化第一水氧阻隔层13的水氧阻隔作用。
进一步的，第一水氧阻隔层13包括非晶硅层131，非晶硅层131与氧化物半导体层12的表面接触，并同时覆盖非沟道区122和沟道区121。由于非晶硅具有良好的水氧阻隔作用，因而能够有效阻挡外界水氧向氧化物半导体层12的扩散。此外，非晶硅层131的设置可以增强氧化物半导体层12和栅极绝缘层14之间的粘附力，从而有助于提升驱动背板100的膜层稳定性。在本实施例中，非晶硅层131中含氢。
可以理解的是，在现有技术中，随着薄膜晶体管的快速发展，低温多晶氧化物型驱动背板100逐渐成为市场主流。在现有驱动背板100的制备工艺中，在氧化物半导体层12的图案化工艺之后，会依次形成缓冲层和栅极15，并在栅极15的图案化工艺之后，再对氧化物半导体层12的非沟道区122域进行重掺杂处理，以实现薄膜晶体管的导体化。然而，由于上述工艺中引入了重掺杂工艺，因而会使得薄膜晶体管的均匀性难以控制，且会降低产能，不利于成本的控制。
针对现有技术中存在的上述技术问题，在本实施例中，由于非晶硅层131中含氢，因而，在驱动背板100的制备工艺中，当将非晶硅层131的厚度控制在较薄的水准时，可以利用非晶硅层131对氧化物半导体层12的非沟道区122补氢，由此可以省去驱动背板100制程中的重掺杂工艺，从而不仅能够提高薄膜晶体管的均匀性，提升薄膜晶体管的信赖性，还能够省去薄膜晶体管的导体化工艺，进而有利于提升产能，降低工艺成本。
在本实施例中，非晶硅层131的厚度介于氧化物半导体层12的厚度的二十分之一至十分之一的范围内。在上述范围内，在保证非晶硅层131的水氧阻隔作用的同时，使得非晶硅层131对氧化物半导体层12具有良好的补氢效果，从而能够提高薄膜晶体管的信赖性，并提升其电学性能。在一些具体实施方式中，非晶硅层131的厚度可以为氧化物半导体层12的厚度的二十分之一、十九分之一、十八分之一、十七分之一、十六分之一、十五分之一、十四分之一、十三分之一、十二分之一、十一分之一或者十分之一。
在一些实施例中，第一水氧阻隔层13还可以为氧化物阻挡层。其中，所述氧化物阻挡层的材料还可以包括氧化锌、致密的氧化硅、氧化镓或氧化铟中的一种或多种。
栅极绝缘层14设置在氧化物半导体层12远离第一缓冲层11的一侧。其中，栅极绝缘层14的材料可以包括氧化硅、氮化硅或氮氧化硅中的一种或多种。在本实施例中，栅极绝缘层14的材料为氧化硅。栅极绝缘层14的厚度为1000埃-2000埃。
栅极15设置在栅极绝缘层14远离氧化物半导体层12的一侧。其中，栅极15的材料可以包括铜、铝、钼和钛中的一种或多种，也可以包括由上述至少两种材料组合的合金。
第二缓冲层16设置在栅极15远离栅极绝缘层14的一侧。其中，第二缓冲层16的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。在本实施例中，第二缓冲层16的材料为氧化硅。第二缓冲层16的厚度为2000埃-3500埃。
源极171和漏极172设置在第二缓冲层16远离栅极15的一侧。其中，源极171的材料和漏极172的材料均可以包括铜、铝、钼和钛中的一种或多种，也可以包括由上述至少两种材料组合的合金。在本实施例中，源极171和漏极172均为Ti/Al/Ti的叠层结构。
在本实施例中，驱动背板100具有第一过孔10a和第二过孔10b。第一过孔10a和第二过孔10b依次贯穿第二缓冲层16、栅极绝缘层14以及非晶硅层131。源极171通过第一过孔10a连接于一侧的非沟道区122。漏极172通过第二过孔10b连接于另一侧的非沟道区122。
进一步的，驱动背板100还包括有机平坦化层18，有机平坦化层18设置在源极171远离第二缓冲层16的一侧。
本申请第一实施例提供的驱动背板100通过在氧化物半导体层12的上表面设置非晶硅层131，且非晶硅层131同时覆盖沟道区121和非沟道区122，利用非晶硅的良好水氧阻隔作用来阻挡外界水氧向氧化物半导体层12的扩散。此外，非晶硅层131的设置可以增强氧化物半导体层12和栅极绝缘层14之间的粘附力，从而有助于提升驱动背板100的膜层稳定性。进一步的，由于本实施例中的非晶硅层131中含氢，因此，在驱动背板100的制备工艺中，当将非晶硅层131的厚度控制在较薄的水准时，可以利用非晶硅层131对氧化物半导体层12的非沟道区122补氢，由此可以省去驱动背板100制程中的重掺杂工艺，从而不仅能够提高薄膜晶体管的均匀性，提升薄膜晶体管的信赖性，还能够省去薄膜晶体管的导体化工艺，进而有利于提升产能，降低工艺成本。
请参照图2，本申请第二实施例提供一种驱动背板200。本申请第二实施例提供的驱动背板200与第一实施例的不同之处在于：非晶硅层131仅覆盖非沟道区122，第一水氧阻隔层13还包括氧化物阻挡层132，氧化物阻挡层132与非晶硅层131同层设置，并覆盖沟道区121。
在驱动背板200的制备工艺中，由于沟道区121不需要导体化，因此，本实施例在沟道区121设置仅具有水氧阻隔作用的氧化物阻挡层132，而在非沟道区122保留非晶硅层131的设置。
具体的，氧化物阻挡层132的材料可以包括氧化锌、致密的氧化硅、氧化镓或氧化铟中的一种或多种，本申请对氧化物半导体层12的材料类型不作具体限定。
请参照图3，本申请第三实施例提供一种驱动背板300。本申请第三实施例提供的驱动背板300与第一实施例的不同之处在于：驱动背板300还包括第二水氧阻隔层19，第二水氧阻隔层19设置在氧化物半导体层12靠近基底10的一侧，第二水氧阻隔层19于基底10所在平面的正投影与第一水氧阻隔层13于基底10所在平面的正投影至少部分重叠。
本实施例通过在氧化物半导体层12靠近基底10的一侧设置第二水氧阻隔层19，利用第二水氧阻隔层19的水氧阻隔作用，能够避免环境中的水氧从基底10侧向氧化物半导体层12中扩散，进而可以进一步降低水氧对氧化物半导体层12中载流子浓度的影响，以进一步提升薄膜晶体管的稳定性，从而能够进一步提升驱动背板300的驱动性能。
其中，第二水氧阻隔层19于基底10所在平面的正投影与氧化物半导体层12于基底10所在平面的正投影完全重叠，以优化第二水氧阻隔层19的水氧阻隔作用。
在本实施例中，第二水氧阻隔层19与第一水氧阻隔层13的材料相同，均为非晶硅，以提高膜层之间的相容性，避免因材料差异而影响膜层之间的连接稳定性。在一些实施例中，第二水氧阻隔层19的材料还可以包括氧化锌、致密的氧化硅、氧化镓和氧化铟中的一种或多种，在此不再赘述。
请参照图4，本申请第四实施例提供一种驱动背板400。本申请第四实施例提供的驱动背板400与第三实施例的不同之处在于：第二水氧阻隔层19整面设置。
本实施例通过增大第二水氧阻隔层19的覆盖面积，可以最大化第二水氧阻隔层19的水氧阻隔效果，避免水氧自氧化物半导体层12的侧面侵入。另外，本实施例可以省去第二水氧阻隔层19的图案化工艺，有利于降低工艺制造成本。
本申请还提供一种显示面板，所述显示面板包括驱动背板。其中，所述驱动背板可以为前述任一实施例所述的驱动背板，驱动背板的具体结构可以参照前述任一实施例的描述，在此不再赘述。
请参照图5，本申请还提供一种驱动背板的制备方法，其包括以下步骤：
101：提供基底；
102：在基底上形成氧化物半导体层，氧化物半导体层包括沟道区和设置在沟道相对两侧的非沟道区；
103：在氧化物半导体层上形成非晶硅层，非晶硅层至少覆盖非沟道区；
104：对非晶硅层和氧化物半导体层进行退火处理。
由此，本申请提供的驱动背板的制备方法通过在氧化物半导体层上形成非晶硅层，由于非晶硅层中含氢，当对非晶硅层和氧化物半导体层进行退火处理之后，非晶硅层中的氢会扩散至氧化物半导体层位于非沟道区的部分，进而可以实现对氧化物半导体层补氢的目的，从而能够降低薄膜晶体管阈值电压的偏移程度，提高薄膜晶体管器件本身的均匀性，以提升薄膜晶体管的信赖性。
请一并参照图5、图6A至图6E，下面以前述第一实施例提供的驱动背板100为例，本申请通过实施例1对驱动背板的制备方法进行详细的描述。
101：提供基底10，如图6A所示。
具体的，基底10可以为刚性基底，如可以为玻璃基底；或者，基底10也可以为柔性基底，如可以为聚酰亚胺基底，本申请对基底10的材质不作具体限定。
在步骤101之后，还包括：采用化学气相沉积工艺在基底10的一侧形成第一缓冲层11，并在200℃-380℃的温度以及干燥空气中进行退火处理。
其中，第一缓冲层11的材料可以包括氧化硅、氮化硅或氮氧化硅中的一种或多种。在本实施例中，第一缓冲层11的材料为氧化硅。第一缓冲层11的厚度为2000埃-3500埃。
102：在基底10上形成氧化物半导体层12，氧化物半导体层12包括沟道区121和设置在沟道相对两侧的非沟道区122，如图6B所示。
首先，采用物理气相沉积工艺在第一缓冲层11远离基底10的一侧形成整面的氧化物半导体层12；其次，对整面的氧化物半导体层12进行图案化处理，从而形成图案化后的氧化物半导体层12；接着，对氧化物半导体层12进行退火处理，退火温度为200℃-380℃，以修复氧化物半导体层12内部的缺陷，同时能够进一步除去环境中的水氧。
其中，氧化物半导体层12的材料包括IGZO、IGZTO、IGTO、IZTO、ITO和IZO中的一种或多种。在本实施例中，氧化物半导体层12的材料为IGZO。氧化物半导体层12的厚度为200埃-450埃。
103：在氧化物半导体层12上形成非晶硅层131，非晶硅层131至少覆盖非沟道区122，如图6C所示。
具体的，采用化学气相沉积工艺在氧化物半导体层12的表面沉积一层致密的非晶硅层131。在本实施例中，非晶硅层131与氧化物半导体层12的表面接触，并同时覆盖非沟道区122和沟道区121。由于非晶硅具有良好的水氧阻隔作用，因而能够有效阻挡外界水氧向氧化物半导体层12的扩散。此外，非晶硅层131的设置可以增强氧化物半导体层12和栅极绝缘层14之间的粘附力，从而有助于提升驱动背板的膜层稳定性。在本实施例中，非晶硅层131中含氢。
104：对非晶硅层131和氧化物半导体层进行退火处理，如图6D所示。
具体的，在200℃-380℃的温度下对非晶硅层131和氧化物半导体层所在的体系进行退火处理，在上述退火处理的过程中，由于非晶硅层131中含氢，非晶硅层131中的氢会向氧化物半导体层12位于非沟道区122的部分扩散，进而可以实现对氧化物半导体层12补氢的目的，从而能够降低薄膜晶体管阈值电压的偏移程度，提高薄膜晶体管器件本身的均匀性，以提升薄膜晶体管的信赖性。另外，上述设置可以省去传统制程中的导体化工艺，进而有利于提升产能，降低工艺成本。
请参照图6E，在步骤104之后，还包括以下步骤：
(1)采用化学气相沉积工艺在非晶硅层131上形成栅极绝缘层14，并在200℃-380℃的温度下对栅极绝缘层14进行退火处理，以修复栅极绝缘层14内部的缺陷并进一步除去环境中的水氧。其中，栅极绝缘层14的材料可以包括氧化硅、氮化硅或氮氧化硅中的一种或多种。在本实施例中，栅极绝缘层14的材料为氧化硅。栅极绝缘层14的厚度为1000埃-2000埃。
(2)采用物理气相沉积工艺在栅极绝缘层14上形成栅极15。其中，栅极15的材料可以包括铜、铝、钼和钛中的一种或多种，也可以包括由上述至少两种材料组合的合金。
(3)首先，采用化学气相沉积工艺在栅极15上形成第二缓冲层16，并在200℃-380℃的温度下对栅极绝缘层14进行退火处理。然后，对第二缓冲层16进行图案化处理，以形成依次贯穿第二缓冲层16、栅极绝缘层14以及非晶硅层131的第一过孔10a和第二过孔10b，第一过孔10a和第二过孔10b均裸露出氧化物半导体层12对应非沟道区122的部分。
其中，第二缓冲层16的材料可以包括氧化硅、氮化硅和氮氧化硅中的一种或多种。在本实施例中，第二缓冲层16的材料为氧化硅。第二缓冲层16的厚度为2000埃-3500埃。
(4)采用化学气相沉积工艺在第二缓冲层16上形成源极171和漏极172，源极171通过第一过孔10a连接于一侧的非沟道区122。漏极172通过第二过孔10b连接于另一侧的非沟道区122。其中，源极171的材料和漏极172的材料均可以包括铜、铝、钼和钛中的一种或多种，也可以包括由上述至少两种材料组合的合金。在本实施例中，源极171和漏极172均为Ti/Al/Ti的叠层结构。
(5)在源极171和漏极172上形成有机平坦化层18。
进一步的，以前述第四实施例的驱动背板400为例，本申请实施例2的驱动背板的制备方法与实施例1的不同之处在于：在步骤101中，在形成第一缓冲层11之后，还包括步骤“在第一缓冲层11上形成第二水氧阻隔层19”。
另外，本申请还提供一对比例，对比例为传统驱动背板的制备工艺路线，其中，对比例的驱动背板的制备方法与实施例1的不同之处在于：对比例中省去步骤103和步骤104，并且在形成栅极15之后及形成第二缓冲层16之前，对非沟道区122进行重掺杂处理。
请参照图7，图7是实施例1、实施例2以及对比例提供的驱动背板的制备方法制备得到的驱动背板中薄膜晶体管的正向栅压偏压测试曲线图。其中，上述测试曲线图是对实施例1、实施例2以及对比例的驱动背板的制备方法制得的驱动背板中的薄膜晶体管在同一测试条件下进行的测试。
具体的，上述正向栅压偏压的测试条件如下：对实施例1、实施例2以及对比例得到的驱动背板中薄膜晶体管的栅极15施加30V的正向电压Vg，并分别在t＝0s、t＝10s、t＝50s、t＝100s、t＝500s、t＝1000s、t＝3600s、t＝5400s以及t＝7200s的时间节点测定流过漏极172的电流Id，得到Id-Vg曲线图，并确认Id-Vg曲线的正偏移情况，然后测量上述各时间节点对应的薄膜晶体管阈值电压的偏移值(△Vth)，从而分别得到实施例1、实施例2以及对比例的正向栅压偏压测试曲线。
由图7可知，实施1和实施例2中薄膜晶体管阈值电压的偏移程度均明显小于对比例，也即，实施例1和实施例2制备得到的驱动背板相较于传统驱动背板制备工艺制得的驱动背板，薄膜晶体管阈值电压的偏移程度明显降低，由此能够大大提升薄膜晶体管器件本身的均匀性，从而提升薄膜晶体管的信赖性。进一步的，相较于实施例1，实施例2中薄膜晶体管阈值电压的偏移程度进一步降低，故根据实施例2制备得到的驱动背板，其薄膜晶体管的信赖性能够进一步提升，从而能够进一步提升驱动背板的驱动性能。
以上对本申请实施例所提供的一种驱动背板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种驱动背板，其特征在于，包括：
基底；
氧化物半导体层，设置在所述基底上；以及
第一水氧阻隔层，设置在所述氧化物半导体层远离所述基底的一侧，所述第一水氧阻隔层于所述基底所在平面的正投影与所述氧化物半导体层于所述基底所在平面的正投影至少部分重叠。
2.根据权利要求1所述的驱动背板，其特征在于，所述氧化物半导体层包括沟道区和设置在所述沟道相对两侧的非沟道区，所述第一水氧阻隔层包括非晶硅层，所述非晶硅层与所述氧化物半导体层的表面接触，并覆盖所述非沟道区。
3.根据权利要求2所述的驱动背板，其特征在于，所述非晶硅层的厚度介于所述氧化物半导体层的厚度的二十分之一至十分之一的范围内。
4.根据权利要求2所述的驱动背板，其特征在于，所述第一水氧阻隔层还包括氧化物阻挡层，所述氧化物阻挡层与所述非晶硅层同层设置，并覆盖所述沟道区。
5.根据权利要求4所述的驱动背板，其特征在于，所述氧化物阻挡层的材料包括氧化锌、氧化硅、氧化镓或氧化铟。
6.根据权利要求2所述的驱动背板，其特征在于，所述非晶硅层还覆盖所述沟道区；所述驱动背板还包括栅极绝缘层、栅极、缓冲层、源极以及漏极，所述栅极绝缘层、所述栅极以及所述缓冲层依次设置在所述氧化物半导体层远离所述基底的一侧，所述源极和所述漏极设置在所述缓冲层远离所述栅极的一侧，所述驱动背板具有第一过孔和第二过孔，所述第一过孔和所述第二过孔依次贯穿所述缓冲层、所述栅极绝缘层以及所述非晶硅层，所述源极通过所述第一过孔连接于一侧的所述非沟道区，所述漏极通过所述第二过孔连接于另一侧的所述非沟道区。
7.根据权利要求1所述的驱动背板，其特征在于，所述驱动背板还包括第二水氧阻隔层，所述第二水氧阻隔层设置在所述氧化物半导体层靠近所述基底的一侧，所述第二水氧阻隔层于所述基底所在平面的正投影与所述第一水氧阻隔层于所述基底所在平面的正投影至少部分重叠。
8.根据权利要求7所述的驱动背板，其特征在于，所述第二水氧阻隔层整面设置。
9.一种显示面板，其特征在于，包括如权利要求1至8任一项所述的驱动背板。
10.一种驱动背板的制备方法，其特征在于，包括以下步骤：
提供基底；
在所述基底上形成氧化物半导体层，所述氧化物半导体层包括沟道区和设置在所述沟道相对两侧的非沟道区；
在所述氧化物半导体层上形成非晶硅层，所述非晶硅层至少覆盖所述非沟道区；
对所述非晶硅层和所述氧化物半导体层进行退火处理。
CN202210230553.0A 2022-03-10 2022-03-10 驱动背板及其制备方法、显示面板 Active CN114628529B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210230553.0A CN114628529B (zh) 2022-03-10 2022-03-10 驱动背板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210230553.0A CN114628529B (zh) 2022-03-10 2022-03-10 驱动背板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN114628529A true CN114628529A (zh) 2022-06-14
CN114628529B CN114628529B (zh) 2024-02-13

Family

ID=81900568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210230553.0A Active CN114628529B (zh) 2022-03-10 2022-03-10 驱动背板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN114628529B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106130A (zh) * 2019-12-12 2020-05-05 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
KR20200061797A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113299668A (zh) * 2021-05-24 2021-08-24 厦门天马微电子有限公司 显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200061797A (ko) * 2018-11-26 2020-06-03 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
CN111106130A (zh) * 2019-12-12 2020-05-05 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113299668A (zh) * 2021-05-24 2021-08-24 厦门天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN114628529B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
KR100246602B1 (ko) 모스트랜지스터및그제조방법
KR101475362B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 표시 장치
CN111415948B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20190280018A1 (en) Array substrate, manufacturing method therefor and display device
US20050263761A1 (en) Thin film transistor, flat panel display having the same and a method of fabricating each
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
KR20020020578A (ko) 박막 트랜지스터 및 그 제조방법
US20180341134A1 (en) Liquid Crystal Display Panel, Array Substrate And Manufacturing Method Thereof
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
US9466818B2 (en) Organic light emitting diode display device and method of fabricating the same
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN114628529B (zh) 驱动背板及其制备方法、显示面板
US8815692B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN106252277B (zh) 低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置
CN114883345A (zh) 驱动背板及其制备方法、显示面板
KR20160052624A (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
US10916641B2 (en) Thin film transistor, method of manufacturing thin film transistor, and manufacturing system
WO2018166018A1 (zh) 薄膜晶体管及其制造方法、显示面板
KR20070050572A (ko) 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant