CN104409515A - 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104409515A
CN104409515A CN201410698444.7A CN201410698444A CN104409515A CN 104409515 A CN104409515 A CN 104409515A CN 201410698444 A CN201410698444 A CN 201410698444A CN 104409515 A CN104409515 A CN 104409515A
Authority
CN
China
Prior art keywords
protective layer
film transistor
thin film
oxide thin
described protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410698444.7A
Other languages
English (en)
Inventor
刘凤娟
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410698444.7A priority Critical patent/CN104409515A/zh
Publication of CN104409515A publication Critical patent/CN104409515A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种氧化物薄膜晶体管及其制作方法、阵列基板和显示装置，涉及显示技术领域，能够在构图工艺次数较少的前提下，防止氧化物薄膜晶体管的有源层被破坏。该氧化物薄膜晶体管包括衬底基板，以及位于所述衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，该氧化物薄膜晶体管还包括位于所述源极和所述漏极下的导电的保护层，所述源极和所述漏极通过所述保护层与所述有源层连接。

Description

氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种氧化物薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
氧化物薄膜晶体管为采用非晶金属氧化物半导体作为有源层的薄膜晶体管，其具有高迁移率、低亚阈值摆幅、低漏电流以及可低温制作等优点，备受显示行业的关注。
具体地，氧化物薄膜晶体管主要分为刻蚀阻挡型氧化物薄膜晶体管和背沟道刻蚀型氧化物薄膜晶体管。其中，刻蚀阻挡型氧化物薄膜晶体管包括衬底基板，以及依次位于衬底基板上的栅极、栅极绝缘层、有源层、阻挡层、源极和漏极。阻挡层的作用在于防止在构图形成源极和漏极的过程中，有源层被破坏。背沟道刻蚀型氧化物薄膜晶体管包括衬底基板，以及依次位于衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极。
发明人发现，刻蚀阻挡型氧化物薄膜晶体管的制作过程需要包括分别用以形成栅极、有源层、阻挡层、源极和漏极的四次构图工艺，而背沟道刻蚀型氧化物薄膜晶体管的制作过程虽然只需要包括分别用以形成栅极、有源层、源极和漏极的三次构图工艺，但是在构图形成源极和漏极的过程中，有源层无保护，容易被破坏。
发明内容
本发明所要解决的技术问题在于提供一种氧化物薄膜晶体管及其制作方法、阵列基板和显示装置，能够在构图工艺次数较少的前提下，防止氧化物薄膜晶体管的有源层被破坏。
为解决上述技术问题，本发明实施例提供了一种氧化物薄膜晶体管，采用如下技术方案：
一种氧化物薄膜晶体管，包括衬底基板，以及位于所述衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，氧化物薄膜晶体管还包括位于所述源极和所述漏极下的导电的保护层，所述源极和所述漏极通过所述保护层与所述有源层连接。
所述保护层的材质为石墨烯和/或碳纳米管。
所述保护层的厚度为0.1-5nm。
本发明实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括衬底基板，以及位于衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，氧化物薄膜晶体管还包括位于源极和漏极下的导电的保护层，源极和漏极通过保护层与有源层连接，从而使得在构图形成包括源极和漏极的图形的过程中，保护层能够保护其下方的有源层不被破坏，同时无需增加构图工艺。
本发明实施例还提供了一种阵列基板，该阵列基板包括以上任一项所述的氧化物薄膜晶体管。
本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板。
为了进一步解决上述技术问题，本发明实施例还提供了一种氧化物薄膜晶体管的制作方法，采用如下技术方案：
一种氧化物薄膜晶体管的制作方法包括：
在衬底基板上形成栅极金属层，经过构图工艺形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层；
在形成了包括所述栅极绝缘层的所述衬底基板上，形成氧化物半导体层，经过构图工艺形成包括有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成导电的保护层；
在形成了所述保护层的所述衬底基板上，形成源漏极金属层，经过构图工艺形成包括源极和漏极的图形；
对所述保护层进行处理，使所述源极和所述漏极未覆盖的所述保护层不导电。
所述对所述保护层进行处理，包括：在常压下对所述保护层进行空气或氧气退火处理，或者，在低压下对所述保护层进行氧气退火处理。
退火温度为200～800℃，退火时间为10min～200min。
所述对所述保护层进行处理，包括：使用N2O等离子体或者O2等离子体对所述保护层进行处理。
所述使用N2O等离子体或者O2等离子体对所述保护层进行处理，包括：在低压或真空环境下，通入N2O或者O2气体，在200W～800W的功率下，使N2O或者O2气体放电，生成N2O或者O2等离子体，对所述保护层进行干法轰击处理，处理时间为10s～500s。
所述对所述保护层进行处理，包括：使用含有H2O2的液体对所述保护层进行处理。
所述使用含有H2O2的液体对所述保护层进行处理，包括：将含有H2O2的液体喷淋至所述保护层上，对所述保护层进行处理，或者，将所述保护层浸泡至含有H2O2的液体中，对所述保护层进行处理；其中，液体中H2O2的浓度为0.1％～50％，处理时间为1s～100s。
本发明实施例提供了一种氧化物薄膜晶体管的制作方法，该氧化物薄膜晶体管的制作方法包括在衬底基板上形成包括栅极的图形、栅极绝缘层、包括有源层的图形、导电的保护层和包括源极和漏极的图形，其中在构图形成包括源极和漏极的图形的过程中，保护层能够保护其下方的有源层不被破坏，同时无需增加构图工艺，另外，最后还对保护层进行了处理，使得源极和漏极未覆盖的保护层不导电，从而不会对氧化物薄膜晶体管的性能产生影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的氧化物薄膜晶体管的示意图；
图2为本发明实施例中的氧化物薄膜晶体管的制作方法的流程图；
图3-图7为本发明实施例中的氧化物薄膜晶体管的制作过程示意图。
附图标记说明：
1—衬底基板； 2—栅极；   3—栅极绝缘层；
4—有源层；   5—保护层； 6—源极；
7—漏极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种氧化物薄膜晶体管，能够在构图工艺次数较少的前提下，防止氧化物薄膜晶体管的有源层被破坏。
具体地，如图1所示，该氧化物薄膜晶体管包括衬底基板1，以及位于衬底基板1上的栅极2、栅极绝缘层3、有源层4、源极6和漏极7，该氧化物薄膜晶体管还包括位于源极6和漏极7下的导电的保护层5，源极6和漏极7通过保护层5与有源层4连接。需要说明的是，在形成保护层5的过程中无需使用构图工艺，只需要在形成源极6和漏极7后，对保护层5进行处理，使源极6和漏极7未覆盖的保护层5不导电即可。
进一步地，保护层5的材质为石墨烯和/或碳纳米管，由于保护层5的材质为导电性能优良的石墨烯或者碳纳米管，因此，保护层5不仅能够在构图形成源极6和漏极7的时候，防止有源层4被破坏，还能够改善源极6和漏极7与有源层4之间的连接，提升氧化物薄膜晶体管的性能。示例性地，保护层5的厚度为0.1-5nm。
本发明实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括衬底基板，以及位于衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，氧化物薄膜晶体管还包括位于源极和漏极下的导电的保护层，源极和漏极通过保护层与有源层连接，从而使得在构图形成包括源极和漏极的图形的过程中，保护层能够保护其下方的有源层不被破坏，同时无需增加构图工艺。
进一步地，本发明实施例还提供了一种阵列基板，该阵列基板包括以上所述的氧化物薄膜晶体管。本领域技术人员可以知道的是，阵列基板还应包括位于源极6和漏极7上的钝化层，以及位于钝化层上的像素电极，像素电极通过钝化层上的过孔与漏极7电连接。其中，钝化层的材质为Si的氧化物、氮化物、氮氧化物及Al2O3中的一种或多种，但不限于上述几种；像素电极的材质为ITO或者IZO等透明导电物。
此外，本发明实施例还提供了一种显示装置，该显示装置包括以上所述的阵列基板。具体地，该显示装置可以为：液晶面板、电子纸、有机发光显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例二
本发明实施例提供了一种用于制作实施例一中所述的氧化物薄膜晶体管的制作方法，具体地，如图2所示，该氧化物薄膜晶体管的制作方法包括：
步骤S201、在衬底基板上形成栅极金属层，经过构图工艺形成包括栅极的图形。
如图3所示，在衬底基板1上形成栅极金属层，经过构图工艺形成包括栅极2的图形。其中，本发明实施例中提及的所有构图工艺均包括：使用掩膜板遮盖、曝光、显影和刻蚀的步骤。
其中，栅极2的材质可以为Mo、Al、Cu、Ti、Ta、Cr等金属或其合金中的一种或多种，但不限于上述几种。
步骤S202、在形成了包括栅极的图形的衬底基板上，形成栅极绝缘层。
如图4所示，在形成了包括栅极2的图形的衬底基板1上，形成栅极绝缘层3。其中，栅极绝缘层3的材质可以为Si的氧化物、氮化物、氮氧化物及Al2O3中的一种或多种，但不限于上述几种。
步骤S203、在形成了包括栅极绝缘层的衬底基板上，形成氧化物半导体层，经过构图工艺形成包括有源层的图形。
如图5所示，在形成了包括栅极绝缘层3的衬底基板1上，形成氧化物半导体层，经过构图工艺形成包括有源层4的图形。
其中，有源层4的材质可以为：In、Ga、Zn、Hf、Sn、Al等金属元素中一种或多种形成的非晶或多晶金属氧化物半导体，如ZnO，InZnO(简称IZO)，ZnSnO(简称ZTO)，InSnZnO(简称ITZO)，GaZnO(简称GZO)，InGaZnO(简称IGZO)，HfInZnO(简称HIZO)，SnInO(简称ITO)，AlInZnO(简称AIZO)等，或者对上述金属氧化物半导体进行一种或多种金属离子或非金属离子掺杂形成的材料，如ZnO:Ga,ZnO:Li，IGZO：Li，IGZO：N，ZnON等。
步骤S204、在形成了包括有源层的图形的衬底基板上，形成导电的保护层。
如图6所示，在形成了包括有源层4的图形的衬底基板1上，形成导电的保护层5。
其中，保护层4的材质可以为石墨烯或者碳纳米管。当保护层4的材质为石墨烯或者碳纳米管时，保护层的厚度优选为0.1-5nm。
示例性地，当保护层4的材质是石墨烯时，可以采用化学气相沉积法、微机械剥离法、氧化还原法、溶剂剥离法、电弧放电法等方法制备石墨烯。进一步地，采用化学气相沉积法制备石墨烯的过程包括：利用Ni、Co、Fe、Pt、Au、Cr、Cu、Mg、Mn、Mo、Rh、Si、Ta、Ti、W、U、V、Zr、Ge、黄铜、青铜、白铜和不锈钢等金属薄膜作为基底，把基底置于高温可分解的前驱体(例如甲烷、乙烯等)气氛中，通过约800～1200℃的高温退火，使碳原子沉积在基底表面形成石墨烯，最后用化学腐蚀法去除基底后即可得到独立的石墨烯薄膜。然后将制备的石墨烯薄膜转印到形成了包括有源层4的图形的衬底基板1上。进一步地，上述转印方法可以是：借助于聚合物(如聚甲基丙烯酸酯、聚二甲基硅氧烷等)作为转移媒介，实现石墨烯从金属薄膜向形成了包括有源层4的图形的衬底基板1的湿式转印；利用支撑物层(如热脱胶膜等)进行轴对轴干式转印；单纯静电力吸引的方式将石墨烯从金属薄膜上转移到形成了包括有源层4的图形的衬底基板1上等转印方法。
示例性地，当保护层4的材质是碳纳米管时，可以采用化学气相沉积法、电弧放电法、激光烧蚀法、固相热解法、离子、激光溅射法、聚合反应法、催化裂解法等方法制备碳纳米管。进一步地，当采用化学气相沉积法制备碳纳米管时，利用Ni、Co、Fe、Cu等金属薄膜作为催化剂，乙炔、丙烯及甲烷等作碳源，在500℃～1200℃范围内，碳氢化合物裂解产生的自由碳离子在催化剂作用下生成单壁或多壁碳纳米管。然后将制备的碳纳米管通过湿式转印、轴对轴干式转印或者单纯静电力吸引的方式转印到形成了包括有源层4的图形的衬底基板1上。
步骤S205、在形成了保护层的衬底基板上，形成源漏极金属层，经过构图工艺形成包括源极和漏极的图形。
如图7所示，在形成了保护层5的衬底基板1上，形成源漏极金属层，经过构图工艺形成包括源极6和漏极7的图形。其中，源极6和漏极7的材质可以为：Mo、Al、Cu、Ti、Ta、Cr等金属或其合金中的一种或多种，但不限于上述几种。
步骤S206、对保护层进行处理，使源极和漏极未覆盖的保护层不导电。
对保护层5进行处理，使源极6和漏极7未覆盖的保护层5不导电。示例性地，可以通过对保护层5进行处理，使源极6和漏极7未覆盖的保护层5被氧化、钝化或者气化，从而使得源极6和漏极7未覆盖的保护层5的导电性能严重劣化，无法导电。如图1所示，对保护层5进行处理，使源极6和漏极7未覆盖的保护层5被气化。
进一步地，当保护层5的材质为石墨烯或者碳纳米管时，本发明实施例中所述的“对保护层5进行处理”具体包括以下三种方式：
方式一，在常压下对保护层5进行空气或氧气退火处理，或者，在低压下对保护层5进行氧气退火处理。本发明实施例中优选退火温度为200～800℃，退火时间为10min～200min。
方式二，使用N2O等离子体或者O2等离子体对保护层5进行处理。本发明实施例中优选在低压或真空环境下，通入N2O或者O2气体，在200W～800W的功率下，使N2O或者O2气体放电，生成N2O或者O2等离子体，对保护层5进行干法轰击处理，处理时间为10s～500s。
方式三，使用含有H2O2的液体对保护层5进行处理。本发明实施例中优选将含有H2O2的液体喷淋至保护层5上，对保护层5进行湿法处理，或者，将保护层5浸泡至含有H2O2的液体中，对保护层5进行湿法处理；其中，液体中H2O2的浓度为0.1％～50％，处理时间为1s～100s。
需要说明的是，对保护层5进行处理的方式并不局限于以上三种方式，凡是能够使源极6和漏极7未覆盖的保护层5不导电的方式均可，本发明实施例对此不进行限定。
本发明实施例提供了一种氧化物薄膜晶体管的制作方法，该氧化物薄膜晶体管的制作方法包括在衬底基板上形成包括栅极的图形、栅极绝缘层、包括有源层的图形、导电的保护层和包括源极和漏极的图形，其中在构图形成包括源极和漏极的图形的过程中，保护层能够保护其下方的有源层不被破坏，同时无需增加构图工艺，另外，最后还对保护层进行了处理，使得源极和漏极未覆盖的保护层不导电，从而不会对氧化物薄膜晶体管的性能产生影响。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种氧化物薄膜晶体管，包括衬底基板，以及位于所述衬底基板上的栅极、栅极绝缘层、有源层、源极和漏极，其特征在于，还包括位于所述源极和所述漏极下的导电的保护层，所述源极和所述漏极通过所述保护层与所述有源层连接。
2.根据权利要求1所述的氧化物薄膜晶体管，其特征在于，所述保护层的材质为石墨烯和/或碳纳米管。
3.根据权利要求2所述的氧化物薄膜晶体管的制作方法，其特征在于，
所述保护层的厚度为0.1-5nm。
4.一种阵列基板，其特征在于，包括如权利要求1-3任一项所述的氧化物薄膜晶体管。
5.一种显示装置，其特征在于，包括如权利要求4所述的阵列基板。
6.一种氧化物薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成栅极金属层，经过构图工艺形成包括栅极的图形；
在形成了包括所述栅极的图形的所述衬底基板上，形成栅极绝缘层；
在形成了包括所述栅极绝缘层的所述衬底基板上，形成氧化物半导体层，经过构图工艺形成包括有源层的图形；
在形成了包括所述有源层的图形的所述衬底基板上，形成导电的保护层；
在形成了所述保护层的所述衬底基板上，形成源漏极金属层，经过构图工艺形成包括源极和漏极的图形；
对所述保护层进行处理，使所述源极和所述漏极未覆盖的所述保护层不导电。
7.根据权利要求6所述的氧化物薄膜晶体管的制作方法，其特征在于，
所述对所述保护层进行处理，包括：在常压下对所述保护层进行空气或氧气退火处理，或者，在低压下对所述保护层进行氧气退火处理。
8.根据权利要求7所述的氧化物薄膜晶体管的制作方法，其特征在于，
退火温度为200～800℃，退火时间为10min～200min。
9.根据权利要求6所述的氧化物薄膜晶体管的制作方法，其特征在于，
所述对所述保护层进行处理，包括：使用N2O等离子体或者O2等离子体对所述保护层进行处理。
10.根据权利要求9所述的氧化物薄膜晶体管的制作方法，其特征在于，所述使用N2O等离子体或者O2等离子体对所述保护层进行处理，包括：在低压或真空环境下，通入N2O或者O2气体，在200W～800W的功率下，使N2O或者O2气体放电，生成N2O或者O2等离子体，对所述保护层进行干法轰击处理，处理时间为10s～500s。
11.根据权利要求6所述的氧化物薄膜晶体管的制作方法，其特征在于，
所述对所述保护层进行处理，包括：使用含有H2O2的液体对所述保护层进行处理。
12.根据权利要求11所述的氧化物薄膜晶体管的制作方法，其特征在于，
所述使用含有H2O2的液体对所述保护层进行处理，包括：将含有H2O2的液体喷淋至所述保护层上，对所述保护层进行湿法处理，或者，将所述保护层浸泡至含有H2O2的液体中，对所述保护层进行湿法处理；其中，液体中H2O2的浓度为0.1％～50％，处理时间为1s～100s。
CN201410698444.7A 2014-11-26 2014-11-26 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 Pending CN104409515A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410698444.7A CN104409515A (zh) 2014-11-26 2014-11-26 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410698444.7A CN104409515A (zh) 2014-11-26 2014-11-26 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN104409515A true CN104409515A (zh) 2015-03-11

Family

ID=52647129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410698444.7A Pending CN104409515A (zh) 2014-11-26 2014-11-26 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (1)

Country Link
CN (1) CN104409515A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900533A (zh) * 2015-04-13 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN106098704A (zh) * 2016-07-06 2016-11-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
WO2016179951A1 (zh) * 2015-05-08 2016-11-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN107093607A (zh) * 2017-04-20 2017-08-25 深圳市华星光电技术有限公司 阵列基板、显示基板的制作方法、显示基板及显示面板
CN107946316A (zh) * 2017-11-17 2018-04-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN108780621A (zh) * 2016-03-31 2018-11-09 夏普株式会社 有源矩阵基板及其制造方法和显示装置
CN109103109A (zh) * 2018-08-30 2018-12-28 上海天马微电子有限公司 一种薄膜晶体管及其制备方法、显示面板、显示装置
CN109346527A (zh) * 2018-11-27 2019-02-15 南方科技大学 一种晶体管器件以及电子设备
US10600816B2 (en) 2017-11-17 2020-03-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate comprising graphene conductive layer and manufacturing method of the same
WO2020215545A1 (zh) * 2019-04-22 2020-10-29 深圳市华星光电半导体显示技术有限公司 Tft 阵列基板及其制作方法
CN112802904A (zh) * 2020-12-29 2021-05-14 重庆先进光电显示技术研究院 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置
CN114023896A (zh) * 2021-11-08 2022-02-08 京东方科技集团股份有限公司 一种发光器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110866A1 (en) * 2004-11-22 2006-05-25 Au Optronics Corp. Method for fabricating thin film transistors
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN102856364A (zh) * 2011-06-28 2013-01-02 三星电子株式会社 薄膜晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110866A1 (en) * 2004-11-22 2006-05-25 Au Optronics Corp. Method for fabricating thin film transistors
CN102856364A (zh) * 2011-06-28 2013-01-02 三星电子株式会社 薄膜晶体管及其制造方法
CN102646699A (zh) * 2012-01-13 2012-08-22 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900533B (zh) * 2015-04-13 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN104900533A (zh) * 2015-04-13 2015-09-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
WO2016179951A1 (zh) * 2015-05-08 2016-11-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
WO2017016007A1 (zh) * 2015-07-24 2017-02-02 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN108780621A (zh) * 2016-03-31 2018-11-09 夏普株式会社 有源矩阵基板及其制造方法和显示装置
CN108780621B (zh) * 2016-03-31 2020-07-31 夏普株式会社 有源矩阵基板的制造方法
CN106098704A (zh) * 2016-07-06 2016-11-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN106098704B (zh) * 2016-07-06 2019-05-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
WO2018192020A1 (zh) * 2017-04-20 2018-10-25 深圳市华星光电技术有限公司 阵列基板、显示基板的制作方法及显示面板
CN107093607A (zh) * 2017-04-20 2017-08-25 深圳市华星光电技术有限公司 阵列基板、显示基板的制作方法、显示基板及显示面板
EP3614430A4 (en) * 2017-04-20 2021-01-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. MATRIX SUBSTRATE, MATRIX SUBSTRATE MANUFACTURING PROCESS, AND DISPLAY PANEL
JP2020516081A (ja) * 2017-04-20 2020-05-28 深▲セン▼市華星光電技術有限公司 アレイ基板、表示基板の製造方法及びディスプレイパネル
CN107946316A (zh) * 2017-11-17 2018-04-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
WO2019095556A1 (zh) * 2017-11-17 2019-05-23 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
US10600816B2 (en) 2017-11-17 2020-03-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate comprising graphene conductive layer and manufacturing method of the same
CN109103109A (zh) * 2018-08-30 2018-12-28 上海天马微电子有限公司 一种薄膜晶体管及其制备方法、显示面板、显示装置
CN109346527A (zh) * 2018-11-27 2019-02-15 南方科技大学 一种晶体管器件以及电子设备
CN109346527B (zh) * 2018-11-27 2021-11-09 南方科技大学 一种晶体管器件以及电子设备
WO2020215545A1 (zh) * 2019-04-22 2020-10-29 深圳市华星光电半导体显示技术有限公司 Tft 阵列基板及其制作方法
CN112802904A (zh) * 2020-12-29 2021-05-14 重庆先进光电显示技术研究院 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置
CN114023896A (zh) * 2021-11-08 2022-02-08 京东方科技集团股份有限公司 一种发光器件的制作方法
CN114023896B (zh) * 2021-11-08 2023-08-22 京东方科技集团股份有限公司 一种发光器件的制作方法

Similar Documents

Publication Publication Date Title
CN104409515A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103922321B (zh) 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
Lee et al. Highly robust bendable oxide thin‐film transistors on polyimide substrates via mesh and strip patterning of device layers
CN102136499B (zh) 薄膜晶体管及其制造方法
Song et al. Fully flexible solution-deposited ZnO thin-film transistors
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
US9812579B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN102655146B (zh) 阵列基板、阵列基板的制备方法及显示装置
CN104934481B (zh) 一种薄膜晶体管及其制备方法
CN103094354B (zh) 阵列基板及其制造方法、显示装置
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN103165471A (zh) 薄膜晶体管及其制作方法和显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN104851910A (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
WO2016206315A1 (en) Thin film transistor, array substrate and display device having the same, and method thereof
CN105409003B (zh) 用于改善金属氧化物半导体层的导电率的方法
CN109427912A (zh) 薄膜晶体管和场效应二极管
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
Deng et al. A back-channel-etched amorphous InGaZnO thin-film transistor technology with Al-doped ZnO as source/drain and pixel electrodes
CN106298546A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN104505405A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
Tari et al. Selective wet-etch processing of optically transparent flexible InGaZnO thin-film transistors
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication