CN112802904A - 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 - Google Patents
薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 Download PDFInfo
- Publication number
- CN112802904A CN112802904A CN202011595908.3A CN202011595908A CN112802904A CN 112802904 A CN112802904 A CN 112802904A CN 202011595908 A CN202011595908 A CN 202011595908A CN 112802904 A CN112802904 A CN 112802904A
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- thin film
- film transistor
- transistor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 245
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims abstract description 10
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 26
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 25
- 239000011733 molybdenum Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 11
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052744 lithium Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 abstract description 10
- 238000002360 preparation method Methods 0.000 abstract description 8
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052725 zinc Inorganic materials 0.000 abstract description 5
- 239000011701 zinc Substances 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 10
- 150000004706 metal oxides Chemical class 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- LHJOPRPDWDXEIY-UHFFFAOYSA-N indium lithium Chemical compound [Li].[In] LHJOPRPDWDXEIY-UHFFFAOYSA-N 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置，其包括设于基板上的栅极，设置于栅极和基板上的绝缘层，设于绝缘层上的有源层，其中，有源层中掺杂有锂元素，有源层包括顶层有源层和底层有源层，底层有源层为掺杂锂元素的氧化锌铟，顶层有源层为掺杂锂元素的氧化锌锡，底层有源层覆盖于绝缘层上，顶层有源层覆盖于底层有源层上，顶层有源层上设置有源极和漏极，绝缘保护层设于源极和漏极上，通过在有源层中掺杂锂元素，以置换有源层中的锌，从而降低了有源层的退火温度，提升了薄膜晶体管器件的的载流子迁移率、开关比，解决了传统薄膜晶体管器件存在的有源层退火温度高、制备条件苛刻的问题。
Description
技术领域
本申请属于半导体器件技术领域，尤其涉及一种薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置。
背景技术
随着显示技术的快速发展，为了满足更高的用户体验需求，高分辨率、大尺寸的平板显示器的研发将成为一种必然的发展趋势，传统的硅基薄膜晶体管(TFT，ThinFilmTransistor)己经逐渐难以满足市场需求，而金属氧化物TFT因其迁移率髙、面积大、均匀性好、开口率高等诸多优势，成为显示技术发展中最有力的竞争者。
然而，为了得到高迁移率的有源层，通常需要将有源层在高温下进行退火处理，制备条件较为苛刻，不利于工业生产。
发明内容
本申请的目的在于提供一种薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置，旨在解决传统薄膜晶体管器件存在的有源层退火温度高、制备条件苛刻的问题。
本申请实施例的第一方面提了一种薄膜晶体管器件，包括：
基板；
栅极，设置于所述基板上；
绝缘层，设于所述栅极和所述基板上，所述栅极位于所述基板和所述绝缘层之间；
有源层，包括顶层有源层和底层有源层，其中，所述底层有源层为掺杂锂元素的氧化锌铟，所述顶层有源层为掺杂锂元素的氧化锌锡，所述底层有源层覆盖于所述绝缘层上，所述顶层有源层覆盖于所述底层有源层上；
源极；
漏极，所述源极和所述漏极设于所述顶层有源层上；
绝缘保护层，设于所述源极和所述漏极上，以对所述源极和所述漏极进行保护处理。
可选的，所述底层有源层的厚度小于所述顶层有源层的厚度。
可选的，所述底层有源层的厚度为8-12nm，所述顶层有源层的厚度为35-45nm。
可选的，所述绝缘层和所述绝缘保护层为氮化硅、氧化硅中的至少一项。
可选的，所述源极和所述漏极为钼、或者钼/铝/钼复合结构。
可选的，所述栅极为钼、铝和钼/铝/钼复合结构中的一种。
本申请实施例的第二方面提供了一种薄膜晶体管器件的制作方法，所述薄膜晶体管器件的制作方法包括：
在基板上制备栅极；
在所述栅极上沉积绝缘层；
在所述绝缘层上制备底层有源层，其中，所述底层有源层为掺杂锂元素的氧化锌铟；
在所述底层有源层上制备顶层有源层，其中，所述顶层有源层为掺杂锂元素的氧化锌锡；
在所述顶层有源层上制备源极和漏极；
在所述源极和所述漏极上沉积绝缘保护层。
可选的，所述在所述绝缘层上制备底层有源层，包括：
采用磁控溅射的方式在所述绝缘层上沉积底层有源层。
可选的，所述在所述底层有源层上制备顶层有源层之后，包括：
以350℃-450℃的温度对所述顶层有源层和所述底层有源层进行退火处理。
本申请实施例的第三方面提供了一种显示装置，包括：显示面板；以及如上述任一项所述的薄膜晶体管器件，所述薄膜晶体管器件对所述显示面板进行驱动。
在本申请实施例提供的薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置，薄膜晶体管器件包括设于基板上的栅极，设置于栅极和基板上的绝缘层，设于绝缘层上的有源层，其中，有源层中掺杂有锂元素，有源层包括顶层有源层和底层有源层，底层有源层覆盖于绝缘层上，顶层有源层覆盖于底层有源层上，顶层有源层上设置有源极和漏极，绝缘保护层设于源极和漏极上，通过在有源层中掺杂锂元素，以置换有源层中的锌，从而降低了有源层的退火温度，提升了薄膜晶体管器件的的载流子迁移率、开关比，解决了传统薄膜晶体管器件存在的有源层退火温度高、制备条件苛刻的问题。
附图说明
图1为本申请的一个实施例提供的薄膜晶体管器件的结构示意图；
图2为本申请的一个实施例提供的薄膜晶体管器件的制作方法的流程示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1为本申请实施例提供的一种薄膜晶体管器件的结构示意图，参见图1，本实施例中的薄膜晶体管器件，包括：基板1；栅极2，设置在基板1上；绝缘层3，沉积在栅极2上；有源层，有源层包括底层有源层4和底层有源层5，其中，底层有源层4覆盖于绝缘层3上，顶层有源层5覆盖于底层有源层4上，顶层有源层5上设置有源极6和漏极7；绝缘保护层8，设于源极6和漏极7上。
在本实施例中，底层有源层4为掺杂锂(Li)元素的氧化锌铟(InZnO)；所述顶层有源层5为掺杂锂元素的氧化锌锡(SnZnO)，通过在有源层中掺杂锂元素，以置换有源层中的锌，从而降低了有源层的退火温度，提升了薄膜晶体管器件的的载流子迁移率、开关比，解决了传统薄膜晶体管器件存在的有源层退火温度高、制备条件苛刻的问题。
在其中一个实施例中，底层有源层4的厚度小于顶层有源层5的厚度。在本实施例中，可以在保证性能不降低的条件下，将部分氧化锌铟替换为氧化锌锡，可以降低退火温度，降低了制备薄膜晶体管器件的难度。
在其中一个实施例中，底层有源层4的厚度为8-12nm，顶层有源层5的厚度为35-45nm。
在本实施例中，底层有源层4采用的材料为掺杂Li元素的InZnO，厚度为8-12nm，顶层有源层5采用的材料为掺杂Li元素的SnZnO，厚度为35-45nm；通过采用掺杂了通过采用掺杂Li元素的InZnO和SnZnO制备有源层，掺杂的Li元素可以置换掉有源层中的锌，降低了有源层的载流子浓度，提高了薄膜晶体管器件的性能，此外，由于Li元素资源丰富，价格便宜，在提高金属氧化物TFT器件性能的同时还具有优良的经济效益。
在本实施例中，通过采用掺杂了Li元素的InZnO和SnZnO制备双层有源层结构，掺杂的锂元素可以置换掉有源层中的锌，降低了有源层的载流子浓度，提高了薄膜晶体管器件的性能，由于氧化锌锡的退火温度更低，有源层设置为包括顶层和底层的双层结构，具体的，顶层有源层设置为氧化锌铟，底层有源层设置为氧化锌锡，有源层在保证性能不降低的条件下，将部分氧化锌铟替换为氧化锌锡，可以降低退火温度，降低了制备薄膜晶体管器件的难度。
在其中一个实施例中，绝缘层和绝缘保护层采用的材料为氮化硅(SiNx)、氧化硅(SiOx)或者氮化硅和氧化硅的组合。
在本实施例中，氮化硅、或氧化硅、或氮化硅和氧化硅的组合的相对介电常数较大，具有较好的致密性和绝缘性，可与有源层形成较好的绝缘隔离面。
在其中一个实施例中，源极和漏极采用的材料为钼或者钼/铝/钼(Mo/Al/Mo)复合结构。
在其中一个实施例中，单层的钼(Mo)作为器件的源漏极可以有效降低漏电流，但是钼为稀有金属价格较贵，耐腐蚀，难刻蚀，采用单层的钼的器件生产周期较长，成本较高，因此采用钼/铝/钼复合结构来减少钼的用量，降低了生产周期和成本。
在其中一个实施例中，栅极2为钼、铝和钼/铝/钼复合结构中的一种。
在其中一个实施例中，基板1可以为由玻璃制成的面板结构，其厚度为0.5mm-0.7mm，用于提供电极的承载和固定平台以制成金属氧化物TFT器件。
在其中一个实施例中，栅极2为金属导电极，其为薄膜结构，设置在基板1的中间，用于控制源极5和漏极6之间的电流。
在其中一个实施例中，栅极2采用的材料为Mo、Al和Mo/Al/Mo复合结构中的一种。
进一步地，栅极2采用的材料还可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或几种的堆栈组合。通过采用金属制成栅极2，使其具有导电功能。当然，还可根据具体需求采用其他材料制备栅极2，在本申请中并无限制。
在其中一个实施例中，绝缘层3沉积在栅极2上，同时将基板1覆盖，用于将栅极2与外部隔离，以防止漏电造成栅极2的电压不稳定导致TFT工作异常。其中，绝缘层3的边缘与基板1的边缘完全重合相贴。
在其中一个实施例中，底层有源层4覆盖于绝缘层3上，与绝缘层3完全重合相贴，顶层有源层5覆盖于底层有源层4上，底层有源层4和顶层有源层5共同构成了有源层，有源层用于受栅极2的电压控制生成反型层，形成栅极2与源极6、栅极2与漏极7之间的导电沟道。
在本实施例中，由于SnZnO的退火温度更低，有源层设置为包括顶层和底层的双层结构，顶层有源层设置为SnZnO，底层设置为InZnO，有源层在保证性能不降低的条件下，将部分InZnO替换为SnZnO，可以降低退火温度，降低了制备薄膜晶体管器件的难度。
进一步地，采用磁控溅射的方式依次形成掺杂锂元素的氧化锌铟和掺杂锂元素的氧化锌锡，在氧化锌铟和氧化锌锡制备完成之后，在350-450℃的退火温度以及30-60min的退火时间下对有源层进行处理，此双层有源层结构的TFT具有高的载流子迁移率、开关比以及较低的亚阈值摆幅。
在一个实施例中，顶层有源层5顶部两侧设置有源极6和漏极7，源极6和漏极7对称设置，源极6和漏极7之间不接触。源极6和漏极7均为金属导电极，薄膜结构。源极6和漏极7之间可以受栅极2与漏极6之间的电压控制导通或截止。
在一个具体应用实施例中，源极6和漏极7采用的材料为Mo/Al/Mo复合结构。Mo/Al/Mo复合结构包括两层Mo层和夹在两层Mo层之间的Al层等至少三层金属薄膜。由于单层Mo作为金属氧化物TFT器件的源极和漏极可以有效降低漏电流，但是Mo是一种稀有金属，其价格昂贵、耐腐蚀、难刻蚀，从而导致生产周期长、成本高。在其中一个具体应用实施例中，使用Mo/Al/Mo复合结构制成源极6和漏极7，通过加入Al层来有效替代一部分Mo来降低源极和漏极的生产成本缩短其生产周期。当然，还可根据具体需求采用其他材料制备源极6和漏极7，在本申请中并无限制。
进一步地，在其中一个实施例中，通过设置合适的与绝缘层3接触的Mo层的厚度，以提高导电沟道界面的平整度，降低漏电流，从而提高金属氧化物TFT器件的显示质量。其中，与绝缘层3接触的Mo层的厚度为14nm-29nm。本实施例设置的底层Mo层的厚度能够利用较小的Mo层厚度将Al与绝缘层3中的Si元素隔离。
在一个实施例中，底层有源层厚度为8-12nm，采用的材料为掺杂Li元素的InZnO，顶层厚度为35-45nm，采用的材料为掺杂Li元素的SnZnO，若底层有源层和顶层采用的材料均为掺杂Li元素的InZnO时，有源层厚度增加能使有源层的精粒尺寸增大，使得有源层表面粗糙度降低，从而使得金属氧化物TFT器件性能更好，但有源层超过一定厚度后随着厚度增加金属氧化物TFT器件的性能趋于稳定。
在其中一个实施例中，首先在形成InZnO的过程中掺杂Li元素形成底层有源层4，然后将溅射材料替换为SnZnO，同时保持Li元素的掺杂，保障TFT器件性能较好的前提下使得其有源层的厚度在一个较小的范围。
图2为本申请实施例提供的一种薄膜晶体管器件的制作方法的流程示意图，结合图1和图2所示，本实施例中的TFT器件的制作方法包括步骤S201至步骤206。
S201：在基板1上制备栅极2。
在一个实施例中，首先在基板1上沉积栅极2的金属层，然后在金属层上涂布光刻胶，并利用光刻胶进行曝光和显影处理来形成栅极的位置和形状，以将栅极2设置在基板1的中间位置。
S202：在栅极2上沉积绝缘层3。
在一个实施例中，在栅极2上沉积绝缘材料，使栅极2表明形成一层薄膜保护层，即绝缘层3，使栅极2与外部隔离。在其中一个实施例中，绝缘材料为SiNx、SiOx或SiNx和SiOx的组合，由于SiOx和SiNx的相对介电常数较大，具有较好的致密性和绝缘性，用SiOx或SiNx或二者的组合制成的绝缘层3可以跟底层有源层4之间形成较好的绝缘隔离面。
S203：在绝缘层3上制备底层有源层4，其中，底层有源层4为掺杂锂元素的氧化锌铟。
在本实施例中，底层有源层4采用的材料为掺杂Li元素的InZnO，底层有源层4的厚度为8-12nm。
在一个实施例中，在绝缘层3上沉积半导体材料，通过构图工艺，在绝缘层3上形成有源层底层有源层4的形状，其中，半导体材料为掺杂Li元素的InZnO。
S204：在底层有源层4上制备顶层有源层5，其中，顶层有源层5为掺杂锂元素的氧化锌锡。
在本实施例中，在底层有源层4上制备顶层有源层5，在其中一个实施例中，底层有源层5采用的材料为掺杂Li元素的SnZnO，厚度为35-45nm。
在一个实施例中，在有源层底层有源层4上沉积半导体材料，通过构图工艺，在有源层底层有源层4上形成有源层底层有源层5的形状，其中，半导体材料为掺杂Li元素的SnZnO。
S205：在顶层有源层5上制备源极6和漏极7。
在一个实施例中，源极6和漏极7制备于顶层有源层5上方的两侧，源极6和漏极7对称设置，制备源极6和漏极7采用的工艺与制备栅极2相同，在此不再赘述，
S206：在源极6和漏极7上沉积绝缘保护层8。
在本实施例中，制作绝缘保护层8的工艺与绝缘层3相同，在此不再赘述。
在其中一个实施例中，在绝缘层上制备底层有源层，包括：采用磁控溅射的方式在绝缘层上沉积底层有源层。
在其中一个实施例中，步骤S206之后还包括：对有源层底层有源层4和底层有源层5进行退火处理。
具体地，将已制备了有源层底层有源层4和底层有源层5的基板1放入退火炉中，对有源层底层有源层4和底层有源层5进行退火处理。
在其中一个实施例中，退火处理的退火温度为350-450℃。在其中一个实施例中，退火时间为30-60分钟。本实施例设置的退火温度制作的金属氧化物TFT器件的性能为最佳。通过调整退火温度可以使底层有源层4和底层有源层5表面粗糙度减小，还可以使顶层有源层5的导电沟道处表面缺陷态密度减小，从而使金属氧化物TFT器件的迁移率、阈值电压、开关比、亚阈值摆幅均达到最佳值。
在本实施例中，双层有源层(InZnO:Li和ZnSn0：Li)相比单层有源层InZnO:Li和单层有源层InZnO:Li在更低的退火温度条件下能够获得性能相当TFT器件，InZnO:Li的退火温度在900℃左右，ZnSn0：Li的退火温度在600℃左右。
在其中一个实施例中，底层有源层4和底层有源层5的制备过程中通入氧气。本实施例中，通入的氧气流量为2SCCM-4SCCM。本实施例设置的氧气流量制作的金属氧化物TFT器件的性能为最佳。在有源层制备过程中通入一定量的氧气，减小了底层有源层4和底层有源层5的表面缺陷态密度，降低了底层有源层4和底层有源层5中的载流子浓度，从而提高了金属氧化物TFT器件的综合性能。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本申请实施例还提供了一种显示装置，包括：显示面板；以及如上述任一项实施例所述的薄膜晶体管器件，所述薄膜晶体管器件对所述显示面板进行驱动。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种薄膜晶体管器件，其特征在于，包括：
基板；
栅极，设置于所述基板上；
绝缘层，设于所述栅极和所述基板上，所述栅极位于所述基板和所述绝缘层之间；
有源层，包括顶层有源层和底层有源层，其中，所述底层有源层为掺杂锂元素的氧化锌铟，所述顶层有源层为掺杂锂元素的氧化锌锡，所述底层有源层覆盖于所述绝缘层上，所述顶层有源层覆盖于所述底层有源层上；
源极；
漏极，所述源极和所述漏极设于所述顶层有源层上；
绝缘保护层，设于所述源极和所述漏极上。
2.如权利要求1所述的薄膜晶体管器件，其特征在于，所述底层有源层的厚度小于所述顶层有源层的厚度。
3.如权利要求1所述的薄膜晶体管器件，其特征在于，所述底层有源层的厚度为8-12nm，所述顶层有源层的厚度为35-45nm。
4.如权利要求1所述的薄膜晶体管器件，其特征在于，所述绝缘层和所述绝缘保护层为氮化硅、氧化硅中的至少一项。
5.如权利要求1所述的薄膜晶体管器件，其特征在于，所述源极和所述漏极为钼、或者钼/铝/钼复合结构。
6.如权利要求1所述的薄膜晶体管器件，其特征在于，所述栅极为钼、铝和钼/铝/钼复合结构中的一种。
7.一种薄膜晶体管器件的制作方法，其特征在于，所述薄膜晶体管器件的制作方法包括：
在基板上制备栅极；
在所述栅极上沉积绝缘层；
在所述绝缘层上制备底层有源层，其中，所述底层有源层为掺杂锂元素的氧化锌铟；
在所述底层有源层上制备顶层有源层，其中，所述顶层有源层为掺杂锂元素的氧化锌锡；
在所述顶层有源层上制备源极和漏极；
在所述源极和所述漏极上沉积绝缘保护层。
8.如权利要求7所述的薄膜晶体管器件的制作方法，其特征在于，所述在所述绝缘层上制备底层有源层，包括：
采用磁控溅射的方式在所述绝缘层上沉积底层有源层。
9.如权利要求7所述的薄膜晶体管器件的制作方法，其特征在于，所述在所述底层有源层上制备顶层有源层之后，包括：
以350℃-450℃的温度对所述顶层有源层和所述底层有源层进行退火处理。
10.一种显示装置，其特征在于，包括：显示面板；以及如权利要求1-6任一项所述的薄膜晶体管器件，所述薄膜晶体管器件对所述显示面板进行驱动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011595908.3A CN112802904A (zh) | 2020-12-29 | 2020-12-29 | 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011595908.3A CN112802904A (zh) | 2020-12-29 | 2020-12-29 | 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112802904A true CN112802904A (zh) | 2021-05-14 |
Family
ID=75805634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011595908.3A Pending CN112802904A (zh) | 2020-12-29 | 2020-12-29 | 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802904A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500764A (zh) * | 2013-10-21 | 2014-01-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示器 |
| CN104319293A (zh) * | 2014-11-10 | 2015-01-28 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN104409515A (zh) * | 2014-11-26 | 2015-03-11 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN106449732A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
| CN108258055A (zh) * | 2018-01-15 | 2018-07-06 | 北京交通大学 | 锌铟锡氧化物基薄膜晶体管及其制作方法 |
| CN109742151A (zh) * | 2018-12-29 | 2019-05-10 | 成都中电熊猫显示科技有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN110212036A (zh) * | 2019-06-11 | 2019-09-06 | 惠科股份有限公司 | 一种金属氧化物薄膜晶体管器件及其制作方法 |
-
2020
- 2020-12-29 CN CN202011595908.3A patent/CN112802904A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500764A (zh) * | 2013-10-21 | 2014-01-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示器 |
| CN104319293A (zh) * | 2014-11-10 | 2015-01-28 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| CN104409515A (zh) * | 2014-11-26 | 2015-03-11 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN106449732A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
| CN108258055A (zh) * | 2018-01-15 | 2018-07-06 | 北京交通大学 | 锌铟锡氧化物基薄膜晶体管及其制作方法 |
| CN109742151A (zh) * | 2018-12-29 | 2019-05-10 | 成都中电熊猫显示科技有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN110212036A (zh) * | 2019-06-11 | 2019-09-06 | 惠科股份有限公司 | 一种金属氧化物薄膜晶体管器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101681483B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| KR101412761B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN102629585B (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| JP4341062B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| WO2018054122A1 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| US20120181533A1 (en) | Thin film transistor array panel | |
| KR20080104860A (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| US20170316953A1 (en) | Method for fabricating metallic oxide thin film transistor | |
| US9929274B2 (en) | Thin-film transistor, method for fabricating thin-film transistor, and display device | |
| TWI423346B (zh) | 薄膜電晶體及其製造方法 | |
| KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| CN106783628B (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| WO2018149027A1 (zh) | 一种薄膜晶体管及其制备方法 | |
| WO2013127337A1 (zh) | 氧化物半导体薄膜晶体管及其制造方法与显示装置 | |
| WO2019037631A1 (zh) | 一种阵列基板及其制造方法 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN105702586A (zh) | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 | |
| WO2015032135A1 (zh) | 阻挡层及其制备方法、薄膜晶体管、阵列基板 | |
| WO2021073193A1 (zh) | 垂直结构的复合晶型金属氧化物薄膜晶体管及其制造方法 | |
| KR20080112091A (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| US8470638B2 (en) | Thin film transistor array panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210514 |
|
| RJ01 | Rejection of invention patent application after publication |