CN110212036A - 一种金属氧化物薄膜晶体管器件及其制作方法 - Google Patents

一种金属氧化物薄膜晶体管器件及其制作方法 Download PDF

Info

Publication number
CN110212036A
CN110212036A CN201910504642.8A CN201910504642A CN110212036A CN 110212036 A CN110212036 A CN 110212036A CN 201910504642 A CN201910504642 A CN 201910504642A CN 110212036 A CN110212036 A CN 110212036A
Authority
CN
China
Prior art keywords
metal oxide
active layer
film transistor
transistor device
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910504642.8A
Other languages
English (en)
Inventor
孙松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201910504642.8A priority Critical patent/CN110212036A/zh
Publication of CN110212036A publication Critical patent/CN110212036A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种金属氧化物薄膜晶体管器件,所述金属氧化物薄膜晶体管器件包括:基板;栅极,设置在所述基板上;绝缘层,沉积在所述栅极上;有源层,覆盖于所述绝缘层上,所述有源层上设置有源极和漏极,所述有源层采用的材料为掺杂锂元素的氧化锌铟;封装层,沉积于所述源极和所述漏极上,以将所述源极和漏极与外部绝缘隔离。本申请还公开了一种金属氧化物薄膜晶体管器件的制作方法。本申请通过采用掺杂锂元素的氧化锌铟制备有源层,掺杂的锂元素可以置换掉有源层中的锌,降低了有源层的载流子浓度,提高了金属氧化物TFT器件的性能。

Description

一种金属氧化物薄膜晶体管器件及其制作方法
技术领域
本申请涉及液晶显示领域,尤其涉及一种金属氧化物薄膜晶体管器件及其制作方法。
背景技术
随着显示技术的快速发展,为了满足更高的用户体验需求,高分辨率、大寸的平板显示器的研发将成为一种必然的发展趋势,传统的硅基薄膜晶体管(TFT,Thin FilmTransistor)己经逐渐难以满足市场需求,而金属氧化物TFT因其迁移率髙、面积大、均匀性好、开口率高等诸多优势,成为显示技术发展中最有力的竞争者。
一般的金属氧化物TFT的有源层通常采用氧化锌铟制备而成,然而采用该种材料制成的金属氧化物TFT其有源层载流子浓度过高,导致金属氧化物TFT的性能差。
上述内容仅用于辅助理解本申请的技术方案,并不代表承认上述内容是现有技术。
发明内容
本申请的主要目的在于提供一种金属氧化物薄膜晶体管器件,旨在解决传统金属氧化物薄膜晶体管器件有源层载流子浓度过高,器件性能差的技术问题。
为实现上述目的,本申请提供一种金属氧化物薄膜晶体管器件,包括:基板;栅极,设置在所述基板上;绝缘层,沉积在所述栅极上;有源层,覆盖于所述绝缘层上,所述有源层上设置有源极和漏极,所述有源层采用的材料为掺杂锂元素的氧化锌铟(InZnO);封装层,沉积于所述源极和所述漏极上,以将所述源极和漏极与外部绝缘隔离。
可选地,所述绝缘层和所述封装层采用的材料为氮化硅(SiNx)、或氧化硅(SiOx)、或SiNx和SiOx的组合。
可选地,所述源极和所述漏极采用的材料为钼/铝/钼(Mo/Al/Mo)复合结构。
可选地,所述栅极采用的材料为钼(Mo)、铝(Al)和Mo/Al/Mo复合结构中的一种。
可选地,所述有源层厚度为30nm-50nm。
此外,为实现上述目的,本申请还提供一种金属氧化物薄膜晶体管器件的制作方法,所述金属氧化物薄膜晶体管器件的制作方法包括:在基板上制备栅极;在所述栅极上沉积绝缘层;在所述绝缘层上制备有源层,所述有源层的材料为掺杂锂(Li)元素的InZnO;在所述有源层上制备源极和漏极;在所述源极和所述漏极上沉积封装层。
可选地,所述在所述绝缘层上制备有源层,所述有源层的材料为掺杂锂元素的InZnO的步骤之后还包括:对所述有源层进行退火处理。
可选地,所述退火处理的退火温度为550℃-650℃。
可选地,所述有源层的制备过程中通入氧气。
可选地,通入的氧气流量为2SCCM-4SCCM。
本申请实施例提出的一种金属氧化物薄膜晶体管器件及其制作方法,通过采用掺杂锂元素的氧化锌铟制备有源层,掺杂的锂元素可以置换掉有源层中的锌,降低了有源层的载流子浓度,提高了金属氧化物薄膜晶体管器件的性能。
附图说明
图1是本申请金属氧化物薄膜晶体管器件实施例的结构示意图;
图2是本申请金属氧化物薄膜晶体管器件的制作方法实施例的流程示意图。
本申请目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明,本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
参照图1,本申请实施例提出一种金属氧化物薄膜晶体管器件,所述金属氧化物薄膜晶体管器件包括:基板1;栅极2,设置在基板1上;绝缘层3,沉积在栅极2上;有源层4,设置在绝缘层3上,有源层4上设置有源极5和漏极6,有源层4采用的材料为掺杂锂元素的InZnO;封装层7,覆盖于源极5和漏极6上,以将源极5和漏极6与外部绝缘隔离。
具体地,基板1为由玻璃制成的面板结构,其厚度为0.5mm-0.7mm,用于提供电极的承载和固定平台以制成所述金属氧化物TFT器件。栅极2为金属导电极,其为薄膜结构,设置在基板1的中间,用于控制源极5和漏极6之间的电流。绝缘层3沉积在栅极2上,同时将基板1覆盖,用于将栅极2与外部绝缘隔离,以防止漏电造成栅极2的电压不稳定导致TFT工作异常。其中,绝缘层3的边缘与基板1的边缘完全重合相贴。有源层4覆盖于绝缘层3上,与绝缘层3完全重合相贴,用于受栅极2的电压控制生成反型层,形成栅极2与源极5、栅极2与漏极6之间的导电沟道。所述有源层4上方的两侧设置有源极5和漏极6,源极5和漏极6对称设置,源极5和漏极6之间不接触。源极5和漏极6均为金属导电极,薄膜结构。源极5和漏极6之间可以受栅极2与漏极6之间的电压控制导通或截止。封装层7为薄膜结构,其沉积于所述源极5和所述漏极6上,用于将所述源极5和漏极6与外部绝缘隔离,将所述金属氧化物TFT器件与外部绝缘封装,以防止漏电导致金属氧化物TFT器件工作异常。
其中,有源层4采用掺杂Li元素的InZnO制成。在InZnO中掺杂Li元素,Li元素可以置换掉InZnO中的Zn元素,能够有效降低有源层的载流子浓度,提高金属氧化物TFT器件的性能。此外,由于Li元素资源丰富,价格便宜,在提高金属氧化物TFT器件性能的同时还具有优良的经济效益。
在其中一个实施例中,所述绝缘层3和所述封装层7采用的材料为SiNx、或SiOx、或SiNx和SiOx的组合。可选的,由于SiOx和SiNx的相对介电常数较大,具有较好的致密性和绝缘性,用SiOx或SiNx或二者的组合制成的绝缘层3可以跟有源层4之间形成较好的绝缘隔离面。
在其中一个实施例中,所述源极5和所述漏极6采用的材料为Mo/Al/Mo复合结构。Mo/Al/Mo复合结构包括两层Mo层、和夹在两层Mo层之间的Al层等至少三层金属薄膜。由于单层Mo作为金属氧化物TFT器件的源极和漏极可以有效降低漏电流,但是Mo是一种稀有金属,其价格昂贵、耐腐蚀、难刻蚀,从而导致生产周期长、成本高。本实施例中,使用Mo/Al/Mo复合结构制成源极5和漏极6,通过加入Al层来有效替代一部分Mo来降低源极和漏极的生产成本缩短其生产周期。当然,还可根据具体需求采用其他材料制备所述源极5和所述漏极6,在本申请中并无限制。
此外,由于Al会渗透过Mo与Si反应生成化合物,使器件的漏电流增加,影响导电沟道的界面平整性。进一步地,在其中一个实施例中,通过设置合适的与绝缘层3接触的Mo层的厚度,以提高导电沟道界面的平整度,降低漏电流,从而提高金属氧化物TFT器件的显示质量。其中,与绝缘层3接触的Mo层的厚度为14nm-29nm。本实施例设置的底层Mo层的厚度能够利用较小的Mo层厚度将Al与绝缘层3中的Si元素隔离。本实施例中有源层厚度为30nm-50nm。由于有源层厚度增加能使有源层的精粒尺寸增大,使得有源层表面粗糙度降低,从而使得金属氧化物TFT器件性能更好,但有源层超过一定厚度后随着厚度增加金属氧化物TFT器件的性能趋于稳定,本实施例设置的有源层厚度为金属氧化物TFT器件性能最优时较小的有源层厚度,能够保障金属氧化物TFT器件器件性能较好的前提下使得其厚度在一个较小的范围。
在其中一个实施例中,所述栅极2采用的材料为Mo、Al和Mo/Al/Mo复合结构中的一种。进一步地,栅极2采用的材料还可以是Mo、钛(Ti)、Al、铜(Cu)中的一种或几种的堆栈组合。通过采用金属制成栅极2,使其具有导电功能。当然,还可根据具体需求采用其他材料制备栅极2,在本申请中并无限制。
基于上述实施例,本申请还提供了一种金属氧化物TFT器件的制作方法,所述金属氧化物TFT器件如上述任意一个实施例所述,所述金属氧化物TFT器件的制作方法包括:
步骤S202,在基板1上制备栅极2;
首先在基板1上沉积栅极2的金属层,然后在金属层上涂布光刻胶,并利用光刻胶进行曝光和显影处理来形成栅极的位置和形状,以将栅极2设置在基板1的中间。
步骤S204,在所述栅极2上沉积绝缘层3;
本实施例中,在栅极2上沉积绝缘材料,使栅极2表明形成一层薄膜保护层,即绝缘层3,使栅极2与外部绝缘隔离。其中,绝缘材料为SiNx、或SiOx、或SiNx和SiOx的组合。
步骤S206,在所述绝缘层上制备有源层,所述有源层的材料为掺杂锂元素的InZnO;
在绝缘层3上沉积半导体材料,通过构图工艺,在绝缘层3上形成有源层4的形状,其中,所述半导体材料为掺杂Li元素的InZnO。
步骤S208,在所述有源层上制备源极5和漏极6;
其中,源极5和漏极6制备于有源层4上方的两侧,源极5和漏极6对称设置,制备源极5和漏极6采用的工艺与制备栅极2相同,在此不再赘述,
步骤S210,在所述源极和所述漏极上沉积封装层7。
制作封装层7的工艺与绝缘层3相同,在此不再赘述。
在其中一个实施例中,所述步骤S206之后还包括:对所述有源层4进行退火处理。具体地,将已制备了有源层4的基板1放入退火炉中,对有源层4进行退火处理。在其中一个实施例中,所述退火处理的退火温度为550℃-650℃。本实施例设置的退火温度制作的金属氧化物TFT器件的性能为最佳。通过调整有源层4的退火温度可以使有源层4表面粗糙度减小,从而使有源层4的厚度减小,还可以使有源层4的导电沟道处表面缺陷态密度减小,从而使金属氧化物TFT器件的迁移率、阈值电压、开关比、亚阈值摆幅均达到最佳值。
在其中一个实施例中,所述有源层4的制备过程中通入氧气。本实施例中,通入的氧气流量为2SCCM-4SCCM。本实施例设置的氧气流量制作的金属氧化物TFT器件的性能为最佳。在有源层制备过程中通入一定量的氧气,减小了有源层4的表面缺陷态密度,降低了有源层4中的载流子浓度,从而提高了金属氧化物TFT器件的综合性能。
以上所述仅为本申请的可选实施例,并非因此限制本申请的专利范围,凡是在本申请的构思下,利用本申请说明书及附图内容所作的等效变换,或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。

Claims (10)

1.一种金属氧化物薄膜晶体管器件,其特征在于,所述金属氧化物薄膜晶体管器件包括:
基板;
栅极,设置在所述基板上;
绝缘层,沉积在所述栅极上;
有源层,覆盖于所述绝缘层上,所述有源层上设置有源极和漏极,所述有源层采用的材料为掺杂锂元素的氧化锌铟;
封装层,沉积于所述源极和所述漏极上,以将所述源极和漏极与外部绝缘隔离。
2.如权利要求1所述的金属氧化物薄膜晶体管器件,其特征在于,所述绝缘层和所述封装层采用的材料为氮化硅、或氧化硅、或氮化硅和氧化硅的组合。
3.如权利要求1所述的金属氧化物薄膜晶体管器件,其特征在于,所述源极和所述漏极采用的材料为钼/铝/钼复合结构。
4.如权利要求1所述的金属氧化物薄膜晶体管器件,其特征在于,所述栅极采用的材料为钼、铝和钼/铝/钼复合结构中的一种。
5.如权利要求1所述的金属氧化物薄膜晶体管器件,其特征在于,所述有源层厚度为30nm-50nm。
6.一种如权利要求1-5任一项所述的金属氧化物薄膜晶体管器件的制作方法,其特征在于,所述金属氧化物薄膜晶体管器件的制作方法包括:
在基板上制备栅极;
在所述栅极上沉积绝缘层;
在所述绝缘层上制备有源层,所述有源层的材料为掺杂锂元素的氧化锌铟;
在所述有源层上制备源极和漏极;
在所述源极和所述漏极上沉积封装层。
7.如权利要求6所述的金属氧化物薄膜晶体管器件的制作方法,其特征在于,所述在所述绝缘层上制备有源层,所述有源层的材料为掺杂锂元素的氧化锌铟的步骤之后还包括:对所述有源层进行退火处理。
8.如权利要求7所述的金属氧化物薄膜晶体管器件的制作方法,其特征在于,所述退火处理的退火温度为550℃-650℃。
9.如权利要求5所述的金属氧化物薄膜晶体管器件的制作方法,其特征在于,所述有源层的制备过程中通入氧气。
10.如权利要求9所述的金属氧化物薄膜晶体管器件的制作方法,其特征在于,通入的氧气流量为2SCCM-4SCCM。
CN201910504642.8A 2019-06-11 2019-06-11 一种金属氧化物薄膜晶体管器件及其制作方法 Pending CN110212036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910504642.8A CN110212036A (zh) 2019-06-11 2019-06-11 一种金属氧化物薄膜晶体管器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910504642.8A CN110212036A (zh) 2019-06-11 2019-06-11 一种金属氧化物薄膜晶体管器件及其制作方法

Publications (1)

Publication Number Publication Date
CN110212036A true CN110212036A (zh) 2019-09-06

Family

ID=67792085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910504642.8A Pending CN110212036A (zh) 2019-06-11 2019-06-11 一种金属氧化物薄膜晶体管器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110212036A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802904A (zh) * 2020-12-29 2021-05-14 重庆先进光电显示技术研究院 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655389A (zh) * 2016-01-15 2016-06-08 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
CN105742342A (zh) * 2016-02-23 2016-07-06 华南理工大学 一种氧化物半导体薄膜及其低温溶液制备方法
CN106601689A (zh) * 2016-12-08 2017-04-26 惠科股份有限公司 主动开关阵列基板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655389A (zh) * 2016-01-15 2016-06-08 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
CN105742342A (zh) * 2016-02-23 2016-07-06 华南理工大学 一种氧化物半导体薄膜及其低温溶液制备方法
CN106601689A (zh) * 2016-12-08 2017-04-26 惠科股份有限公司 主动开关阵列基板及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BIN LI ETAL: "Effect of annealing temperature on the electrical properties of In-Zn-Li-O thin film transistors", 《SOLID-STATE ELECTRONICS》 *
周东站: "锂氮掺杂氧化锌薄膜晶体管的制备与性能", 《中国博士学位论文全文数据库(电子期刊)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802904A (zh) * 2020-12-29 2021-05-14 重庆先进光电显示技术研究院 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置

Similar Documents

Publication Publication Date Title
CN110429118A (zh) 显示面板及其制备方法和显示装置
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
CN102646699A (zh) 一种氧化物薄膜晶体管及其制备方法
CN104966722A (zh) Tft基板结构及其制作方法
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
WO2022267554A1 (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN104900712A (zh) Tft基板结构的制作方法及tft基板结构
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
US20140183541A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN107195687B (zh) 一种tft及其制作方法、阵列基板、显示面板及显示装置
CN107564966B (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN103700709A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示器
CN102800708B (zh) 半导体元件及其制作方法
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN110212036A (zh) 一种金属氧化物薄膜晶体管器件及其制作方法
CN106373967A (zh) 阵列基板及其制备方法、显示装置
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN108122759A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105185838B (zh) 薄膜晶体管及其制造方法
CN109192668A (zh) 薄膜晶体管及其制造方法、显示面板
CN209515675U (zh) 一种分离栅mosfet器件
CN112242406A (zh) 阵列基板及其制作方法、显示装置
CN109860209A (zh) Tft基板的制作方法及tft基板
CN104362098A (zh) 氧化物薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190906