CN109103109A - 一种薄膜晶体管及其制备方法、显示面板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
CN109103109A
CN109103109A CN201811001714.9A CN201811001714A CN109103109A CN 109103109 A CN109103109 A CN 109103109A CN 201811001714 A CN201811001714 A CN 201811001714A CN 109103109 A CN109103109 A CN 109103109A
Authority
CN
China
Prior art keywords
layer
graphene
electrode
source electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811001714.9A
Other languages
English (en)
Inventor
夏兴达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201811001714.9A priority Critical patent/CN109103109A/zh
Publication of CN109103109A publication Critical patent/CN109103109A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管及其制备方法、显示面板、显示装置,其中,所述薄膜晶体管的制备方法在形成源极和漏极之前,首先形成了覆盖有源层的氧化石墨烯层,然后将用于形成源极和漏极的位置还原为石墨烯层,最后进行源极和漏极的形成工艺,在源极和漏极的形成过程中,由于氧化石墨烯层和石墨烯层对于有源层的保护,避免了形成源极和漏极的刻蚀液腐蚀问题。并且由于氧化石墨烯的形成工艺和氧化石墨烯还原为石墨烯的形成工艺相较于直接制备石墨烯的工艺而言,具有反应环境温度较低的优势,可以直接在有源层上进行氧化石墨烯层的制备以及氧化石墨烯的还原工艺,而不会对有源层的性能产生不良影响,有利于简化石墨烯层的制备工艺。

Description

一种薄膜晶体管及其制备方法、显示面板、显示装置
技术领域
本申请涉及半导体技术领域,更具体地说,涉及一种薄膜晶体管及其制备方法、显示面板、显示装置。
背景技术
铟镓锌氧化物(IndiumGallium Zinc Oxide,IGZO)是一种含有铟、镓和锌的非晶氧化物,载流子迁移率是非晶硅材料的20~30倍。由IGZO材料作为薄膜晶体管(Thin FilmTransistor,TFT)的有源层可以大大提高TFT对像素电极的充放电速率,有利于提高显示面板中像素的响应速度,实现更快的刷新率。
由IGZO材料作为有源层的TFT包括背沟道刻蚀(Back Channel Etching,BCE)结构的TFT,在这种结构的TFT中,源极和漏极部分覆盖有源层形成,在形成过程中存在有源层易被源极和漏极的刻蚀液腐蚀以及源极和漏极的材料对有源层造成污染的问题,对BCE结构的TFT的性能造成不良影响。
发明内容
为解决上述技术问题,本申请提供了一种薄膜晶体管及其制备方法、显示面板、显示装置,以解决薄膜晶体管的源极和漏极在形成过程中存在的有源层易被腐蚀和污染的问题。
为解决上述技术问题,本申请实施例提供了如下技术方案:
一种薄膜晶体管的制备方法,包括:
提供第一衬底,在所述第一衬底上设置有源层,所述有源层包括沟道区、漏极区和源极区;
覆盖所述有源层形成氧化石墨烯层;
将所述氧化石墨烯层的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底一侧形成源极和漏极,所述源极和漏极位于所述沟道区两侧,所述源极通过所述石墨烯层与所述源极区电连接,所述漏极通过所述石墨烯层与所述漏极区电连接。
一种薄膜晶体管,所述薄膜晶体管形成于第一衬底上,所述薄膜晶体管包括:
位于所述第一衬底上的有源层,所述有源层包括沟道区、漏极区和源极区;
部分覆盖所源极区的第一石墨烯结构以及部分覆盖所述漏极区的第二石墨烯结构,所述第一石墨烯结构和第二石墨烯结构构成石墨烯层;
位于所述第一石墨烯结构和第二石墨烯结构之间,且部分覆盖所述有源层的氧化石墨烯层;
覆盖所述第一石墨烯结构的源极和覆盖所述第二石墨烯结构的漏极,所述源极通过所述石墨烯层与所述源极区电连接,所述漏极通过所述石墨烯层与所述漏极区电连接。
一种显示面板,包括:上述的薄膜晶体管。
一种显示装置,包括:上述的显示面板。
从上述技术方案可以看出,本申请实施例提供了一种薄膜晶体管及其制备方法、显示面板、显示装置,其中,所述薄膜晶体管的制备方法在形成源极和漏极之前,首先形成了覆盖有源层的氧化石墨烯层,然后将用于形成源极和漏极的位置还原为石墨烯层,最后进行源极和漏极的形成工艺,在源极和漏极的形成过程中,由于氧化石墨烯层和石墨烯层对于有源层的保护,避免了形成源极和漏极的刻蚀液腐蚀问题。
并且由于氧化石墨烯的形成工艺和氧化石墨烯还原为石墨烯的形成工艺相较于直接制备石墨烯的工艺而言,具有反应环境温度较低的优势,可以直接在有源层上进行氧化石墨烯层的制备以及氧化石墨烯的还原工艺,而不会对有源层的性能产生不良影响,有利于简化石墨烯层的制备工艺。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请的一个实施例提供的薄膜晶体管的制备方法的流程示意图;
图2-图9为本申请的一个实施例提供的薄膜晶体管的制备流程示意图;
图10为本申请的另一个实施例提供的薄膜晶体管的制备方法的流程示意图;
图11-图13为本申请的一个实施例提供的一种基于图4所示的结构将氧化石墨烯层的预设区域还原为石墨烯层,并形成源极和漏极的流程示意图;
图14为本申请的又一个实施例提供的薄膜晶体管的制备方法的流程示意图;
图15-图16为本申请的另一个实施例提供的一种基于图4所示的结构将氧化石墨烯层的预设区域还原为石墨烯层,并形成源极和漏极的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例提供了一种薄膜晶体管的制备方法,如图1所示,图1为薄膜晶体管的制备方法的流程示意图,所述薄膜晶体管的制备方法包括:
S101:提供第一衬底,在所述第一衬底上设置有源层,所述有源层包括沟道区、漏极区和源极区;参考图2和图3,图2和图3为第一衬底的剖面结构示意图;在图2中还示出了位于第一衬底10上的栅极20以及覆盖栅极20的栅绝缘层40,所述有源层30位于所述栅绝缘层40背离所述栅极20一侧;在图3中,所述有源层30位于所述第一衬底10表面。
S102:覆盖所述有源层形成氧化石墨烯层;参考图4和图5,图4为图2所示的第一衬底10经过步骤S102后的剖面结构示意图,图5为图3所示的第一衬底10经过步骤S102后的剖面结构示意图。在图4和图5中,标号50表示所述氧化石墨烯层。
S103:将所述氧化石墨烯层50的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底10一侧形成源极和漏极,所述源极和漏极位于所述沟道区两侧,所述源极通过所述石墨烯层与所述源极区电连接,所述漏极通过所述石墨烯层与所述漏极区电连接。
参考图6、图7和图8,图6和图7为图4所示的第一衬底经过步骤S103后的剖面结构示意图,图8为图5所示的第一衬底经过步骤S103后的剖面结构示意图。在图6和图8中,在执行步骤S103的过程中保留了位于源极61和漏极62的形成区域(预设区域)之间的氧化石墨烯层50,使留下的氧化石墨烯层50起到保护有源层30中沟道区的目的;而在图7中,将除用于形成源极61和漏极62的区域之外的氧化石墨烯层30全部去除掉了。参考图9,图9为基于图8所示的结构形成的薄膜晶体管,图9和图6、图7均为本实施例提供的薄膜晶体管的制备方法能够制备获得的薄膜晶体管的结构示意图,图6和图7所示的结构为底栅结构的薄膜晶体管,图9所示的结构为顶栅结构的薄膜晶体管。
在下面的一些实施例中,具体说明了几种将所述氧化石墨烯层的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底一侧形成源极和漏极的具体方法。
例如,参考图10,图10为薄膜晶体管的制备方法的流程示意图,该过程具体包括:
S1031:在所述氧化石墨烯层50背离所述第一衬底10一侧形成第一掩膜图形,所述第一掩模图形在所述第一衬底10上的正投影与所述有源层30的沟道区在所述第一衬底10上的正投影至少部分重合;参考图11,图11为基于图4所示的结构经过步骤S1031后的剖面结构示意图。在图11中,第一掩模图形PR1可以由光学胶经过曝光、显影等过程形成的软质掩膜图形,也可以是其他材料形成的软质掩膜或硬质掩膜,本申请对此并不做限定。
S1032:利用化学还原法对未被所述第一掩模图形PR1覆盖的氧化石墨烯层50进行还原处理,以形成石墨烯层51;参考图12,图12为基于图11所示的结构经过步骤S1032后的剖面结构示意图。
氧化石墨烯层50还原处理形成石墨烯层51的化学还原过程中主要应用到肼类还原剂(肼、二甲基肼等)、金属氢化物类还原剂(硼氢化钠、氢化锂铝等)、卤化物还原剂(氢碘酸、氢溴酸等)和活性金属还原剂中的至少一种,这些还原剂的水溶液与氧化石墨烯层50接触后通常在低于100℃的溶液环境下即可进行对氧化石墨烯层的还原处理;以活性金属还原剂为例,采用铝粉在室温和酸性溶液环境下还原氧化石墨烯,还原过程仅需30分钟,并还原获得的石墨烯的电导率较高,且具有良好的热稳定性。因此,氧化石墨烯层50的整个还原过程可以在低于100℃的条件下进行,相较于在高温环境(900℃以上)中直接形成石墨烯层51的制备工艺具有反应环境温度较低的优势,可以直接在有源层30上进行氧化石墨烯层50的制备以及氧化石墨烯51的还原工艺,而不会对有源层30的性能产生不良影响,有利于简化石墨烯层51的制备工艺。
S1033:去除所述第一掩模图形PR1,并在所述石墨烯层51背离所述第一衬底10一侧形成电极层;参考图13,图13为基于图12所示的结构经过步骤S1033后的剖面结构示意图,在图13中,标号60表示所述电极层。
S1034:对所述电极层60及所述石墨烯层51进行图案化,以形成源极61、漏极62和位于源极61和漏极62覆盖区域中的石墨烯层51。图13所示的结构经过步骤S1034后的剖面结构参考图6。
在对图13所示的结构进行图案化的过程中,由于覆盖有源层30的沟道区的氧化石墨烯层50的存在,使得沟道区可以避免受到图案化过程中的刻蚀液或刻蚀气体的腐蚀,有利于提升薄膜晶体管的电学性能。
下面对所述电极层及所述石墨烯层进行图案化的过程进行具体说明,包括:
在所述电极层60背离所述第一衬底10一侧形成第二掩模图形,所述第二掩模图形在所述第一衬底10上的正投影与所述预设区域在所述第一衬底10上的正投影重合;
以所述第二掩模图形为掩膜,对所述电极层60进行刻蚀,以形成所述源极61和所述漏极62;
去除所述第二掩模图形,形成覆盖所述源极61、漏极62和所述氧化石墨烯层50的第三掩模图形;
以所述第三掩模图形为掩膜,对所述石墨烯层51进行刻蚀,以去除位于源极61和漏极62覆盖区域之外的石墨烯层51。
在本实施例中,对石墨烯层50和电极层60的图案化分为两个工序来进行,这是因为难以找到一个能够同时对电极层60和石墨烯层50进行刻蚀的刻蚀液或刻蚀气体,因此,为了保证石墨烯层50和电极层60的充分刻蚀,采取分步刻蚀的工艺,采用不同的刻蚀液或刻蚀气体分别对石墨烯层50和电极层60进行刻蚀。
下面的一个实施例介绍了另外一种将所述氧化石墨烯层的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底一侧形成源极和漏极的具体方法,参考图14,图14为薄膜晶体管的制备方法的流程示意图,该过程具体包括:
S1035:利用化学还原法对所述氧化石墨烯层进行还原处理,以获得覆盖所述有源层和所述栅绝缘层的石墨烯层;参考图15,图15为基于图4所示的结构经过步骤S1035后的剖面结构示意图。
S1036:在所述石墨烯层背离所述第一衬底一侧形成电极层;参考图16,图16为基于图15所示的结构经过步骤S1036后的剖面结构示意图。
S1037:对所述电极层及所述石墨烯层进行图案化,以形成源极、漏极和位于源极和漏极覆盖区域中的石墨烯层。基于图16经过步骤S1037后的剖面结构参考图7。
在本实施例中,将所述氧化石墨烯层50的预设区域还原为石墨烯层51,并在所述预设区域背离所述第一衬底10一侧形成源极61和漏极62的工序相较于图10所示的实施例中的该步骤工序较少,有利于简化薄膜晶体管的制备工艺。
同样的,在本实施例中,对所述电极层60及所述石墨烯层51进行图案化的工序仍然分为两步刻蚀工序进行,具体包括:
在所述电极层60背离所述第一衬底10一侧形成第二掩模图形,所述第二掩模图形在所述第一衬底10上的正投影与所述预设区域在所述第一衬底10上的正投影重合;
以所述第二掩模图形为掩膜,对所述电极层60进行刻蚀,以形成所述源极61和所述漏极62;
以所述第二掩模图形为掩膜,对所述石墨烯层51进行刻蚀,以去除位于源极61和漏极62覆盖区域之外的石墨烯层51。
需要注意的是,对所述电极层60及所述石墨烯层51进行图案化的工序虽然仍然需要分为两步来进行,但由于不需要保留氧化石墨烯层50,因此,可以利用同一道掩膜图形为掩膜,对石墨烯层51和电极层60进行分别刻蚀,进一步简化薄膜晶体管的制备工艺。
在上述实施例的基础上,本申请的一个具体实施例提供了一种氧化石墨烯层形成的具体过程,包括:
利用溶液法覆盖所述有源层形成氧化石墨烯层。
具体地,所述覆盖所述有源层形成氧化石墨烯层包括:
利用氧化石墨烯的水溶液,采用旋涂工艺或丝网印刷工艺或薄膜打印工艺覆盖所述有源层形成氧化石墨烯层。
溶液法制备氧化石墨烯层具有常温条件下即可进行的优势,制备环境温和且易形成。并且氧化石墨烯的水溶液对有源层无影响,避免了氧化石墨烯的形成工艺对有源层的不良影响。
下面对本申请实施例提供的薄膜晶体管进行说明,下文描述的薄膜晶体管可以与上文描述的薄膜晶体管的制备方法相互对应参照。
相应的,本申请实施例还提供了一种薄膜晶体管,参考图6和图9,所述薄膜晶体管形成于第一衬底10上,包括:
位于所述第一衬底10上的有源层30,所述有源层30包括沟道区、漏极区和源极区;
部分覆盖所源极区的第一石墨烯结构以及部分覆盖所述漏极区的第二石墨烯结构,所述第一石墨烯结构和第二石墨烯结构构成石墨烯层51;
位于所述第一石墨烯结构和第二石墨烯结构之间,且部分覆盖所述有源层30的氧化石墨烯层50;
覆盖所述第一石墨烯结构的源极61和覆盖所述第二石墨烯结构的漏极62,所述源极61通过所述石墨烯层51与所述源极区电连接,所述漏极62通过所述石墨烯层51与所述漏极区电连接。
可选的,所述有源层30为铟镓锌氧化物有源层。
在图6所示的实施例中,所述第一衬底10上还设置有栅极20和栅绝缘层40,其中,所述栅极20位于所述第一衬底10和所述有源层30之间,所述栅绝缘层40位于所述栅极20和所述有源层30之间,所述栅绝缘层40覆盖所述栅极20及所述第一衬底10。
在图9所示的实施例中,所述第一衬底10上还设置有栅极20和栅绝缘层40,所述栅极20位于所述源极61和所述漏极62远离所述有源层30一侧,所述栅绝缘层40位于所述栅极20与所述源极61和所述漏极62之间,所述栅绝缘层40覆盖所述源极61和所述漏极62。
相应的,本申请实施例还提供了一种显示面板,包括:上述任一实施例所述的薄膜晶体管。
具体地,所述显示面板还包括像素电路和外围电路,所述像素电路和/或外围电路中的薄膜晶体管可以为上述任一实施例所述的薄膜晶体管。其中,所述外围电路包括栅极驱动电路和数据驱动电路等,本申请对此并不做限定。
在本发明的一个实施例中,显示面板包括阵列基板,阵列基板包括第一衬底、位于第一衬底上交叉设置的栅极线和数据线、位于栅极线和数据线限定区域中的显示像素以及位于阵列基板的边框区域的外围电路,其中显示像素包括与栅极线和数据线电连接的像素电路和与该像素电路电连接的发光单元,像素电路用于驱动发光单元发光,外围电路可以包括栅极驱动电路和数据驱动电路,栅极驱动电路用于为栅极线提供信号,数据驱动电路用于为数据线提供信号,其中,像素电路和/或外围电路中的薄膜晶体管可以为上述任一实施例所述的薄膜晶体管。
相应的,本申请实施例还提供了一种显示装置,包括:上述任一实施例所述的显示面板。具体地,本申请实施例提供的显示装置可以包括移动显示终端,比如手机、平板等显示装置,本申请申请实施例提供的显示装置还可以包括电脑、电视机、车载显示、可穿戴显示装置等显示装置。
综上所述,本申请实施例提供了一种薄膜晶体管及其制备方法、显示面板,其中,所述薄膜晶体管的制备方法在形成源极和漏极之前,首先形成了覆盖有源层的氧化石墨烯层,然后将用于形成源极和漏极的位置还原为石墨烯层,最后进行源极和漏极的形成工艺,在源极和漏极的形成过程中,由于氧化石墨烯层和石墨烯层对于有源层的保护,避免了形成源极和漏极的刻蚀液腐蚀问题。
并且由于氧化石墨烯的形成工艺和氧化石墨烯还原为石墨烯的形成工艺相较于直接制备石墨烯的工艺而言,具有反应环境温度较低的优势,可以直接在有源层上进行氧化石墨烯层的制备以及氧化石墨烯的还原工艺,而不会对有源层的性能产生不良影响,有利于简化石墨烯层的制备工艺。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种薄膜晶体管的制备方法,其特征在于,包括:
提供第一衬底,在所述第一衬底上设置有源层,所述有源层包括沟道区、漏极区和源极区;
覆盖所述有源层形成氧化石墨烯层;
将所述氧化石墨烯层的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底一侧形成源极和漏极,所述源极和漏极位于所述沟道区两侧,所述源极通过所述石墨烯层与所述源极区电连接,所述漏极通过所述石墨烯层与所述漏极区电连接。
2.根据权利要求1所述的方法,其特征在于,所述将所述氧化石墨烯层的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底一侧形成源极和漏极包括:
在所述氧化石墨烯层背离所述第一衬底一侧形成第一掩膜图形,所述第一掩模图形在所述第一衬底上的正投影与所述有源层的沟道区在所述第一衬底上的正投影至少部分重合;
利用化学还原法对未被所述第一掩模图形覆盖的氧化石墨烯层进行还原处理,以形成石墨烯层;
去除所述第一掩模图形,并在所述石墨烯层背离所述第一衬底一侧形成电极层;
对所述电极层及所述石墨烯层进行图案化,以形成源极、漏极和位于源极和漏极覆盖区域中的石墨烯层。
3.根据权利要求2所述的方法,其特征在于,所述对所述电极层及所述石墨烯层进行图案化,以形成源极、漏极和位于源极和漏极覆盖区域中的石墨烯层包括:
在所述电极层背离所述第一衬底一侧形成第二掩模图形,所述第二掩模图形在所述第一衬底上的正投影与所述预设区域在所述第一衬底上的正投影重合;
以所述第二掩模图形为掩膜,对所述电极层进行刻蚀,以形成所述源极和所述漏极;
去除所述第二掩模图形,形成覆盖所述源极、漏极和所述氧化石墨烯层的第三掩模图形;
以所述第三掩模图形为掩膜,对所述石墨烯层进行刻蚀,以去除位于源极和漏极覆盖区域之外的石墨烯层。
4.根据权利要求1所述的方法,其特征在于,所述将所述氧化石墨烯层的预设区域还原为石墨烯层,并在所述预设区域背离所述第一衬底一侧形成源极和漏极包括:
利用化学还原法对所述氧化石墨烯层进行还原处理,以获得覆盖所述有源层和所述栅绝缘层的石墨烯层;
在所述石墨烯层背离所述第一衬底一侧形成电极层;
对所述电极层及所述石墨烯层进行图案化,以形成源极、漏极和位于源极和漏极覆盖区域中的石墨烯层。
5.根据权利要求4所述的方法,其特征在于,所述对所述电极层及所述石墨烯层进行图案化包括:
在所述电极层背离所述第一衬底一侧形成第二掩模图形,所述第二掩模图形在所述第一衬底上的正投影与所述预设区域在所述第一衬底上的正投影重合;
以所述第二掩模图形为掩膜,对所述电极层进行刻蚀,以形成所述源极和所述漏极;
以所述第二掩模图形为掩膜,对所述石墨烯层进行刻蚀,以去除位于源极和漏极覆盖区域之外的石墨烯层。
6.根据权利要求1所述的方法,其特征在于,所述覆盖所述有源层形成氧化石墨烯层包括:
利用溶液法覆盖所述有源层形成氧化石墨烯层。
7.根据权利要求6所述的方法,其特征在于,所述覆盖所述有源层形成氧化石墨烯层包括:
利用氧化石墨烯的水溶液,采用旋涂工艺或丝网印刷工艺或薄膜打印工艺覆盖所述有源层形成氧化石墨烯层。
8.根据权利要求1所述的方法,其特征在于,所述第一衬底上还设置有栅极和栅绝缘层,其中,所述栅极位于所述第一衬底和所述有源层之间,所述栅绝缘层位于所述栅极和所述有源层之间,所述栅绝缘层覆盖所述栅极及所述第一衬底;或者,
所述栅极位于所述源极和所述漏极远离所述有源层一侧,所述栅绝缘层位于所述栅极与所述源极和所述漏极之间,所述栅绝缘层覆盖所述源极和所述漏极。
9.一种薄膜晶体管,其特征在于,所述薄膜晶体管形成于第一衬底上,所述薄膜晶体管包括:
位于所述第一衬底上的有源层,所述有源层包括沟道区、漏极区和源极区;
部分覆盖所源极区的第一石墨烯结构以及部分覆盖所述漏极区的第二石墨烯结构,所述第一石墨烯结构和第二石墨烯结构构成石墨烯层;
位于所述第一石墨烯结构和第二石墨烯结构之间,且部分覆盖所述有源层的氧化石墨烯层;
覆盖所述第一石墨烯结构的源极和覆盖所述第二石墨烯结构的漏极,所述源极通过所述石墨烯层与所述源极区电连接,所述漏极通过所述石墨烯层与所述漏极区电连接。
10.根据权利要求9所述的薄膜晶体管,其特征在于,还包括设置在所述第一衬底上的栅极和栅绝缘层,其中,所述栅极位于所述第一衬底和所述有源层之间,所述栅绝缘层位于所述栅极和所述有源层之间,所述栅绝缘层覆盖所述栅极及所述第一衬底;或者,
所述栅极位于所述源极和所述漏极远离所述有源层一侧,所述栅绝缘层位于所述栅极与所述源极和所述漏极之间,所述栅绝缘层覆盖所述源极和所述漏极。
11.根据权利要求10所述的薄膜晶体管,其特征在于,所述有源层为铟镓锌氧化物有源层。
12.一种显示面板,其特征在于,包括权利要求9-11任一项所述的薄膜晶体管。
13.一种显示装置,其特征在于,包括权利要求12所述的显示面板。
CN201811001714.9A 2018-08-30 2018-08-30 一种薄膜晶体管及其制备方法、显示面板、显示装置 Pending CN109103109A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811001714.9A CN109103109A (zh) 2018-08-30 2018-08-30 一种薄膜晶体管及其制备方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811001714.9A CN109103109A (zh) 2018-08-30 2018-08-30 一种薄膜晶体管及其制备方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN109103109A true CN109103109A (zh) 2018-12-28

Family

ID=64864295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811001714.9A Pending CN109103109A (zh) 2018-08-30 2018-08-30 一种薄膜晶体管及其制备方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN109103109A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888072A (zh) * 2019-04-03 2019-06-14 南京紫科光电科技有限公司 一种基于石墨烯的可调波长led及其制备方法
WO2022017387A1 (zh) * 2020-07-21 2022-01-27 上海集成电路研发中心有限公司 一种空隙石墨烯场效应管结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104505405A (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN107104078A (zh) * 2017-06-06 2017-08-29 深圳市华星光电技术有限公司 石墨烯电极及其图案化制备方法,阵列基板
CN107946316A (zh) * 2017-11-17 2018-04-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104505405A (zh) * 2014-12-30 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN107104078A (zh) * 2017-06-06 2017-08-29 深圳市华星光电技术有限公司 石墨烯电极及其图案化制备方法,阵列基板
CN107946316A (zh) * 2017-11-17 2018-04-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888072A (zh) * 2019-04-03 2019-06-14 南京紫科光电科技有限公司 一种基于石墨烯的可调波长led及其制备方法
CN109888072B (zh) * 2019-04-03 2024-01-30 南京紫科光电科技有限公司 一种基于石墨烯的可调波长led及其制备方法
WO2022017387A1 (zh) * 2020-07-21 2022-01-27 上海集成电路研发中心有限公司 一种空隙石墨烯场效应管结构及制备方法

Similar Documents

Publication Publication Date Title
CN107481934B (zh) 一种薄膜晶体管的制作方法
CN102629579B (zh) 一种柔性tft阵列基板及其制造方法和显示装置
CN105845737B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN102646717B (zh) 阵列基板和其制造方法以及显示装置
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
TW201032289A (en) Method of fabricating array substrate
CN105206626B (zh) 阵列基板及其制备方法、显示装置
CN105226015A (zh) 一种tft阵列基板及其制作方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN102902111B (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
CN107359126A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN106601754A (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN111180471A (zh) 阵列基板及其制造方法
CN103413782B (zh) 一种阵列基板及其制作方法和显示面板
US20200083258A1 (en) Array substrate and its fabricating method, display device
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
US9684217B2 (en) Array substrate, method for manufacturing the same and liquid crystal display device
CN109103109A (zh) 一种薄膜晶体管及其制备方法、显示面板、显示装置
CN105097837B (zh) 阵列基板及其制作方法、显示装置
CN106229348A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN109509775A (zh) 一种有机电致发光显示面板及制作方法、显示装置
CN104576526B (zh) 一种阵列基板及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228

RJ01 Rejection of invention patent application after publication