CN108780621A - 有源矩阵基板及其制造方法和显示装置 - Google Patents

有源矩阵基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN108780621A
CN108780621A CN201780018517.5A CN201780018517A CN108780621A CN 108780621 A CN108780621 A CN 108780621A CN 201780018517 A CN201780018517 A CN 201780018517A CN 108780621 A CN108780621 A CN 108780621A
Authority
CN
China
Prior art keywords
signal line
scan signal
data signal
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780018517.5A
Other languages
English (en)
Other versions
CN108780621B (zh
Inventor
冈部达
锦博彦
中岛伸二
石田和泉
村重正悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108780621A publication Critical patent/CN108780621A/zh
Application granted granted Critical
Publication of CN108780621B publication Critical patent/CN108780621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种有源矩阵基板、其制造方法和显示装置，在显示面板的制造工序中能够抑制静电放电的发生，并且能够抑制制造成本。在IGZO膜被构成栅极绝缘膜的氧化硅膜和蚀刻阻挡层夹着的状态下，在用于保护TFT的钝化膜形成之后，在200～350℃下进行退火，并且是IGZO膜从导体变化为半导体。其结果是，不仅能够抑制ESD的发生，而且能够不需要从显示面板分离静电放电防止电路，所以能够降低显示装置的制造成本。

Description

有源矩阵基板及其制造方法和显示装置
技术领域
本发明涉及有源矩阵基板及其制造方法和显示装置，特别是涉及能够抑制静电放电的有源矩阵基板及其制造方法和显示装置。
背景技术
在玻璃基板等的绝缘基板上形成显示面板(例如液晶面板)的制造工序中，包括例如在干蚀刻中产生的等离子体、或湿蚀刻中使用的蚀刻液的液体排出中使用的气刀等容易产生静电的工序。所产生的静电由于使扫描信号线、数据信号线的一部分带电，而对绝缘的信号线间施加高电压，产生比绝缘膜的绝缘耐压高的静电放电(ElectrostaticDischarge：ESD)。如果发生ESD，将相邻的导体绝缘的绝缘膜被绝缘击穿(破坏)，本应绝缘的信号线之间发生短路，因此存在液晶面板不能正常工作或者成为造成误动作的原因的问题。
因此，在专利文献1记载的电磁波检测装置中，在形成有光电转换元件的检测部的外侧设置有保护电路，该保护电路包括：形成在各扫描信号线和各数据信号线上的输入输出端子；从各输入输出端子向外侧延伸的各导线；和将各导线在输入输出端子的外侧连结的共用线。由此，即使扫描信号线、数据信号线带静电，也不会发生薄膜晶体管的工作电压变动、或者物理性的破坏。
现有技术文献
专利文献
专利文献1：日本特开2009-130273号公报
发明内容
发明要解决的技术问题
如专利文献1所述，在输入端子的外侧设置有连结各导线的共用线的情况下，在容易带静电的工序中的处理结束后，且在进行电磁波检测装置的测试前，必须具有将形成有共用线的玻璃基板切断并使之分离的工序。但是，由于会增加切断玻璃基板的工序的成本，因此存在电磁波检测装置的制造成本增加的问题。
因此，本发明的目的在于提供一种在显示面板的制造工序中能够抑制静电放电的发生并且能够抑制制造成本的有源矩阵基板及其制造方法和显示装置。
用于解决问题的技术手段
本发明的第一方面是一种有源矩阵基板，其在绝缘基板上呈矩阵状地形成有多个像素形成部，该有源矩阵基板的特征在于，包括：
显示部，其形成有：形成在上述绝缘基板上的多个扫描信号线；形成在栅极绝缘膜上的与上述多个扫描信号线分别交叉的多个数据信号线，其中上述栅极绝缘膜形成在上述扫描信号线上；和对应于上述扫描信号线与上述数据信号线的各交叉点而配置的上述多个像素形成部；
依次选择上述多个扫描信号线的扫描信号线驱动电路，和将基于从外部输入的图像数据而生成的图像信号电压写入到上述多个数据信号线的数据信号线驱动电路；和
设置在上述显示部的外侧的连结上述多个扫描信号线和上述多个数据信号线中的至少任一者的信号线的连结导线，
上述连结导线通过在相邻的上述信号线之间分别配置含有氧化物半导体膜的连结配线而连结上述信号线。
本发明的第二方面的特征在于，在本发明的第一方面中，
连接上述相邻的信号线之间的上述连结配线的至少一部分，仅通过上述氧化物半导体膜连接。
本发明的第三方面的特征在于，在本发明的第二方面中，
连接上述相邻的信号线之间的上述连结配线中包含的上述氧化物半导体膜被半导体化。
本发明的第四方面的特征在于，在本发明的第一方面中，
上述连结导线包括第一连结导线和第二连结导线，上述第一连结导线通过在相邻的上述扫描信号线之间分别配置包含上述氧化物半导体膜的第一连结配线而连结上述扫描信号线，上述第二连结导线通过在相邻的上述数据信号线之间分别配置包含上述氧化物半导体膜的第二连结配线而连结上述数据信号线。
本发明的第五方面的特征在于，在本发明的第一方面中，
上述连结导线通过在相邻的上述扫描信号线之间、相邻的上述数据信号线之间和相邻的上述扫描信号线与上述扫描信号线之间分别配置包含上述氧化物半导体膜的连结配线，而连结上述多个扫描信号线和上述多个扫描信号线。
本发明的第六方面的特征在于，在本发明的第一方面中，
还包括配置在上述显示部的外侧的显示部检查电路，上述显示部检查电路检查上述多个扫描信号线之间、上述多个数据信号线之间和上述多个扫描信号线与上述多个数据信号线之间有无短路，
上述显示部检查电路包括：
第一检查控制部，其具有：与上述多个扫描信号线分别连接的多个第一配线；和与上述多个第一配线分别连接的控制对上述扫描信号线施加的电压的多个第一薄膜晶体管，上述多个第一配线分为1个或2个以上的组并按每一组进行连接；和
第二检查控制部，其具有：与上述多个数据信号线分别连接的多个第二配线；和与上述多个第二配线分别连接的控制对上述数据信号线施加的电压的多个第二薄膜晶体管，上述多个第二配线分为1个或2个以上的组并按每一组进行连接，
上述第一薄膜晶体管和上述第二薄膜晶体管的沟道层由氧化物半导体形成。
本发明的第七方面的特征在于，在本发明的第一方面中，
上述像素形成部具有沟道层由氧化物半导体形成的薄膜晶体管，上述薄膜晶体管为沟道蚀刻型。
本发明的第八方面的特征在于，在本发明的第一方面中，
上述像素形成部具有沟道层由氧化物半导体形成的薄膜晶体管，上述薄膜晶体管为沟道阻挡型。
本发明的第九方面的特征在于，在本发明的第七或第八方面中，
将相邻的上述扫描信号线彼此连结的连结配线，具有上述相邻的扫描信号线通过上述氧化物半导体膜直接连接的结构。
本发明的第十方面的特征在于，在本发明的第七或第八方面中，
将相邻的上述扫描信号线彼此连结的连结配线，具有通过与上述数据信号线同时形成的连接配线连接上述氧化物半导体膜与上述扫描信号线的结构。
本发明的第十一方面的特征在于，在本发明的第七或第八方面中，
将相邻的上述数据信号线彼此连结的连结配线，具有相邻的上述数据信号线与上述氧化物半导体膜直接连接的结构。
本发明的第十二方面的特征在于，在本发明的第七或第八方面中，
将相邻的上述扫描信号线与上述数据信号线连结的连结配线，具有上述数据信号线和上述扫描信号线与上述氧化物半导体膜直接连接的结构。
本发明的第十三方面的特征在于，在本发明的第七或第八方面中，
将相邻的上述扫描信号线与上述数据信号线连结的连结配线，具有上述数据信号线和上述扫描信号线中的任一者与上述氧化物半导体膜直接连接，另一者经由与设置在上述像素形成部的像素电极同时形成的连接配线连接的结构。
本发明的第十四方面的特征在于，在本发明的第十三方面中，
上述数据信号线、上述扫描信号线和上述氧化物半导体膜不同时重叠。
本发明的第十五方面是一种显示装置，其特征在于：使用第一方面所述的有源矩阵基板作为显示图像的显示面板。
本发明的第十六方面是本发明的第一方面所述的有源矩阵基板的制造方法，其特征在于，包括：
形成覆盖栅极电极的栅极绝缘膜的工序，其中上述栅极电极形成在上述绝缘基板上；
在上述栅极绝缘膜上形成上述氧化物半导体膜的工序；
用于使上述氧化物半导体膜导体化的导体化处理工序；
用氧化膜覆盖上述氧化物半导体膜的工序；和
用于使上述氧化物半导体膜从导体变化为半导体的半导体化热处理工序，
上述半导体化热处理工序是在从形成用于保护上述像素形成部的保护膜的工序至形成用于使液晶分子的取向方向一致的取向膜的工序的任意工序中进行的热处理工序。
本发明的第十七方面的特征在于，在本发明的第十六方面中，
上述半导体化热处理工序是在用于保护上述像素形成部的保护膜形成之后进行的热处理工序。
本发明的第十八方面的特征在于，在本发明的第十六方面中，
还包括形成在上述像素形成部的上述保护膜上的像素电极，
上述半导体化热处理工序是在形成上述像素电极时，用于使构成上述像素电极的透明金属结晶化的热处理工序。
本发明的第十九方面的特征在于，在本发明的第十六方面中，
上述半导体化热处理工序是在上述像素形成部涂敷了要成为上述取向膜的树脂之后进行的热处理工序。
本发明的第二十方面的特征在于，在本发明的第十六方面中，
还包括显示部检查电路，其检查形成在上述显示部的上述信号线之间有无短路，
在上述半导体化热处理工序之后，不从上述有源矩阵基板切断上述连结导线，通过上述显示部检查电路来检查上述信号线之间有无短路。
发明效果
根据上述第一方面，设置在显示部的外侧的连结导线通过在至少扫描信号线和数据信号线的任意一者的信号线之间配置包含氧化物半导体层的连结配线，来连结相邻的信号线。如果氧化物半导体保持为导体，所带的静电在通过连结配线连接的信号线之间迁移，各信号线成为同电位。另一方面，通过将氧化物半导体以规定的温度进行热处理，使氧化物半导体从导体变化为半导体，则通过连结配线连接的信号线彼此被绝缘。因此，在容易带有静电的制造工序中，通过氧化物半导体保持导体的状态不变，使在信号线的一部分带有的静电经由连结导线向其它的信号线迁移。由此，难以在信号线之间产生高电压，能够抑制静电放电的发生。另一方面，当容易带有静电的制造工序中的处理结束时，进行使氧化物半导体从导体变化为半导体的半导体化热处理。由此，各信号线彼此被电隔离，在之后的工序中不需要将静电放电防止电路从显示部分离。因此，能够降低有源矩阵基板的制作成本。
根据上述第十六方面，通过在从形成用于保护像素形成部的保护膜的工序至在像素形成部形成取向膜的工序的任意一个工序中进行的热处理工序，在将连结配线中包含的氧化物半导体用绝缘膜夹着的状态下，进行能够使其从导体变化为半导体的半导体化热处理。由此，在容易带有静电的工序的大部分结束了的时刻，氧化物半导体层从导体变化为半导体，与连结配线连接的各信号线被电隔离，所以能够不需要从显示部分离连结导线地接着进行面板检查。因此，不需要分离连结导线的工序，所以能够降低有源矩阵基板的制造成本。
附图说明
图1是表示基础研讨中使用的液晶面板的结构的图。
图2是表示在图1所示的液晶面板设置的连结导线的连结配线的结构的截面图，更详细而言，(A)是表示连接相邻的扫描信号线彼此的连结配线的结构的截面图，(B)是表示连接相邻的数据信号线彼此的连结配线的结构的截面图，(C)是表示连接扫描信号线与数据信号线的连结配线的结构的截面图。
图3是表示具有图1所示的液晶面板的液晶显示装置的制造方法的流程图。
图4是表示本发明的第一实施方式的液晶显示装置的结构的模块图。
图5是表示图4所示的液晶面板的显示部中形成的像素形成部的结构的平面图。
图6是表示上述第一实施方式的液晶显示装置的液晶面板中形成的底栅型的TFT的结构的截面图。
图7是表示上述第一实施方式的液晶面板的结构的图。
图8是表示构成图7所示的液晶面板的连结配线的IGZO膜的电特性的图。
图9是表示将图7所示的液晶面板的相邻的2个扫描信号线电连接的连结配线的结构的截面图，具体而言，(A)是表示将2个扫描信号线经由连接配线和IGZO膜连接的连结配线的结构的截面图，(B)是表示将2个扫描信号线由IGZO膜直接连接的连结配线的结构的截面图，(C)是表示将2个扫描信号线由IGZO膜直接连接的连结配线的其它结构的截面图。
图10是表示连接图7所示的液晶面板的相邻的2个数据信号线的连结配线的结构的截面图。
图11是表示电连接图7所示的液晶面板的数据信号线与扫描信号线的连结配线的结构的截面图，更详细而言，(A)是表示将扫描信号线与数据信号线经由IGZO膜连接的连结配线的结构的截面图，(B)是表示将扫描信号线与数据信号线经由IGZO膜和连接配线连接的连结配线的结构的截面图。
图12是表示图7所示的液晶面板的面板检查电路中使用的TFT的结构的截面图，更详细而言，(A)是表示与从数据信号线延伸的配线连接的底栅型TFT的结构的截面图，(B)是表示与从扫描信号线延伸的配线连接的顶栅型TFT的结构的截面图。
图13是表示与从面板检查电路的扫描信号线延伸的配线连接的底栅型的TFT的图，更详细而言，(A)是与配线连接的底栅型的TFT的截面图，(B)是表示为了构成(A)所示的TFT，将栅极信号线变换连接于与数据信号线同时形成的配线的结构的截面图，(C)是表示为了构成(A)所示的TFT，将栅极信号线变换连接于与数据信号线同时形成的配线的另一结构的截面图。
图14是表示本发明的第一实施方式的液晶显示装置的制造工序的前半工序的流程图。
图15是表示图14所示的制造工序的后半工序的流程图。
图16(A)～(D)是表示图6所示的TFT的制造工序的截面图。
图17是表示本发明的第二实施方式的液晶显示装置的制造工序的前半工序的流程图。
图18是表示图17所示的制造工序的后半工序的流程图。
图19是表示本发明的第三实施方式的液晶显示装置的制造工序的前半工序的流程图。
图20是表示本发明的第三实施方式的液晶显示装置的制造工序的后半工序的流程图。
图21是表示沟道蚀刻型TFT的结构的图。
图22是表示TFT为沟道蚀刻型的情况下，电连接图7所示的液晶面板的相邻的2个扫描信号线的连结配线的结构的截面图，更详细而言，(A)是表示将2个扫描信号线经由连接配线和IGZO膜连接的连结配线的结构的截面图，(B)是表示用IGZO膜将2个扫描信号线直接连接的连结配线的结构的截面图，(C)是表示用IGZO膜将2个扫描信号线直接连接的连结配线的其它结构的截面图。
图23是表示TFT为沟道蚀刻型的情况下，连接图7所示的液晶面板的相邻的2个数据信号线的连结配线的结构的截面图。
图24是表示TFT为沟道蚀刻型的情况下，电连接图7所示的液晶面板的数据信号线与扫描信号线的连结配线的结构的截面图，更详细而言，(A)是表示将数据信号线与扫描信号线经由IGZO膜连接的连结配线的结构的截面图，(B)是表示将数据信号线与扫描信号线经由IGZO膜和连接配线连接的连结配线的结构的截面图。
图25是表示具有栅极电极的连结配线的截面图，更详细而言，(A)是表示连接相邻的2个扫描信号线的IGZO膜的上方设置有栅极电极的连结配线的结构的截面图，(B)是表示连接相邻的2个扫描信号线的IGZO膜的上方配置有栅极电极的连结配线的结构的截面图。
具体实施方式
<1.基础研讨>
在说明本发明的各实施方式的液晶显示装置的液晶面板及其制造方法之前，先说明基础研讨中使用的液晶面板及其制造方法。
<1.1液晶面板的结构>
图1是表示基础研讨中使用的液晶面板20的结构的图。如图1所示，液晶面板20包括：显示部25；用于抑制ESD的发生的静电放电防止电路350；和用于检查显示部25的各配线间有无短路的面板检查电路360，静电放电防止电路350和面板检查电路360形成在显示部25的外侧。
如后文所述，在显示部25中形成有：m个数据信号线S1～Sm；n个扫描信号线G1～Gn；与这些信号线的各交叉点对应地配置的(m×n)个像素形成部100。但是，为了说明的方便，在图1中设为在显示部25中配置有4个扫描信号线G1～G4、5个数据信号线S1～S5和设置在这些信号线的各交叉点的20个像素形成部100。
在图1所示的显示部25的外侧的下侧和右侧，数据信号线S1～S5的端部和扫描信号线G1～G4的端部通过1个连结导线320连结。因此，即使在扫描信号线G1～G4或数据信号线S1～S5的一部分带有静电，也可经由连结导线320扩散到其它的信号线，数据信号线S1～S5和扫描信号线G1～G4成为同电位。由此，能够抑制ESD的发生。像这样，构成静电放电防止电路350的连结导线320，将数据信号线S1～S5和扫描信号线G1～G4通过该连结导线320连结，由此来防止ESD的发生。此外，关于连结导线320的具体的结构在后文说明。
在显示部25的上侧，在各数据信号线S1～S5的端部分别连接TFT340，连接有TFT340的数据信号线S1～S5中，第偶数个数据信号线S2、S4与配线SS2连接，第奇数个数据信号线S1、S3、S5与配线SS1连接。TFT340的栅极电极中，连接于第偶数个数据信号线S2、S4的TFT340的栅极电极与配线SG2连接，连接于第奇数个数据信号线S1、S3、S5的TFT340的栅极电极与配线SG1连接。
同样地，在显示部25的左侧，在各扫描信号线G1～G4的端部分别连接TFT330，连接有TFT330的扫描信号线G1～G4中，第偶数个扫描信号线G2、G4与配线GS2连接，第奇数个扫描信号线G1、G3与配线GS1连接。TFT330的栅极电极中，连接于第偶数个扫描信号线G2、G4的TFT330的栅极电极与配线GG2连接，连接于第奇数个扫描信号线G1、G3的TFT330的栅极电极与配线GG1连接。详细内容在后文说明，但通过这些配线构成的面板检查电路360，能够检查液晶面板20内的各信号线之间有无短路。
<1.2静电放电防止电路>
液晶面板20的制造工序中，有时存在以下的情况：在使用等离子体CVD法(Chemical Vapor Deposition：化学气相沉积)形成导电膜、或者以光致抗蚀剂作为掩模对导电膜进行干蚀刻或湿蚀刻来进行图案形成的工序等中会产生静电，使扫描信号线G1～G4或数据信号线S1～S5带电。
但是，由于数据信号线S1～S5和扫描信号线G1～G4通过连结导线320连结，所以即使在任一制造工序中发生了在信号线的一部分带有静电，所带的静电也会通过连结导线320向其它的信号线迁移而均匀地分布。其结果是，数据信号线S1～S5和扫描信号线G1～G4成为同电位，因此相邻的信号线间不被施加高电压，能够抑制ESD的发生。
图2是表示连结导线320的连结配线的结构的截面图，具体而言，图2(A)是表示连接相邻的扫描信号线G1与G2的连结配线的结构的截面图，图2(B)是表示连接相邻的数据信号线S1与S2的连结配线的结构的截面图，图2(C)是表示连接扫描信号线G与数据信号线S的连结配线的结构的截面图。
如图2(A)所示，形成在绝缘基板101上的相邻的扫描信号线G1与G2，经由在栅极绝缘膜103和蚀刻阻挡层105a开孔的接触孔由连接配线CL连结，该连接配线CL是在数据信号线的形成工序中同时形成的。另外，如图2(B)所示，形成在蚀刻阻挡层105a上的相邻的数据信号线S1与S2经由在钝化膜108开孔的接触孔由连接配线CL连结，该连接配线CL是在像素电极的形成工序中同时形成的。另外，如图2(C)所示，扫描信号线G与数据信号线S，经由以到达扫描信号线G的方式开孔的接触孔和以到达数据信号线S的方式开孔的接触孔由连接配线CL连结，该连接配线CL是在像素电极的形成工序中同时形成的。
像这样，通过设置包括将全部的扫描信号线G1～G4和数据信号线S1～S5连结的连结导线320的静电放电防止电路350，使得原本应该绝缘的数据信号线S1～S5彼此、扫描信号线G1～G4彼此、数据信号线S1～S5与扫描信号线G1～G4分别不发生短路。
之后，在通过面板检查电路360检查信号线间有无短路之前，为了去除将数据信号线S1～S5和扫描信号线G1～G4保持为同电位的连结导线320，沿着图1所示的第一切断线370切断，将静电放电防止电路350从液晶面板20分离。由此，各数据信号线S1～S5和各扫描信号线G1～G4分别被电隔离。
<1.3面板检查电路>
即使在液晶面板20设置静电放电防止电路350，有时也存在绝缘膜因ESD而被击穿(破坏)，原本应该绝缘的导体间发生短路的情况。因此，通过设置面板检查电路360，来检查是否发生在静电放电防止电路350没有能够防止的短路。
在静电放电防止电路350被分离了的状态下，例如当对第偶数个扫描信号线G2、G4所连接的TFT330的栅极电极施加高电平的电压使TFT330为导通状态，并且使与数据信号线S1～S5连接的TFT340为导通状态而对配线SS1、SS2施加规定的电压时，只有与第偶数个扫描信号线G2、G4连接的像素形成部100被写入规定的电压而应该点亮。但是，当与第奇数个扫描信号线G1、G3、G5连接的像素形成部100的一部分也同时点亮了时，可知至少点亮了的像素形成部100所连接的第奇数个扫描信号线G1、G3、G5任意者、和与该扫描信号线相邻的第偶数个扫描信号线G2、G4的任意者之间发生了短路。
同样地，例如对扫描信号线G1～G4所连接的TFT330的栅极电极施加高电平的电压，并对第偶数个数据信号线S2、S4施加规定的电压，由此能够检查在第偶数个数据信号线S2、S4的任意者、和与该数据信号线相邻的第奇数个数据信号线S1、S3、S5的任意者之间是否发生了短路。
像这样，在利用面板检查电路360确认了扫描信号线G1～G4彼此、数据信号线S1～S5彼此、或者扫描信号线G1～G4与数据信号线S1～S5之间没有发送短路之后，沿着第二切断线380切断，将面板检查电路360与液晶面板20分离。
<1.4液晶面板的制造方法>
图3是表示具有图1所示的液晶面板20的液晶显示装置的制造方法的流程图。在步骤S310中，制造在玻璃基板等的绝缘基板101形成有多个液晶面板20的有源矩阵基板。在各液晶面板20的像素形成部100形成有沟道层由非晶硅形成的TFT110。有源矩阵基板可以利用广泛地公知的制造工序制造，所以省略各制造工序的详细的说明。
在步骤S320中，将有源矩阵基板按每一液晶面板20切断，分割为各个液晶面板20。在步骤S330中，为了能够进行面板检查，将扫描信号线G1～G4和数据信号线S1～S5通过连结导线320连结而成的静电放电防止电路350沿着第一切断线370切断，与液晶面板20分离。由此，扫描信号线G1～G4和数据信号线S1～S5彼此电分离。
在步骤S340中，利用面板检查电路360能够进行检查扫描信号线G1～G4彼此、数据信号线S1～S5彼此和扫描信号线G1～G4与数据信号线S1～S5之间是否有短路部位的面板检查。在步骤S350中，对没有检查出短路部位的液晶面板20沿着第二切断线380切断，将面板检查电路360与液晶面板20分离。
在步骤S360中，在液晶面板20安装扫描信号线驱动电路30、数据信号线驱动电路40、背光源组件等来制造液晶显示装置，在步骤S370中进行包括它们的检查在内的液晶显示装置的最终检查。
静电放电防止电路350在有源矩阵基板的制造工序中形成，因此能够抑制在制造工序中带有的静电导致的ESD的发生。但是，因为需要在进行面板检查前将静电放电防止电路350沿着第一切断线370切断来分离，或者在进行面板检查之后将面板检查电路360沿着第二切断线380切断来分离，所以存在液晶显示装置的制造成本变高的问题。
<2.第一实施方式>
<2.1液晶显示装置的结构和工作概要>
图4是表示本发明的第一实施方式的液晶显示装置10的结构的模块图。如图4所示，液晶显示装置10包括液晶面板20、扫描信号线驱动电路30、数据信号线驱动电路40和显示控制电路50。此外，后述的静电放电防止电路和面板检查电路也保留在液晶面板20的周围。这些电路在液晶面板20的制造工序中是必须的，但是在液晶显示装置10中不发挥功能，因此在图4中省略它们的记载。
在液晶面板20中形成有m个数据信号线S1～Sm、n个扫描信号线G1～Gn、对应于这些数据信号线S1～Sm和扫描信号线G1～Gn的各交叉点而配置成矩阵状的(m×n)个像素形成部100。各像素形成部100包括：薄膜晶体管(Thin Film Transistor：TFT)110，其与通过对应的交叉点的扫描信号线G1～Gn连接，并且源极电极与通过该交叉点的各数据信号线S1～Sm连接；与TFT110的漏极电极连接的像素电极109；在多个像素形成部100共用地设置的共用电极21；夹在像素电极109与共用电极21之间的未图示的液晶层。其中，像素电极109和共用电极21与夹在它们之间的液晶层一起构成液晶电容22，保持被写入到像素形成部100中的图像信号电压。
另外，在本发明中，利用TFT110的沟道层通过热处理而从导体变成半导体的特性，因此在沟道层中使用氧化物半导体膜、特别是In-Ga-Zn-O类的半导体膜(铟镓氧化锌)。此外，在本说明书中，将In-Ga-Zn-O类的半导体膜记作“IGZO膜”，以沟道层由IGZO膜构成来进行说明。但是，构成沟道层的氧化物半导体膜并不限定于IGZO膜，也可以由其它的氧化物半导体膜构成。构成沟道层的氧化物半导体膜和使用它的TFT的详细内容在后文中说明。此外，也存在将包含IGZO膜的氧化物半导体膜总称为“氧化物半导体膜”的情况。
显示控制电路50当从外部被输入表示要显示的图像的图像数据DV和垂直同步信号、水平同步信号等的控制信号SC时，基于控制信号SC来生成数据信号线驱动电路用控制信号SCT、扫描信号线驱动电路用控制信号GCT等。显示控制电路50将数据信号线驱动电路用控制信号SCT和图像数据DV提供给数据信号线驱动电路40，将扫描信号线驱动电路用控制信号GCT提供给扫描信号线驱动电路30。
数据信号线驱动电路40使其内部的未图示的移位寄存器和采样锁存电路等工作，由未图示的DA转换电路将图像数据DV转换成模拟信号来生成图像信号电压。并且，在由数据信号线驱动电路用控制信号SCT决定的规定时刻，将所生成的图像信号电压输出到液晶面板20的各数据信号线S1～Sm。在该数据信号线驱动电路用控制信号SCT中包含源极起始脉冲信号、源极时钟信号、锁存选通信号。
扫描信号线驱动电路30根据扫描信号线驱动电路用控制信号GCT使其内部的未图示的移位寄存器等工作，由此将使能的扫描信号依次地施加到各扫描信号线G1～Gn。在该扫描信号线驱动电路用控制信号GCT中包括例如栅极时钟信号和栅极起始脉冲信号。
如上所述，对各数据信号线S1～Sm施加图像信号电压，对各扫描信号线G1～Gn施加扫描信号，由此图像信号电压经由各像素形成部100的TFT110被写入液晶电容22。由此，在液晶面板20显示基于从外部所输入的图像数据DV的图像。
图5是表示图4所示的液晶面板20的显示部25中形成的像素形成部100的结构的平面图。如图5所示，在水平方向延伸的扫描信号线Gi、Gi-1和在垂直方向延伸的数据信号线Sj、Sj-1以包围像素形成部100的方式形成，扫描信号线Gi、Gi-1与数据信号线Sj、Sj-1通过未图示的绝缘膜被隔离而不发生短路。扫描信号线Gi与TFT110的栅极电极102连接，数据信号线Sj与TFT110的源极电极106连接。TFT110的漏极电极107与像素电极109连接。
图6是表示在液晶面板20的像素形成部100中形成的底栅型TFT110的结构的截面图。如图6所示，在玻璃基板等的绝缘基板101上形成有栅极电极102，该栅极电极102由在铝(Al)膜上层叠钼(Mo)膜而成的层叠膜形成。以覆盖栅极电极102的方式形成有栅极绝缘膜103，该栅极绝缘膜103由在氮化硅(SiNx)膜上层叠氧化硅(SiO2)膜而成的层叠膜形成。此外，栅极电极102例如也可以由从下层起依次层叠钛(Ti)膜、铝膜、钛膜而成的层叠膜、在钛膜上层叠铜(Cu)膜而成的层叠膜、钼膜上层叠銅膜而成的层叠膜等构成。
在栅极绝缘膜103上形成有由IGZO膜构成的沟道层104，在沟道层104上形成有由氧化硅膜形成的、开孔有接触孔105b的蚀刻阻挡层105a。像这样，TFT110的沟道层104被栅极绝缘膜103与蚀刻阻挡层105a夹着，栅极绝缘膜103的上层和蚀刻阻挡层105a均由氧化硅膜形成。因此，沟道层104被氧化硅膜夹着。
在蚀刻阻挡层105a上以隔开规定的距离相对的方式形成有源极电极106和漏极电极107。源极电极106和漏极电极107分别经由形成在蚀刻阻挡层105a的接触孔105b与沟道层104电连接。此外，源极电极106和漏极电极107由从基板侧起依次层叠钛(Ti)膜、铝膜、钼膜而成的层叠膜构成。此外，源极电极106和漏极电极107也可以由在上述栅极电极的情况下相同的层叠膜构成。
并且，以覆盖包括源极电极106和漏极电极107在内的全体的方式形成的钝化膜108。形成在钝化膜108上的像素电极109由作为透明金属的ITO(Indium Tin Oxide：铟锡氧化物)膜构成，隔着钝化膜108与漏极电极107电连接。有时将该钝化膜108称为“保护膜”。此外，以TFT110为沟道蚀刻型的TFT进行了说明，但也可以是沟道蚀刻型的TFT。关于使用沟道蚀刻型的TFT情况在后文中说明。
<2.2液晶面板的结构>
图7是表示本发明的第一实施方式的液晶面板20的结构的图。如图7所示，液晶面板20包括：显示部25；抑制ESD的发生的静电放电防止电路250；和检查设置在显示部25的配线间有无短路的面板检查电路260，静电放电防止电路250和面板检查电路260设置在显示部25的外侧。在此，为了说明的方便，图7中也与图1的情况同样地，设为在显示部25中配置有：4个扫描信号线G1～G4；5个数据信号线S1～S5；和设置在这些信号线的各交叉点的20个像素形成部100。
<2.3静电放电防止电路>
首先，关于静电放电防止电路250进行说明。在图7所示的显示部25的下侧和右侧，数据信号线S1～S5的全部的端部、扫描信号线G1～G4的全部的端部、以及数据信号线S5与扫描信号线G4，由构成静电放电防止电路250的1个连结导线220连结。连结导线220包括：将相邻的扫描信号线彼此连结的连结配线211；将相邻的数据信号线彼此连结的连结配线212；和连结相邻的扫描信号线与数据信号线的连结配线213。这些连结配线211～213在由它们连结的信号线间分别各配置有1个。
<2.4IGZO膜的电特性和连结配线的结构>
图8是表示IGZO膜的电特性的图。如图8所示，横轴表示施加在IGZO膜的两端的电压，纵轴表示在IGZO膜流通的电流。IGZO膜的电特性根据其退火(热处理)的条件发生较大的变化。因此，对IGZO膜的退火条件与其电特性的关系进行说明。
IGZO膜被形成在氧化硅膜上之后紧接着以350～450℃的温度被进行1小时程度的退火。但是，该退火是为了抑制将该IGZO膜作为沟道层的TFT特性的不一致而进行的。之后，在IGZO膜上形成蚀刻阻挡膜时，将形成了IGZO膜的绝缘基板在真空中以200～300℃、更优选以250℃进行加热。这时，IGZO膜形成在构成栅极绝缘膜103的氧化硅膜上，在没有被氧化硅膜覆盖的状态下被加热，因此IGZO膜被导体化。如此一来，对被导体化了的IGZO膜的两端施加-10V～+10V的电压，测定流通的电流的电流值。其结果是，如图8的虚线所示，流通了与所施加的电压成比例的大小的电流。由此可知，IGZO膜通过退火成为了具有10kΩ程度的电阻值的导体。
此外，在IGZO膜上没有形成氧化硅膜的状态下为了进行导体化而进行的200～300℃的加热处理有时被称为“导体化处理”。另外，为了将IGZO膜导体化的导体化处理，并不限定于在形成蚀刻阻挡膜时加热绝缘基板的热处理，只要是在IGZO膜没有被氧化硅膜覆盖的状态下在200～300℃进行加热的热处理，也可以是通过其它的工序进行的热处理。另外，导体化处理不仅是将IGZO膜热处理，也包括对IGZO膜实施氢等离子体处理或者氩等离子体处理来进行导体化的等离子体处理。
接着，将通过导体化处理被导体化了的IGZO膜在200～350℃的温度下进行1小时程度的退火。在退火之后，对IGZO膜的两端施加电压，测定流通的电流的电流值。其结果是，如图8的实线所示，几乎没有流通电流。这是由于IGZO膜原本是氧化物半导体，IGZO膜通过退火从导体变化为半导体。因此，如果能够形成将该IGZO膜作为沟道层的TFT，则能够与栅极电压相应地在IGZO膜中流通电流。但是，因为在构成连结导线220的各连结配线如后文所述没有设置栅极电极，所以IGZO膜实质上作为绝缘体发挥功能。像这样，有时存在将用于使IGZO膜从导体变化为半导体的退火称为“半导体化退火”或者“半导体化热处理”的情况。此外，即使将通过导体化处理被导体化了的IGZO膜，之后在低于200℃的温度或者高于350℃的温度中进行退火，IGZO膜也不会从导体变化为半导体。
像这样，根据退火的温度，将保持导体的状态或者从导体变化为半导体的IGZO膜用作连结导线220的一部分，由此能够将由连结导线220连结的扫描信号线G1～G4和数据信号线S1～S5电连接而形成为同电位，或者彼此隔离。
因此，通过IGZO膜作为导体的连结导线220连结扫描信号线G1～G4和数据信号线S1～S5，则在制造工序中，即使在一部分的信号线中带有静电，所带的静电通过连结导线220迁移，全部的扫描信号线G1～G4和数据信号线S1～S5变成同电位。因此，即使在制造工序中带有静电也能够抑制ESD的发生。
另一方面，通过IGZO膜作为半导体的连结导线220连结扫描信号线G1～G4和数据信号线S1～S5，则扫描信号线G1～G4和数据信号线S1～S5彼此被隔离，电流不会经由连结导线220在各信号线间流通。因此，即使不将连结导线220切除，各信号线彼此也能够成为电隔离的状态，使液晶显示装置10正常地进行工作。
如上所述，IGZO膜在由氧化硅膜夹着的状态下进行半导体化热处理，由此IGZO膜从导体变化为半导体的理由还未明确。但是，本发明的发明者们推测是因为，在将IGZO膜由氧化硅膜夹着的状态下，以200～350℃的温度进行热处理时，从氧化硅膜向IGZO膜供给氧，所供给的氧进入到IGZO膜的氧脱离了的位置，由此IGZO膜变成稳定的半导体。
接着，说明构成连结导线220的、配置在各信号线间的连结配线的具体结构。图9是表示将相邻的扫描信号线彼此电连接的连结配线211的结构的截面图，具体而言，图9(A)是表示将扫描信号线Ga与Gb经由连接配线CL和IGZO膜104c连接的连结配线211的结构的截面图，图9(B)是表示将扫描信号线Ga与Gb由IGZO膜104c直接连接的连结配线211的结构的截面图，图9(C)是表示将扫描信号线Ga与Gb由IGZO膜104c直接连接的连结配线211的其它结构的截面图。
如图9(A)所示的连结配线211中，连接配线CL经由形成在栅极绝缘膜103和蚀刻阻挡层105a的接触孔分别与扫描信号线Ga和Gb连接。另外，连接配线CL经由形成在蚀刻阻挡层105a的接触孔与IGZO膜104c连接。由此，形成在绝缘基板101上的扫描信号线Ga与Gb经由在数据信号线的形成时同时地形成的连接配线CL和IGZO膜104c连接。
如图9(B)所示的连结配线211中，IGZO膜104c经由形成在栅极绝缘膜103的接触孔与扫描信号线Ga和Gb分别连接。由此，形成在绝缘基板101上的扫描信号线Ga与Gb仅经由IGZO膜104c连接。
如图9(C)所示的连结配线211中，IGZO膜104c形成在绝缘基板101上，扫描信号线Ga和Gb分别与IGZO膜104c直接连接。由此，形成在绝缘基板101上的扫描信号线Ga与Gb仅经由IGZO膜104c连接。
像这样，在任一连结配线211中，扫描信号线Ga与扫描信号线Gb均没有直接连接，它们之间至少隔着IGZO膜104c，因此，当IGZO膜104c为导体时，扫描信号线Ga与Gb经由IGZO膜104c电连接。但是，在连结配线211中没有设置代替IGZO膜104c的电导通的配线，因此IGZO膜104c为半导体的情况下，扫描信号线Ga与Gb被电绝缘。另外，根据图9(A)～图9(C)可知，导体化了的IGZO膜104c被以与其上表面和下表面相接的方式形成的氧化硅膜夹着。因此，连结配线211的IGZO膜104c通过导体化处理被导体化，通过进行半导体化热处理而被半导体化。其中，进行导体化处理和半导体化热处理的具体的工序在后文说明。
图10是表示连接相邻的数据信号线Sa与Sb的连结配线212的结构的截面图。如图10所示，形成在蚀刻阻挡层105a上的数据信号线Sa与Sb经由在蚀刻阻挡层105a开孔的接触孔与形成在栅极绝缘膜上的IGZO膜104c连接。
像这样，连结配线212中，数据信号线S1与数据信号线S2也没有直接连接，它们之间隔着IGZO膜104c，因此，当IGZO膜104c为导体时，数据信号线Sa与数据信号线Sb经由IGZO膜104c电连接。但是，在连结配线212中没有设置代替IGZO膜104c的电导通的配线，因此当IGZO膜104c为半导体时，在连结配线212中在连接数据信号线Sa与数据信号线Sb的IGZO膜104c以外没有另外设置配线，所以数据信号线Sa与数据信号线Sb被电绝缘。另外，根据图10可知，被导体化了的IGZO膜104c被以与其上表面和下表面相接的方式形成的氧化硅膜夹着。因此，IGZO膜104c通过导体化处理被导体化，通过半导体化热处理而被半导体化。
图11是表示电连接数据信号线S与扫描信号线G的连结配线213的结构的截面图，更详细而言，图11(A)是表示将扫描信号线G和数据信号线S与IGZO膜104c直接连接的连结配线213的结构的截面图，图11(B)是表示将扫描信号线G与数据信号线S经由IGZO膜104c和连接配线CL连接的连结配线213的结构的截面图。
在图11(A)所示的连结配线213中，形成在绝缘基板101上的扫描信号线G经由形成在栅极绝缘膜103的接触孔与IGZO膜104c连接，形成在蚀刻阻挡层105a上的数据信号线S经由形成在蚀刻阻挡层105a的接触孔与IGZO膜104c连接。由此，如果IGZO膜104c被导体化，则扫描信号线G与数据信号线S经由IGZO膜104c电连接。
图11(B)中，扫描信号线G分别经由在栅极绝缘膜103、蚀刻阻挡层105a和钝化膜108形成的接触孔以及在蚀刻阻挡层105a和钝化膜108形成的接触孔，通过在形成像素电极109时形成的连接配线CL，与IGZO膜104c连接。数据信号线S与图11(A)所示的情况相同。由此，如果IGZO膜104c被导体化，则扫描信号线G与数据信号线S经由IGZO膜104c和连接配线CL被电连接。
像这样，在任一连结配线213中，数据信号线S与扫描信号线G都没有直接连接，在它们之间至少隔着IGZO膜104c。因此，当IGZO膜104c为导体时，数据信号线S与扫描信号线G经由IGZO膜104c被电连接。但是，在连结配线213中没有设置代替IGZO膜104c的电导通的配线，所以，当IGZO膜104c为半导体时，数据信号线S与扫描信号线G被电绝缘。另外，根据图11可知，被导体化了的IGZO膜104c被以与其上表面和下表面相接的方式形成的氧化硅膜夹着。因此，IGZO膜104c通过进行导体化处理而被导体化，通过进行半导体化热处理而被半导体化。
此外，在图11(A)中，在从上方看连结配线213的俯视时，即使数据信号线S、扫描信号线G和IGZO膜104c同时重叠的情况下，只要IGZO膜104c被半导体化，数据信号线S与扫描信号线G通过IGZO膜104c被绝缘，所以在数据信号线S与扫描信号线G之间不流通电流。但是，通过对数据信号线S与扫描信号线G分别施加电压，发生IGZO膜104c反转而进行了导体化的情况。如果IGZO膜104c导体化，则数据信号线S与扫描信号线G经由IGZO膜104c被电连接，在数据信号线S与扫描信号线G之间流通电流。其结果是，液晶显示装置不能正常地工作。因此，数据信号线S、扫描信号线G和IGZO膜104c被形成为在俯视时不同时重叠。由此，数据信号线S与扫描信号线G不会被电连接，能够防止它们之间流通电流的情况。在图11(B)所示的连结配线213的情况下也是同样的。
<2.5面板检查电路>
接着，关于面板检查电路260进行说明。在图7所示的显示部25的上侧，设置有与各数据信号线S1～S5的端部分别连接的配线241～245、和与配线241～245分别连接的TFT240。TFT240所连接的配线241～245中，第偶数个配线242、244与配线SS2连接，第奇数个配线241、243、245与配线SS1连接。TFT240的栅极电极中，与第偶数个配线242、244连接的TFT240的栅极电极通过配线SG2彼此连接，与第奇数个配线241、243、245连接的TFT240的栅极电极通过配线SG1彼此连接。
同样地，在显示部25的左侧，设置有与各扫描信号线G1～G4的端部分别连接的配线231～234、和与配线231～234分别连接的TFT230。TFT230所连接的配线231～234中，第偶数个配线232、234与配线GS2连接，第奇数个配线231、233与配线GS1连接。TFT230的栅极电极中，与第偶数个配线232、234连接的TFT230的栅极电极连接到配线GG2，与第奇数个配线231、233连接的TFT230的栅极电极连接到配线GG1。
因此，如在基础研讨中所详细说明的那样，例如，在对与第偶数个扫描信号线G2、G4连接的配线232、234施加了电压的状态下，通过对配线GG2施加高电平的电压，由此使与第偶数个扫描信号线G2、G4连接的TFT230成为导通状态，对全部的数据信号线S1～S5施加规定的电压。这时，应该仅与第偶数个扫描信号线G2、G4连接的像素形成部100被写入规定的电压而点亮。但是，当与第奇数个扫描信号线G1、G3、G5连接的像素形成部100的一部分也同时点亮了的情况下，可知至少点亮了的像素形成部100所连接的第奇数个扫描信号线G1、G3、G5的任意者、和与该扫描信号线相邻的第偶数个扫描信号线G2、G4的任意者之间发生了短路。
同样地，例如对与扫描信号线G1～G4连接的TFT230的栅极电极施加高电平的电压，对第偶数个数据信号线S2、S4施加规定的电压，由此能够检查第偶数个数据信号线S2、S4的任意者、和与该数据信号线相邻的第奇数个数据信号线S1、S3、S5的任意者之间是否发生了短路。
另外，也可以对第奇数个扫描信号线G1、G3施加电压、对全部的数据信号线S1～S5施加规定的电压，或者对第奇数个数据信号线S1、S3施加电压、对全部的扫描信号线G1～G4施加规定的电压。
在上述说明中，说明了将面板检查电路260的配线231～234和配线241～245分别按第偶数个和第奇数个来分为2组，在将各组的配线连接的状态下进行面板检查。但是，并不限定于此，也可以分别分为3个以上的组，在将各组的配线连接的状态下进行面板检查。
为了将扫描信号线G1～G4与扫描信号线驱动电路30连接，如图7所示，各扫描信号线G1～G4进一步向左侧延伸，为了将数据信号线S1～S5与数据信号线驱动电路40连接，各数据信号线S1～S5进一步向上侧延伸。因此，在面板检查结束之后，即使不将面板检查电路260从液晶面板20分离，在后述的扫描信号线驱动电路30和数据信号线驱动电路40的安装工序中，也能够将扫描信号线G1～G4分别与扫描信号线驱动电路30的输出端子连接，并将数据信号线S1～S5分别与数据信号线驱动电路40的输出端子连接。
像这样，与在基础研讨中所说明的液晶显示装置的情况不同，即使不将静电放电防止电路250从液晶面板20分离也能进行面板检查，不仅如此，而且之后也不将静电放电防止电路250和面板检查电路260切断分离而配置在显示部25的周围的状态下，完成液晶显示装置10。由此，因为不需要将静电放电防止电路250和面板检查电路260切断而使其与液晶面板20分离的工序，所以能够降低液晶显示装置10的制造成本。
此外，有时存在将面板检查电路260称为“显示部检查电路”的情况。另外，有时存在将TFT230称为“第一薄膜晶体管”，将TFT240称为“第二薄膜晶体管”的情况。有时存在将与扫描信号线G1～G4连接的配线231～234称为“第一配线”、将与数据信号线S1～S5连接的配线241～245称为“第二配线”的情况。另外，有时存在将面板检查电路260中的、用于对扫描信号线G1～G4施加电压的电路称为“第一检查控制部”，将用于对数据信号线S1～S5施加电压的电路成为“第二检查控制部”的情况。
<2.6面板检查部的TFT的结构>
图12是表示面板检查电路260中使用的TFT230、240的结构的截面图，更详细而言，图12(A)是表示与从数据信号线S1延伸的配线241连接的底栅型TFT240的结构的截面图，图12(B)是表示与从扫描信号线G1延伸的配线231连接的顶栅型TFT230的结构的截面图。
如图12(A)所示，与面板检查电路360的配线241连接的TFT240为底栅型的TFT。与数据信号线同时地形成的配线241的一端和另一端经由形成在蚀刻阻挡层105a的接触孔与成为沟道层104的IGZO膜104c连接。进行面板检查是在进行了IGZO膜的半导体化热处理之后，因此IGZO膜被半导体化。因此，TFT240作为能够通过栅极电极102控制的晶体管发挥功能。与其它的配线242～245连接的TFT240也与上述的情况相同。
如图12(B)所示，在与面板检查电路260的配线231连接的TFT230中，要成为源极电极的配线231和要成为漏极电极的配线231为形成在绝缘基板101上的配线，经由形成在栅极绝缘膜103的接触孔与成为沟道层的IGZO膜104c分别连接。另外，在IGZO膜104c上隔着蚀刻阻挡层105a、且与数据信号线S同时形成的配线GG1作为栅极电极发挥功能，因此TFT230成为顶栅型的TFT。进行面板检查是在进行了IGZO膜104c的半导体化热处理之后，所以TFT230作为以配线GG1为栅极电极的晶体管发挥功能。
图13是表示与面板检查电路260的配线231连接的底栅型的TFT的图，更详细而言，图13(A)是与配线231连接的底栅型的TFT230的截面图，图13(B)是表示为了构成图13(A)所示的TFT230，将扫描信号线G1变换连接于与数据信号线同时形成有的配线271的结构的截面图，图13(C)是表示为了构成图13(A)所示的TFT230，将扫描信号线G1变换连接于与数据信号线同时形成有的配线271的另一结构的截面图。
如图13(A)所示，与面板检查电路260的配线231连接的TFT230为底栅型的TFT，栅极电极102形成在绝缘基板101上。要成为源极电极的配线271和要成为漏极电极的配线271与数据信号线同时形成，经由形成在蚀刻阻挡层105a的接触孔分别与IGZO膜104c连接。该TFT230是检查扫描信号线G1有无短路的TFT，所以需要将配线271与连接于扫描信号线G1的配线231连接。接下来说明该连接。与其他的配线232～234连接的TFT243也与上述的情况相同。
如图13(B)所示，在图13(A)所示的TFT230中，将与数据信号线同时形成的配线271经由形成在钝化膜108的接触孔，连接于与像素电极同时形成的配线272。并且，将配线272经由形成在钝化膜108、蚀刻阻挡层105a和栅极绝缘膜103的接触孔连接于与扫描信号线G1同时形成的配线231。另外，如图13(C)所示，可以将图13(A)所示的TFT230的配线271经由形成在蚀刻阻挡层105a和栅极绝缘膜103的接触孔，与从扫描信号线延伸的配线231直接连接。在任一种情况下，从扫描信号线G1延伸的配线231均连接于与数据信号线同时形成的配线271，因此能够在从扫描信号线G1延伸的配线231形成底栅型的TFT230。因此，与在图12(B)所说明的TFT230的情况同样地，能够使用图13(A)所示的底栅型TFT230检查在扫描信号线G1有无发生短路。与其它的配线232～234连接TFT230也与上述的情况相同。
<2.7液晶显示装置的制造方法>
图14和图15是表示第一实施方式的液晶显示装置10的制造工序的流程图，图16(A)～图16(D)是表示图6所示的TFT110的制造工序的截面图。参照图14、图15和图16(A)～图16(D)说明液晶显示装置10和形成在液晶显示装置10的TFT110的制造方法。
如图14所示，在步骤S10中，在玻璃基板等的绝缘基板101上形成层叠膜，该层叠膜例如是在铝膜(Al)上形成钼膜(Mo)而构成。接着，以通过光刻法形成的抗蚀剂图案为掩模对层叠膜进行图案形成，由此形成栅极电极102(参照图16(A))。在步骤S20中，以覆盖栅极电极102的方式形成栅极绝缘膜103。栅极绝缘膜103例如是在氮化硅膜(SiNx)上形成有氧化硅膜的层叠膜。
在步骤S30中，通过溅射法形成IGZO膜。在步骤S40中，进行IGZO膜的退火。该退火是用于改善TFT110的特性的退火。在步骤S50中，以通过光刻法所形成的抗蚀剂图案为掩模来蚀刻IGZO膜，形成沟道层104。由此，由IGZO膜形成的沟道层104形成在构成栅极绝缘膜103的氧化硅膜上。
在步骤S60中，通过等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法在沟道层104上形成由氧化硅膜构成的蚀刻阻挡膜105(参照图15(B))。这时，在形成蚀刻阻挡膜时，将形成了IGZO膜的绝缘基板101在真空中以200～300℃、更优选以250℃进行加热。这时，通过在IGZO膜的表面没有被氧化硅膜覆盖的状态下进行加热，IGZO膜被导体化。此外，通过在形成蚀刻阻挡膜105的工序中进行的基板的加热使IGZO膜导体化的方法是一个例子，如上所述，也可以通过其它工序中的热处理或等离子体处理进行导体化。
在步骤S70中，以由光刻法形成的抗蚀剂图案为掩模，对由氧化硅构成的蚀刻阻挡膜105进行蚀刻，形成蚀刻阻挡层105a。这时，也在蚀刻阻挡层105a进行开孔来形成接触孔105b，该接触孔105b是用于将在后述的工序中形成的源极电极106和漏极电极107与沟道层104电连接的接触孔。另外，也进行开孔来形成用于将各连结配线211～213与IGZO膜连接的接触孔。
在步骤S80中，形成依次层叠钛膜(Ti)、铝膜(Al)、钼膜(Mo)而成的层叠膜，以通过光刻法形成的抗蚀剂图案为掩模对该层叠膜进行蚀刻，形成源极电极106和漏极电极107(参照图15(C))。这时，源极电极106和漏极电极107分别经由形成在蚀刻阻挡层105a的2个接触孔105b与沟道层104电连接。同时，连结导线320与各连结配线211～213的IGZO膜连接。
在步骤S90中，通过等离子体CVD法以覆盖源极电极106、漏极电极107和蚀刻阻挡层105a的方式形成钝化膜108。钝化膜108例如由在氧化硅膜上形成有氮化硅膜的层叠膜构成。
在步骤S105中，对钝化膜108进行退火。这时，IGZO膜被栅极绝缘膜103的氧化硅膜和构成蚀刻阻挡层105a的氧化硅膜夹着。该退火通过使钝化膜108稳定化来使像素形成部100的TFT110的电特性稳定化，并且成为为了使IGZO膜从导体变化为半导体而进行的半导体化热处理。该退火是在IGZO膜由构成栅极绝缘膜的氧化硅膜和构成蚀刻阻挡层105a的氧化硅膜夹着的状态下，以200～350℃的温度进行的。以这样的方式设定退火的温度是因为，如果将钝化膜108的退火在低于200℃或者高于350℃的温度下进行，则IGZO膜不会成为半导体而作为导体保留。
通过钝化膜108的退火，IGZO膜从导体变化为半导体，能够实现像素形成部100的TFT110的电特性的测定。因此，即使在液晶面板20的制造工序的中途通过测定TFT110的电特性，也能够检测至此为止的工序是否正确地进行。另外，因为各连结配线的IGZO膜变化为半导体，所以各连结配线211～213成为断开状态。由此，通过连结配线211～213所连结的扫描信号线G1～Gn和数据信号线S1～Sm彼此被电隔离。这时，面板检查电路260的TFT230、240的沟道层的IGZO膜也变化为半导体，所以能够实现后述的液晶面板20的检查。
此外，通过钝化膜108的退火，各连结配线211～213中包含的IGZO膜也从导体变化为半导体，因此在之后的工序中，即使信号线带有静电也变得不能抑制ESD的发生。但是，在之后的工序中在信号线带有静电的可能性很低，所以该工序中IGZO膜即使半导体化也几乎没有实质的影响。
在步骤S110中，通过溅射法形成透明金属的ITO膜。在步骤S120中，以通过光刻法形成的抗蚀剂图案为掩模对ITO膜进行湿蚀刻，由此形成像素电极109(参照图15(D))。此外，紧接着成膜后的ITO膜为非晶状态，因此通过湿蚀刻进行溅射时易于蚀刻。但是，为了作为透明电极发挥功能需要进行结晶化。因此，在步骤S130中通过进行退火，进行像素电极109的结晶化。该退火温度为低于200℃的温度，因此对变化为半导体的IGZO膜不会造成影响。
在步骤S140中，在像素形成部100上涂敷可溶解于溶剂的聚酰亚胺树脂，并对在步骤S150中所涂敷的聚酰亚胺树脂进行烧制，形成聚酰亚胺膜。该烧制温度为100～200℃，因此对变化为半导体的IGZO膜不会造成影响。
在步骤S160中，以通过光刻法形成的抗蚀剂图案为掩模来蚀刻聚酰亚胺膜，由此形成取向膜，并且，为了使在对液晶层没有施加电压时的液晶分子的取向方向一致，对取向膜的表面实施摩擦处理。由此完成了TFT基板。
在步骤S170中，将由与TFT基板不同的制造工序制造的彩色滤光片基板重叠在TFT基板并进行压接，制造有源矩阵基板。接着，在由TFT基板和彩色滤光片基板夹着的间隙中注入液晶并进行密封。在步骤S180中，从有源矩阵基板切出液晶面板20，在液晶面板20的正面和背面粘贴偏光片。
在步骤S190中，利用面板检查电路260进行检查在扫描信号线彼此、数据信号线彼此、和扫描信号线与数据信号线之间有无短路的面板检查。这时，因为连结配线211～213的IGZO膜通过在步骤S105的退火而从导体变化为半导体，所以扫描信号线彼此、数据信号线彼此、和扫描信号线与数据信号线分别被电隔离。因此，在步骤S190的面板检查之前，不需要预先将静电放电防止电路250切断而使其与液晶面板20分离。如上所述，利用面板检查电路260能够检查在液晶面板20所形成的信号线间是否有短路。
通过面板检查确认了没有短路时，在步骤S200中，在液晶面板20安装扫描信号线驱动电路30和数据信号线驱动电路40等的驱动电路、用于对液晶面板20从背面侧照射背光的背光源组件。在步骤S210中，进行包括在步骤S200所安装的驱动电路和背光源组件等的检查在内的液晶显示装置10的最终检查，结束液晶面板20的制造。像这样，能够制造本实施方式的液晶显示装置10的液晶面板20。
<2.8效果>
根据本实施方式，将扫描信号线G1～G4和数据信号线S1～S5用连结导线220连结。在连结导线220中包含通过导体化处理而被导体化了的IGZO膜104c，所以扫描信号线G1～G4和数据信号线S1～S5彼此被电连接。因此，即使在制造工序中一部分信号线带有静电，静电通过连结导线220向其它的信号线迁移，扫描信号线G1～G4和数据信号线S1～S5成为同电位。由此能够抑制ESD的发生。
另外，当容易发生静电的制造工序的处理结束时，将由构成栅极绝缘膜103的氧化硅膜和由氧化硅膜构成的蚀刻阻挡层105a夹着的IGZO膜104c，在钝化膜108的形成之后以200～350℃的温度进行退火。由此，IGZO膜104c从导体变化为半导体，另外，由于没有设置代替IGZO膜104c的配线，所以扫描信号线G1～G4和数据信号线S1～S5被电绝缘。其结果是，不需要将静电放电防止电路250从液晶面板20分离，所以能够降低液晶显示装置10的制造成本。
另外，在显示部25的外侧配置面板检查电路260，检查在扫描信号线G1～G4之间、数据信号线S1～S5之间、或者扫描信号线G1～G4与数据信号线S1～S5之间是否没有发生短路。在该情况下，在面板检查电路260，对于与扫描信号线G1～G4连接的配线231～234、与数据信号线S1～S5连接的配线241～245，例如对配线231和233和全部配线241～245分别施加电压，根据这时的像素形成部100的点亮状况，可知配线间有无短路部位。并且，在显示部25的检查结束后，即使不将面板检查电路260从液晶面板20分离，作为液晶显示装置10也能够进行工作。像这样，因为不需要将面板检查电路260分离的工序，所以能够降低液晶显示装置10的制造成本。
<2.9变形例>
在上述的实施方式中，说明了将全部的扫描信号线G1～G4和数据信号线S1～S5用一个连结导线220连接。但是，也可以仅将扫描信号线G1～G4或者数据信号线S1～S5任意一者用连结导线连结。或者将扫描信号线G1～G4用第一连结导线连结，将数据信号线S1～S5用第二连结导线连结，由此，扫描信号线G1～G4与数据信号线S1～S5可以不连结。由此，扫描信号线G1～G4成为同电位，能够防止在扫描信号线G1～G4间的短路。同样地，数据信号线S1～S5成为同电位，能够防止数据信号线S1～S5间的短路。
<3.第二实施方式>
在本发明的第二实施方式的液晶显示装置的结构、形成在该液晶显示装置的静电放电防止电路和面板检查电路的结构，分别与第一实施方式的液晶显示装置10的结构、形成在该液晶显示装置10的静电放电防止电路250和面板检查电路260的结构相同，因此省略它们的说明。
图17和图18是表示第二实施方式的液晶显示装置的制造工序流程图。如图17所示，从步骤S10的栅极电极102的形成至步骤S100的钝化膜108的成膜为止的各工序，与图14所示的流程图的各工序、以及图16(A)～图16(D)所示的表示TFT110的制造工序的截面图中所示的各工序分别是相同的工序，所以省略说明。
接着步骤S90形成钝化膜108的工序，在步骤S100中进行钝化膜108的退火。与图14的步骤S105的情况不同，该退火温度低于200℃，因此在步骤S60中变成了导体的IGZO膜不会变成半导体。在步骤S110中通过溅射法形成ITO膜，在步骤S120中以通过光刻法形成的抗蚀剂图案为掩模对ITO膜进行湿蚀刻，形成像素电极109。
在步骤S135中进行像素电极109的退火。该退火与图15的步骤S130中的像素电极109的退火不同，以200～350℃的温度进行。这时，IGZO膜由栅极绝缘膜103中包含的氧化硅膜和构成蚀刻阻挡层105a的氧化硅膜夹着。通过该退火，进行构成像素电极109的ITO膜的结晶化，并且IGZO膜从导体变化为半导体。此外，如果将像素电极109的退火以低于200℃或者高于350℃的温度进行，则IGZO膜不被半导体化，而作为导体保留。
通过该像素电极109的退火，IGZO膜104c从导体变化为半导体，能够实现TFT110的电特性的测定。因此，即使在液晶面板20的制造工序的中途通过测定TFT110的电特性，能够检查出至此为止的工序是否准确地进行。另外，连结配线211～213均成为断开状态，通过连结配线211～213所连结的扫描信号线G1～Gn和数据信号线S1～Sm被电隔离。这时，面板检查电路260的TFT230、240的沟道层的IGZO膜也被半导体化，能够作为晶体管工作，所以能够实现后述的液晶面板20的检查。
此外，通过像素电极109的退火，连结配线211～213中包含的IGZO膜104c从导体变化为半导体，所以即使在之后的工序中带有静电也变得不能抑制ESD的发生。但是，在之后的工序中带有静电的可能性，与第一实施方式的情况相比进一步降低，所以即使在该工序中IGZO膜104c变化为半导体，也几乎没有实质的影响。
之后，从步骤S140的聚酰亚胺树脂的涂敷至步骤S210的最终检查为止的工序，与图14所示的第一实施方式的情况相同，所以省略这些工序的说明。如此来制造本实施方式的液晶显示装置的液晶面板20。
<3.1效果>
根据本实施方式，将IGZO膜104c导体化的导体化处理与第一实施方式的情况相同。但是，从导体变化为半导体的半导体化热处理是在形成TFT110的像素电极109之后以200～350℃的温度进行。由此，不仅使像素电极109的ITO膜结晶化，也使IGZO膜104c从导体变化为半导体。像素电极109的退火是比在第一实施方式进行的钝化膜108的退火靠后的工序，所以相比于第一实施方式的情况能够进一步抑制ESD的发生。另外，与第一实施方式的情况同样地，不需要从液晶面板20分离连结导线220，所以能够降低液晶显示装置的制造成本。
<4.第三实施方式>
本发明的第三实施方式的液晶显示装置的结构、形成在该液晶显示装置的静电放电防止电路和面板检查电路的结构，分别与第一实施方式的液晶显示装置10的结构、形成在该液晶显示装置10的静电放电防止电路250和面板检查电路260的结构相同，所以省略它们的说明。
图19和图20是表示第三实施方式的液晶显示装置的制造工序的流程图。如图19和图20所示，从步骤S10的栅极电极102的形成至步骤S140的聚酰亚胺膜的涂敷为止的各工序，与图14和图15所示的流程图的各工序、以及图16(A)～图16(D)所示的表示TFT110的制造工序的截面图中所示的各工序分别是相同的工序，所以省略其说明。
接着步骤S140的涂敷聚酰亚胺树脂的工序，在步骤S155中进行聚酰亚胺树脂的烧制。该烧制与图15的步骤S150的聚酰亚胺树脂的烧制不同，以200～350℃的温度进行。这时，IGZO膜由栅极绝缘膜103中包含的氧化硅膜和构成蚀刻阻挡层105a的氧化硅膜夹着。通过该烧制，形成聚酰亚胺膜，并且IGZO膜从导体变化为半导体。此外，如果像素电极109的退火以低于200℃或者高于350℃的温度进行，则IGZO膜不被半导体化，而作为导体保留。
通过该聚酰亚胺树脂的烧制，IGZO膜104c从导体变化为半导体，能够实现TFT的电特性的测定。因此，即使在液晶面板20的制造工序的中途通过测定TFT110的电特性，也能够检查出至此为止的工序是否正确地进行。另外，连结配线211～213成为断开状态，与它们连接的扫描信号线G1～Gn和数据信号线S1～Sm被电隔离。这时，面板检查电路260的TFT230、240的沟道层104的IGZO膜104c也从导体变化为半导体，能够实现后述的液晶面板20的检查。
此外，通过聚酰亚胺树脂的烧制，连结配线211～213的IGZO膜104c从导体变化为半导体，所以即使在之后的工序中带有静电也不能防止ESD的发生。但是，在之后的工序中带有静电的可能性相比于第一和第二实施方式的情况进一步降低，因此，在该工序中即使IGZO膜半导体化，也几乎没有实质的影响。
之后，从步骤S160的取向膜的形成至步骤S210的最终检查为止的各工序与图14所示的第一实施方式的情况相同，所以省略这些工序的说明。
<4.1效果>
根据本实施方式，将IGZO膜104c导体化的导体化处理与第一实施方式的情况相同。但是，从导体变化为半导体的半导体化热处理在形成于像素形成部100的取向膜的烧制时，以200～350℃的温度进行。由此，不仅使像素电极109的取向膜结晶化，也使IGZO膜104c从导体变化为半导体。取向膜的烧制相比于第二实施方式中进行的像素电极109的退火是靠后的工序，所以相比于第二实施方式的情况能够进一步抑制ESD的发生。另外，与第一和第二实施方式的情况同样，不需要从液晶面板20分离连结导线220，所以能够降低液晶显示装置的制造成本。
<5.第四实施方式>
本发明的第四实施方式的液晶显示装置的结构、形成在该液晶显示装置的静电放电防止电路和面板检查电路的结构，分别与第一实施方式的液晶显示装置10的结构、形成在该液晶显示装置10的静电放电防止电路250和面板检查电路260的结构相同，因此省略对它们的说明。
<5.1TFT的机构>
在上述各实施方式中，TFT110、230、240为沟道阻挡型。但是，TFT110、230、240也可以是沟道蚀刻型。图21是表示沟道蚀刻型TFT的结构的截面图。如图21所示，沟道蚀刻型TFT具有的结构为：在绝缘基板101上形成栅极电极102、栅极绝缘膜103、由氧化物半导体构成的沟道层104、源极电极106和漏极电极107，并且形成有覆盖它们的钝化膜108。沟道层104中存在于栅极电极102的上方的部分作为沟道区域发挥功能。在沟道蚀刻型TFT中，在沟道区域上没有形成蚀刻阻挡层，源极电极106和漏极电极107的沟道区域侧的端部下表面，以与沟道层104的上表面相接的方式配置。沟道蚀刻型TFT例如在沟道层104上形成源极电极106和漏极电极107用的导电层，通过分离源极电极106与漏极电极107而形成。在分离源极电极106与漏极电极107的工序中，有时沟道区域的表面部分被稍微蚀刻。
<5.2连结导线的连结配线的结构>
在沟道蚀刻型TFT中不形成蚀刻阻挡层。因此，在使用沟道蚀刻型TFT的液晶面板形成的连结导线220的连结配线，与在第一实施方式中所说明的图9～图11所示的连结配线211～213不同，没有形成蚀刻阻挡层。因此，对连结配线211～213进行说明，其构成形成于使用沟道蚀刻型TFT的液晶面板中的连结导线220。
图22是表示将相邻的扫描信号线彼此电连接的连结配线211的结构的截面图，更详细而言，图22(A)是表示将扫描信号线Ga与Gb经由连接配线CL和IGZO膜104c连接的连结配线211的结构的截面图，图22(B)是表示将扫描信号线Ga与Gb通过IGZO膜104c直接连接的连结配线211的结构的截面图，图22(C)是表示将扫描信号线Ga与Gb通过IGZO膜104c直接连接的连结配线211的其它结构的截面图。
图22(A)所示的连结配线211中，连接配线CL经由形成在栅极绝缘膜103和蚀刻阻挡层105a的接触孔与扫描信号线Ga和Gb分别连接。另外，连接配线CL与形成在栅极绝缘膜103上的IGZO膜104c连接。由此，形成在绝缘基板101上的扫描信号线Ga和Gb经由与数据信号线的形成同时形成的连接配线CL和IGZO膜104c连接。
图22(B)所示的连结配线211中，形成在栅极绝缘膜103上的IGZO膜104c经由形成在栅极绝缘膜103的接触孔与扫描信号线Ga和Gb分别连接。由此，形成在绝缘基板101上的扫描信号线Ga和Gb仅经由IGZO膜104c连接。
图22(C)所示的连结配线211中，IGZO膜104c形成在绝缘基板101上，扫描信号线Ga和Gb分别与IGZO膜104c连接。由此，形成在绝缘基板101上的扫描信号线Ga和Gb仅经由IGZO膜104c连接。
像这样，在任一连结配线211中，扫描信号线Ga与扫描信号线Gb均不直接连接，它们之间至少隔着IGZO膜104c，所以当IGZO膜104c为导体时，扫描信号线Ga与Gb经由IGZO膜104c电连接。但是，在连结配线211中没有设置代替IGZO膜104c的电导通的配线，IGZO膜104c为半导体的情况下，扫描信号线Ga和Gb被电绝缘。另外，根据图22(A)～图22(C)可知，导体化了的IGZO膜104c由以与其上表面和下表面相接的方式形成的氧化硅膜夹着。因此，通过进行导体化处理，IGZO膜104c被导体化，通过进行半导体化热处理而被半导体化。
图23是表示连接相邻的数据信号线Sa与Sb的连结配线212的结构的截面图。如图23所示，数据信号线Sa和Sb与形成在栅极绝缘膜103上的IGZO膜104c的各端部的上表面直接连接。
像这样，在连结配线212中数据信号线S1与数据信号线S2没有直接连接，它们之间隔着IGZO膜104c，因此当IGZO膜104c成为导体时，数据信号线S1与数据信号线S2经由IGZO膜104c电连接。但是，在连结配线212中没有设置代替IGZO膜104c的电导通的配线，所以当IGZO膜104c为半导体时，数据信号线S1与数据信号线S2被可靠地电绝缘。另外，根据图23可知，导体化了的IGZO膜104c由以与其上表面和下表面相接的方式形成的氧化硅膜夹着。因此，IGZO膜104c通过进行导体化处理而被导体化，通过进行半导体化热处理而被半导体化。
图24是表示将数据信号线S与扫描信号线G电连接的连结配线213的结构的截面图，更详细而言，图24(A)是表示扫描信号线G与数据信号线S仅经由IGZO膜104c连接的连结配线213的结构的截面图，图24(B)是表示将扫描信号线G经由IGZO膜104c和连接配线CL连接的连结配线213的结构的截面图。
在图24(A)所示的连结配线213中，形成在绝缘基板101上的扫描信号线G经由形成在栅极绝缘膜103的接触孔与IGZO膜104c连接，数据信号线S与IGZO膜104c的上表面端部直接连接。由此，如果IGZO膜104c被导体化，扫描信号线G与数据信号线S经由IGZO膜104c被电连接。
图24(B)中，扫描信号线G经由形成在栅极绝缘膜103和钝化膜108的接触孔以及形成在钝化膜的接触孔，通过在像素电极109的形成时所形成的连接配线CL与IGZO膜104c连接。数据信号线S与图24(A)所示的情况相同。由此，扫描信号线G与数据信号线S经由IGZO膜104c和连接配线CL电连接。
像这样，在任一连结配线213中数据信号线S与扫描信号线G均不直接连接，它们之间至少隔着IGZO膜104c，当IGZO膜104c成为导体时，数据信号线S与扫描信号线G经由IGZO膜104c电连接。但是，在连结配线213中没有设置代替IGZO膜104c的电导通的配线，所以当IGZO膜104c为半导体时，数据信号线S与扫描信号线G被可靠地电绝缘。另外，根据图24可知，导体化了的IGZO膜104c被以与其上表面和下表面相接的方式形成的氧化硅膜夹着。因此，IGZO膜104c通过进行导体化处理被导体化，通过进行半导体化热处理被半导体化。
<5.3效果>
根据本实施方式，TFT110、230、240即使是沟道蚀刻型，也能够达成与在上述各实施方式中所说明的效果同样的效果。
<6.具有由氧化物半导体构成的沟道层的TFT>
构成TFT110、220、230的沟道层的氧化物半导体，可以是非晶质氧化物半导体、也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，能够使用多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
TFT110、220、230的沟道层可以是2层以上的层叠膜。该情况下，沟道层可以包含非晶质氧化物半导体膜和结晶质氧化物半导体膜，也可以包含结晶结构不同的多个结晶质氧化物半导体膜，也可以包含多个非晶质氧化物半导体膜。当沟道层具有包括上层和下层的2层结构时，优选上层中包含的氧化物半导体的能隙比下层中包含的氧化物半导体的能隙大。但是，当2层的能隙的差较小时，也可以下层的氧化物半导体的能隙比上层的氧化物半导体的能隙大。
非晶质氧化物半导体和结晶质氧化物半导体的材料、结构、成膜方法、由层叠膜构成的沟道层的结构等，例如记载在日本特开2014-7399号公报中。作为参考，将日本特开2014-7399号公报的公开内容全部引用于本说明书中。
氧化物半导体膜例如可以包含In、Ga和Zn中的至少1种金属元素。在氧化物半导体膜中，例如包含In-Ga-Zn-O类半导体(例如，铟镓氧化锌)。该In-Ga-Zn-O类半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物。In、Ga和Zn的比例(组分比)没有特别的限定，例如可以是In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。沟道层使用包含In-Ga-Zn-O类半导体的氧化物半导体膜形成。
In-Ga-Zn-O类半导体可以是非晶质也可以是结晶质。作为结晶质In-Ga-Zn-O类半导体，优选c轴大致垂直于层面地取向的结晶质In-Ga-Zn-O类半导体。
此外，结晶质In-Ga-Zn-O类半导体的结晶结构例如记载在上述的日本特开2014-7399号公报、日本特开2012-134475号公报、特开2014-209727号公报等中。作为参考，将日本特开2012-134475号公报和日本特开2014-209727号公报的公开内容全部引用于本说明书中。具有In-Ga-Zn-O类的沟道层的TFT具有高迁移性(与非晶硅TFT相比超过20倍)和低漏电流(与非晶硅TFT相比小于100分之1)。因此，具有In-Ga-Zn-O类的沟道层的TFT作为扫描信号线驱动电路30和数据信号线驱动电路40中包含的TFT和设置在像素形成部中的TFT适当地使用，其中，上述扫描信号线驱动电路30和数据信号线驱动电路40，设置在包括多个像素形成部100的显示部的周边，与显示部在相同的基板上。
因此，已说明了上述各实施方式中的TFT110的沟道层104由In-Ga-Zn-O类半导体构成的情况，但也可以代替In-Ga-Zn-O类半导体而含有其它的氧化物半导体。沟道层104例如可以包含In-Sn-Zn-O类半导体(例如In2O3-SnO2–ZnO；InSnZnO)。In-Sn-Zn-O类半导体是In(铟)、Sn(锡)和Zn(锌)的三元氧化物。另外，沟道层可以包含In-Al-Zn-O类半导体、In-Al-Sn-Zn-O类半导体、Zn-O类半导体、In-Zn-O类半导体、Zn-Ti-O类半导体、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Ga-Sn-O类半导体、In-Ga-O类半导体、Zr-In-Zn-O类半导体、Hf-In-Zn-O类半导体等。这里，Al表示铝、Ti表示钛、Cd表示镉、Ge表示锗、Pb表示铅、Mg表示镁、Zr表示锆、Hf表示铪。此外，在各实施方式中，说明了使IGZO膜从导体变化为半导体的温度为200～350℃，但该温度根据氧化物半导体的种类而不同。
另外，在上述各实施方式中，说明了连结配线211～213是具有由氧化物半导体膜构成的沟道层的TFT的情况。但是，像素形成部100的TFT110、面板检查电路的TFT230、240、构成扫描信号线驱动电路30和数据信号线驱动电路40等的周边电路的TFT也可以是具有由氧化物半导体膜构成的沟道层的结构，或者是由具有非晶硅或多晶硅构成的沟道层的TFT构成。
<7.对于各实施方式共通的变形例>
上述各实施方式的连结导线220的连结配线211～213，可以在第一实施方式中所说明的连结配线211(图9(A)参照)和连结配线212(图10参照)进一步形成栅极电极。图25是表示具有栅极电极的连结配线211、212的截面图，更详细而言，图25(A)是表示在连接相邻的扫描信号线G1与G2的IGZO膜104c的上方配置有栅极电极的连结配线211的结构的截面图，图25(B)是表示在连接相邻的扫描信号线G1与G2的IGZO膜104c的上方配置有栅极电极的连结配线212的结构的截面图。
图25(A)所示的连结配线211是在图9(A)所示的连结配线211中进一步在与IGZO膜104c对应的位置形成有与数据信号线的形成同时形成的栅极电极274。图25(B)所示的连结配线212是在图10所示的连结配线212中，进一步在与绝缘基板101上的IGZO膜104c对应的位置具有与扫描信号线的形成同时形成的栅极电极275。这些栅极电极274和275与任一配线都不连接，是浮置状态，不作为栅极电极发挥功能。因此，这些连结配线211和212不作为晶体管发挥功能，实质上与图9(A)所示的连结配线211和图10所示的连结配线212分别相同。
<8.向其它显示装置的应用>
在上述各实施方式中，以液晶显示装置为例进行了说明。但是，能够应用本发明的显示装置并不限定于液晶显示装置，具有在各像素形成部设置有TFT的有源矩阵基板的有机EL(Electroluminescence)显示装置、微机电(Micro Electro Mechanical)显示装置中也能够应用。
本申请基于2016年3月31日在日本申请的名称为“有源矩阵基板、其制造方法和显示装置”的日本申请2016-70802号主张优先权，并将该日本申请的内容通过引用包含在本申请中。
附图标记说明
10…液晶显示装置
20…液晶面板
25…显示部
30…扫描信号线驱动电路
40…数据信号线驱动电路
100…像素形成部
101…绝缘基板
102…栅极电极
103…栅极绝缘膜
104…沟道层
104c…IGZO膜
105a…蚀刻阻挡层
106…源极电极
107…漏极电极
108…钝化膜
109…像素电极
110…TFT(薄膜晶体管)
211～213…连结配线
220…连结导线
230…TFT(第一薄膜晶体管)
231～234…配线(第一配线)
240…TFT(第二薄膜晶体管)
241～245…配线(第二配线)
250…静电放电防止电路
260…面板检查电路
G1～G4…扫描信号线
S1～S5…数据信号线。

Claims (20)

1.一种有源矩阵基板，其在绝缘基板上呈矩阵状地形成有多个像素形成部，该有源矩阵基板的特征在于，包括：
显示部，其形成有：形成在所述绝缘基板上的多个扫描信号线；形成在栅极绝缘膜上的与所述多个扫描信号线分别交叉的多个数据信号线，其中所述栅极绝缘膜形成在所述扫描信号线上；和对应于所述扫描信号线与所述数据信号线的各交叉点而配置的所述多个像素形成部；
依次选择所述多个扫描信号线的扫描信号线驱动电路，和将基于从外部输入的图像数据而生成的图像信号电压写入到所述多个数据信号线的数据信号线驱动电路；和
设置在所述显示部的外侧的连结所述多个扫描信号线和所述多个数据信号线中的至少任一者的信号线的连结导线，
所述连结导线通过在相邻的所述信号线之间分别配置含有氧化物半导体膜的连结配线而连结所述信号线。
2.如权利要求1所述的有源矩阵基板，其特征在于：
连接所述相邻的信号线之间的所述连结配线的至少一部分，仅通过所述氧化物半导体膜连接。
3.如权利要求2所述的有源矩阵基板，其特征在于：
连接所述相邻的信号线之间的所述连结配线中包含的所述氧化物半导体膜被半导体化。
4.如权利要求1所述的有源矩阵基板，其特征在于：
所述连结导线包括第一连结导线和第二连结导线，所述第一连结导线通过在相邻的所述扫描信号线之间分别配置包含所述氧化物半导体膜的第一连结配线而连结所述扫描信号线，所述第二连结导线通过在相邻的所述数据信号线之间分别配置包含所述氧化物半导体膜的第二连结配线而连结所述数据信号线。
5.如权利要求1所述的有源矩阵基板，其特征在于：
所述连结导线通过在相邻的所述扫描信号线之间、相邻的所述数据信号线之间和相邻的所述扫描信号线与所述扫描信号线之间分别配置包含所述氧化物半导体膜的连结配线，而连结所述多个扫描信号线和所述多个扫描信号线。
6.如权利要求1所述的有源矩阵基板，其特征在于：
还包括配置在所述显示部的外侧的显示部检查电路，所述显示部检查电路检查所述多个扫描信号线之间、所述多个数据信号线之间和所述多个扫描信号线与所述多个数据信号线之间有无短路，
所述显示部检查电路包括：
第一检查控制部，其具有：与所述多个扫描信号线分别连接的多个第一配线；和与所述多个第一配线分别连接的控制对所述扫描信号线施加的电压的多个第一薄膜晶体管，所述多个第一配线分为1个或2个以上的组并按每一组进行连接；和
第二检查控制部，其具有：与所述多个数据信号线分别连接的多个第二配线；和与所述多个第二配线分别连接的控制对所述数据信号线施加的电压的多个第二薄膜晶体管，所述多个第二配线分为1个或2个以上的组并按每一组进行连接，
所述第一薄膜晶体管和所述第二薄膜晶体管的沟道层由氧化物半导体形成。
7.如权利要求1所述的有源矩阵基板，其特征在于：
所述像素形成部具有沟道层由氧化物半导体形成的薄膜晶体管，所述薄膜晶体管为沟道蚀刻型。
8.如权利要求1所述的有源矩阵基板，其特征在于：
所述像素形成部具有沟道层由氧化物半导体形成的薄膜晶体管，所述薄膜晶体管为沟道阻挡型。
9.如权利要求7或8所述的有源矩阵基板，其特征在于：
将相邻的所述扫描信号线彼此连结的连结配线，具有所述相邻的扫描信号线通过所述氧化物半导体膜直接连接的结构。
10.如权利要求7或8所述的有源矩阵基板，其特征在于：
将相邻的所述扫描信号线彼此连结的连结配线，具有通过与所述数据信号线同时形成的连接配线连接所述氧化物半导体膜与所述扫描信号线的结构。
11.如权利要求7或8所述的有源矩阵基板，其特征在于：
将相邻的所述数据信号线彼此连结的连结配线，具有相邻的所述数据信号线与所述氧化物半导体膜直接连接的结构。
12.如权利要求7或8所述的有源矩阵基板，其特征在于：
将相邻的所述扫描信号线与所述数据信号线连结的连结配线，具有所述数据信号线和所述扫描信号线与所述氧化物半导体膜直接连接的结构。
13.如权利要求7或8所述的有源矩阵基板，其特征在于：
将相邻的所述扫描信号线与所述数据信号线连结的连结配线，具有所述数据信号线和所述扫描信号线中的任一者与所述氧化物半导体膜直接连接，另一者经由与设置在所述像素形成部的像素电极同时形成的连接配线连接的结构。
14.如权利要求13所述的有源矩阵基板，其特征在于：
所述数据信号线、所述扫描信号线和所述氧化物半导体膜不同时重叠。
15.一种显示装置，其特征在于：
使用权利要求1所述的有源矩阵基板作为显示图像的显示面板。
16.一种有源矩阵基板的制造方法，其为权利要求1所述的有源矩阵基板的制造方法，其特征在于，包括：
形成覆盖栅极电极的栅极绝缘膜的工序，其中所述栅极电极形成在所述绝缘基板上；
在所述栅极绝缘膜上形成所述氧化物半导体膜的工序；
用于使所述氧化物半导体膜导体化的导体化处理工序；
用氧化膜覆盖所述氧化物半导体膜的工序；和
用于使所述氧化物半导体膜从导体变化为半导体的半导体化热处理工序，
所述半导体化热处理工序是在从形成用于保护所述像素形成部的保护膜的工序至形成用于使液晶分子的取向方向一致的取向膜的工序的任意工序中进行的热处理工序。
17.如权利要求16所述的有源矩阵基板的制造方法，其特征在于：
所述半导体化热处理工序是在用于保护所述像素形成部的保护膜形成之后进行的热处理工序。
18.如权利要求16所述的有源矩阵基板的制造方法，其特征在于：
还包括形成在所述像素形成部的所述保护膜上的像素电极，
所述半导体化热处理工序是在形成所述像素电极时，用于使构成所述像素电极的透明金属结晶化的热处理工序。
19.如权利要求16所述的有源矩阵基板的制造方法，其特征在于：
所述半导体化热处理工序是在所述像素形成部涂敷了要成为所述取向膜的树脂之后进行的热处理工序。
20.如权利要求16所述的有源矩阵基板的制造方法，其特征在于：
还包括显示部检查电路，其检查形成在所述显示部的所述信号线之间有无短路，
在所述半导体化热处理工序之后，不从所述有源矩阵基板切断所述连结导线，通过所述显示部检查电路来检查所述信号线之间有无短路。
CN201780018517.5A 2016-03-31 2017-03-24 有源矩阵基板的制造方法 Active CN108780621B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-070802 2016-03-31
JP2016070802 2016-03-31
PCT/JP2017/011997 WO2017170219A1 (ja) 2016-03-31 2017-03-24 アクティブマトリクス基板、その製造方法および表示装置

Publications (2)

Publication Number Publication Date
CN108780621A true CN108780621A (zh) 2018-11-09
CN108780621B CN108780621B (zh) 2020-07-31

Family

ID=59964505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780018517.5A Active CN108780621B (zh) 2016-03-31 2017-03-24 有源矩阵基板的制造方法

Country Status (3)

Country Link
US (1) US10690975B2 (zh)
CN (1) CN108780621B (zh)
WO (1) WO2017170219A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648923A (zh) * 2019-03-22 2020-01-03 友达光电股份有限公司 半导体结构及其制作方法
CN113437086A (zh) * 2020-03-18 2021-09-24 上海和辉光电有限公司 阵列基板及其制造方法和显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997111A (zh) * 2017-04-05 2017-08-01 惠科股份有限公司 一种用于显示面板的测试装置及测试方法
CN111902855B (zh) * 2018-03-26 2022-02-18 夏普株式会社 显示装置的制造方法以及显示装置
CN112513959B (zh) * 2018-07-30 2022-11-01 夏普株式会社 显示设备
CN109445211A (zh) * 2018-11-06 2019-03-08 惠科股份有限公司 阵列基板及其制备方法、显示装置
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置
KR20220077223A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN115000085A (zh) * 2022-05-24 2022-09-02 福建华佳彩有限公司 一种避免igzo与像素电极相互蚀刻的tft基板及其制备方法

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101547A1 (en) * 1997-10-14 2002-08-01 Lee Joo-Hyung Liquid crystal displays
US20040017531A1 (en) * 1998-03-27 2004-01-29 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
CN1722197A (zh) * 2004-07-05 2006-01-18 精工爱普生株式会社 半导体器件、显示装置以及电子设备
CN1766722A (zh) * 2004-10-28 2006-05-03 中华映管股份有限公司 薄膜晶体管阵列基板、液晶显示面板及其静电防护方法
US20090020759A1 (en) * 2007-07-20 2009-01-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN101399274A (zh) * 2007-09-27 2009-04-01 索尼株式会社 电子装置及其制作方法以及电子设备
CN101419967A (zh) * 2007-10-23 2009-04-29 乐金显示有限公司 静电放电保护电路及其制造方法和具有其的液晶显示设备
CN101719493A (zh) * 2008-10-08 2010-06-02 株式会社半导体能源研究所 显示装置
CN102257547A (zh) * 2010-01-06 2011-11-23 松下电器产业株式会社 有源矩阵基板、显示面板以及它们的检查方法
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
CN103091913A (zh) * 2011-10-28 2013-05-08 株式会社日本显示器西 电光设备和显示设备
CN103117285A (zh) * 2013-02-04 2013-05-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN103460391A (zh) * 2011-04-08 2013-12-18 夏普株式会社 半导体装置和显示装置
CN102822981B (zh) * 2010-04-07 2014-03-12 夏普株式会社 电路基板和显示装置
CN103985765A (zh) * 2008-12-26 2014-08-13 株式会社半导体能源研究所 半导体器件
CN104377206A (zh) * 2013-08-14 2015-02-25 三星显示有限公司 薄膜晶体管阵列面板
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516638B2 (ja) 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2009130273A (ja) 2007-11-27 2009-06-11 Konica Minolta Medical & Graphic Inc ガラス基板および電磁波検出装置の製造方法
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101826832B1 (ko) * 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP5705559B2 (ja) * 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101547A1 (en) * 1997-10-14 2002-08-01 Lee Joo-Hyung Liquid crystal displays
US20040017531A1 (en) * 1998-03-27 2004-01-29 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
CN1722197A (zh) * 2004-07-05 2006-01-18 精工爱普生株式会社 半导体器件、显示装置以及电子设备
CN1766722A (zh) * 2004-10-28 2006-05-03 中华映管股份有限公司 薄膜晶体管阵列基板、液晶显示面板及其静电防护方法
US20090020759A1 (en) * 2007-07-20 2009-01-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN101399274A (zh) * 2007-09-27 2009-04-01 索尼株式会社 电子装置及其制作方法以及电子设备
CN101419967A (zh) * 2007-10-23 2009-04-29 乐金显示有限公司 静电放电保护电路及其制造方法和具有其的液晶显示设备
CN102881696A (zh) * 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
CN101719493A (zh) * 2008-10-08 2010-06-02 株式会社半导体能源研究所 显示装置
CN103985765A (zh) * 2008-12-26 2014-08-13 株式会社半导体能源研究所 半导体器件
CN102257547A (zh) * 2010-01-06 2011-11-23 松下电器产业株式会社 有源矩阵基板、显示面板以及它们的检查方法
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
CN102822981B (zh) * 2010-04-07 2014-03-12 夏普株式会社 电路基板和显示装置
CN103460391A (zh) * 2011-04-08 2013-12-18 夏普株式会社 半导体装置和显示装置
CN103091913A (zh) * 2011-10-28 2013-05-08 株式会社日本显示器西 电光设备和显示设备
CN103117285A (zh) * 2013-02-04 2013-05-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN104377206A (zh) * 2013-08-14 2015-02-25 三星显示有限公司 薄膜晶体管阵列面板
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648923A (zh) * 2019-03-22 2020-01-03 友达光电股份有限公司 半导体结构及其制作方法
US11171244B2 (en) 2019-03-22 2021-11-09 Au Optronics Corporation Semiconductor structure and manufacturing method thereof
CN110648923B (zh) * 2019-03-22 2022-02-25 友达光电股份有限公司 半导体结构及其制作方法
CN113437086A (zh) * 2020-03-18 2021-09-24 上海和辉光电有限公司 阵列基板及其制造方法和显示装置

Also Published As

Publication number Publication date
US10690975B2 (en) 2020-06-23
WO2017170219A1 (ja) 2017-10-05
US20190113813A1 (en) 2019-04-18
CN108780621B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN108780621A (zh) 有源矩阵基板及其制造方法和显示装置
CN104681581B (zh) 显示装置的显示面板
KR102362616B1 (ko) 표시 장치
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
TWI543376B (zh) 半導體裝置及其製造方法
JP4404881B2 (ja) 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
TWI557879B (zh) 電子裝置
KR102386147B1 (ko) 반도체 디바이스 및 그 형성 방법
TWI505373B (zh) 半導體裝置之製造方法
CN102456624B (zh) 有机电致发光显示器的阵列基板及其制造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN107492555A (zh) 晶体管阵列面板
CN107799057A (zh) 显示装置
CN104637925A (zh) 用于显示面板的阵列基板及其制造方法
CN103003867B (zh) 液晶显示装置的驱动方法
CN103943682A (zh) 薄膜晶体管及具有薄膜晶体管的显示装置
CN106847834A (zh) 一种阵列基板及其制备方法、显示面板
KR20110080587A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
CN104620389B (zh) 半导体装置及其制造方法
CN104205341A (zh) 半导体器件及其制造方法
CN107111179A (zh) 显示装置
CN104392990B (zh) 一种阵列基板及显示装置
CN109585455A (zh) 半导体装置
CN107065344A (zh) 液晶显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant