CN102257547A - 有源矩阵基板、显示面板以及它们的检查方法 - Google Patents

有源矩阵基板、显示面板以及它们的检查方法 Download PDF

Info

Publication number
CN102257547A
CN102257547A CN2010800036041A CN201080003604A CN102257547A CN 102257547 A CN102257547 A CN 102257547A CN 2010800036041 A CN2010800036041 A CN 2010800036041A CN 201080003604 A CN201080003604 A CN 201080003604A CN 102257547 A CN102257547 A CN 102257547A
Authority
CN
China
Prior art keywords
source electrode
gate wirings
gate
tft
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800036041A
Other languages
English (en)
Other versions
CN102257547B (zh
Inventor
白水博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102257547A publication Critical patent/CN102257547A/zh
Application granted granted Critical
Publication of CN102257547B publication Critical patent/CN102257547B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

一种有源矩阵基板，包括：多条栅极配线(11)，其配置在基板上；多条源极配线(12)，其配置在与多条栅极配线(11)垂直的方向上；栅极侧短路环(13)，其配置在基板的周缘区域，作为多条栅极配线(11)的短路目的地；源极侧短路环(14)，其配置在基板的周缘区域，作为多条源极配线(12)的短路目的地；栅极配线侧TFT(15)，其漏极与多条栅极配线(11)的一条连接、源极与栅极侧短路环(13)连接；以及源极配线侧TFT(16)，其漏极与多条源极配线(12)的一条连接、源极与源极侧短路环(14)连接；所有的栅极配线侧TFT(15)和所有的源极配线侧TFT(16)为耗尽型，所有的源极配线侧TFT(16)的栅电极与栅极侧短路环(13)连接。

Description

有源矩阵基板、显示面板以及它们的检查方法
技术领域
本发明涉及有源矩阵基板、使用了所述基板的显示面板以及它们的检查方法，特别涉及有源矩阵基板以及使用了所述基板的显示面板的保护电路。
背景技术
伴随近年来对显示装置的高品位化的需要，作为薄型、低功耗的显示面板，液晶显示面板、有机电致发光(EL)显示面板受到注目。这些显示面板具备排列成两维的多个像素。
例如，在有源矩阵型的有机EL显示面板中，在多条扫描线与多条数据线的交点设置了薄膜晶体管(TFT：Thin Film Transistor)，在该TFT上连接有保持电容元件(condensor)、驱动晶体管的栅极以及补偿电路等。并且，通过选择出的扫描线使该TFT导通，将来自数据线的数据信号等输入驱动晶体管、保持电容元件以及补偿电路，通过该驱动晶体管、保持电容元件以及补偿电路控制有机EL元件的发光辉度以及发光定时。根据该像素驱动电路的构成，在有源矩阵型的有机EL显示面板中，能够使有机EL元件发光直到下一次扫描(选择)，因此即使占空比提高也不会导致显示器的辉度减少。
然而，在有源矩阵型的有机EL显示面板中，因为显示驱动电路构成变得复杂，所以会发生显示驱动电路元件的特性不均、配线的短路和/或开路这样的电力故障。为了补偿这样的特性不均、提高制造材料利用率，需要充分进行制造工序过程阶段的有源矩阵基板的阵列(array)检查、和/或完成时的组装部件安装前的显示面板的显示工作检查。在这样的检查时，例如在外部测定设备与作为被测定物的有源矩阵基板或显示面板连接时、或者在各制造工序中没有与外部测定设备等连接时，有时会发生静电流入有源矩阵基板而使像素电路发生静电破坏的情况。在专利文献1中，公开了液晶显示装置制造时以及检查时的保护显示面板避免静电的构成。
图7是示意性地表示专利文献1所记载的液晶显示装置的信号输入端子部的俯视图。示出了对向基板502贴合于形成有TFT等显示用开关元件(未图示)的阵列基板501的状态，对向基板502包括显示区域503。在阵列基板501按像素显示所需要的量设置了源极配线504和栅极配线505，在源极配线504和栅极配线505分别设置了检查用信号电压输入端子506和507。在阵列基板501的外周设置了由金属等低电阻体构成的短路环508。短路环508与源极配线504及栅极配线505经由耗尽型TFT509电连接。耗尽型TFT509的栅电极通过配线510按任意的单位进行集合，由栅极电压输入端子511进行统一控制。
通过上述的构成，在液晶显示装置的制造工序中，处于对耗尽型TFT509的栅电极没有施加电压的状态，所有的源极配线504、所有的栅极配线505、以及短路环508都经由处于导通状态的耗尽型TFT509而成为导通状态，防止静电破坏对策成为可能。另一方面，在检查液晶显示装置的情况下，例如在阵列基板的状态下检测阵列缺陷的阵列检查、和/或在安装组装部件前的液晶显示面板状态下检查的面板亮灯显示检查的情况下，需要使检查用信号电压输入端子506以及507引导探针等、施加个别的检测信号和/或亮灯信号电压。此时，因为需要使所有的源极配线504和栅极配线505相互之间、以及它们与短路环508之间处于电力开路状态，所以从栅极电压输入端子511对耗尽型TFT509的栅电极施加负的截止电压。由此，各配线之间完全成为开路状态，使得实现不受相邻配线的信号等影响的高精度的检查以及亮灯显示状态成为可能。另外，在检查后，不需要作为静电保护元件的耗尽型TFT509的情况下，由分断线512切断即可。或者，作为组装工序中的防止静电破坏对策，或者即使在已成为制品时、但作为静电保护元件而留下了耗尽型TFT509时，通过一直对栅极电压输入端子511施加负的截止电压，从而使得各配线之间为开路状态成为可能。
专利文献1：日本特开平11-142888号公报
发明内容
然而，在专利文献1所记载的以往的显示装置及其检查方法中，存在需要如下后处理的课题，所述后处理为：因为静电保护电路在显示工作中不发生电作用，所以在显示工作时切断与静电保护电路的连接；或者，另外设置专用的电压输入端子而从所述端子施加用于使静电保护电路为断开状态的电压。
鉴于上述课题，本发明的目的在于提供一种通过简易的电路而具有静电保护功能、同时在显示工作时不需要后处理的有源矩阵基板、显示面板以及它们的检查方法。
为了达到上述目的，本发明的一种方式的有源矩阵基板，其特征在于，包括：基板；多条栅极配线，其配置在所述基板上；多条源极配线，其配置在所述基板上、与所述多条栅极配线各自垂直的方向上；栅极配线侧短路线，其配置在所述基板的周缘区域，作为所述多条栅极配线的短路目的地；源极配线侧短路线，其配置在所述基板的周缘区域，作为所述多条源极配线的短路目的地；按每条栅极配线设置的栅极配线侧薄膜晶体管，其源电极和漏电极的一方与所述多条栅极配线的一条连接、源电极和漏电极的另一方与所述栅极配线侧短路线连接；以及按每条源极配线设置的源极配线侧薄膜晶体管，其源电极和漏电极的一方与所述多条源极配线的一条连接、源电极和漏电极的另一方与所述源极配线侧短路线连接，所有的所述栅极配线侧薄膜晶体管和所有的所述源极配线侧薄膜晶体管为耗尽型，所有的所述源极配线侧薄膜晶体管的栅电极与所述栅极配线侧短路线连接。
根据本发明的有源矩阵基板、显示面板以及它们的检查方法，通过简易的电路构成使源极线侧的静电保护TFT变为截止状态，因此能够不会对源极线产生电气影响、且不需要用于显示工作的后处理实现静电保护工作以及显示工作。
附图说明
图1是表示本发明的一种方式的显示面板的电气构成的框图。
图2是表示本发明的实施方式的非显示工作时的显示面板的电路工作的一例的框图。
图3是说明本发明的实施方式的非显示工作时的静电保护功能的电路图。
图4是表示本发明的实施方式的显示工作时的显示面板的电路工作的一例的框图。
图5是对本发明的实施方式的显示工作时的行扫描的电路转变图。
图6是内置于本发明的显示面板中的薄型平板TV的外观图。
图7是示意性地表示专利文献1所记载的液晶显示装置的信号输入端子部的俯视图。
附图标记的说明
1显示面板
11、505栅极配线
12、504源极配线
13栅极侧短路环
14源极侧短路环
15栅极配线侧TFT
16源极配线侧TFT
17负载用TFT
18隔离用TFT
19检查用端子
30发光像素
111～11m栅极驱动用端子
121～12n源极驱动用端子
201、202接地用端子
501阵列基板
502对向基板
503显示区域
506、507检查用信号电压输入端子
508短路环
509耗尽型TFT
510配线
511栅极电压输入端子
512分断线
具体实施方式
本发明的第1种方式的有源矩阵基板，包括：基板；多条栅极配线，其配置在所述基板上；多条源极配线，其配置在所述基板上、与所述多条栅极配线各自垂直的方向上；栅极配线侧短路线，其配置在所述基板的周缘区域，作为所述多条栅极配线的短路目的地；源极配线侧短路线，其配置在所述基板的周缘区域，作为所述多条源极配线的短路目的地；按每条栅极配线设置的栅极配线侧薄膜晶体管，其源电极和漏电极的一方与所述多条栅极配线的一条连接、源电极和漏电极的另一方与所述栅极配线侧短路线连接；以及按每条源极配线设置的源极配线侧薄膜晶体管，其源电极和漏电极的一方与所述多条源极配线的一条连接、源电极和漏电极的另一方与所述源极配线侧短路线连接，所有的所述栅极配线侧薄膜晶体管和所有的所述源极配线侧薄膜晶体管为耗尽型，所有的所述源极配线侧薄膜晶体管的栅电极与所述栅极配线侧短路线连接。
根据本方式，将源电极与源极配线侧短路线连接、漏电极与源极配线连接、栅电极与栅极配线侧短路线连接的耗尽型的源极配线侧薄膜晶体管用作源极线侧的ESD保护用晶体管。另外，将源电极与栅极配线侧短路线连接、漏电极与栅极配线连接的耗尽型的栅极配线侧薄膜晶体管用作栅极线侧的ESD保护用晶体管。
在栅极配线和/或源极配线为非显示工作时的情况下，源极配线侧短路线以及栅极配线侧短路线通常在制造工序中保持在0V附近。由此，源极配线侧薄膜晶体管的栅极-源极间电压变为0V，所述晶体管变为导通状态。另外，插入在栅极配线与栅极配线侧短路线之间的耗尽型的栅极配线侧薄膜晶体管，只要没有对其栅极-源极间施加负电压则变为导通状态。根据以上情况，源极配线以及栅极配线分别变为了与源极配线侧短路线以及栅极配线侧短路线导通的导通状态，实现了保护各短路线以及与其连接的电路元件避免静电的状态。
另一方面，在栅极配线和/或源极配线为显示工作时的情况下，对非有源的栅极配线施加了负电压，对有源的栅极配线施加了正电压。另外，栅极配线侧薄膜晶体管，只要没有对其栅极-源极间施加负电压则保持导通状态。此时，在保持了与栅极配线导通的状态的栅极配线侧短路线中，来自非有源、负电压的栅极配线的微小漏电流和来自有源、正电压的栅极配线的微小漏电流流动。但是，因为有源的栅极配线一直是一条、其他的栅极配线全部为非有源，所以栅极配线侧短路线的电压绝大多数情况下一直为施加于非有源的栅极配线的负电压。由此，源极配线侧薄膜晶体管的栅电极大致成为所述负电压。另外，因为源极配线侧薄膜晶体管的源电极与非显示工作时同样为0V，所以在源极配线侧薄膜晶体管的栅极-源极间施加了负电压，源极配线侧薄膜晶体管变为截止状态。另外，此时在各栅极配线与栅极配线侧短路线之间有微小漏电流流动，但不会对栅极信号的电压电平产生影响。
如此，通过简单的电路构成，在非显示工作时，能够使源极侧的ESD保护用晶体管变为导通状态，另外，在显示工作时，无需进行电路的切断、也无需附加后处理，能够使源极侧ESD保护用晶体管变为截止状态。由此，在非显示工作时，能够保护有源矩阵基板上的像素电路避免静电，在显示工作时，从源极配线向像素电路等供给正确的检查电压或图像信号电压成为可能。
另外，第2种方式的有源矩阵基板，在第1种方式的有源矩阵基板中，进一步，在所有的所述源极配线侧薄膜晶体管的栅电极与所述栅极配线侧短路线之间插入源电极与栅电极短路的、用于将所述栅极配线侧短路线的电位设定为所有的所述源极配线侧薄膜晶体管的栅电极的电位的负载用薄膜晶体管，所有的所述栅极配线侧薄膜晶体管的栅电极与所有的所述源极配线侧薄膜晶体管的栅电极连接。
根据本方式，负载用薄膜晶体管具有电流仅从源极配线侧薄膜晶体管的栅电极流向栅极配线侧短路线的二极管特性。由此，将栅极配线侧短路线的电位可靠地设定于所有的源极配线侧薄膜晶体管的栅电极成为可能。另外，由于所述负载用薄膜晶体管的存在，在出货前的电气检查中，任意改变源极配线侧薄膜晶体管以及栅极配线侧薄膜晶体管的栅极电压成为可能。
另外，通过将所有的所述栅极配线侧薄膜晶体管的栅电极与所有的所述源极配线侧薄膜晶体管的栅电极连接，栅极配线侧薄膜晶体管与源极配线侧薄膜晶体管的静电保护模式的不同，由与各自的源电极连接的栅极配线侧短路线与源极配线侧短路线的电位状态的差异来决定。
由此，在栅极配线和/或源极配线为非显示工作时的情况下，源极配线侧短路线以及栅极配线侧短路线通常在制造工序中保持在0V附近，因此源极配线侧薄膜晶体管的栅极-源极间电压变为0V，所述晶体管变为了导通状态。另外，栅极配线侧薄膜晶体管的栅极-源极间也变为0V，所述晶体管变为了导通状态。根据以上情况，源极配线以及栅极配线分别变为了与源极配线侧短路线以及栅极配线侧短路线导通的导通状态，实现了保护各短路线以及与其连接的电路元件避免静电的状态。
另一方面，在栅极配线和/或源极配线为显示工作时的情况下，栅极配线侧薄膜晶体管的栅极-源极间变为0V，所述晶体管变为了导通状态。另外，对非有源的栅极配线施加了负电压，对有源的栅极配线施加了正电压。由此，栅极配线侧短路线的电压绝大多数情况下一直为施加于非有源的栅极配线的负电压。由此，源极配线侧薄膜晶体管的栅电极大致变为所述负电压，因为源极配线侧薄膜晶体管的源电极变为源极配线侧短路线的0V，所以在源极配线侧薄膜晶体管的栅极-源极间施加了负电压，源极配线侧薄膜晶体管变为截止状态。另外，此时在各栅极配线与栅极配线侧短路线之间有微小漏电流流动，但不会对栅极信号的电压电平产生影响。
如此，通过简单的电路构成，在非显示工作时，能够使源极侧的ESD保护用晶体管变为导通状态，另外，在显示工作时，无需进行电路的切断、也无需附加后处理，能够使源极侧ESD保护用晶体管变为截止状态。
另外，第3种方式的有源矩阵基板，在第2种方式的有源矩阵基板中，进一步，具备隔离用薄膜晶体管，所述隔离用薄膜晶体管的源电极和漏电极的一方与所述栅极配线侧短路线连接、源电极和漏电极的另一方与所述源极配线侧短路线连接、栅电极与所述源极配线侧薄膜晶体管的栅电极连接，能够使所述栅极配线侧短路线的电位与所述源极配线侧短路线的电位独立。
在以往的显示装置中，在基板的周缘区域设置用于保护栅极配线以及源极配线双方避免静电的连续的一个短路环。与此相对，在本发明中，设为如下这样的构成：在基板的周缘区域设置彼此没有短路连接的栅极配线侧短路线和源极配线侧短路线，在显示工作时，无后处理且仅栅极配线侧短路线变为负电压。另一方面，在非显示工作时，希望栅极配线侧短路线以及源极配线侧短路线双方作为静电保护电极起作用。在非显示工作时，通常栅极配线侧短路线以及源极配线侧短路线双方保持在0V附近，因此作为静电保护电极起作用。但是，例如在栅极配线侧短路线带电了负电位的情况下，栅极配线侧薄膜晶体管的栅极-源极间电压为0V，因此栅极配线侧薄膜晶体管维持导通状态，但源极配线侧薄膜晶体管的栅极-源极间电压变为负电压，源极配线侧薄膜晶体管变为了截止状态。与这样的状况相对，通过使隔离用薄膜晶体管为导通状态，能够将栅极配线侧短路线的电位恢复到源极配线侧短路线的电位。由此，能够避免源极配线侧薄膜晶体管变为截止状态的情况。另外，在显示工作时，隔离用薄膜晶体管也维持导通状态，但因为所述导通状态为稍稍超过阈值电压的状态，所以在所述晶体管中实际上仅流动有数μA级的弱电流。由此，在显示工作时，绝大多数情况下变为了施加于非有源的栅极配线的负电压的栅极配线侧短路线的电位、与接地的源极配线侧短路线的电位，不会经由所述晶体管而受到影响。
即，隔离用薄膜晶体管具有如下功能：在显示工作时以及非显示工作时的通常状态下，使栅极配线侧短路线和源极配线侧短路线维持电气独立的状态，在非显示工作时的异常状态下，将栅极配线侧短路线的电位调整为源极配线侧短路线的电位。
另外，第4种方式的有源矩阵基板，在第3种方式的有源矩阵基板中，在没有对所述多条栅极配线供给扫描信号电压的期间，所述栅极配线侧短路线的电位被设定为与所述源极配线侧短路线相同的电位，在对所述多条栅极配线供给扫描信号电压的期间，所述栅极配线侧短路线的电位由所述扫描信号电压决定，并被设定为与所述源极配线侧短路线的电位独立的电位。
根据本方式，通过简单的电路构成，在非显示工作时，能够使源极侧的ESD保护用晶体管变为导通状态，另外，在显示工作时，无需进行电路的切断、也无需附加后处理，能够使源极侧ESD保护用晶体管变为截止状态。
另外，本发明的一种方式的显示面板，包括：第1～4种方式的任一种方式的有源矩阵基板；和发光像素，其配置在所述有源矩阵基板中的、所述多条栅极配线与所述多条源极配线的交叉部。
本发明的有源矩阵基板的构成也能够适用于包括配置在所述有源矩阵基板上的多个发光像素的显示面板。在所述显示面板的非显示工作时，例如在显示面板的制造工序完成时，能够保护所述显示面板避免静电。另外，在所述显示面板的显示工作时，例如在对各发光像素的发光特性和/或电路元件特性进行阵列检查的情况下，通过无后处理且使栅极配线侧短路线变为负电压、使源极配线侧薄膜晶体管变为截止状态，从而停止静电保护功能，从源极配线向各发光像素施加检查电压或图像信号电压成为可能。
另外，第6种方式的显示面板，在第5种方式的显示面板中，所述发光像素包括有机电致发光元件。
为了实现高品质的显示特性，需要在制造时以及出货时进行有机EL元件和/或用于对所述有机EL元件进行电流驱动的驱动TFT的特性检查。因此，存在反复执行显示面板等级下的显示工作和非显示工作。在这样的情况下，根据本发明的显示面板，也能够在非显示工作和显示工作中不需要添加人为的处理而开闭静电保护功能。
另外，本发明的一种方式的有源矩阵基板或显示面板的检查方法，为第1～4种方式的任一种所述的有源矩阵基板、或者第5～6种方式的任一种所述的显示面板的检查方法，所述检查方法包括：像素电路工作步骤，通过从所述栅极配线侧短路线向所有的所述源极配线侧薄膜晶体管的栅电极施加负电压，从而使所有的所述源极配线侧薄膜晶体管为非导通状态，测试发光像素的电路工作；和检查步骤，根据在所述像素电路工作步骤中测试得到的电路工作的结果，检查发光像素的电路元件。
另外，第8种方式的有源矩阵基板或显示面板的检查方法，在第7种方式的有源矩阵基板或显示面板的检查方法中，通过从所述栅极配线侧短路线向所有的所述源极配线侧薄膜晶体管的栅电极以及所有的所述栅极配线侧薄膜晶体管的栅电极施加0或正电压，从而使所有的所述源极配线侧薄膜晶体管以及所有的所述源极配线侧薄膜晶体管为导通状态，保护与所述多条源极配线以及所述多条栅极配线连接的发光像素的电路元件避免静电。
以下，基于附图对本发明优选的实施方式进行说明。另外，以下，对贯穿所有的附图相同或相当的要素标记相同的附图标记，省略其重复说明。
(实施方式1)
本实施方式的有源矩阵基板包括：多条栅极配线，其配置在基板上；多条源极配线，其配置在与所述多条栅极配线垂直的方向上；栅极侧短路环以及源极侧短路环，其配置在基板的周缘区域；耗尽型的栅极配线侧TFT，其配置在栅极配线与栅极侧短路环之间；耗尽型的源极配线侧TFT，其配置在源极配线与源极侧短路环之间；所有的源极配线侧TFT的栅电极与栅极侧短路环连接。
由此，通过简单的电路构成，在非显示工作时，能够使作为ESD保护用晶体管的栅极配线侧TFT以及源极配线侧TFT变为导通状态，另外，在显示工作时，无需电路的切断、也无需附加后处理，能够使源极配线侧TFT变为截止状态。由此，在非显示工作时，能够保护有源矩阵基板上的像素电路避免静电，在显示工作时，从源极配线向像素电路等供给正确的检查电压或图像信号电压成为可能。
以下，参照附图对本发明的实施方式进行说明。
图1是表示本发明的一种方式的显示面板的电气构成的框图。该图中的显示面板1包括有源矩阵基板和多个发光像素30。另外，所述有源矩阵基板包括栅极配线11、源极配线12、栅极侧短路环13、源极侧短路环14、栅极配线侧TFT15、源极配线侧TFT16、负载用TFT17、隔离用TFT18、检查用端子19、接地用端子201及202、源极驱动用端子121～12n、以及栅极驱动用端子111～11m。
发光像素30配置在有源矩阵基板上、栅极配线11与源极配线12的交叉部，所有的发光像素30构成m行n列的矩阵。另外，发光像素30包括例如：选择晶体管，其栅电极与栅极配线11连接、漏电极与源极配线12连接；驱动晶体管，其栅电极与所述选择晶体管的源电极连接；和有机EL元件，其阳极与所述驱动晶体管的源电极连接。根据该构成，通过从源极配线12向与施加了正电压的栅极信号的栅极配线11连接的发光元件30供给检查电压或图像信号电压，使有机EL元件进行发光工作。
本发明的实施方式的有源矩阵基板，与以往的显示装置相比，ESD保护用的短路环不是连续的一体而是被分离为栅极侧短路环和源极侧短路环进行配置这一点不同。进而，作为ESD保护用晶体管的源极配线侧TFT16的栅电极的电位被设定为栅极侧短路环的电位这一点不同。以下对所述有源矩阵基板的各构成要素进行说明。
栅极配线11在基板上平行地配置了m条，分别与栅极驱动用端子111～11m和发光元件30连接。由此，栅极配线11具有如下功能：通过向属于一像素行的各发光像素30供给正的栅极信号电压(例如+10V)(成为有源的(active))，从而向所述各发光像素供给写入检查电压或图像信号电压的定时。另外，栅极配线11具有如下功能：通过向属于一像素行的各发光像素30供给负的栅极信号电压(例如-6.5V)(成为非有源的)，从而向所述各发光像素30供给不写入检查电压或图像信号电压的定时。在此，作为将所述栅极信号电压供给到栅极配线11的电路，与栅极驱动用端子111～11m连接的栅极驱动器或阵列测试器可相当。
另外，在显示面板1的制造工序过程阶段的有源矩阵基板中，存在栅极配线11没有与发光像素30连接的情况。
源极配线12在基板上平行地配置了n条，为配置在与栅极配线11垂直的方向上的数据线，分别与源极驱动用端子121～12n和发光元件30连接。由此，源极配线12具有如下功能：对变为了有源的发光像素行供给检查电压或图像信号电压(例如0V以上)。在此，作为将所述图像信号电压或检查电压供给到源极配线12的电路，与源极驱动用端子121～12n连接的源极驱动器或阵列测试器可相当。
另外，在显示面板1的制造工序过程阶段的有源矩阵基板中，存在源极配线12没有与发光像素30连接的情况。
栅极侧短路环13配置在基板的周缘区域，为具有使所有的栅极配线11短路的功能的栅极配线侧短路线，经由栅极配线侧TFT15与栅极配线11连接。例如，在从栅极驱动用端子111～11m流入了静电的情况下，通过使栅极配线侧TFT15为导通状态，能够将所述静电放到栅极侧短路环13中。由此，保护栅极配线11以及与所述栅极配线11连接的发光像素30避免静电破坏成为可能。栅极侧短路环13例如由金属等低电阻体构成。
源极侧短路环14配置在基板的周缘区域，为具有使所有的源极配线12短路的功能的源极配线侧短路线，经由源极配线侧TFT16与源极配线12连接。例如，在从源极驱动用端子121～12n流入了静电的情况下，通过使源极配线侧TFT16为导通状态，能够将所述静电放到源极侧短路环14中。由此，保护源极配线12以及与所述源极配线12连接的发光像素30避免静电破坏成为可能。源极侧短路环14例如由金属等低电阻体构成。
另外，源极侧短路环14与栅极侧短路环13没有直接连接。另外，源极侧短路环14经由接地用端子201和202接地。
栅极配线侧TFT15为源电极和漏电极的一方与栅极配线11连接、源电极和漏电极的另一方与栅极侧短路环13连接、按每条栅极配线11设置的耗尽型的栅极配线侧薄膜晶体管，具有作为ESD保护用晶体管的功能。另外，栅极配线侧TFT15的栅电极与源极配线侧TFT16的栅电极连接，经由负载用TFT17与栅极侧短路环13连接。由此，栅极配线侧TFT15在其栅极-源极间电压为0V附近或正电压的情况下变为导通状态，在其栅极-源极间电压为预定的负电压以下的情况下变为截止状态。在此，栅极配线侧TFT15的栅极-源极间电压，根据上述的连接关系，由栅极侧短路环13的电位来决定。另外，栅极配线侧TFT15例如为n型TFT。
源极配线侧TFT16为源电极和漏电极的一方与源极配线12连接、源电极和漏电极的另一方与源极侧短路环14连接、按每条源极配线12设置的耗尽型的源极配线侧薄膜晶体管，具有作为ESD保护用晶体管的功能。另外，源极配线侧TFT16的栅电极经由负载用TFT17与栅极侧短路环13连接。由此，源极配线侧TFT16在其栅极-源极间电压为0V附近或正电压的情况下变为导通状态，在其栅极-源极间电压为预定的负电压以下的情况下变为截止状态。在此，源极配线侧TFT16的栅极-源极间电压，根据上述的连接关系，由栅极侧短路环13与源极侧短路环14的电位差来决定。另外，源极配线侧TFT16例如为n型TFT。
负载用TFT17为源电极与栅电极短路、源电极与所有的源极配线侧TFT16的栅电极连接、漏电极与栅极侧短路环13连接的负载用薄膜晶体管。负载用TFT17具有电流仅从源极配线侧TFT16的栅电极流向栅极侧短路环13的二极管特性，为用于将栅极侧短路环13的电位设定于所有的源极配线侧TFT16的栅电极的负载用薄膜晶体管。另外，由于负载用TFT17的存在，在出货前的电气检查中，任意改变源极配线侧TFT16以及栅极配线侧TFT15的栅极电压成为可能。另外，负载用TFT17可以为增强型TFT，也可以为耗尽型TFT。
隔离用TFT18为源电极和漏电极的一方与栅极侧短路环13连接、源电极和漏电极的另一方与源极侧短路环14连接、栅电极与源极配线侧TFT16的栅电极连接的隔离用薄膜晶体管。
在非显示工作时，通常栅极侧短路环13和源极侧短路环14双方都保持在0V附近，因此两方的短路环作为静电保护电极起作用。但是，例如在栅极侧短路环13紧急时带电了负电位的情况下，栅极配线侧TFT15的栅极-源极间电压为0V，因此栅极配线侧TFT15维持导通状态，但源极配线侧TFT16的栅极-源极间电压变为负电压，源极配线侧TFT16变为了截止状态。与这样的状况相对，通过使隔离用薄膜晶体管为导通状态，能够将栅极侧短路环13的电位恢复到源极侧短路环14的电位。由此，能够避免在非显示工作时源极配线侧TFT16变为截止状态的情况。
另外，在显示工作时，隔离用TFT18也维持导通状态，但因为所述导通状态为稍稍超过阈值电压的状态，所以在隔离用TFT18中实际上仅流动有数μA级的弱电流。由此，在显示工作时，绝大多数情况下变为了施加于非有源的栅极配线的负电压的栅极侧短路环13的电位、与接地的源极侧短路环14的电位，不会经由所述晶体管而受到影响。
即，隔离用TFT18具有如下功能：在显示工作时以及非显示工作时的通常状态下，使栅极侧短路环13和源极侧短路环14维持电气独立的状态，在非显示工作时的异常状态下，将栅极侧短路环13的电位调整为源极侧短路环14的电位。另外，隔离用TFT18可以为增强型TFT，也可以为耗尽型TFT。
检查用端子19与栅极配线侧TFT15的栅电极以及源极配线侧TFT16的栅电极连接。通过对检查用端子19施加预定的负电压，能够使所有的栅极配线侧TFT15以及所有的源极配线侧TFT16变为截止状态，检查构成发光像素30的电路元件的电气特性成为可能。
接着，对非显示工作时的显示面板1以及有源矩阵基板的电路工作进行说明。在此，所谓非显示工作时是指在有源矩阵基板以及发光面板的制造工序等中没有为了阵列检查和/或发光检查而对源极配线供给检查电压和/或图像信号电压的期间。
图2是表示本发明的实施方式的非显示工作时的显示面板的电路工作的一例的框图。在非显示工作时，没有从栅极驱动用端子111......、11(m-2)、11(m-1)、11m以及源极驱动用端子121、122、123、124、125......、12n供给检查电压以及图像信号电压等。另外，源极侧短路环14经由接地用端子201和202接地，栅极侧短路环13在制造工序中也保持在0V附近。另外，隔离用TFT18的源极电位为栅极侧短路环13的电位，栅极电位由于负载用TFT17而变为栅极侧短路环13的电位。即，隔离用TFT18的栅极-源极间电压为0V，在隔离用TFT18为耗尽型的情况下，变为了有弱电流流动的导通状态。如上所述，在非显示工作时，栅极侧短路环13以及源极侧短路环14变为了接地电位(0V)。由此，所有的源极配线侧TFT16的栅极电位经由负载用TFT17而变为栅极侧短路环13的电位，其源极电位变为源极侧短路环14的电位，其栅极-源极间电压变为0V，因此所有的源极配线侧TFT16变为了导通状态。另外，所有的栅极配线侧TFT15的栅极电位经由负载用TFT17而变为栅极侧短路环13的电位，其源极电位也变为栅极侧短路环13的电位，其栅极-源极间电压变为0V，因此所有的栅极配线侧TFT15变为了导通状态。
另外，在隔离用TFT18为增强型的情况下，在低电位下为OFF，但若设为电荷流入数为数十伏，则根据TFT的IV特性而有电流流动，因此电压不会上升，能够防止静电破坏。
根据以上所述，所有的栅极配线11经由栅极配线侧TFT15与栅极侧短路环13导通，所有的源极配线12经由源极配线侧TFT16与源极侧短路环15导通。根据该状态，使用图3对保护本实施方式的有源矩阵基板以及显示面板1避免静电的情况进行说明。
图3是说明本发明的实施方式的非显示工作时的静电保护功能的电路图。在该图3中，仅记载了有源矩阵基板的一部分、即k行的栅极配线11、I列的源极配线12以及与它们连接的连接元件。在有源矩阵基板以及显示面板1的制造工序中，经由栅极驱动用端子11k和/或源极驱动用端子12I流入由空间和/或外部设备中的静电场产生的电荷。此时，由于从栅极驱动用端子11k流入的电荷引起的冲击电压的施加，栅极配线侧TFT15的漏极电压急剧上升而达到保护工作开始电压。于是，栅极配线侧TFT15变为低电阻状态，从栅极驱动用端子11k流入的电荷，从栅极配线11经由栅极配线侧TFT15向栅极侧短路环13释放。另外，从源极驱动用端子12I流入的电荷也同样，从栅极配线12经由源极配线侧TFT16向源极侧短路环14释放。由此，在有源矩阵基板内以及发光面板内不会产生由静电引起的电位差，因此保护了栅极配线11、源极配线12以及与它们连接的发光像素避免静电破坏。
接着，对显示工作时的显示面板1以及有源矩阵基板的电路工作进行说明。在此，所谓显示工作时是指在有源矩阵基板以及发光面板的制造工序以及制品完成时以后，为了阵列检查和/或发光工作等而对源极配线的某一条供给检查电压和/或图像信号电压的期间。
图4是表示本发明的实施方式的显示工作时的显示面板的电路工作的一例的框图。
在显示工作时，仅将一像素行设为有源、将其他的像素行全部设为非有源，显示一像素行的图像信号。并且，依次扫描设为有源的像素行，在一帧期间内完成全部像素行的扫描，由此实现显示工作。具体而言，对栅极驱动用端子111～11m供给用于控制发光像素30的选择晶体管的导通状态以及非导通状态的栅极信号电压。例如，在图4中，栅极配线11向(m-2)行供给正的栅极信号电压(例如+10V)，使属于所述像素行的各发光像素30为有源。另外，栅极配线11向(m-2)行以外的所有的像素行供给负的栅极信号电压(例如-6.5V)，使属于(m-2)行以外的所有的像素行的各发光像素30为非有源。
在此，对显示工作时的栅极侧短路环13的电位进行说明。在图4所记载的显示面板电路中，所有的栅极配线侧TFT15的栅极电位经由负载用TFT17而变为栅极侧短路环13的电位，其源极电位也变为栅极侧短路环13的电位，其栅极-源极间电压变为0V，因此所有的栅极配线侧TFT15变为了导通状态。另外，对栅极驱动用端子111～11m供给的栅极信号电压被施加于栅极配线侧TFT15的漏电极。由此，在所有的栅极配线11与栅极侧短路环13之间，流动有与各栅极信号电压对应的微小漏极电流。在该状态下，栅极侧短路环13的电位由所述微小漏极电流的总和来规定。在此，因为施加了正的栅极信号电压(例如+10V)的栅极配线11为1条，对所有其他的栅极配线11施加了负的栅极信号电压(例如-6.5V)，所以栅极侧短路环13的电位为负的栅极信号电压(例如-6.5V)。顺便一提，在播放高清电视的情况下，像素行数m为1080，如上所述，得知栅极侧短路环13的电位由负的栅极信号电压来规定。另外，在显示工作时，所有的栅极配线侧TFT15变为导通状态，有时在所有的栅极配线侧TFT15中流动有所述微小漏极电流，但因为所述电流最大为1μA以下，所以不需要考虑由所述电流引起的栅极信号电压的变动。
接着，对显示工作时的源极侧短路环14的电位进行说明。图4中没有图示，但源极侧短路环14经由接地用端子201和202接地。尽管隔离用TFT18处于导通状态，但因为所述导通状态为稍稍超过阈值电压的状态，所以在隔离用TFT18中实际上仅流动有数μA级的弱电流。由此，在显示工作时，绝大多数情况下变为了施加于非有源的栅极配线的负电压的栅极侧短路环13的电位、与接地的源极侧短路环14的电位，不会经由所述晶体管而受到影响。由此，源极侧短路环14不会对栅极侧短路环13产生影响，与非显示工作时同样保持接地电位(0V)。
因为所述的栅极侧短路环13以及源极侧短路环14的电位，所有的源极配线侧TFT16的栅极电位经由负载用TFT17而变为栅极侧短路环13的电位(例如-6.5V)，源极电位变为源极侧短路环14的电位(0V)，栅极-源极间电压变为负的电压(例如-6.5V)，因此所有的源极配线侧TFT16变为截止状态。
根据以上所述，所有的栅极配线11经由栅极配线侧TFT15与栅极侧短路环13导通，与此相对，所有的源极配线12经由源极配线侧TFT16与源极侧短路环14非导通。根据该状态，使用图5说明在显示工作时本实施方式的有源矩阵基板以及显示面板1执行精确的显示工作的情况。
图5是对本发明的实施方式的显示工作时的行扫描的电路转变图。在该图5中示出了第1行～第4行栅极配线11分别经由栅极驱动用端子111～114而依次变为了有源时的、有源矩阵基板的电路状态。另外，源极配线12侧仅记载I列而进行了简略。
最初，在第1行栅极配线11为有源的情况下，与正的栅极信号电压(例如+10V)相应的微小漏极电流从第1行栅极配线11流向栅极侧短路环13。另一方面，在与第2行以后的栅极配线11连接的栅极配线侧TFT15中也流动有与负的栅极信号电压(例如-6.5V)相应的微小漏极电流。在这样的栅极配线11的电压状态下，如所述那样，栅极侧短路环13的电位大致变为负的栅极信号电压(例如-6.5V)。由此，电流从栅极配线侧TFT15的栅电极以及源极配线侧TFT16的栅电极经由负载用TFT17流向栅极侧短路环13，作为恒定状态栅极配线侧TFT15的栅电极以及源极配线侧TFT16的栅电极也变为负的栅极信号电压(例如-6.5V)。因此，所有的源极配线侧TFT16变为截止状态。
接着，在第2行栅极配线11为有源的情况下，与正的栅极信号电压(例如+10V)相应的微小漏极电流从第2行栅极配线11流向栅极侧短路环13。另一方面，在与其他的栅极配线11连接的栅极配线侧TFT15中也流动有与负的栅极信号电压(例如-6.5V)相应的微小漏极电流。即使切换变为有源的栅极配线11，在这样的栅极配线11的电压状态下，栅极侧短路环13的电位也不发生变化，大致维持为负的栅极信号电压(例如-6.5V)。在该情况下也与在第1行栅极配线11为有源时同样，所有的源极配线侧TFT16变为截止状态。
以后，变为有源的栅极配线11依次被切换为第3行、第4行......、第m行，但在所述行扫描的期间，栅极侧短路环13一直保持负的栅极信号电压(例如-6.5V)。因此，所有的源极配线侧TFT16在所述期间中一直维持截止状态。由此，在所述期间中，从源极驱动用端子121～12n精确地供给写入发光像素30的驱动晶体管的栅电极的检查电压或图像信号电压。
由此，在显示工作时，通过从栅极侧短路环13向所有的源极配线侧TFT16的栅电极施加负电压，使所有的源极配线侧TFT16为非导通状态，测试发光像素30的电路工作，根据所述电路工作的结果检查发光像素30的电路元件成为可能。
与此相对，在非显示工作时，通过从栅极侧短路环13向所有的源极配线侧TFT16的栅电极以及所有的栅极配线侧TFT15的栅电极施加0或正电压，使所有的源极配线侧TFT16以及所有的栅极配线侧TFT15为导通状态，保护与多条源极配线12以及多条栅极配线11连接的发光像素30的电路元件避免静电成为可能。
以上，根据本实施方式，将在源极侧短路环14与源极配线12之间设置、且栅电极经由负载用TFT17与栅极侧短路环13连接的耗尽型的源极配线侧TFT16用作源极配线侧的ESD保护用晶体管。另外，将在栅极侧短路环13与栅极配线11之间设置、且栅电极经由负载用TFT17与栅极侧短路环13连接的耗尽型的栅极配线侧TFT15用作栅极配线侧的ESD保护用晶体管。
根据该构成，在栅极配线11和/或源极配线12处于非显示工作时的情况下，源极配线侧TFT16变为导通状态。另外，栅极配线侧TFT15也变为导通状态。由此，源极配线12以及栅极配线11分别变为与源极侧短路环14以及栅极侧短路环13导通的导通状态，实现了保护各配线以及与它们连接的电路元件避免静电的状态。
另一方面，在栅极配线11和/或源极配线12处于显示工作时的情况下，对非有源的栅极配线11施加负电压，对有源的栅极配线11施加正电压。此时，在保持与栅极配线11导通状态的栅极侧短路环13中，流动有来自非有源、负电压的栅极配线11的微小漏电流、和来自有源、正电压的栅极配线11的微小漏电流。但是，因为有源的栅极配线一直为1条、其他的栅极配线全部为非有源，所以栅极侧短路环13的电压绝大多数情况下一直为施加于非有源的栅极配线的负电压。由此，源极配线侧TFT16的栅电极大致变为所述负电压。另外，因为源极配线侧TFT16的源电极变为0V，所以源极配线侧TFT16变为截止状态。另外，此时，虽然在各栅极配线与栅极侧短路环13之间由微小漏电流流动，但不会对栅极信号的电压电平产生影响。
如此，通过简单的电路构成，在非显示工作时，能够使栅极配线侧以及源极配线侧的ESD保护用晶体管变为导通状态，另外，在显示工作时，无需进行电路的切断、也无需附加后处理，能够使源极配线侧的ESD保护用晶体管变为截止状态。由此，在非显示工作时，能够保护有源矩阵基板上的像素电路避免静电，在显示工作时，从源极配线向像素电路等供给正确的检查电压或图像信号电压成为可能。
以上，对实施方式进行了说明，但本发明的有源矩阵基板、显示面板以及它们的检查方法并不限于所述的实施方式。组合实施方式中的任意的构成要素而实现的另外的实施方式、对于实施方式在不脱离本发明的主旨的范围内实施本领域一般技术人员能想出的各种变形而得到的变形例、内置有本发明的有源矩阵基板或显示面板的各种设备也包含在本发明中。
例如，在实施方式中，作为具备配置为矩阵状的发光像素30的显示面板1，说明了本发明的一种方式，但不作为所述显示面板，而是制造工序途中的、没有形成发光像素30的有源矩阵基板也起到同样的效果。
另外，在以上所述的实施方式中，作为在各种TFT的栅电极的电压电平为高电平时变为导通状态的n型晶体管进行了描述，但由p型晶体管形成这些TFT、使栅极配线的极性反转的有源矩阵基板、显示面板以及它们的检查方法也起到与所述实施方式同样的效果。
另外，例如，本发明的有源矩阵基板、显示面板以及它们的检查方法内置于图6所述的薄型平板TV中。通过内置本发明的有源矩阵基板或显示面板，可实现具有静电保护电路的功能、同时在显示工作时不需要后处理的薄型平板TV。
产业利用可能性
本发明的有源矩阵基板、显示面板以及它们的检查方法，特别在根据与显示灰度等级相应的像素信号电流，通过控制发光像素的发光强度来使辉度变动的有源型的有机EL平板面板显示器中有用。

Claims (8)

1.一种有源矩阵基板，包括：
基板；
多条栅极配线，其配置在所述基板上；
多条源极配线，其配置在所述基板上、与所述多条栅极配线各自垂直的方向上；
栅极配线侧短路线，其配置在所述基板的周缘区域，作为所述多条栅极配线的短路目的地；
源极配线侧短路线，其配置在所述基板的周缘区域，作为所述多条源极配线的短路目的地；
按每条栅极配线设置的栅极配线侧薄膜晶体管，其源电极和漏电极的一方与所述多条栅极配线的一条连接、源电极和漏电极的另一方与所述栅极配线侧短路线连接；以及
按每条源极配线设置的源极配线侧薄膜晶体管，其所述源电极和漏电极的一方与所述多条源极配线的一条连接、所述源电极和漏电极的另一方与所述源极配线侧短路线连接，
所有的所述栅极配线侧薄膜晶体管和所有的所述源极配线侧薄膜晶体管为耗尽型，
所有的所述源极配线侧薄膜晶体管的栅电极与所述栅极配线侧短路线连接。
2.根据权利要求1所述的有源矩阵基板，
进一步，在所有的所述源极配线侧薄膜晶体管的栅电极与所述栅极配线侧短路线之间插入源电极与栅电极短路的、用于将所述栅极配线侧短路线的电位设定为所有的所述源极配线侧薄膜晶体管的栅电极的电位的负载用薄膜晶体管，
所有的所述栅极配线侧薄膜晶体管的栅电极与所有的所述源极配线侧薄膜晶体管的栅电极连接。
3.根据权利要求1所述的有源矩阵基板，
进一步，具备隔离用薄膜晶体管，所述隔离用薄膜晶体管其源电极和漏电极的一方与所述栅极配线侧短路线连接、源电极和漏电极的另一方与所述源极配线侧短路线连接、栅电极与所述源极配线侧薄膜晶体管的栅电极连接，能够使所述栅极配线侧短路线的电位与所述源极配线侧短路线的电位独立。
4.根据权利要求3所述的有源矩阵基板，
在没有对所述多条栅极配线供给扫描信号电压的期间，所述栅极配线侧短路线的电位被设定为与所述源极配线侧短路线相同的电位，
在对所述多条栅极配线供给扫描信号电压的期间，所述栅极配线侧短路线的电位由所述扫描信号电压决定，并被设定为与所述源极配线侧短路线的电位独立的电位。
5.一种显示面板，包括：
权利要求1～4的任一项所述的有源矩阵基板；和
发光像素，其配置在所述有源矩阵基板中的、所述多条栅极配线与所述多条源极配线的交叉部。
6.根据权利要求5所述的显示面板，
所述发光像素包括有机电致发光元件。
7.一种有源矩阵基板或显示面板的检查方法，其为权利要求1～4的任一项所述的有源矩阵基板、或者权利要求5～6的任一项所述的显示面板的检查方法，所述检查方法包括：
像素电路工作步骤，通过从所述栅极配线侧短路线向所有的所述源极配线侧薄膜晶体管的栅电极施加负电压，从而使所有的所述源极配线侧薄膜晶体管为非导通状态，测试发光像素的电路工作；和
检查步骤，根据在所述像素电路工作步骤中测试得到的电路工作的结果，检查发光像素的电路元件。
8.根据权利要求7所述的有源矩阵基板或显示面板的检查方法，
通过从所述栅极配线侧短路线向所有的所述源极配线侧薄膜晶体管的栅电极以及所有的所述栅极配线侧薄膜晶体管的栅电极施加0或正电压，从而使所有的所述源极配线侧薄膜晶体管以及所有的所述源极配线侧薄膜晶体管为导通状态，保护与所述多条源极配线以及所述多条栅极配线连接的发光像素的电路元件避免静电。
CN201080003604.1A 2010-01-06 2010-01-06 有源矩阵基板、显示面板以及它们的检查方法 Expired - Fee Related CN102257547B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/000055 WO2011083509A1 (ja) 2010-01-06 2010-01-06 アクティブマトリクス基板、表示パネル及びそれらの検査方法

Publications (2)

Publication Number Publication Date
CN102257547A true CN102257547A (zh) 2011-11-23
CN102257547B CN102257547B (zh) 2014-07-23

Family

ID=44305255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080003604.1A Expired - Fee Related CN102257547B (zh) 2010-01-06 2010-01-06 有源矩阵基板、显示面板以及它们的检查方法

Country Status (5)

Country Link
US (1) US9000796B2 (zh)
JP (1) JP5351268B2 (zh)
KR (1) KR101586522B1 (zh)
CN (1) CN102257547B (zh)
WO (1) WO2011083509A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014056244A1 (zh) * 2012-10-11 2014-04-17 深圳市华星光电技术有限公司 一种阵列基板、psva型液晶显示面板及其制作方法
CN105070239A (zh) * 2015-08-27 2015-11-18 武汉华星光电技术有限公司 一种液晶显示面板
CN106910446A (zh) * 2017-04-19 2017-06-30 惠科股份有限公司 一种显示面板
CN108519706A (zh) * 2018-03-29 2018-09-11 武汉华星光电技术有限公司 显示面板
CN108780621A (zh) * 2016-03-31 2018-11-09 夏普株式会社 有源矩阵基板及其制造方法和显示装置
CN109243350A (zh) * 2018-11-09 2019-01-18 惠科股份有限公司 量测讯号电路及其量测方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536905B2 (en) * 2012-11-08 2017-01-03 Sharp Kabushiki Kaisha Active matrix substrate and display device using same
WO2014073486A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及び表示装置
CN102983134B (zh) * 2012-12-13 2015-03-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制备方法
CN105143968B (zh) * 2013-04-25 2018-01-30 夏普株式会社 显示装置
US9214127B2 (en) * 2013-07-09 2015-12-15 Apple Inc. Liquid crystal display using depletion-mode transistors
JP6296277B2 (ja) * 2013-10-01 2018-03-20 株式会社Ｊｏｌｅｄ 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
KR102059943B1 (ko) * 2013-10-16 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6164554B2 (ja) * 2013-10-25 2017-07-19 株式会社ジャパンディスプレイ 表示装置
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
TWI540323B (zh) * 2014-09-16 2016-07-01 友達光電股份有限公司 顯示面板之測試單元結構與顯示面板
KR102296073B1 (ko) * 2015-01-06 2021-08-31 삼성디스플레이 주식회사 액정 표시 장치
CN105096789B (zh) * 2015-09-25 2018-01-30 武汉华星光电技术有限公司 Goa测试与清除关机残影的共用电路
CN206301112U (zh) * 2016-10-18 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及显示装置
JP2018092013A (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 液晶表示装置および液晶表示装置の駆動方法
US10366674B1 (en) * 2016-12-27 2019-07-30 Facebook Technologies, Llc Display calibration in electronic displays
US10288913B2 (en) * 2017-04-19 2019-05-14 HKC Corporation Limited Display panel
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
CN110910758B (zh) * 2019-12-17 2022-06-03 厦门天马微电子有限公司 显示基板、显示模组及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333275A (ja) * 1994-06-09 1995-12-22 Sharp Corp 液晶表示パネルおよびその検査方法
JP2002189428A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd アレイ基板及びそれを用いた液晶表示装置
CN1551059A (zh) * 2003-05-19 2004-12-01 ������������ʽ���� 电光装置及其驱动装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2779085B2 (ja) 1991-12-27 1998-07-23 シャープ株式会社 薄膜トランジスタ基板
NL194873C (nl) * 1992-08-13 2003-05-06 Oki Electric Ind Co Ltd Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting.
JPH07249777A (ja) * 1994-03-14 1995-09-26 Oki Electric Ind Co Ltd 空間電荷制限電流素子及びその製造方法
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
JPH0990428A (ja) * 1995-09-28 1997-04-04 Casio Comput Co Ltd Ｔｆｔ液晶表示素子
JP3491080B2 (ja) * 1996-07-25 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置のマトリクス型アレイ基板およびその製法
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP3379896B2 (ja) 1997-11-14 2003-02-24 シャープ株式会社 液晶表示装置及びその検査方法
JP2004246202A (ja) * 2003-02-14 2004-09-02 Koninkl Philips Electronics Nv 静電放電保護回路を有する電子装置
TWI220696B (en) * 2003-09-12 2004-09-01 Toppoly Optoelectronics Corp Testing device and its operation method of the flat-panel display
JP4385691B2 (ja) * 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
CN101251986B (zh) 2004-07-26 2012-01-04 精工爱普生株式会社 发光装置
JP2006065284A (ja) 2004-07-26 2006-03-09 Seiko Epson Corp 発光装置及び電子機器
US7796222B2 (en) * 2004-08-06 2010-09-14 Toshiba Matsushita Display Technology Co., Ltd. Display device, inspection method for display device, and inspection device for display device
KR101129438B1 (ko) * 2005-06-10 2012-03-27 삼성전자주식회사 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법
KR101129618B1 (ko) * 2005-07-19 2012-03-27 삼성전자주식회사 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
JP4039446B2 (ja) * 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR100822524B1 (ko) * 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
JP2007310131A (ja) * 2006-05-18 2007-11-29 Mitsubishi Electric Corp アクティブマトリクス基板及びアクティブマトリクス表示装置
TWI390279B (zh) * 2007-08-30 2013-03-21 Japan Display West Inc 顯示裝置及電子設備

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333275A (ja) * 1994-06-09 1995-12-22 Sharp Corp 液晶表示パネルおよびその検査方法
JP2002189428A (ja) * 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd アレイ基板及びそれを用いた液晶表示装置
CN1551059A (zh) * 2003-05-19 2004-12-01 ������������ʽ���� 电光装置及其驱动装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014056244A1 (zh) * 2012-10-11 2014-04-17 深圳市华星光电技术有限公司 一种阵列基板、psva型液晶显示面板及其制作方法
CN105070239A (zh) * 2015-08-27 2015-11-18 武汉华星光电技术有限公司 一种液晶显示面板
CN105070239B (zh) * 2015-08-27 2018-10-16 武汉华星光电技术有限公司 一种液晶显示面板
CN108780621A (zh) * 2016-03-31 2018-11-09 夏普株式会社 有源矩阵基板及其制造方法和显示装置
CN106910446A (zh) * 2017-04-19 2017-06-30 惠科股份有限公司 一种显示面板
CN108519706A (zh) * 2018-03-29 2018-09-11 武汉华星光电技术有限公司 显示面板
CN108519706B (zh) * 2018-03-29 2021-05-07 武汉华星光电技术有限公司 显示面板
CN109243350A (zh) * 2018-11-09 2019-01-18 惠科股份有限公司 量测讯号电路及其量测方法
CN109243350B (zh) * 2018-11-09 2021-10-22 惠科股份有限公司 量测讯号电路及其量测方法

Also Published As

Publication number Publication date
JP5351268B2 (ja) 2013-11-27
US20120056186A1 (en) 2012-03-08
KR20120101277A (ko) 2012-09-13
WO2011083509A1 (ja) 2011-07-14
KR101586522B1 (ko) 2016-01-18
JPWO2011083509A1 (ja) 2013-05-13
US9000796B2 (en) 2015-04-07
CN102257547B (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN102257547B (zh) 有源矩阵基板、显示面板以及它们的检查方法
KR102324653B1 (ko) 디스플레이 패널과 그 균열 검출 방법, 디스플레이 장치
US7893441B2 (en) Flat panel display including electrostatic protection circuit
US7995011B2 (en) Organic light emitting display device and mother substrate of the same
CN110071105A (zh) 静电放电防护电路、显示面板及静电放电防护结构
EP2600627B1 (en) Detecting method of defects of line and demultiplexer, defect detecting device, and display panel including the defect detecting device
JP6296277B2 (ja) 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
KR20190004717A (ko) 리던던트 발광 장치를 가지는 디스플레이
KR100873534B1 (ko) Ｔｆｔ 어레이 기판, ｔｆｔ 어레이 검사 방법 및 표시장치
US20150310807A1 (en) Pixel circuit, display panel and display apparatus
JP5899532B2 (ja) アクティブマトリクス基板
KR100642192B1 (ko) 정전기로부터 내부 회로를 보호하는 보호 회로를 갖는반도체 장치
KR20140137501A (ko) 표시장치
KR20050088179A (ko) 능동 매트릭스형 표시 장치 및 그 검사 방법
JP2007192959A (ja) 表示装置
KR20080022800A (ko) 박막 트랜지스터 기판
JP2008083529A (ja) アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置
KR20160023977A (ko) 액정 표시 장치
CN113035101B (zh) 显示面板、器件性能测试方法和显示设备
US11818929B2 (en) Display device with repair patterns
CN110706629A (zh) 显示基板的检测方法和检测装置
KR20100077429A (ko) 평판표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150812

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

CF01 Termination of patent right due to non-payment of annual fee