KR20080022800A

KR20080022800A - 박막 트랜지스터 기판

Info

Publication number: KR20080022800A
Application number: KR1020060086411A
Authority: KR
Inventors: 강현호; 김경욱
Original assignee: 삼성전자주식회사
Priority date: 2006-09-07
Filing date: 2006-09-07
Publication date: 2008-03-12

Abstract

박막 트랜지스터 기판은, 표시 영역과, 상기 표시 영역의 일측에 배열되는 쉬프트 레지스터와, 제1 접지 라인을 통하여 상기 쉬프트 레지스터와 연결되는 제1 패드와, 적어도 하나의 신호 라인을 통하여 상기 쉬프트 레지스터에 연결되는 적어도 하나의 제2 패드와, 상기 제1 패드와 연결되고, 접지 전압을 공급하기 위한 제1 테스트 패드와, 상기 적어도 하나의 제2 패드와 연결되고, 동작 신호를 공급하기 위한 적어도 하나의 제2 테스트 패드, 그리고 상기 제1 테스트 패드와 상기 적어도 하나의 제2 테스트 패드 사이에 연결된 적어도 하나의 제1 정전기 방출 회로를 포함한다.

Description

박막 트랜지스터 기판{THIN FILM TRANSISTOR BOARD}

도 1은 본 발명의 바람직한 실시예에 따른 박막 트랜지스터 기판을 보여주는 도면이다.

*도면의 주요 부분에 대한 설명

1 : 박막 트랜지스터 기판 10 : 표시 영역

20 : 쉬프트 레지스터 31-35 : 테스트 패드

42-45, 62-65 : 정전지 방출 회로 51-55 : 패드

본 발명은 박막 트랜지스터 기판에 관한 것이다.

액정 표시 장치는 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판과 컬러 필터층이 형성되어 있는 컬러 필터 기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정 패널을 포함한다. 액정 패널은 비발광소자이기 때문에 박막 트랜지스터 기판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다. 백라이트 유닛에서 조사된 빛은 액정층의 배열 상태에 따라 투과량이 조절된다.

이외에 액정 패널의 각 화소를 구동하기 위한 구동 회로가 마련되어 있다. 구동 회로는 회로 기판과, 회로 기판으로부터 구동 신호를 받아 표시 영역 내의 소스 라인과 게이트 라인에 신호를 인가하는 소스 드라이버 및 게이트 드라이버를 포함한다.

박막 트랜지스터 기판의 제조 공정에는, 각 단계에서 제품의 불량 여부를 검출하기 위한 다양한 검사가 요구된다. 이러한 검사는 오픈 쇼트(open short) 테스트, 어레이(array) 테스트, 비쥬얼 인스펙션(visual inspection) 등으로 나누어진다. 이 중 어레이 테스트는 박막 트랜지스터 기판을 완성한 후 게이트 라인, 소스 라인, 그리고 각 화소 사이의 쇼트나 오픈을 검출하기 위한 것이다. 이 테스트는 게이트 라인과 데이터 라인에 일정한 전압을 인가하여 저항 이미지를 관찰하는 것으로 이루어진다.

한편, 구동 회로 중 게이트 드라이버를 비정질 실리콘을 이용하여 기판에 집적하는 기술이 개발되어 있다. 이 기술에 의하면, 각 게이트 라인은 쉬프트 레지스터에 연결되어 있으며, 각 쉬프트 레지스터는 각종 신호를 인가하는 복수의 신호 패드들에 연결되어 있다. 어레이 테스트시 복수의 신호 패드들 각각은 어레이 테스트 신호를 인가하기 위한 어레이 패드부에 연결된다.

이 때 액정 표시 장치의 다수의 박막 트랜지스터 및 다수의 신호 라인들에 축적된 정전기가 외부의 접지 도전체와 접촉되거나, 소자 주위의 전기장 환경이 급변할 때 정전기 방전이 발생할 수 있다.

이와 같은 정전기 방전의 전압은 수천에서 수만 볼트에 이르기 때문에 정전기에 의해 금속이 녹거나 접합선이 떨어질 수 있으며, 액정 표시 장치 내의 절연막 이 파괴되어 접합 부분에서 쇼트가 발생하거나 발광 소자 내의 유기막이 손상될 수 있다.

따라서 본 발명의 목적은 정전기에 의한 파손을 방지할 수 있는 박막 트랜지스터 기판을 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 박막 트랜지스터 기판은: 표시 영역과, 쉬프트 레지스터와 제1 및 제2 패드들과, 제1 및 제2 테스트 패드들 그리고 제1 정전기 방출 회로를 포함한다.

상기 쉬프트 레지스터는 상기 표시 영역의 일측에 배열된다. 상기 제1 패드는 제1 접지 라인을 통하여 상기 쉬프트 레지스터와 연결되고, 상기 제2 패드는 적어도 하나의 신호 라인을 통하여 상기 쉬프트 레지스터에 연결된다. 상기 제1 테스트 패드는 상기 제1 패드와 연결되고, 접지 전압을 공급한다. 상기 제2 테스트 패드는 상기 적어도 하나의 제2 패드와 연결되고, 동작 신호를 공급한다. 상기 제1 정전기 방출 회로는 상기 제1 테스트 패드와 상기 적어도 하나의 제2 테스트 패드 사이에 연결된다.

이 실시예에 있어서, 상기 적어도 하나의 제 1 정전기 방출 회로는, 상기 제1 테스트 패드와 연결된 애노드 및 상기 적어도 하나의 제2 테스트 패드와 연결된 캐소드를 갖는 제1 다이오드, 및 상기 제1 테스트 패드와 연결된 캐소드 및 상기 적어도 하나의 제2 테스트 패드와 연결된 캐소드를 갖는 제2 다이오드를 포함한다.

이 실시예에 있어서, 상기 제1 접지 라인과 상기 적어도 하나의 신호 라인 사이에 연결된 적어도 하나의 제2 정전기 방출 회로를 더 포함한다.

이 실시예에 있어서, 상기 적어도 하나의 제 2 정전기 방출 회로는, 상기 제1 접지 라인과 연결된 애노드 및 상기 적어도 하나의 신호 라인과 연결된 캐소드를 갖는 제1 다이오드, 및 상기 제1 접지 라인과 연결된 캐소드 및 상기 적어도 하나의 신호 라인과 연결된 캐소드를 갖는 제2 다이오드를 포함한다.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1을 참조하면, 박막 트랜지스터 기판(1)은 표시 영역(10), 쉬프트 레지스터들(20), 테스트 패드들(31-35), 제1 정전기 방출 회로들(42-45), 패드들(51-55) 그리고 제2 정전기 방출 회로들(62-65)을 포함한다.

표시 영역(10)은 쉬프트 레지스터들(20)에 각각 연결된 게이트 라인들(11)과 게이트 라인들(11)과 교차하여 배열된 소스 라인들(12) 그리고 게이트 라인들(11)과 소스 라인들(12)이 교차하여 형성된 영역들에 각각 배치된 액정 셀들(미 도시됨)을 포함한다.

쉬프트 레지스터들(20)은 비정질 실리콘을 이용하여 박막 트랜지스터 기판(1) 상에 집적된다. 쉬프트 레지스터들(20)은 접지 라인(7)을 통해 접지패드(51)와 연결되고, 클럭 라인들(72, 73)을 통해 클럭 패드들(52, 53)과 각각 연결 되며, 전압 라인(74)을 통해 전압 패드(54)와 연결되며, 제어 신호 라인(75)을 통해 신호 패드(75)와 연결된다.

패드들(51-55)은 테스트 패드들(31-35)에 각각 연결된다. 테스트 패드들(31-35)에는 접지 전압, 클럭 신호(CKV), 반전 클럭 신호(CKVB), 전원 전압(VCST) 그리고 수직 시작 신호(STV)가 각각 공급된다.

첫번째 쉬프트 레지스터는 수직 시작 신호(STV)와 클럭 신호(CKV)에 동기해서 자신과 연결된 게이트 라인을 게이트 온 전압으로 구동하고, 두번째 쉬프트 레지스터부터는 이전 쉬프트 레지스터의 출력 신호와 클럭 신호(CKVB 또는 CKV)에 동기해서 자신과 연결된 게이트 라인을 게이트 온 전압으로 구동한다. 각 쉬프트 레지스터의 게트 온 전압 출력의 종료는 후단 쉬프트 레지스터의 게이트 라인 구동의 시작과 관련있다. 이와 같은 방법으로 게이트 라인들(11)이 순차적으로 구동된다.

본 발명의 실시예에서, 테스트 패드들(32-35) 각각과 테스트 패드(31) 사이에 제1 정전기 방출 회로들(42-45)이 각각 연결된다. 제1 정전기 방출 회로들(42-45)은 각각 두 개의 다이오드들(D1, D2)을 포함한다. 제1 다이오드(D1)의 애노드와 캐소드는 제2 다이오드(D2)의 캐소드와 애노드에 각각 연결된다. 이와 같은 제1 정전기 방출 회로들(42-45)은 테스트 패드들(32-35)의 ESD(electro static discharge)를 방지하기 위하여, 테스트 패드들(32-35)로부터 입력되는 유효한 신호들이 패드들(52-55)로 전달되도록 하고, 그외의 불필요한 신호 즉, 소정 레벨 이상의 전압은 모두 테스트 패드(31)를 통해 접지 전압으로 흘려 방전시킨다. 따라서, 박막 트랜지스터 기판(1)이 테스트 패드들(32-35)을 통해 유입되는 정전기에 의해 서 손상되는 것을 방지할 수 있다.

어레이 테스트가 수행된 후 박막 트랜지스터 기판(80)의 테스트 패드들(31-35)과 패드들(51-55)은 전기적으로 분리되어야 한다. 이 때, 박막 트랜지스터 기판(80)의 테스트 패드들(31-35)과 패드들(51-55)은 레이저 또는 다이아몬드 등을 사용하여 절단선(80)을 따라서 커팅한다.

테스트 패드들(31-35)과 함께 제1 정전기 방출 회로들(42-45)이 절단되므로, 패드들(52-55)을 통하여 박막 트랜지스터 기판(1) 내부로 정전기가 유입되는 것을 방지하기 위하여, 본 발명의 실시예에서는 패드들(52-55)과 접지 패드(51) 사이에 제2 정전기 방출 회로들(62-65)이 각각 연결된다. 제2 정전기 방출 회로들(62-65)은 제1 정전기 방출 회로들(42-45)과 동일하게 각각 두 개의 다이오드들을 포함한다. 따라서, 테스트 패드들(31-35)과 함께 제1 정전기 방출 회로들(42-45)이 박막 트랜지스터 기판(1)으로부터 분리된 후, 패드들(62-65)을 통해 유입되는 정전기를 방지할 수 있다.

예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.

이와 같은 본 발명에 의하면 어레이 테스트를 위해 구비되는 테스트 패드들 을 통하여 유입되는 정전기를 감소 또는 소멸시킴으로써 정전기로부터 박막 트랜지스터 기판을 보호할 수 있다. 또한, 어레이 테스트가 수행되고 테스트 패드들이 절단된 후 박막 트랜지스터 기판에 구비된 패드들을 통해 유입되는 정전기를 방출하기 위한 정전기 방출 소자를 포함하여 정전기로부터 박막 트랜지스터 기판을 보호할 수 있다.

Claims

표시 영역과;

상기 표시 영역의 일측에 배열되는 쉬프트 레지스터와;

제1 접지 라인을 통하여 상기 쉬프트 레지스터와 연결되는 제1 패드와;

적어도 하나의 신호 라인을 통하여 상기 쉬프트 레지스터에 연결되는 적어도 하나의 제2 패드와;

상기 제1 패드와 연결되고, 접지 전압을 공급하기 위한 제1 테스트 패드와;

상기 적어도 하나의 제2 패드와 연결되고, 동작 신호를 공급하기 위한 적어도 하나의 제2 테스트 패드; 그리고

상기 제1 테스트 패드와 상기 적어도 하나의 제2 테스트 패드 사이에 연결된 적어도 하나의 제1 정전기 방출 회로를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
제 1 항에 있어서,

상기 적어도 하나의 제 1 정전기 방출 회로는,

상기 제1 테스트 패드와 연결된 애노드 및 상기 적어도 하나의 제2 테스트 패드와 연결된 캐소드를 갖는 제1 다이오드; 및

상기 제1 테스트 패드와 연결된 캐소드 및 상기 적어도 하나의 제2 테스트 패드와 연결된 캐소드를 갖는 제2 다이오드를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
제 1 항에 있어서,

상기 제1 접지 라인과 상기 적어도 하나의 신호 라인 사이에 연결된 적어도 하나의 제2 정전기 방출 회로를 더 포함하는 것을 특징으로 하는 박막 트랜지스터기판.
제 3 항에 있어서,

상기 적어도 하나의 제 2 정전기 방출 회로는,

상기 제1 접지 라인과 연결된 애노드 및 상기 적어도 하나의 신호 라인과 연결된 캐소드를 갖는 제1 다이오드; 및

상기 제1 접지 라인과 연결된 캐소드 및 상기 적어도 하나의 신호 라인과 연결된 캐소드를 갖는 제2 다이오드를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.