JP4486770B2 - フラットパネルディスプレイ用基板 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、フラットパネルディスプレイ用基板に関し、特に製造段階において点灯試験等をおこなう際に使用する試験用パッドを備えた液晶パネル用基板などのフラットパネルディスプレイ用基板に関する。
【０００２】
近年、液晶パネルの低コスト化、低電力化、高精細化の要求に伴い、多結晶シリコンよりなる薄膜トランジスタ（以下、ｐＳｉ−ＴＦＴとする）を用いた液晶パネルが注目されている。ｐＳｉ−ＴＦＴは、現在主流であるアモルファスシリコンＴＦＴ（以下、ａＳｉ−ＴＦＴとする）の１００倍程度大きい移動度を有する。
【０００３】
そのため、ｐＳｉ−ＴＦＴ液晶パネルでは、単体トランジスタの高速化および小型化が可能となり、走査線となるゲートバスや信号線となるデータバスを駆動するための回路、すなわちゲートドライバやデータドライバが、画素トランジスタとともに同一基板上に形成されることが多い。このドライバの搭載により基板上のトランジスタ数が激増するため、製造段階における試験工数の低減を図ることが重要である。
【０００４】
【従来の技術】
一般に、カラーＴＦＴ液晶ユニットは次のようにして製造される。まず、ＴＦＴおよび配線を形成したＴＦＴ基板と、カラーフィルタおよび共通電極を設けた対向基板とを、配向膜の塗布後に貼り合わせ、その間に液晶を封入する。そして、個々のパネルまたは所望のサイズのパネルに裁断し、切断面の面取りをおこない、偏光板を貼り付ける。
【０００５】
その後、ドライバを内蔵しないａＳｉのパネルなどの場合には、ドライバチップを搭載したＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）を介して、またドライバを内蔵するｐＳｉのパネルなどの場合には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等を介して、外部のプリント基板に接続し、バックライトモジュールを取り付けて液晶表示ユニットとして完成する。
【０００６】
上述した製造プロセスにおいて個々のパネルに裁断する際には、様々な要因により不良が発生することがある。そこで、通常、個々のパネルに裁断した後、偏光板の貼り付け工程へ進む前に、ゲートバス、データバスおよび共通電極に所定の電圧を印加して全画素の点灯試験（以下、全点灯試験とする）を実施する。この試験をおこなうにあたって、ＴＡＢやＦＰＣを接続するための端子に試験機のプローバ（治具）を当てることが考えられる。しかし、この場合には高価で精密な狭ピッチのプローバが必要となり、ビデオカメラ等を用いて光学的に端子とプローバとの位置合わせをおこなう必要があるため、工数が増えるという不都合がある。
【０００７】
そこで、ＴＦＴ基板にサイズが大きくてピッチの広い試験用パッドを設け、その試験用パッドにプローバを接触させるようにした構成の液晶パネルがある。このような構成のパネルに用いられる基板として、たとえば特開２０００−６６１６２号公開公報に開示されたものがあり、この基板は試験用パッドとしてＴＦＴのソース電極およびゲート電極、並びに共通電極のそれぞれに接続されたターミナルを備えており、各ターミナルに所定の電圧を印加することによって全点灯試験をおこなうようになっている。
【０００８】
【発明が解決しようとする課題】
しかしながら、特開２０００−６６１６２号公開公報に開示された液晶パネル用基板では、個々のパネルに裁断する際に切り落とされてしまう領域にターミナルが設けられているため、個々のパネルに裁断した直後に全点灯試験をおこなうことができないという問題点がある。つまり、上述したように個々のパネルに裁断する際に発生した不良については、偏光板を貼り付けてＴＡＢやＦＰＣを実装した後でなければ試験することができない。したがって、裁断時に不良が発生した場合には偏光板やＴＡＢやＦＰＣ、およびそれらの取り付け工程などが無駄になってしまう。
【０００９】
個々のパネルに裁断した直後に全点灯試験をおこなうためには、裁断後に液晶パネル内に残るように試験用パッドを配置すればよい。しかし、その場合にはサイズ（１ｍｍ角程度が望ましい）の大きい試験用パッドが液晶パネル内に残るため、それ以降の工程において静電破壊を誘発するおそれがある。たとえば、偏光板を貼り付ける際や、保護フィルムを剥がす際に発生する静電気によって、電荷が面積の大きい導体部分に蓄積されることが知られている。そのため、試験用パッドに接続されたＴＦＴ、試験用パッドに接続された配線に近接するＴＦＴもしくは配線、または試験用パッドに接続された配線に近接する配線に接続されたＴＦＴが静電気により破壊されるおそれがあるという問題点がある。
【００１０】
本発明は、上記問題点に鑑みてなされたものであって、全点灯試験用の専用パッドを備えた液晶パネル等のフラットパネルディスプレイを構成する基板において、全点灯試験後に試験用パッドが内部回路から切り離される、すなわち絶縁される構成のフラットパネルディスプレイ用基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかるフラットパネルディスプレイ用基板は、内部回路と、前記内部回路の外側で、かつ基板の縁部分を面取りすることによって除去される領域よりも内側に配置された試験用パッドと、前記領域内で折り曲げられ、前記試験用パッドと前記内部回路とを電気的に接続し、面取りによる除去により、前記試験用パッドと前記内部回路との電気的接続が切断される配線と、を具備することを特徴とする。この発明によれば、全点灯試験後に面取りをおこなうことによって、試験用パッドと内部回路とを接続する配線の一部が除去されるので、面取り工程後、試験用パッドと内部回路とが分離される。すなわち、両者が電気的に絶縁される。
【００１３】
さらに、これらのフラットパネルディスプレイ用基板において、面取り領域内に、試験用パッドと内部回路とを接続する配線に対する静電気保護用のダイオードまたは高抵抗を配置してもよい。そうすれば、全点灯試験の実施時までは静電耐圧が十分に確保される。また、それら静電気保護用のダイオードまたは高抵抗を、フラットパネルディスプレイ用基板の、パネルの裁断時に切り落とされる領域に配置してもよい。この場合には、パネル裁断時までの製造工程において静電気保護対策が強化される。
【００１４】
【発明の実施の形態】
以下に、本発明の実施の形態にかかるフラットパネルディスプレイ用基板について図面を参照しつつ詳細に説明する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１にかかる液晶パネル用基板の構成を示す概略図である。ここでは、特に限定しないが、１枚の液晶パネル用基板から２枚の液晶パネルを取得するものとし、そのうちの片方のパネル部分についてのみ図１に示す。液晶パネル用基板１は、たとえば６４０×４８０にＲＧＢの３色分を乗じた画素数を有する表示部１１、ゲートバス１２、データバス１３、表示部１１のアクティブ素子（スイッチング素子）である複数のｐＳｉ−ＴＦＴ１４、ゲートバス１２を駆動するｐＳｉ−ＴＦＴよりなるゲートドライバ１５、たとえばデータドライバＩＣを実装した４個のＴＡＢが取り付けられる４個のＴＡＢ端子１６、複数のアナログスイッチ１７、パネル裁断後の面取り工程において除去される面取り領域１８、および後に貼り合わされる対向基板の共通電極に共通電極電圧を供給するためのコンタクト部１９を備えている。
【００１６】
図１において、符号２１で示す実線は液晶パネル用基板１のパネル裁断時の縁を表し、符号２２で示す二点鎖線は液晶パネル用基板１の面取り後の縁を表し、符号２３で示す二点鎖線は対向基板の縁を表す。したがって、符号２１で示す実線と符号２２で示す二点鎖線との間が面取り領域１８となる。たとえば図１に示す例では、液晶パネル用基板１において、符号２２で示す二点鎖線と符号２３で示す二点鎖線との間の領域に複数の全点灯試験用パッド３１が並んで設けられている。
【００１７】
ゲートバス１２はゲートドライバ１５に接続されており、ゲートドライバ１５により駆動される。データバス１３を構成する複数のデータ線はたとえば４群に分かれて４個のＴＡＢ端子１６に接続されている。データバス１３の各データ線の他端はそれぞれアナログスイッチ１７に接続されている。ＴＡＢ端子１６はデータドライバＩＣから送られてきたデータ信号をデータバス１３へ供給するだけでなく、外部のプリント基板から送られてきた電源、制御信号または共通電極電圧をゲートドライバ１５や対向基板の共通電極に供給する。また、アナログスイッチ１７の他端はすべて束ねられており、アナログスイッチ１７の制御信号とともにＴＡＢの伝送ラインを介して外部のプリント基板に接続される。
【００１８】
図２は、図１に示す液晶パネル用基板を用いて組み立てた液晶表示ユニットをアプリケーションにおいて使用する際にＴＡＢ端子１６に供給される信号の一例を示す説明図（一覧表）である。ＴＡＢ端子１６のうち１９２０ピン（横６４０画素のＲＧＢ３色分）にはデータドライバＩＣからデータ信号ＶＩＤＥＯ１が供給される。また、ＴＡＢ端子１６には外部のプリント基板から共通電極電圧ＶＣＯＭ、ゲートドライバの正電源および負電源ＶＤＤ，ＶＥＥ、ゲートドライバスタートパルスＳＰＧ、正極性および負極性のゲートドライバシフトクロックＧＣＬＫ，／ＧＣＬＫ、ゲートドライバ出力イネーブルＧＯＥ、正極性および負極性のアナログスイッチ制御信号ＣＮＴ−ＡＳＷ，／ＣＮＴ−ＡＳＷが供給される。液晶表示ユニットをアプリケーションにおいて使用する際には、アナログスイッチ制御信号ＣＮＴ−ＡＳＷ，／ＣＮＴ−ＡＳＷによりアナログスイッチ１７はすべてオフ状態となる。それによって、データバス１３の各データ線は互いに絶縁された状態となる。
【００１９】
図３は、図１に示す液晶パネル用基板の全点灯試験時に試験用パッド３１に試験機から供給される信号の一例を示す説明図（一覧表）である。全点灯試験用パッド３１のうち第１のパッドには共通電極電圧ＶＣＯＭが供給される。この第１のパッドは前記コンタクト部１９に電気的に接続される。第２のパッドにはゲートドライバ正電源ＶＤＤが供給される。第３のパッドにはゲートドライバ負電源ＶＥＥが供給される。第４のパッドにはゲートドライバスタートパルスＳＰＧが供給される。第５のパッドには正極性のゲートドライバシフトクロックＧＣＬＫが供給される。第６のパッドには負極性のゲートドライバシフトクロック／ＧＣＬＫが供給される。第７のパッドにはゲートドライバ出力イネーブルＧＯＥが供給される。第２〜第７のパッドはゲートドライバ１５に接続されている。第８のパッドには正極性のアナログスイッチ制御信号ＣＮＴ−ＡＳＷが供給される。第９のパッドには負極性のアナログスイッチ制御信号／ＣＮＴ−ＡＳＷが供給される。第１０のパッドには全点灯試験用データＶＴＥＳＴが供給される。第８〜第１０のパッドはアナログスイッチ１７に接続されている。
【００２０】
全点灯試験時には、アナログスイッチ制御信号ＣＮＴ−ＡＳＷ，／ＣＮＴ−ＡＳＷによりアナログスイッチ１７はすべてオン状態となる。それによって、データバス１３の全データ線が短絡した状態となり、全点灯試験用パッド３１のうちの第１０のパッドに供給された全点灯試験用データＶＴＥＳＴがデータバス１３の全データ線に供給される。したがって、データドライバＩＣを実装したＴＡＢを取り付けていなくても、データバス１３に所定の電圧を印加することができる。ただし、この例では水平方向に隣り合うすべての画素に同一の電圧を印加することしかできない。また、負荷が重くなるために水平期間毎に電圧を可変することも困難であり、画面全域に同一の電圧しか印加することはできない。しかし、液晶の交流駆動のために１フレーム（通常、約６０Ｈｚ）毎に電圧を変化させることは可能である。
【００２１】
なお、全点灯試験時には液晶パネルの両面に偏光板を貼る必要があるが、ここでは別のガラス板に偏光板を貼り付けたものを２枚用い、試験時には液晶パネルに偏光板を貼り付けない。これは、偏光板を貼り付けた後に全点灯試験をおこなうようにすると、全点灯試験により不良が判明した場合に偏光板の貼り付け工程が無駄になってしまうからである。
【００２２】
図４は、試験用パッド３１の配置の一例を示す部分拡大図である。図４において内部回路４は前記ゲートドライバ１５やアナログスイッチ１７などを含む回路である。図４において符号２１で示す二点鎖線は、１枚の液晶パネル用基板１から複数枚の液晶パネルを取得するために個々のパネルに裁断する際に、切断時の誤差等を含めて確実に切断されずに残る基板の縁（以下、パネル切断縁とする）を表す。
【００２３】
符号２２で示す二点鎖線は、裁断後に切断面を面取りしたときに液晶パネル用基板１の表面に残るＴＦＴ層および配線層の縁（以下、面取り縁とする）を表す。すなわち、図５に要部の断面構造を示すように、液晶パネル用基板１はガラスまたはプラスティック製の基板５１上にＴＦＴ層および配線層５２が設けられているが、裁断により生じた粗く、またガラスくずなどによる凹凸が残る切断面５３の面取りによって、ＴＦＴ層および配線層５２の縁が切断面５３よりも後退する。この後退した部分が面取り領域１８である。
【００２４】
図４に示す例では、試験用パッド３１は面取り縁（二点鎖線２２）よりも内側、すなわち面取り領域１８よりも内側に配置される。したがって、試験用パッド３１は面取り後も除去されずに残る。試験用パッド３１と内部回路４とを接続する配線３２は、内部回路４から面取り領域１８まで伸び、面取り縁（二点鎖線２２）を一旦横切って面取り領域１８内を経由し、再び面取り縁（二点鎖線２２）を横切って試験用パッド３１に至る。
【００２５】
図６は、図４に示すパッド配置例において試験用パッド３１の配線３２に静電気保護用のダイオード６１を面取り領域１８内にて接続した例を示す部分拡大図である。図６に示すように、静電気保護用のダイオード６１は、試験用パッド３１の配線３２のうち電源ラインや接地ラインとなる配線３２と、その他の配線３２との間に接続される。図６に示す接続例では、右端の配線３２が電源ラインであり、その隣（右端から２番目）の配線３２が接地ラインである。ここで、静電気保護用のダイオード６１は、図７に示すようにゲート−ソース間を短絡したＮチャネルのＴＦＴ、または図８に示すようにゲート−ソース間を短絡したＰチャネルのＴＦＴで構成される。
【００２６】
本来、試験用パッド３１が接続される信号線には、面取り後も残るように面取り縁（二点鎖線２２）よりも内側において静電気保護用のダイオード（図示せず）が接続されている。しかし、静電気が印加された場合に内部回路４が保護されるだけでなく、この図示しない保護ダイオードを破損させずにその後も引き続き使用するためには、図示しない保護ダイオードのサイズを大きくしたり、数を増やして静電耐量を上げる必要がある。しかし、面取り縁（二点鎖線２２）よりも内側の領域に、保護ダイオードのサイズを大きくしたり、数を増やすのに十分なスペースがない場合が多い。そのような場合には、図６に示すように面取り領域１８内に保護ダイオードを追加するのが有効である。このようにすれば、静電耐量が上がるだけでなく、追加した保護ダイオードが面取りによって除去されるので、保護ダイオードの追加によるＴＦＴ素子の増加に伴う信頼性への影響がなくなり、フィールドでの故障率が高くなるのを防ぐことができる。
【００２７】
また、図９に示すように、パネル切断縁（二点鎖線２１）の外側に静電気保護用のダイオード６１を配置してもよい。これは、面取り領域１８に静電気保護用のダイオード６１を配置するスペースがない場合に有効である。この場合には、静電気保護用のダイオードダイオード６１はパネル裁断時に切り落とされてしまうため、全点灯試験時には既に存在しなくなるが、それまでの工程での静電気耐量を向上させることができる。
【００２８】
図１０は、図４に示すパッド配置例において一部または全部の試験用パッド３１の配線３２に静電気保護用の高抵抗６２を面取り領域１８内にて接続した例を示す部分拡大図である。図１０に示すように、静電気保護用の高抵抗６２は、試験用パッド３１の配線３２のうち、パネル内で面積の大きい電源ラインや接地ラインとなる配線３２と、その他の配線３２との間に接続される。図１０に示す接続例では、右端の配線３２が電源ラインまたは接地ラインである。この例では、静電気保護用の高抵抗６２はパネル裁断後も残り、面取り工程で除去されるので、面取り工程までの静電気耐量を向上させることができる。
【００２９】
また、図１１に示すように、パネル切断縁（二点鎖線２１）の外側に静電気保護用の高抵抗６２を配置してもよい。これは、面取り領域１８に静電気保護用の高抵抗６２を配置するスペースがない場合に有効である。この場合には、静電気保護用の高抵抗６２はパネル裁断時に切り落とされてしまうため、全点灯試験時には既に存在しなくなるが、パネル裁断工程までの静電気耐量を向上させることができる。なお、図６または図９に示すように静電気保護用のダイオード６１を追加した構成と、図１０または図１１に示すように静電気保護用の高抵抗６２を追加した構成とを兼ね備える構成としてもよい。
【００３０】
上述した実施の形態１によれば、面取り領域１８よりも内側に試験用パッド３１を配置し、かつ試験用パッド３１と内部回路４とを接続する配線３２が一旦面取り領域１８内を通るようにしたため、全点灯試験後に面取りをおこなうことによって、試験用パッド３１と内部回路４とを接続する配線３２の一部が除去されるので、面取り工程後、試験用パッド３１と内部回路４とが分離される。したがって、面取り工程後、面積の大きい試験用パッド３１の存在に起因して起こる静電気による内部回路４の破壊を防ぐことができる。また、試験用パッド３１に接続された配線３２に、静電気保護用のダイオード６１または静電気保護用の高抵抗６２を接続し、それら静電気保護用のダイオード６１または静電気保護用の高抵抗６２を面取り領域１８内、またはパネル裁断時に切り落とされる領域内に配置することによって、パネル裁断時まで、または面取りをおこなうまでの静電耐量を上げることができる。
【００３１】
（実施の形態２）
図１２は、試験用パッド３１の配置の他の例を示す部分拡大図である。実施の形態２が図４に示す実施の形態１と異なるのは、試験用パッド３１が面取り領域１８内に配置されていることと、試験用パッド３１と内部回路４とを接続する配線３３が、内部回路４から面取り領域１８まで伸び、面取り縁（二点鎖線２２）を横切ってそのまま試験用パッド３１に至っていることである。実施の形態２のその他の構成は実施の形態１と同じであるため、実施の形態１と同じ構成については同一の符号を付して説明を省略する。
【００３２】
上述した実施の形態２によれば、面取り領域１８内に試験用パッド３１を配置したため、全点灯試験後に面取りをおこなうことによって試験用パッド３１が除去されるので、面取り工程後、試験用パッド３１がなくなる。したがって、面取り工程後、面積の大きい試験用パッド３１の存在に起因して起こる静電気による内部回路４の破壊を防ぐことができる。また、実施の形態１と同様に、試験用パッド３１に接続された配線３３に静電気保護用のダイオード６１または静電気保護用の高抵抗６２を接続した構成としてもよく、その場合にはパネル裁断時まで、または面取りをおこなうまでの静電耐量を上げることができる。
【００３３】
以上において本発明は種々変更可能である。たとえば、１枚の液晶パネル用基板１から取得するパネル数は２枚に限らず、１枚でもよいし、４枚以上でもよい。また、内蔵するゲートドライバは一部でもよいし全部でもよい。また、液晶パネル用基板１上に一部または全部のデータドライバを設けてもよいし、ａＳｉ−ＴＦＴを用いた液晶パネルのようにゲートドライバおよびデータドライバの両方とも内蔵していない構成としてもよい。
【００３４】
また、上述した実施の形態ではアナログスイッチ１７によりデータバス１３を１本に束ねているが、これに限らず、データバス１３のデータ線をアナログスイッチにより１本おきまたは数本おきに束ねることによってデータバス１３を２本または３本以上に束ねる構成としてもよい。この場合には、水平方向の画素に連続的な周期で異なる電圧を印加することが可能となる。また、アナログスイッチ１７をＴＡＢ端子１６と表示部１１との間に配置してもよい。また、本発明は液晶パネル用基板に限らず、プラズマディスプレイパネルに用いられる基板など、フラットパネルディスプレイ用基板全般に適用することができる。
【００３５】
（付記１）内部回路と、
前記内部回路の外側で、かつ基板の縁部分を面取りすることによって除去される領域よりも内側に配置された試験用パッドと、
面取りによって除去される前記領域内を通って前記試験用パッドと前記内部回路とを電気的に接続する配線と、
を具備することを特徴とするフラットパネルディスプレイ用基板。
【００３６】
（付記２）内部回路と、
前記内部回路の外側で、かつ基板の縁部分を面取りすることによって除去される領域内に配置された試験用パッドと、
前記試験用パッドと前記内部回路とを電気的に接続する配線と、
を具備することを特徴とするフラットパネルディスプレイ用基板。
【００３７】
（付記３）前記配線に静電気保護用のダイオードが接続されており、前記ダイオードは、面取りによって除去される前記領域内に配置されていることを特徴とする付記１または２に記載のフラットパネルディスプレイ用基板。
【００３８】
（付記４）前記配線に静電気保護用のダイオードが接続されており、前記ダイオードは、面取りによって除去される前記領域よりも外側に配置されていることを特徴とする付記１または２に記載のフラットパネルディスプレイ用基板。
【００３９】
（付記５）前記ダイオードは、ソースとゲートを短絡した薄膜トランジスタであることを特徴とする付記３または４に記載のフラットパネルディスプレイ用基板。
【００４０】
（付記６）前記配線に静電気保護用の高抵抗が接続されており、前記高抵抗は、面取りによって除去される前記領域内に配置されていることを特徴とする付記１〜５のいずれか一つに記載のフラットパネルディスプレイ用基板。
【００４１】
（付記７）前記配線に静電気保護用の高抵抗が接続されており、前記高抵抗は、面取りによって除去される前記領域よりも外側に配置されていることを特徴とする付記１〜５のいずれか一つに記載のフラットパネルディスプレイ用基板。
【００４２】
（付記８）ゲートバスとデータバスとの交点にアクティブ素子として薄膜トランジスタが配置された表示部を有することを特徴とする付記１〜７のいずれか一つに記載のフラットパネルディスプレイ用基板。
【００４３】
（付記９）前記ゲートバスを駆動するドライバの一部または全部を有することを特徴とする付記８に記載のフラットパネルディスプレイ用基板。
【００４４】
（付記１０）前記データバスを駆動するドライバの一部または全部を有することを特徴とする付記８または９に記載のフラットパネルディスプレイ用基板。
【００４５】
（付記１１）前記ドライバは薄膜トランジスタでできていることを特徴とする付記９または１０に記載のフラットパネルディスプレイ用基板。
【００４６】
（付記１２）前記薄膜トランジスタはポリシリコンでできていることを特徴とする付記５、８または１１に記載のフラットパネルディスプレイ用基板。
【００４７】
（付記１３）前記薄膜トランジスタはアモルファスシリコンでできていることを特徴とする付記５または８に記載のフラットパネルディスプレイ用基板。
【００４８】
【発明の効果】
本発明によれば、全点灯試験後に面取りをおこなう際に、試験用パッド、または試験用パッドと内部回路とを接続する配線の一部が除去されるので、面取り工程後、試験用パッドの存在に起因して起こる静電気による内部回路の破壊を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる液晶パネル用基板の構成を示す概略図である。
【図２】本発明の実施の形態１にかかる液晶パネル用基板を用いて組み立てた液晶表示ユニットをアプリケーションにおいて使用する際に供給される信号の一例を示す説明図である。
【図３】本発明の実施の形態１にかかる液晶パネル用基板の全点灯試験時に試験用パッドに試験機から供給される信号の一例を示す説明図である。
【図４】本発明の実施の形態１にかかる液晶パネル用基板の試験用パッドの配置の一例を示す部分拡大図である。
【図５】面取り領域について説明するために基板の要部を示す断面図である。
【図６】図４に示す配置例に静電気保護用のダイオードを追加した様子の一例を示す部分拡大図である。
【図７】ＮチャネルのＴＦＴで構成した静電気保護用のダイオードを示す図である。
【図８】ＰチャネルのＴＦＴで構成した静電気保護用のダイオードを示す図である。
【図９】図４に示す配置例に静電気保護用のダイオードを追加した様子の他の例を示す部分拡大図である。
【図１０】図４に示す配置例に静電気保護用の高抵抗を追加した様子の一例を示す部分拡大図である。
【図１１】図４に示す配置例に静電気保護用の高抵抗を追加した様子の他の例を示す部分拡大図である。
【図１２】本発明の実施の形態２にかかる液晶パネル用基板の試験用パッドの配置の一例を示す部分拡大図である。
【符号の説明】
１ 液晶パネル用基板（フラットパネルディスプレイ用基板）
４ 内部回路
１１ 表示部
１２ ゲートバス
１３ データバス
１４ ｐＳｉ−ＴＦＴ（アクティブ素子）
１５ ゲートドライバ（ゲートバスを駆動するドライバ）
１８ 面取り領域（面取りによって除去される領域）
３１ 試験用パッド
３２ 配線
６１ 静電気保護用のダイオード
６２ 静電気保護用の高抵抗

Claims (9)

1. 内部回路と、
   前記内部回路の外側で、かつ基板の縁部分を面取りすることによって除去される領域よりも内側に配置された試験用パッドと、
   前記領域内で折り曲げられ、前記試験用パッドと前記内部回路とを電気的に接続し、面取りによる除去により、前記試験用パッドと前記内部回路との電気的接続が切断される配線と、
   を具備することを特徴とするフラットパネルディスプレイ用基板。
2. 前記配線に静電気保護用のダイオードが接続されており、前記ダイオードは、面取りによって除去される前記領域内に配置されていることを特徴とする請求項１に記載のフラットパネルディスプレイ用基板。
3. 前記配線に静電気保護用のダイオードが接続されており、前記ダイオードは、面取りによって除去される前記領域よりも外側に配置されていることを特徴とする請求項１に記載のフラットパネルディスプレイ用基板。
4. 前記ダイオードは、ソースとゲートを短絡した薄膜トランジスタであることを特徴とする請求項３に記載のフラットパネルディスプレイ用基板。
5. 前記配線に静電気保護用の抵抗が接続されており、前記抵抗は、面取りによって除去される前記領域内に配置されていることを特徴とする請求項１〜４のいずれか一つに記載のフラットパネルディスプレイ用基板。
6. 前記配線に静電気保護用の抵抗が接続されており、前記抵抗は、面取りによって除去される前記領域よりも外側に配置されていることを特徴とする請求項１〜４のいずれか一つに記載のフラットパネルディスプレイ用基板。
7. ゲートバスとデータバスとの交点にアクティブ素子として薄膜トランジスタが配置された表示部を有することを特徴とする請求項１〜６のいずれか一つに記載のフラットパネルディスプレイ用基板。
8. 前記ゲートバスを駆動するドライバの一部または全部を同一の基板上に有することを特徴とする請求項７に記載のフラットパネルディスプレイ用基板。
9. 前記データバスを駆動するドライバの一部または全部を同一の基板上に有することを特徴とする請求項７または８に記載のフラットパネルディスプレイ用基板。

Images