JPH10339887A - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JPH10339887A JPH10339887A JP15108497A JP15108497A JPH10339887A JP H10339887 A JPH10339887 A JP H10339887A JP 15108497 A JP15108497 A JP 15108497A JP 15108497 A JP15108497 A JP 15108497A JP H10339887 A JPH10339887 A JP H10339887A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- pixels
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】面内スイッチ方式のアクティブマトリクス型液
晶表示装置を構成するアクティブ素子基板の表示画素構
成におけるスイッチング素子の特性評価解析を容易にす
る。 【解決手段】アクティブ素子基板の表示画素部（ｉ，
ｊ）の外側に上記表示画素部と異なる構成のダミー画素
列（ｄｙ，ｊ） ダミー画素列またはダミー画素行
（ｉ，ｄｙ）を配置し、それぞれの評価端子ＤｍｙＧＰ
ＡＤ，ＤｍｙＤＰＡＤにプローブ針を測定部に当ててス
イッチング素子の特性評価を行う。
晶表示装置を構成するアクティブ素子基板の表示画素構
成におけるスイッチング素子の特性評価解析を容易にす
る。 【解決手段】アクティブ素子基板の表示画素部（ｉ，
ｊ）の外側に上記表示画素部と異なる構成のダミー画素
列（ｄｙ，ｊ） ダミー画素列またはダミー画素行
（ｉ，ｄｙ）を配置し、それぞれの評価端子ＤｍｙＧＰ
ＡＤ，ＤｍｙＤＰＡＤにプローブ針を測定部に当ててス
イッチング素子の特性評価を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス型液晶表示装置に係り、更に詳しくは、アクティ
ブマトリックス型液晶表示装置を構成するアクティブ素
子基板上に特性評価用回路を形成したアクティブマトリ
ックス型液晶表示装置に関する。
ックス型液晶表示装置に係り、更に詳しくは、アクティ
ブマトリックス型液晶表示装置を構成するアクティブ素
子基板上に特性評価用回路を形成したアクティブマトリ
ックス型液晶表示装置に関する。
【０００２】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。
するデバイスとして液晶表示装置が広く用いられてい
る。
【０００３】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ（Ｔ
ＦＴ）等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ（Ｔ
ＦＴ）等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。
【０００４】特に、後者の形式の液晶表示装置はアクテ
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
【０００５】周知のように、アクティブマトリックス型
液晶表示装置は、スイッチング素子を形成したアクティ
ブ素子基板とカラーフィルタ基板の間に液晶を挟んだ液
晶パネルと、これに結合した電気回路部、光学回路部他
で形成されている。
液晶表示装置は、スイッチング素子を形成したアクティ
ブ素子基板とカラーフィルタ基板の間に液晶を挟んだ液
晶パネルと、これに結合した電気回路部、光学回路部他
で形成されている。
【０００６】従来のアクティブマトリクス型液晶表示装
置は、一方の基板（アクティブ素子基板）に形成した電
極と他方の基板（カラーフィルタ基板）に形成した電極
との間に液晶層の配向方向を変えるための電界を印加す
る、所謂縦電界方式を採用していた。
置は、一方の基板（アクティブ素子基板）に形成した電
極と他方の基板（カラーフィルタ基板）に形成した電極
との間に液晶層の配向方向を変えるための電界を印加す
る、所謂縦電界方式を採用していた。
【０００７】近年、液晶層に印加する電界の方向を基板
面とほぼ平行な方向とする、所謂横電界方式（面内スイ
ッチング方式：ＩＰＳ方式とも称する）の液晶表示装置
が実現された。この横電界方式の液晶表示装置として
は、二枚の基板の一方（アクティブ素子基板）に液晶に
電界を与えるための櫛歯電極を形成して非常に広い視野
角を得るようにしたものが知られている（特公昭６３−
２１９０７号公報、米国特許第４３４５２４９号明細書
参照）。
面とほぼ平行な方向とする、所謂横電界方式（面内スイ
ッチング方式：ＩＰＳ方式とも称する）の液晶表示装置
が実現された。この横電界方式の液晶表示装置として
は、二枚の基板の一方（アクティブ素子基板）に液晶に
電界を与えるための櫛歯電極を形成して非常に広い視野
角を得るようにしたものが知られている（特公昭６３−
２１９０７号公報、米国特許第４３４５２４９号明細書
参照）。
【０００８】また、アクティブマトリクス型液晶表示装
置を構成するアクティブ素子基板上には、スイッチング
素子を静電気から保護するための保護回路が形成されて
いる。
置を構成するアクティブ素子基板上には、スイッチング
素子を静電気から保護するための保護回路が形成されて
いる。
【０００９】図６は従来のアクティブ素子基板の構成を
説明する基板と直角方向から見た平面図であって、Ｇｉ
は走査信号線、Ｄｊは映像信号線である。これら信号配
線の交差部の傍には図示していない薄膜トランジスタ
（ＴＦＴ）等のスイッチング素子が設けられている。ま
た、Ｃは対向電極線、ＣＣは対向電極共通線、ＤＰＡＤ
は映像信号線外部接続端子、ＧＰＡＤは走査信号線外部
接続端子、ＣＴＮＬは切断線、ＮＲは放電用素子、ＣＬ
Ｎは共通線、ＳＴＢはショートバー、ＩＮＴは抵抗体等
の素子である。
説明する基板と直角方向から見た平面図であって、Ｇｉ
は走査信号線、Ｄｊは映像信号線である。これら信号配
線の交差部の傍には図示していない薄膜トランジスタ
（ＴＦＴ）等のスイッチング素子が設けられている。ま
た、Ｃは対向電極線、ＣＣは対向電極共通線、ＤＰＡＤ
は映像信号線外部接続端子、ＧＰＡＤは走査信号線外部
接続端子、ＣＴＮＬは切断線、ＮＲは放電用素子、ＣＬ
Ｎは共通線、ＳＴＢはショートバー、ＩＮＴは抵抗体等
の素子である。
【００１０】スイッチング素子の出力電極は液晶に電界
を加えるための画素電極に接続されて、２次元状に配列
した表示画素（ｉ，ｊ）を形成している。対向電極線
Ｃ、対向電極共通線ＣＣ等については図７で後述する。
を加えるための画素電極に接続されて、２次元状に配列
した表示画素（ｉ，ｊ）を形成している。対向電極線
Ｃ、対向電極共通線ＣＣ等については図７で後述する。
【００１１】この表示領域の外側の映像信号線外部接続
端子ＤＰＡＤは、映像信号線Ｄｊに駆動電気回路を接続
するための端子であり、同様に走査信号線外部接続端子
ＧＰＡＤは、走査信号線に駆動電気回路を接続するため
の端子である。アクティブ素子基板ＳＵＢは最終的にこ
の切断線ＣＴＬＮに沿って切断される。
端子ＤＰＡＤは、映像信号線Ｄｊに駆動電気回路を接続
するための端子であり、同様に走査信号線外部接続端子
ＧＰＡＤは、走査信号線に駆動電気回路を接続するため
の端子である。アクティブ素子基板ＳＵＢは最終的にこ
の切断線ＣＴＬＮに沿って切断される。
【００１２】表示領域と走査信号線外部接続端子ＧＰＡ
Ｄ，映像信号線外部接続端子ＤＰＡＤの間に設けられた
放電用素子ＮＲと共通線ＣＬＮが第一番目の静電気保護
回路系を形成する。
Ｄ，映像信号線外部接続端子ＤＰＡＤの間に設けられた
放電用素子ＮＲと共通線ＣＬＮが第一番目の静電気保護
回路系を形成する。
【００１３】放電用素子ＮＲは映像信号線Ｄｊや走査信
号線Ｇｉに入った静電気を放電する為の放電用素子であ
る。また、共通線ＣＬＮは放電した静電気を吸収する為
の配線である。
号線Ｇｉに入った静電気を放電する為の放電用素子であ
る。また、共通線ＣＬＮは放電した静電気を吸収する為
の配線である。
【００１４】切断線ＣＴＬＮの外側にあるショートバー
ＳＴＢと抵抗体等の素子ＩＮＴが第二番目の静電気保護
回路系を形成する。ショートバーＳＴＢは静電気を吸収
するための線、抵抗体等の素子ＩＮＴは、映像信号線Ｄ
ｊあるいは走査信号線Ｇｉに入った静電気をショートバ
ーＳＴＢへ放電してスイッチング素子を破壊から保護す
る。
ＳＴＢと抵抗体等の素子ＩＮＴが第二番目の静電気保護
回路系を形成する。ショートバーＳＴＢは静電気を吸収
するための線、抵抗体等の素子ＩＮＴは、映像信号線Ｄ
ｊあるいは走査信号線Ｇｉに入った静電気をショートバ
ーＳＴＢへ放電してスイッチング素子を破壊から保護す
る。
【００１５】
【発明が解決しようとする課題】アクティブマトリック
ス型の液晶表示装置を構成する従来の液晶パネルでは、
カラーフィルタ基板とアクティブ素子基板の間に液晶を
挟み、アクティブ素子基板上の透明画素電極とカラーフ
ィルタ上の透明共通電極の間に所定の画像情報に対応し
た電圧を加えて液晶光学特性を変化させて画像表示させ
ていた。
ス型の液晶表示装置を構成する従来の液晶パネルでは、
カラーフィルタ基板とアクティブ素子基板の間に液晶を
挟み、アクティブ素子基板上の透明画素電極とカラーフ
ィルタ上の透明共通電極の間に所定の画像情報に対応し
た電圧を加えて液晶光学特性を変化させて画像表示させ
ていた。
【００１６】これに代わる別の表示方法を用いた液晶パ
ネルとして、前記した面内スイッチ方式と呼ばれるアク
ティブマトリクス型液晶表示装置は、アクティブ素子基
板上の各画素（ｉ，ｊ）内に２種類の電極を形成し、こ
の電極間に所定の画像情報に対応した電圧を加えて液晶
の光学特性を変化させて画像表示を行う。
ネルとして、前記した面内スイッチ方式と呼ばれるアク
ティブマトリクス型液晶表示装置は、アクティブ素子基
板上の各画素（ｉ，ｊ）内に２種類の電極を形成し、こ
の電極間に所定の画像情報に対応した電圧を加えて液晶
の光学特性を変化させて画像表示を行う。
【００１７】図７は面内スイッチ方式のアクティブ素子
基板に形成される表示画素部（ｉ，ｊ）の構成例を説明
する平面図、図８は図７のｂ−ｂ’線に沿った断面図で
あって、同一部分には同一符号を付してある。
基板に形成される表示画素部（ｉ，ｊ）の構成例を説明
する平面図、図８は図７のｂ−ｂ’線に沿った断面図で
あって、同一部分には同一符号を付してある。
【００１８】同図において、Ｇｉは走査信号線、Ｄｊは
映像信号線であり、走査信号線Ｇｉの一部を延在させた
Ｇｄがスイッチング素子のゲート電極であり、映像信号
線Ｄｊの一部を延在させたＤｄがスイッチング素子の信
号入力電極である。
映像信号線であり、走査信号線Ｇｉの一部を延在させた
Ｇｄがスイッチング素子のゲート電極であり、映像信号
線Ｄｊの一部を延在させたＤｄがスイッチング素子の信
号入力電極である。
【００１９】また、ａＳｉはスイッチング素子を構成す
る半導体層である。ゲート電極Ｄｄと同層のＳｄは出力
電極であり、この出力電極Ｓｄを延在させて、櫛歯状の
形状をした第一番目の電極櫛歯電極ＫＳを形成する。
る半導体層である。ゲート電極Ｄｄと同層のＳｄは出力
電極であり、この出力電極Ｓｄを延在させて、櫛歯状の
形状をした第一番目の電極櫛歯電極ＫＳを形成する。
【００２０】また、第二番目の櫛歯電極ＫＣは前記図６
で説明した櫛歯状の対向電極で、対向電極共通線ＣＣに
接続されて対向電極に電圧を加える外部駆動回路に接続
する端子ＣＣＰＡＤに繋がっている。
で説明した櫛歯状の対向電極で、対向電極共通線ＣＣに
接続されて対向電極に電圧を加える外部駆動回路に接続
する端子ＣＣＰＡＤに繋がっている。
【００２１】すなわち、対向電極共通線ＣＣを延在させ
て、上記第二番目の櫛歯電極ＫＣを形成する。この第一
番目と第二番目の櫛歯電極ＫＳとＫＣで画素電極が構成
され、これらの画素電極間に電圧を印加して液晶を駆動
することにより表示を行う。
て、上記第二番目の櫛歯電極ＫＣを形成する。この第一
番目と第二番目の櫛歯電極ＫＳとＫＣで画素電極が構成
され、これらの画素電極間に電圧を印加して液晶を駆動
することにより表示を行う。
【００２２】このように、面内スイッチング方式では、
液晶の光学特性を変化させる電極がすべてアクティブ素
子基板上に形成されている。
液晶の光学特性を変化させる電極がすべてアクティブ素
子基板上に形成されている。
【００２３】Ｃｓｔは保持容量であり、この保持容量Ｃ
ｓｔは第二番目の櫛歯電極Ｃの共通線ＣＣと第一番目の
櫛歯電極Ｓの交差部で形成している。
ｓｔは第二番目の櫛歯電極Ｃの共通線ＣＣと第一番目の
櫛歯電極Ｓの交差部で形成している。
【００２４】図８において、ガラス基板を好適とする基
板ＳＵＢ上に、先ず第一の金属層で走査信号線Ｇｉとゲ
ート電極Ｇｄ、対抗電極Ｃと第二番目の櫛歯電極ＫＣ等
の層が形成される。その上にＳｉＮｘ等のゲート絶縁膜
Ｇｉｎｓｌを積層後、半導体層ａＳｉを形成し、更にそ
の上に第二の金属層の映像信号線Ｄｊと信号入力電極Ｄ
ｄ、出力電極Ｓｄと第一番目の櫛歯電極ＫＳ等の層を加
工形成する。その上にＳｉＮｘ等の保護膜ＰＡＳを形成
する。最後に、図示してないが端子部等の構成部を形成
する透明電極ＩＴＯが形成される。
板ＳＵＢ上に、先ず第一の金属層で走査信号線Ｇｉとゲ
ート電極Ｇｄ、対抗電極Ｃと第二番目の櫛歯電極ＫＣ等
の層が形成される。その上にＳｉＮｘ等のゲート絶縁膜
Ｇｉｎｓｌを積層後、半導体層ａＳｉを形成し、更にそ
の上に第二の金属層の映像信号線Ｄｊと信号入力電極Ｄ
ｄ、出力電極Ｓｄと第一番目の櫛歯電極ＫＳ等の層を加
工形成する。その上にＳｉＮｘ等の保護膜ＰＡＳを形成
する。最後に、図示してないが端子部等の構成部を形成
する透明電極ＩＴＯが形成される。
【００２５】さて、このような図６、図７に例示したよ
うな面内スイッチ方式のアクティブ素子基板の構成にお
いては、次のような問題が発生する。
うな面内スイッチ方式のアクティブ素子基板の構成にお
いては、次のような問題が発生する。
【００２６】例えば、画素部（ｉ，ｊ）のスイッチング
素子の特性を解析する必要が起きた場合、対応する走査
信号線端子ＧＰＡＤと映像信号線端子ＤＰＡＤ及び出力
電極Ｓｄ又はこれに接続されている画素電極にプローブ
針を当てて特性評価することで行う。
素子の特性を解析する必要が起きた場合、対応する走査
信号線端子ＧＰＡＤと映像信号線端子ＤＰＡＤ及び出力
電極Ｓｄ又はこれに接続されている画素電極にプローブ
針を当てて特性評価することで行う。
【００２７】しかし、面内スイッチング方式の画素構成
では図７に示したように、出力電極Ｓｄあるいはこれに
結合している第一番目の櫛歯電極ＫＳは１０μｍ程度の
細線パターンである。更に、同様の第二番目の櫛歯電極
ＫＣの細線パターンが隣接している。
では図７に示したように、出力電極Ｓｄあるいはこれに
結合している第一番目の櫛歯電極ＫＳは１０μｍ程度の
細線パターンである。更に、同様の第二番目の櫛歯電極
ＫＣの細線パターンが隣接している。
【００２８】そして更に、これらの電極パターンは絶縁
性の保護膜ＰＡＳで覆われているため、出力電極Ｓｄあ
るいはこれに接続されている第一番目の櫛歯電極ＫＳに
プローブ針を当てることが困難となり、スイッチング素
子の特性評価解析を自由に、かつ容易に行うことが困難
であった。
性の保護膜ＰＡＳで覆われているため、出力電極Ｓｄあ
るいはこれに接続されている第一番目の櫛歯電極ＫＳに
プローブ針を当てることが困難となり、スイッチング素
子の特性評価解析を自由に、かつ容易に行うことが困難
であった。
【００２９】従って、本発明の目的は、アクティブ素子
基板に形成したスイッチング素子の特性評価解析が容易
に実現できる構成とした面内スイッチング方式のアクテ
ィブマトリックス型液晶表示装置を提供することにあ
る。
基板に形成したスイッチング素子の特性評価解析が容易
に実現できる構成とした面内スイッチング方式のアクテ
ィブマトリックス型液晶表示装置を提供することにあ
る。
【００３０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、面内スイッチング方式のアクティブ素
子基板におけるスイッチング素子の特性評価解析が容易
に実現できる構造の画素を特性評価用ダミー画素として
表示領域の外側に配置した。
めに、本発明は、面内スイッチング方式のアクティブ素
子基板におけるスイッチング素子の特性評価解析が容易
に実現できる構造の画素を特性評価用ダミー画素として
表示領域の外側に配置した。
【００３１】すなわち、本発明は、下記の構成としたこ
とを特徴とする。
とを特徴とする。
【００３２】（１）表示画素を構成する電極群と前記表
示画素を選択するスイッチング素子を少なくとも具備し
たアクティブ素子基板と、カラーフィルタを少なくとも
具備したカラーフィルタ基板からなる一対の基板間に液
晶を封止してなる液晶パネルから構成したアクティブマ
トリクス型液晶表示装置において、前記アクティブ素子
基板上に二次元に配列された表示画素で構成した表示領
域の外側に、前記表示部の画素と異なる構成のダミー画
素の行又は列を配置したことを特徴とする。
示画素を選択するスイッチング素子を少なくとも具備し
たアクティブ素子基板と、カラーフィルタを少なくとも
具備したカラーフィルタ基板からなる一対の基板間に液
晶を封止してなる液晶パネルから構成したアクティブマ
トリクス型液晶表示装置において、前記アクティブ素子
基板上に二次元に配列された表示画素で構成した表示領
域の外側に、前記表示部の画素と異なる構成のダミー画
素の行又は列を配置したことを特徴とする。
【００３３】（２）（１）における前記アクティブ素子
基板上の表示領域の画素構成が、１画素内に２種類の櫛
歯状画素電極を有し、一方の櫛歯状電極は前記スイッチ
ング素子の出力電極に接続され、他方の櫛歯状電極は対
抗する信号線に接続され、前記２種類の櫛歯状電極間に
所定の電圧を加えて画像表示を行う面内スイッチ方式で
あることを特徴とする。
基板上の表示領域の画素構成が、１画素内に２種類の櫛
歯状画素電極を有し、一方の櫛歯状電極は前記スイッチ
ング素子の出力電極に接続され、他方の櫛歯状電極は対
抗する信号線に接続され、前記２種類の櫛歯状電極間に
所定の電圧を加えて画像表示を行う面内スイッチ方式で
あることを特徴とする。
【００３４】（３）（１）において、表示画素と異なる
構成のダミー画素を一行以上、あるいは一列以上配置し
たことを特徴とする。
構成のダミー画素を一行以上、あるいは一列以上配置し
たことを特徴とする。
【００３５】（４）（１）における前記ダミー画素部
を、表示画素部と同一の積層構成と製造工程で形成した
ことを特徴とする。
を、表示画素部と同一の積層構成と製造工程で形成した
ことを特徴とする。
【００３６】上記各構成により、アクティブ素子基板に
形成したスイッチング素子の特性評価解析が容易に実現
できる。
形成したスイッチング素子の特性評価解析が容易に実現
できる。
【００３７】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。
き、実施例を参照して詳細に説明する。
【００３８】図１は本発明によるアクティブマトリック
ス型液晶表示装置の第１実施例を構成するアクティブ素
子基板の構成を説明する基板と垂直方向から見た平面図
であって、前記図６と同一符号は同一部分に対応する。
ス型液晶表示装置の第１実施例を構成するアクティブ素
子基板の構成を説明する基板と垂直方向から見た平面図
であって、前記図６と同一符号は同一部分に対応する。
【００３９】同図において、（１，ｄｙ）、（２，ｄ
ｙ）、（ｉ，ｄｙ）・・・の行は特性評価解析が容易に
実現できる本実施例による画素構成で形成された特性評
価用ダミー画素行であり、表示領域部の画素（ｉ，ｊ）
と異なる構成をとっている。
ｙ）、（ｉ，ｄｙ）・・・の行は特性評価解析が容易に
実現できる本実施例による画素構成で形成された特性評
価用ダミー画素行であり、表示領域部の画素（ｉ，ｊ）
と異なる構成をとっている。
【００４０】ＤｍｙＧはこのダミー画素行に対応する走
査信号線であり、ＤｍｙＧＰＡＤは評価用プローブ端子
である。
査信号線であり、ＤｍｙＧＰＡＤは評価用プローブ端子
である。
【００４１】同様に、（ｄｙ，１）、（ｄｙ，２）、
（ｄｙ，ｉ）・・・の列は特性評価解析が容易に実現で
きる本実施例による画素構成で形成された別の特性評価
用ダミー画素列であり、表示領域部の画素（ｉ，ｊ）と
異なる構成をとっている。
（ｄｙ，ｉ）・・・の列は特性評価解析が容易に実現で
きる本実施例による画素構成で形成された別の特性評価
用ダミー画素列であり、表示領域部の画素（ｉ，ｊ）と
異なる構成をとっている。
【００４２】ＤｍｙＤはこのダミー画素列に対応する映
像信号線であり、ＤｍｙＤＰＡＤは評価用プローブ端子
である。
像信号線であり、ＤｍｙＤＰＡＤは評価用プローブ端子
である。
【００４３】他の構成は前記図６と同様であるので、説
明を省略する。
明を省略する。
【００４４】図２は本実施例におけるダミー画素行
（ｉ，ｄｙ）あるいはダミー画素列（ｄｙ，ｊ）を形成
するダミー画素部の構成例を説明する平面図、図３は図
２のｂーｂ‘線に沿った断面図であり、同じ記号は同じ
部位を示し、前記図１と同じ記号も同じものを示す。
（ｉ，ｄｙ）あるいはダミー画素列（ｄｙ，ｊ）を形成
するダミー画素部の構成例を説明する平面図、図３は図
２のｂーｂ‘線に沿った断面図であり、同じ記号は同じ
部位を示し、前記図１と同じ記号も同じものを示す。
【００４５】ＤｍｙＧはダミー画素行に対応する走査信
号線、Ｄｊは映像信号線であり、走査信号線ＤｍｙＧの
一部を延在させたＧｄがダミー画素用スイッチング素子
のゲート電極、映像信号線Ｄｊの一部を延在させたＤｄ
がダミー画素用スイッチング素子の信号入力電極であ
る。そして、ａＳｉはスイッチング素子の半導体層、ダ
ミー画素用スイッチング素子の信号入力電極Ｄｄと同層
のＳｄは出力電極である。この出力電極Ｓｄに電極ＩＴ
Ｏが電気的に接続されている。ＤｍｙＣはダミー画素行
に対応する対向電極線である。
号線、Ｄｊは映像信号線であり、走査信号線ＤｍｙＧの
一部を延在させたＧｄがダミー画素用スイッチング素子
のゲート電極、映像信号線Ｄｊの一部を延在させたＤｄ
がダミー画素用スイッチング素子の信号入力電極であ
る。そして、ａＳｉはスイッチング素子の半導体層、ダ
ミー画素用スイッチング素子の信号入力電極Ｄｄと同層
のＳｄは出力電極である。この出力電極Ｓｄに電極ＩＴ
Ｏが電気的に接続されている。ＤｍｙＣはダミー画素行
に対応する対向電極線である。
【００４６】図３の断面図において、ガラス基板を好適
とする基板ＳＵＢ上に、先ず第一の金属層である走査信
号線ＤｍｙＧとゲート電極Ｇｄ、対抗電極線ＤｍｙＣ等
の層が形成される。その上にＳｉＮｘ等のゲート絶縁膜
Ｇｉｎｓｌを積層後、半導体層ａＳｉを形成し、更にそ
の上に第二の金属層の映像信号線Ｄｊと信号入力電極Ｄ
ｄ、出力電極Ｓｄ等の層を加工形成する。そして、その
上にＳｉＮｘ等の保護膜ＰＡＳを形成し、最後に電極Ｉ
ＴＯが形成される。この電極ＩＴＯは保護膜ＰＡＳのス
ルーホールＴｈを介して出力電極Ｓｄに電気的に接続さ
れている。
とする基板ＳＵＢ上に、先ず第一の金属層である走査信
号線ＤｍｙＧとゲート電極Ｇｄ、対抗電極線ＤｍｙＣ等
の層が形成される。その上にＳｉＮｘ等のゲート絶縁膜
Ｇｉｎｓｌを積層後、半導体層ａＳｉを形成し、更にそ
の上に第二の金属層の映像信号線Ｄｊと信号入力電極Ｄ
ｄ、出力電極Ｓｄ等の層を加工形成する。そして、その
上にＳｉＮｘ等の保護膜ＰＡＳを形成し、最後に電極Ｉ
ＴＯが形成される。この電極ＩＴＯは保護膜ＰＡＳのス
ルーホールＴｈを介して出力電極Ｓｄに電気的に接続さ
れている。
【００４７】このような構成のダミー画素は、前記図７
で説明した表示画素部と同一の断面構成をもち、同一の
製造工程で同時に一括して形成される。
で説明した表示画素部と同一の断面構成をもち、同一の
製造工程で同時に一括して形成される。
【００４８】さて、このスイッチング素子の特性評価
は、これらのダミー画素の特性評価を行うことで代用す
る。ダミー画素は出力電極Ｓｄに接続された広い面積の
電極ＩＴＯをもち、この電極ＩＴＯは保護膜ＰＡＳでカ
バーされていないように構成さるている。このため、特
性評価のためのプローブ針をこの電極ＩＴＯに当てるこ
とが容易となる。
は、これらのダミー画素の特性評価を行うことで代用す
る。ダミー画素は出力電極Ｓｄに接続された広い面積の
電極ＩＴＯをもち、この電極ＩＴＯは保護膜ＰＡＳでカ
バーされていないように構成さるている。このため、特
性評価のためのプローブ針をこの電極ＩＴＯに当てるこ
とが容易となる。
【００４９】これにより、表示部（ｉ，ｊ）の各行ある
いは各列のスイッチング素子の特性評価が、ダミー画素
行（ｉ，ｄｙ）あるいはダミー画素列（ｄｙ，ｊ）を代
用画素にプローブ針を当てることにより実行できる。
いは各列のスイッチング素子の特性評価が、ダミー画素
行（ｉ，ｄｙ）あるいはダミー画素列（ｄｙ，ｊ）を代
用画素にプローブ針を当てることにより実行できる。
【００５０】なお、図１と図２および図３で説明した構
成では、ダミー画素行あるいはダミー画素列を一本設け
たものであるが、これらを複数設けてもよい。又、設置
する位置として、この実施例では外部端子ＧＰＡＤ、Ｄ
ＰＡＤと反対側の表示画素部の外側としているが、これ
に代えて外部端子ＧＰＡＤ、ＤＰＡＤ側に入れてもよ
く、あるいは、両側に入れてもよい。
成では、ダミー画素行あるいはダミー画素列を一本設け
たものであるが、これらを複数設けてもよい。又、設置
する位置として、この実施例では外部端子ＧＰＡＤ、Ｄ
ＰＡＤと反対側の表示画素部の外側としているが、これ
に代えて外部端子ＧＰＡＤ、ＤＰＡＤ側に入れてもよ
く、あるいは、両側に入れてもよい。
【００５１】更にまた、この実施例ではダミー画素の構
成として、電極ＩＴＯを保護膜ＰＡＳの上に形成した例
を示したが、これに限定されるものでなく、保護膜ＰＡ
Ｓの下層に形成し、保護膜ＰＡＳに開口部を設けて電極
ＩＴＯの一部を露出させた構成としてもよい。これらの
構成は、アクチブマトッリクス基板全体の断面構成と製
造工程と同一の構成となるようにして、同時に一括して
形成される範囲内で、選択できる。
成として、電極ＩＴＯを保護膜ＰＡＳの上に形成した例
を示したが、これに限定されるものでなく、保護膜ＰＡ
Ｓの下層に形成し、保護膜ＰＡＳに開口部を設けて電極
ＩＴＯの一部を露出させた構成としてもよい。これらの
構成は、アクチブマトッリクス基板全体の断面構成と製
造工程と同一の構成となるようにして、同時に一括して
形成される範囲内で、選択できる。
【００５２】図４は本発明によるアクティブマトリクス
型液晶表示装置の全体構成を説明する展開斜視図であ
る。
型液晶表示装置の全体構成を説明する展開斜視図であ
る。
【００５３】同図は本発明による液晶表示装置（以下、
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
【００５４】ＳＨＤは金属板からなるシールドケース
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリアパッケージ、ＰＮＬは液晶表示パネル、Ｇ
Ｃはゴムクッション、ＩＬＳは遮光スペーサ、ＰＲＳは
プリズムシート、ＳＰＳは拡散シート、ＧＬＢは導光
板、ＲＦＳは反射シート、ＭＣＡは一体化成形により形
成された下側ケース（モールドフレーム）、ＭＯはＭＣ
Ａの開口、ＬＰは蛍光管、ＬＰＣはランプケーブル、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュ、ＢＡＴは両面
粘着テープ、ＢＬは蛍光管や導光板等からなるバックラ
イトを示し、図示の配置関係で拡散板部材を積み重ねて
液晶表示モジュールＭＤＬが組立てられる。
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリアパッケージ、ＰＮＬは液晶表示パネル、Ｇ
Ｃはゴムクッション、ＩＬＳは遮光スペーサ、ＰＲＳは
プリズムシート、ＳＰＳは拡散シート、ＧＬＢは導光
板、ＲＦＳは反射シート、ＭＣＡは一体化成形により形
成された下側ケース（モールドフレーム）、ＭＯはＭＣ
Ａの開口、ＬＰは蛍光管、ＬＰＣはランプケーブル、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュ、ＢＡＴは両面
粘着テープ、ＢＬは蛍光管や導光板等からなるバックラ
イトを示し、図示の配置関係で拡散板部材を積み重ねて
液晶表示モジュールＭＤＬが組立てられる。
【００５５】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
【００５６】映像信号線駆動用回路基板ＰＣＢ１には液
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板ＰＣ
Ｂ３には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータＴＣＯＮ等が搭載される。
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板ＰＣ
Ｂ３には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータＴＣＯＮ等が搭載される。
【００５７】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
【００５８】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
【００５９】なお、液晶表示パネルＰＮＬにはＴＦＴを
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で
接続され、各回路基板間はジョイナＪＮ１，２，３で接
続されている。
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で
接続され、各回路基板間はジョイナＪＮ１，２，３で接
続されている。
【００６０】液晶表示パネルＰＮＬは前記した本発明に
よるアクティブマトリクス型液晶パネルであり、そのア
クティブ素子基板のスイッチング素子の特性評価するた
めの構成は前記実施例で説明した通りである。
よるアクティブマトリクス型液晶パネルであり、そのア
クティブ素子基板のスイッチング素子の特性評価するた
めの構成は前記実施例で説明した通りである。
【００６１】図５は本発明による液晶表示装置を実装し
た情報処理装置の一例を説明するパソコンの外観図であ
って、前記各図と同一符号は同一部分に対応し、ＩＶは
蛍光管駆動用のインバータ電源、ＣＰＵはホスト側中央
演算装置である。
た情報処理装置の一例を説明するパソコンの外観図であ
って、前記各図と同一符号は同一部分に対応し、ＩＶは
蛍光管駆動用のインバータ電源、ＣＰＵはホスト側中央
演算装置である。
【００６２】同図に示されたように、本発明による液晶
表示装置を実装したパソコンは、映像信号線駆動用回路
基板（水平駆動用回路基板：ドレイン側回路基板）ＰＣ
Ｂ１を画面の上部にのみ配置したことで、当該表示部の
下側（キーボード側）のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース（ヒン
ジスペース）が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。
表示装置を実装したパソコンは、映像信号線駆動用回路
基板（水平駆動用回路基板：ドレイン側回路基板）ＰＣ
Ｂ１を画面の上部にのみ配置したことで、当該表示部の
下側（キーボード側）のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース（ヒン
ジスペース）が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
表示領域の外側に配置したダミー画素のスイッチング素
子を代用特性として評価解析することにより、面内スイ
ッチ方式のアクティブマトリックス型液晶表示装置を構
成するアクティブ素子基板に形成したスイッチング素子
の特性解析を容易に実行できる。
表示領域の外側に配置したダミー画素のスイッチング素
子を代用特性として評価解析することにより、面内スイ
ッチ方式のアクティブマトリックス型液晶表示装置を構
成するアクティブ素子基板に形成したスイッチング素子
の特性解析を容易に実行できる。
【図１】本発明によるアクティブマトリックス型液晶表
示装置の第１実施例を構成するアクティブ素子基板の構
成を説明する基板と垂直方向から見た平面図である。
示装置の第１実施例を構成するアクティブ素子基板の構
成を説明する基板と垂直方向から見た平面図である。
【図２】図１のダミー画素行（ｉ，ｄｙ）あるいはダミ
ー画素列（ｄｙ，ｊ）を形成するダミー画素部の構成例
を説明する平面図である。
ー画素列（ｄｙ，ｊ）を形成するダミー画素部の構成例
を説明する平面図である。
【図３】図２のｂーｂ‘線に沿った断面図である。
【図４】本発明によるアクティブマトリクス型液晶表示
装置の全体構成を説明する展開斜視図である。
装置の全体構成を説明する展開斜視図である。
【図５】本発明による液晶表示装置を実装した情報処理
装置の一例を説明するパソコンの外観図である。
装置の一例を説明するパソコンの外観図である。
【図６】従来のアクティブ素子基板の構成を説明する基
板と直角方向から見た平面図である。
板と直角方向から見た平面図である。
【図７】面内スイッチ方式のアクティブ素子基板に形成
される表示画素部（ｉ，ｊ）の構成例を説明する平面図
である。
される表示画素部（ｉ，ｊ）の構成例を説明する平面図
である。
【図８】図７のｂ−ｂ’線に沿った断面図である。
Ｇｉ 走査信号線 Ｄｊ 映像信号線 （ｉ，ｊ） 表示画素部 （ｉ，ｄｙ） ダミー画素行 （ｄｙ，ｊ） ダミー画素列 ＤｍｙＧ ダミー走査信号線 ＤｍｙＤ ダミー映像信号線 ＤｍｙＧＰＡＤ，ＤｍｙＤＰＡＤ 評価端子 ＩＴＯ ダミー画素電極。
Claims (4)
- 【請求項１】表示画素を構成する電極群と前記表示画素
を選択するスイッチング素子を少なくとも具備したアク
ティブ素子基板と、カラーフィルタを少なくとも具備し
たカラーフィルタ基板からなる一対の基板間に液晶を封
止してなる液晶パネルから構成したアクティブマトリク
ス型液晶表示装置において、 前記アクティブ素子基板上に二次元に配列された表示画
素で構成した表示領域の外側に、前記表示部の画素と異
なる構成のダミー画素の行又は列を配置したことを特徴
とするアクティブマトリックス型液晶表示装置。 - 【請求項２】前記アクティブ素子基板上の表示領域の画
素構成が、１画素内に２種類の櫛歯状画素電極を有し、
一方の櫛歯状電極は前記スイッチング素子の出力電極に
接続され、他方の櫛歯状電極は対抗する信号線に接続さ
れ、前記２種類の櫛歯状電極間に所定の電圧を加えて画
像表示を行う面内スイッチ方式であることを特徴とする
請求項１に記載のアクティブマトリックス型液晶表示装
置。 - 【請求項３】表示画素と異なる構成のダミー画素を一行
以上、あるいは一列以上配置したことを特徴とする請求
項１に記載のアクティブマトリックス型液晶表示装置。 - 【請求項４】前記ダミー画素部が、表示画素部と同一の
積層構成と製造工程で形成されたことを特徴とする請求
項１に記載のアクティブマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15108497A JPH10339887A (ja) | 1997-06-09 | 1997-06-09 | アクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15108497A JPH10339887A (ja) | 1997-06-09 | 1997-06-09 | アクティブマトリックス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10339887A true JPH10339887A (ja) | 1998-12-22 |
Family
ID=15510980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15108497A Pending JPH10339887A (ja) | 1997-06-09 | 1997-06-09 | アクティブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10339887A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003108024A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Display Technologies Corp | フラットパネルディスプレイ用基板 |
| JP2003233331A (ja) * | 2002-02-12 | 2003-08-22 | Seiko Epson Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP2004088113A (ja) * | 2002-08-27 | 2004-03-18 | Samsung Electronics Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2004199054A (ja) * | 2002-12-06 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 画像表示装置およびその検査方法 |
| JP2005338540A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型液晶表示装置用検査基板 |
| CN101661698A (zh) * | 2008-08-26 | 2010-03-03 | 统宝光电股份有限公司 | 显示影像系统以及显示面板的构成方法 |
| CN103293805A (zh) * | 2012-03-05 | 2013-09-11 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示装置的阵列基板 |
-
1997
- 1997-06-09 JP JP15108497A patent/JPH10339887A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4486770B2 (ja) * | 2001-09-28 | 2010-06-23 | シャープ株式会社 | フラットパネルディスプレイ用基板 |
| JP2003108024A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Display Technologies Corp | フラットパネルディスプレイ用基板 |
| JP2003233331A (ja) * | 2002-02-12 | 2003-08-22 | Seiko Epson Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| US7233155B2 (en) | 2002-02-12 | 2007-06-19 | Seiko Epson Corporation | Electrooptic device, electronic apparatus, and method for making the electrooptic device |
| JP2004088113A (ja) * | 2002-08-27 | 2004-03-18 | Samsung Electronics Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP4662700B2 (ja) * | 2002-08-27 | 2011-03-30 | 三星電子株式会社 | 薄膜トランジスタアレイ基板及びその製造方法 |
| JP2004199054A (ja) * | 2002-12-06 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 画像表示装置およびその検査方法 |
| JP4660122B2 (ja) * | 2004-05-28 | 2011-03-30 | 東芝モバイルディスプレイ株式会社 | アクティブマトリックス型液晶表示装置用検査基板 |
| JP2005338540A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型液晶表示装置用検査基板 |
| CN101661698A (zh) * | 2008-08-26 | 2010-03-03 | 统宝光电股份有限公司 | 显示影像系统以及显示面板的构成方法 |
| CN103293805A (zh) * | 2012-03-05 | 2013-09-11 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示装置的阵列基板 |
| EP2637060A1 (en) * | 2012-03-05 | 2013-09-11 | LG Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device |
| JP2013186470A (ja) * | 2012-03-05 | 2013-09-19 | Lg Display Co Ltd | フリンジフィールドスイッチングモードの液晶表示装置に用いられるアレイ基板 |
| US8976310B2 (en) | 2012-03-05 | 2015-03-10 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device |
| CN103293805B (zh) * | 2012-03-05 | 2016-02-10 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示装置的阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100765560B1 (ko) | 액정표시장치 | |
| US10937814B2 (en) | Wiring board and display device including metal line with redundant structure and reduced wiring resistance | |
| US9772723B2 (en) | Capacitive in-cell touch panel and display device | |
| KR20180033055A (ko) | 표시 장치 | |
| JP2787661B2 (ja) | 液晶表示装置 | |
| WO2007135893A1 (ja) | 表示装置 | |
| JPH10339885A (ja) | アクティブマトリクス型液晶表示装置 | |
| CN102478736A (zh) | 液晶显示器的阵列基板和包括该阵列基板的液晶显示器 | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| JP2008176237A (ja) | 液晶表示装置 | |
| JPH0943590A (ja) | 液晶表示装置 | |
| JP2007199492A (ja) | 平面表示装置及びその製造方法 | |
| JPH10325951A (ja) | 液晶表示装置 | |
| JP2000155329A (ja) | 液晶表示装置 | |
| JPH10339887A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3493124B2 (ja) | 液晶表示装置 | |
| JP2000019526A (ja) | 液晶表示装置 | |
| CN111505854A (zh) | 显示基板及显示装置 | |
| JPH112839A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20150001168A (ko) | 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판 | |
| KR20000071477A (ko) | 액정 표시 장치와 그 제조 방법 | |
| KR101106557B1 (ko) | 횡전계방식 액정표시장치 | |
| JPH112838A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000147557A (ja) | 液晶表示装置 | |
| JP2000035573A (ja) | 液晶表示装置 |