JP4660122B2 - アクティブマトリックス型液晶表示装置用検査基板 - Google Patents

アクティブマトリックス型液晶表示装置用検査基板 Download PDF

Info

Publication number
JP4660122B2
JP4660122B2 JP2004158796A JP2004158796A JP4660122B2 JP 4660122 B2 JP4660122 B2 JP 4660122B2 JP 2004158796 A JP2004158796 A JP 2004158796A JP 2004158796 A JP2004158796 A JP 2004158796A JP 4660122 B2 JP4660122 B2 JP 4660122B2
Authority
JP
Japan
Prior art keywords
storage capacitor
line
liquid crystal
active matrix
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004158796A
Other languages
English (en)
Other versions
JP2005338540A (ja
Inventor
哲也 飯塚
光浩 山本
弘志 田畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2004158796A priority Critical patent/JP4660122B2/ja
Priority to US11/121,982 priority patent/US7391053B2/en
Priority to TW094114984A priority patent/TWI321667B/zh
Priority to SG200503313A priority patent/SG117603A1/en
Priority to CNB2005100758706A priority patent/CN100461406C/zh
Priority to KR1020050044947A priority patent/KR100674070B1/ko
Publication of JP2005338540A publication Critical patent/JP2005338540A/ja
Application granted granted Critical
Publication of JP4660122B2 publication Critical patent/JP4660122B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Thin Film Transistor (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、アクティブマトリックス型液晶表示装置用検査基板に関し、更に詳しくは、アクティブマトリックス型液晶表示装置に使用されるアレイ基板とほぼ同じように走査線、信号線、蓄積容量線、蓄積容量素子、スイッチング素子等を実際の製造プロセスと同じ製造プロセスを用いて形成するとともに検査用の特殊な配線や工夫を施すなどにより実際のアレイ基板を模擬したものを製造ライン毎などに作成し、この模擬したものを用いて検査することにより製造ラインなどにおける各配線の欠陥や不良個所などを予想するために使用されるアクティブマトリックス型液晶表示装置用検査基板に関する。
近年、高密度かつ大容量でありながら高機能、高精細な表示を行うことができる液晶表示装置の実用化が進められている。このような液晶表示装置の中でも、隣接画素間のクロストークが小さく、高コントラストの表示が得られ、透過型表示が可能で大面積化も容易などの理由により、互いに交差する複数の走査線と複数の信号線とにより区画された複数の領域にTFTをスイッチング素子とした画素電極をマトリックス状に配設したアレイ基板を備えるアクティブマトリックス型液晶表示装置が多く使用されている。
このようなアクティブマトリックス型液晶表示装置では、高精細化に伴い配線やコンタクトホールの微細加工が必要になり、高いプロセスレベルを保つことが要求されている。このため、近年においては各種ライン&スペース(L/S)を配置したプロセスレベル(PL)チップを採用し、テスタによる電気的測定および欠陥検査装置による光学的評価によりラインの状態を管理する方法が用いられている。また、実デバイスにおいてもアレイテスタを用いて電気的な欠陥検査を行い、これにより不良解析を行い、プロセスレベルの管理および改善を行っている。
特開平11−145237号公報
上述した従来の管理方法では、PLチップで検出された欠陥が必ずしも実デバイスにおける欠陥とはならず、逆に実デバイスで欠陥となるものが、PLチップで検出されないという問題があり、各製品で必要となる管理値を定めて運用することが困難であるという問題がある。
また、従来の方法では、検出可能な欠陥が平面的なパターンや外観に異常が見られる欠陥のみに限定され、スイッチング素子およびコンタクトホールの特性を含むデバイスとしての特性については実デバイスの評価を併用しなければならないという問題がある。
更に、実デバイスによるアレイ検査においても、欠陥検出能力が十分でなく、欠陥の種類のよっては当該欠陥が発生している場所または位置、すなわちアドレスが特定できない場合が生じ、プロセスレベルの管理および改善に用いるには不十分であるという問題がある。
この点について図8および図9を参照して説明する。図8および図9は、それぞれ従来のオープンPLチップの平面図であり、従来のコンタクトチェーンPLチップの平面図である。
まず、図8では、蛇行配線181が金属膜で配置され、この蛇行配線181の両端に電極パッド183a、183bが接続されている。このように配置された蛇行配線181の断線、すなわちオープンを検出するには、両電極パッド183a、183bの間に電圧を印加して電流が流れるか否かを監視し、電流が流れない場合には、蛇行配線181は断線しているとして、そのオープンを検出することができる。
また、図9では、蛇行配線191は、第1の金属193と第2の金属195とを交互に配置し、各金属の端部同士をコンタクトホール197で電気的に接続して構成されるものを複数配置したコンタクトチェーン構造で形成され、このコンタクトチェーン構造の両端に電極パッド199a、199bが接続されている。このように構成されるコンタクトチェーン構造の蛇行配線191のオープンを検出するには、両電極パッド199a、199bの間に電圧を印加して電流が流れるか否かを監視し、電流が流れない場合には、蛇行配線191は断線しているとして、そのオープンを検出することができる。
しかしながら、いずれの場合においても、例えば外観に異常などが見られない場合には、上述したオープンがどの場所またはどの位置に発生しているのかというオープンの欠陥個所を特定することができないという問題がある。
本発明は、上記に鑑みてなされたもので、その目的とするところは、アレイテスタでの検査により各種モードの欠陥検出を容易にするアクティブマトリックス型液晶表示装置用検査基板を提供することにある。
上記目的を達成するため、請求項1記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、実用されるアクティブマトリックス型液晶表示装置で使用されるアレイ基板と同一の材質のガラス基板上に実際のアレイ基板と同一の製造プロセスで実際のアレイ基板と同等の電気的特性を有するように製造されるアクティブマトリックス型液晶表示装置用検査基板であって、主面上に互いに交差するように配置された複数の走査線および複数の信号線と、前記走査線に並行に配置された複数の蓄積容量線と、前記蓄積容量線の一部を一方の電極とする蓄積容量素子と、前記信号線と同一層で形成されかつ前記蓄積容量素子と電気的に接続される蓄積容量上部電極と、前記信号線と走査線の各交差部に配置されかつ前記蓄積容量素子と電気的に接続されるスイッチング素子と、前記スイッチング素子のゲート電極とソースまたはドレイン電極を構成する2種類の金属のうち少なくとも一つを用いて形成されかつ前記走査線、蓄積容量線、信号線および蓄積容量上部電極のいずれかと電気的に接続されるダミー配線とを有して、前記ダミー配線は、前記走査線、蓄積容量線、信号線および蓄積容量上部電極のいずれかと電気的に接続されることを要旨とする。
請求項2記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記信号線、走査線、蓄積容量線、蓄積容量上部電極、スイッチング素子およびダミー配線からなる配線領域がいずれの配線も存在しない非配線領域よりも大きいことを要旨とする。
請求項3記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記スイッチング素子を構成する前記2種類の金属のうち下部電極からなる前記走査線と前記蓄積容量線との間に前記走査線および前記蓄積容量線と同一の金属層によるダミー配線を配置することを要旨とする。
請求項4記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記ダミー配線を前記信号線と電気的に接続することを要旨とする。
請求項5記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記スイッチング素子を構成する前記2種類の金属のうち上部電極からなる信号線と、前記蓄積容量上部電極と、前記蓄積容量上部電極を延在してなるダミー配線とを設け、各々を互いに近接配置することを要旨とする。
請求項6記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記スイッチング素子を構成する前記2種類の金属のうち上部電極からなる前記信号線と、前記蓄積容量上部電極と、前記蓄積容量上部電極を延在してなるダミー配線と、ダミー電極とを設け、各々を互いに近接配置することを要旨とする。
請求項7記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記ダミー電極を前記走査線に電気的に接続することを要旨とする。
請求項8記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記ダミー電極および前記蓄積容量上部電極の大きさを所定の大きさ以上とし、かつ前記信号線の一部に所定の幅以上の領域を設けることを要旨とする。
請求項9記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、実用されるアクティブマトリックス型液晶表示装置で使用されるアレイ基板と同一の材質のガラス基板上に実際のアレイ基板と同一の製造プロセスで実際のアレイ基板と同等の電気的特性を有するように製造されるアクティブマトリックス型液晶表示装置用検査基板であって、主面上に互いに交差するように配置された複数の走査線および複数の信号線と、前記走査線に並行に配置された複数の蓄積容量線と、前記蓄積容量線の一部を一方の電極とする蓄積容量素子と、前記信号線と同一層で形成されかつ前記蓄積容量素子と電気的に接続される蓄積容量上部電極と、前記信号線と走査線の各交差部に配置されかつ前記蓄積容量素子と電気的に接続されるスイッチング素子とを有するアクティブマトリックス型液晶表示装置用検査基板において、前記信号線および前記走査線の少なくとも一方蛇行させて走査線および信号線の少なくとも一方の配線長を長くすることを要旨とする。
請求項10記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記信号線が前記蓄積容量線上で蛇行していることを要旨とする。
請求項11記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記信号線および前記走査線の少なくとも一方が前記スイッチング素子のゲート電極とソースまたはドレイン電極を構成する2種類の金属を交互に配置して構成され、かつ各々の端部でコンタクトホールを介して電気的に接続されているコンタクトチェーン構造を有することを要旨とする。
請求項12記載の本発明のアクティブマトリックス型液晶表示装置用検査基板は、前記ダミー電極および前記蓄積容量上部電極の所定の大きさは、10μm以上であり、前記信号線の一部の所定の幅が、10μm以上であることを要旨とする。
本発明によれば、複数の走査線、信号線、蓄積容量線、蓄積容量素子、蓄積容量上部電極、スイッチング素子、およびダミー配線を配設し、ダミー配線を走査線、信号線、蓄積容量線および蓄積容量上部電極のいずれかに電気的に接続するので、アクティブマトリックス型液晶表示装置用検査基板における各配線間の短絡、すなわちショート系の不良の発生確率を高めることができ、アレイテスタでの各種不良モードの欠陥検出を容易に行うことができ、これにより発生したショート系の不良からどの部分にまたはどの配線にショート系の不良が発生しやすいかを予想することができる。この結果によりプロセスの実力を把握することができるとともに、この結果を製造ラインにフィードバックすることにより、歩留りを低減することができる。すなわち、プロセスレベルチェック機能を併せ持たせることができ、アレイテスタを用いてデバイス特性とプロセスレベルを同時に評価することができる。
本発明によれば、信号線、走査線、蓄積容量線、蓄積容量上部電極、スイッチング素子、ダミー配線からなる配線領域がいずれの配線も存在しない非配線領域よりも大きいように形成するので、配線密度を高密度にすることができ、各配線間の短絡、すなわちショート系の不良の発生確率を高めることができ、アレイテスタでの各種不良モードの欠陥検出を容易に行うことができる。
本発明によれば、ダミー配線を走査線と蓄積容量線との間に走査線および蓄積容量線と同一の金属層で配設するので、同層ショートを検査することができる。
本発明によれば、ダミー配線を走査線と蓄積容量線との間に走査線および蓄積容量線と同一の金属層で配設するとともに、当該ダミー配線を信号線に接続するので、同層ショートを検査することができるとともに、ショート個所である欠陥個所を特定することができる。具体的には、走査線とこの走査線に並行に配設されている蓄積容量線とがショートした場合、アレイテスタでは単に線欠陥として検出されることはできても、配線のどの部分でショートしているかを判別することはできないが、これに対して本発明ではダミー配線を配設して信号線に接続することにより、同層ショートがダミー配線、信号線を介したクロスショートとなるため、当該信号線の位置から当該ショートした個所を欠陥個所として特定することができるようになる。
本発明によれば、蓄積容量上部電極を延在してなるダミー配線を設けると共に、更にダミー電極を設け、信号線、蓄積容量上部電極と互いに近接配置するので、高密度配線となって欠陥密度が高くなり、同層ショートを起こりやすくし、アレイテスタでの各種不良モードの欠陥検出を容易に行うことができ、これにより発生したショート系の不良などからどの部分にまたはどの配線にショート系の不良が発生しやすいかを予想することができる。
本発明によれば、ダミー電極とダミー配線を設け、信号線、蓄積容量上部電極と互いに近接配置することに加えて、ダミー電極を走査線に接続するので、同層ショートを検査することができることに加えて、ショート個所である欠陥個所を特定することができる。
本発明によれば、ダミー電極および蓄積容量上部電極の大きさを例えば約10μm以上のように所定の大きさ以上とし、走査線に例えば10μm以上の幅の領域であるダミー電極を設けるので、ダミー電極、蓄積容量上部電極、走査線をアレイテスタなどのプローブを当てるために接触パッドとして使用でき、アレイテスタなどによる検査を正確かつ効率的に行なうことができる。
本発明によれば、走査線および信号線の少なくとも一方を蛇行して配設するので、走査線および信号線の少なくとも一方の配線長を長くすることができて、走査線や信号線の断線、すなわちオープンの発生確率を高くし、これにより発生したオープン系の不良からどの部分にまたはどの配線に断線不良が発生しやすいかを予想することができる。
本発明によれば、信号線を蓄積容量線上で蛇行させるように配置するので、信号線は細くなる傾向があるが、どの程度信号線が細くなるかを確認できるとともに、どの位の細い配線で信号線を配設した場合にどの位断線などの欠陥が発生するかや発生しやすいかなどを確認することができる。すなわち、一般的に、配線は下側に蓄積容量線などのような配線や層があると、これらがない場合に比較して、配線が細くなる傾向があるので、信号線を蓄積容量線上で蛇行させることにより、信号線がどの程度細くなるかを確認できるとともに、信号線が断線しやすいかどうかなどを確認することができる。
本発明によれば、信号線および走査線の少なくとも一方をスイッチング素子を構成する2種類の金属で交互に配置し、各端部をコンタクトホールで接続してコンタクトチェーン構造を構成しているので、コンタクトチェーン構造によりコンタクトホールの欠陥の発生率を確認することができ、またコンタクトチェーン構造に対して例えばアレイテスタでコンタクトホールのオープンを検出することができるというオープン不良モードの欠陥検出が可能であるとともに、この検出においてコンタクトホールの外観でどの部分のコンタクトホールがオープンになったのかを検出することができるが、コンタクトホールの外観に異常が見られない場合には、信号線の位置からどの部分にオープン欠陥が発生したかを特定することができる。
以下、図面を用いて、本発明を実施するための最良の形態(以下、実施形態と称する)を説明する。
図1は、本発明の第1の実施形態に係わるアクティブマトリックス型液晶表示装置用検査基板の平面図である。
同図に示す本実施形態のアクティブマトリックス型液晶表示装置用検査基板は、実際のアクティブマトリックス型液晶表示装置で使用されるアレイ基板(以下、実際のアレイ基板と称する)と同じ材質のガラス基板上に実際のアレイ基板と同じ製造プロセスで実際のアレイ基板と同等の電気的特性を有するように製造されるものであるが、基板上に設けられる各種配線は、走査線や信号線などの実際のアレイ基板に存在する配線以外に、短絡(ショート)欠陥や断線(オープン)欠陥などの不良の発生確率を高めてどこに不良が発生しやすいかを検証などするために設けられた特殊なパターンの配線、例えばダミー配線や蛇行配線などや、また不良個所を特定するためのコンタクトホールによる電気的接続などが追加的に設けられている。なお、本実施形態のアクティブマトリックス型液晶表示装置用検査基板(以下、簡単化のために単に検査基板と略称する)は、大きさや形が実際のアレイ基板と同じである必要はなく、検査に適するように適宜変更されている。
図2は、図1に示す検査基板に配設されている多数の配線のうち、図1で横方向に流れる走査線、蓄積容量線などのみを取り出して分かり易く示した図であり、図3は、図1に示す検査基板に配線されている多数の配線のうち、図1で縦方向に流れる信号線、蓄積容量上部電極などのみを取り出して分かり易く示した図である。なお、図1に示す検査基板において×印または/印が記入されている一辺が数mm程度の大きさの矩形のボックスは、コンタクトホール27a〜27gを示しているものである。
図1に示す本第1の実施形態の検査基板に配設されている各種配線について図1に加えて、図2および図3を参照し、主として第1の実施形態に関係するで部分について説明する。本実施形態の検査基板は、図1〜図3を参照して分かるように、複数本(図では明確には1本しか示されていないが実際には複数存在する)の走査線11が各々が蛇行しながら互いにほぼ並行に設けられているとともに、この複数の走査線11に対して交差するように複数本(図では2本しか示されていないが実際には複数存在する)の信号線13が各々蛇行しながら互いにほぼ並行に配設されている。また、前記複数の走査線11にはほぼ並行に複数本(図では2本しか示されていないが実際には複数存在する)の蓄積容量線15が配設されている。
複数の信号線13と同一層で形成されかつ該複数の信号線13にはほぼ並行に形成された複数の蓄積容量上部電極17が配置されている。また、前記蓄積容量線15の一部を一方の電極である蓄積容量下部電極19とし、この蓄積容量下部電極19と前記蓄積容量上部電極17からなる蓄積容量素子21が配設されている。走査線11と信号線13との各交差部には蓄積容量素子21にコンタクトホール27c、27dを介して電気的に接続されたPチャネル型ポリシリコン層を用いたTFTからなるスイッチング素子23が配設されている。
上述した走査線11、信号線13、蓄積容量線15、蓄積容量上部電極17、蓄積容量下部電極19、蓄積容量素子21およびスイッチング素子23が配設されている以外の領域には、スイッチング素子23のゲート電極とソースまたはドレイン電極を構成する2種類の金属のうち少なくとも一つを用いて形成されるダミー配線25a、25bが配設され、これらのダミー配線25a、25bは、走査線11、信号線13、蓄積容量線15および蓄積容量上部電極17のいずれかにコンタクトホール27(コンタクトホール27a〜27gを総称してコンタクトホール27と称することにする)により電気的に接続されている。
更に詳しくは、ダミー配線25aは、コンタクトホール27bにより信号線13に電気的に接続され、ダミー配線25bは、コンタクトホール27g、27aにより信号線13に電気的に接続されている。
また、本第1の実施形態の検査基板は、走査線11、信号線13、蓄積容量線15、蓄積容量上部電極17、ダミー配線25(ダミー配線25a、25bを総称してダミー配線25と称することにする)からなる配線領域がいずれの配線も存在しない非配線領域よりも大きいように形成されている。
上述したように、第1の実施形態において、複数の走査線11、信号線13、蓄積容量線15、蓄積容量上部電極17、蓄積容量下部電極19、蓄積容量素子21、スイッチング素子23を設け、これらが配設されている領域以外の領域には、ダミー配線25a、25bを配設し、該ダミー配線25a、25bを走査線11、信号線13、蓄積容量線15および蓄積容量上部電極17のいずれかにコンタクトホール27により電気的に接続し、また近接している配線を電位が異なる配線に接続するとともに、更に走査線11、信号線13、蓄積容量線15、蓄積容量上部電極17、スイッチング素子23、ダミー配線25からなる配線領域がいずれの配線も存在しない非配線領域よりも大きいように形成することにより、本実施形態の検査基板における各配線間の短絡、すなわちショート系の不良の発生確率を高めることができ、アレイテスタでの各種不良モード欠陥検出を容易に行うことができ、これにより発生したショート系の不良からどの部分にまたはどの配線にショート系の不良が発生しやすいかを予想することができる。この結果によりプロセスの実力を把握することができるとともに、この結果を製造ラインにフィードバックすることにより、歩留りを低減することができる。
すなわち、本実施形態の検査基板は、プロセスレベルチェック機能を併せ持たせることができ、アレイテスタを用いてデバイス特性とプロセスレベルを同時に評価することができる。例えば、アクティブマトリックス型液晶表示装置で実際に画像を表示するのと同じ条件で本実施形態の検査基板を動作させて、画素に相当する部分に電荷チャージする。そして、1回チャージさせてから1度オープンにし、それから次に走査線11を介してスイッチング素子23のゲート電極をもう1回オンにし、先にチャージした電荷量によって信号線13の電位がどのように変動するかを変動量でモニタして、画素の電位がどの位蓄積されているかを判定するという動作を全画素についてチェックすることにより、画素の電位が正常なものに対して大きかったり小さかったりするものはリーク欠陥があると判定することができるものである。
次に、本発明の第2の実施形態に係わるアクティブマトリックス型液晶表示装置用検査基板について説明する。
第2の実施形態の検査基板で参照する図面は、第1の実施形態と同じ図1〜図3であり、これらの図面においては既に図示されているが、第1の実施形態では説明しなかった第2の実施形態に特有の新たな構成およびその作用、効果について説明する。
第2の実施形態の検査基板における第1の特徴は、上述した第1の実施形態において前記ダミー配線25aが、前記スイッチング素子23を構成する前記2種類の金属のうち下部電極であるゲート電極からなりかつゲート電極に接続されている走査線11と蓄積容量線15との間に走査線11および蓄積容量線15と同一の金属層により配設されるとともに、当該ダミー配線25aがコンタクトホール27bを介して信号線13に接続されていることである。
上述したようにダミー配線25aを走査線11と蓄積容量線15との間に走査線11および蓄積容量線15と同一の金属層で配設するとともに、当該ダミー配線25aを信号線13に接続することにより、同層ショートを検査することができるとともに、ショート個所である欠陥個所を特定することができる。具体的には、走査線11とこの走査線11に並行に配設されている蓄積容量線15とがショートした場合、アレイテスタでは単に線欠陥として検出されることはできるが、配線のどの部分でショートしているかを判別することはできない。これに対して、本第2の実施形態の検査基板では、上述したようにダミー配線25aを配設して信号線13と接続することにより、同層ショートがダミー配線25a、信号線13を介したクロスショートとなるため、当該信号線13の位置から当該ショートした個所を欠陥個所として特定することができるようになる。
第2の実施形態の検査基板における第2の特徴は、スイッチング素子23を構成する前記2種類の金属のうち上部電極であるソースまたはドレイン電極からなりかつ同電極に接続されている信号線13と、蓄積容量上部電極17と、該蓄積容量上部電極17を延在してなるダミー配線34を設け、各々を互いに近接配置していることである。
また、第2の実施形態の検査基板における第3の特徴は、上記特徴に加えて、蓄積容量上部電極17を延在してなるダミー配線34と、ダミー電極31とを設け、各々を互いに近接配置していることである。更に詳しくは、スイッチング素子23を構成する前記2種類の金属のうち上部電極であるソースまたはドレイン電極からなりかつ同電極に接続されている信号線13と、蓄積容量上部電極17と、該蓄積容量上部電極17を延在してなるダミー配線34と、ダミー電極31とを設け、各々を互いに近接配置している。
この第2、第3の特徴のようにダミー電極31やダミー配線34を設けるとともに、信号線13、蓄積容量上部電極17などと近接配置することにより、高密度配線となって欠陥密度が高くなり、同層ショートを起こりやすくし、アレイテスタでの各種不良モードの欠陥検出を容易に行うことができ、これにより発生したショート系の不良などからどの部分にまたはどの配線にショート系の不良が発生しやすいかを予想することができる。
更に、第2の実施形態の検査基板における第4の特徴は、上記特徴に加えて、前記ダミー電極31をコンタクトホール27eを介して走査線11に電気的に接続していることである。
上述したようにダミー電極31やダミー配線34を設け、信号線13、蓄積容量上部電極17などと近接配置することに加えて、ダミー電極31を走査線11に接続することにより、同層ショートを検査することができるとともに、ショート個所である欠陥個所を特定することができる。具体的には、例えば信号線13が断線していた場合、アレイテスタでは単に断線として検出されることはできるが、配線のどの部分で断線しているかを判別することはできないが、第2の実施形態の検査基板では、上述したようにダミー電極31やダミー配線34を設け、信号線13、蓄積容量上部電極17などと近接配置することに加えて、ダミー電極31を走査線11に接続することにより、信号線13の位置から前記断線した個所を欠陥個所として特定することができるようになる。
更に、第2の実施形態の検査基板における第5の特徴は、上記特徴に加えて、信号線13の一部に幅が所定の大きさ、例えば約10μm以上であるダミー電極33を設けるとともに、蓄積容量上部電極17の大きさを所定の大きさ、例えば約10μm以上であるとし、更にダミー電極31の大きさを所定の大きさ、例えば約10μm以上であるとし、このダミー電極31をコンタクトホール27eを介して走査線11に接続していることである。
このように信号線13に幅10μm以上のダミー電極33を設け、蓄積容量上部電極17の大きさを約10μm以上であるとし、ダミー電極31の大きさを10μm以上として走査線11に接続することにより、このダミー電極33、蓄積容量上部電極17、ダミー電極31をアレイテスタなどのプローブを当てるための接触パッドとして使用できる。すなわち、アレイテスタのプローブを手動または自動でダミー電極33、蓄積容量上部電極17、ダミー電極31に当てることによりこれら相互の間やその他との間の電気的検査をアレイテスタで行なうことができ、これにより例えばスイッチング素子23を構成するTFT素子の単体の特性を測定することができるようになる。
次に、本発明の第3の実施形態に係わるアクティブマトリックス型液晶表示装置用検査基板について説明する。
第3の実施形態の検査基板で参照する図面は、第1の実施形態で説明した同じ図1〜図3とほぼ同じ図4であり、詳しくは、図1〜図3で示した図面に対して第3の実施形態の第3の特徴である後述するコンタクトチェーン構造41を設けた点のみが異なるものであるが、第3の実施形態の以下に説明する第1、第2の特徴は第1、第2の実施形態では詳しく説明しなかった図1〜図3でも既に図示されているものである。従って、第3の実施形態の第1、第2の特徴は、図1〜図4を参照して理解されたい。
第3の実施形態の検査基板における第1の特徴は、上述した第1、第2の実施形態において、走査線11および信号線13が図1〜図4から良く分かるように蛇行していることである。更に詳しくは、走査線11は同層の配線やスイッチング素子23の領域を避けるように蛇行しており、また信号線13は同層の配線や蓄積容量上部電極17の領域を避けるように蛇行している。
このように走査線11および信号線13を蛇行して配設することにより、走査線11や信号線13の配線長を長くすることができ、これにより走査線11や信号線13の断線、すなわちオープンの発生確率を高くし、これにより発生したオープン系の不良からどの部分にまたはどの配線に断線不良が発生しやすいかを予想することができる。なお、図1〜図4では、走査線11および信号線13の両方が蛇行している場合について図示しているが、本発明はこれに限定されるものでなく、走査線11および信号線13の少なくとも一方が蛇行していればよいものである。
また、第3の実施形態の検査基板における第2の特徴は、図1〜図4に示すように、上記に加えて、前記蛇行する信号線13が蓄積容量線15上で蛇行していることである。
このように信号線13を蓄積容量線15上で蛇行させるように配設すると、信号線13は細くなる傾向があるので、これにより信号線13がどの程度細くなるかやどの程度切れ易いかなどを確認できるとともに、どの位の細い配線で信号線13を配設した場合にどの位断線などの欠陥が発生するかや発生しやすいかなどを確認することができる。すなわち、一般的に、配線は、下側に蓄積容量線15などのような配線や層があると、これらがない場合に比較して、配線が細くなる傾向があるので、信号線13を蓄積容量線15上で蛇行させることにより、信号線13がどの程度細くなるかを確認できるとともに、信号線13が断線しやすいかどうかなどを確認することができる。
更に、第3の実施形態の検査基板における第3の特徴は、図4に図示されているが、上記に加えて、図4に示すように、走査線11と信号線13の少なくとも一方、図4では信号線13がスイッチング素子23を構成する2種類の金属を交互に配置し、かつ各々の端部でコンタクトホールを介して電気的に接続されているコンタクトチェーン構造41を有することである。
このコンタクトチェーン構造41は、詳しくは図5に拡大して図示するように、信号線13がスイッチング素子23を構成する2種類の金属のうちの一方のソースまたはドレイン電極を構成する上部電極23aと他方のゲート電極を構成する下部電極23bとを交互に配設するとともに、上部電極23aおよび下部電極23bのそれぞれの端部をコンタクトホール27aおよびコンタクトホール27gを介して電気的に接続して構成される。なお、図4、図5では、コンタクトチェーン構造41を構成する上部電極23aと下部電極23bは代表的に1個しか図示されていないように見えるが、実際は複数の信号線13毎および各信号線13でも複数の走査線11を交差する毎に多数設けられているものであり、この交互配置とコンタクトホールによる接続の部分のみをまとめて示すと、例えば正確ではないが図9に示すように多数個設けられているものである。
このように信号線13をスイッチング素子23を構成する上部電極23aと下部電極23bとを交互に配設して構成するとともに、それぞれの端部をコンタクトホール27で接続して構成されるコンタクトチェーン構造41によりコンタクトホールの欠陥の発生率を確認することができ、コンタクトチェーン構造41に対して例えばアレイテスタでコンタクトホール27のオープンを検出することができるというオープン不良モードの欠陥検出が可能であるとともに、この検出においてコンタクトホール27の外観でどの部分のコンタクトホール27がオープンになったのかを検出することができるが、コンタクトホール27の外観に異常が見られない場合には、信号線13の位置からどの部分にオープン欠陥が発生したかを特定することができる。
なお、図4に示す第2の実施形態では、コンタクトチェーン構造41は、信号線13に対してのみ設けられているが、本発明はこれに限定されるものでなく、走査線11に設けてもよいものである。
図6および図7は、それぞれ一般的なPLチップに使用されている複数のパッド51、53間の抵抗を測定し、断線(オープン)および短絡(ショート)の有無と概略の不良個所を判定するための説明図である。なお、図6は同層ショートパターンを示す図、図7は同層オープンパターンを示す図である。
図6(a)に示す複数のパッド51の接続関数を図6(b)に拡大して図示するように、複数のパッド51を互いに接続し、これらの互いに接続した複数のパッド51の両端をテスタなどでチェックすることにより複数のパッド間における断線を検出することができる。
また、図7(a)に示す複数のパッド51の接続関係を図7(b)に拡大して図示するように、複数のパッド53をそれぞれ分離し、それぞれの間をテスタなどでチェックすることにより各パッド間における短絡を検出することができる。
なお、上記実施形態では、半導体層としてPチャネル型ポリシリコン層を用いたアクティブマトリックス型液晶表示装置用検査基板について説明したが、本発明はこれに限定されるものでなく、Nチャネル型ポリシリコン層を用いても同様である。また、半導体層として例えばアモルファスシリコン層などの他の半導体層を用いても同様の効果を得ることができるものである。
本発明の第1、第2の実施形態に係わるアクティブマトリックス型液晶表示装置用検査基板の平面図である。 図1に示す検査基板に配設されている多数の配線のうち、図1で横方向に流れる走査線、蓄積容量線などのみを取り出して分かり易く示した図である。 図1に示す検査基板に配設されている多数の配線のうち、図1で縦方向に流れる走査線、蓄積容量上部電極などのみを取り出して分かり易く示した図である。 本発明の第3の実施形態に係わるアクティブマトリックス型液晶表示装置用検査基板の平面図である。 図4に示す第3の実施形態のアクティブマトリックス型液晶表示装置用検査基板に設けられているコンタクトチェーン構造を詳細に示す図である。 PLチップにおける同層ショートパターンの一例を示す図である。 PLチップにおける同層オープンパターンの一例を示す図である。 従来のオープンPLチップの平面図である。 従来のコンタクトチェーンPLチップの平面図である。
符号の説明
11 走査線
13 信号線
15 蓄積容量線
17 蓄積容量上部電極
19 蓄積容量下部電極
21 蓄積容量素子
23 スイッチング素子
23a 上部電極
23b 下部電極
25a、25b ダミー配線
27a〜27g コンタクトホール
31、33 ダミー電極
34 ダミー配線
41 コンタクトチェーン構造
51、53 パッド

Claims (12)

  1. 実用されるアクティブマトリックス型液晶表示装置で使用されるアレイ基板と同一の材質のガラス基板上に実際のアレイ基板と同一の製造プロセスで実際のアレイ基板と同等の電気的特性を有するように製造されるアクティブマトリックス型液晶表示装置用検査基板であって、
    主面上に互いに交差するように配置された複数の走査線および複数の信号線と、前記走査線に並行に配置された複数の蓄積容量線と、前記蓄積容量線の一部を一方の電極とする蓄積容量素子と、前記信号線と同一層で形成されかつ前記蓄積容量素子と電気的に接続される蓄積容量上部電極と、前記信号線と走査線の各交差部に配置されかつ前記蓄積容量素子と電気的に接続されるスイッチング素子と、前記スイッチング素子のゲート電極とソースまたはドレイン電極を構成する2種類の金属のうち少なくとも一つを用いて形成されかつ前記走査線、蓄積容量線、信号線および蓄積容量上部電極のいずれかと電気的に接続されるダミー配線とを有して、
    前記ダミー配線は、前記走査線、蓄積容量線、信号線および蓄積容量上部電極のいずれかと電気的に接続されることを特徴とするアクティブマトリックス型液晶表示装置用検査基板。
  2. 前記信号線、走査線、蓄積容量線、蓄積容量上部電極、スイッチング素子およびダミー配線からなる配線領域がいずれの配線も存在しない非配線領域よりも大きいことを特徴とする請求項1記載のアクティブマトリックス型液晶表示装置用検査基板。
  3. 前記スイッチング素子を構成する前記2種類の金属のうち下部電極からなる前記走査線と前記蓄積容量線との間に前記走査線および前記蓄積容量線と同一の金属層によるダミー配線を配置することを特徴とする請求項1記載のアクティブマトリックス型液晶表示装置用検査基板。
  4. 前記ダミー配線を前記信号線と電気的に接続することを特徴とする請求項3記載のアクティブマトリックス型液晶表示装置用検査基板。
  5. 前記スイッチング素子を構成する前記2種類の金属のうち上部電極からなる信号線と、前記蓄積容量上部電極と、前記蓄積容量上部電極を延在してなるダミー配線とを設け、各々を互いに近接配置することを特徴とする請求項3記載のアクティブマトリックス型液晶表示装置用検査基板。
  6. 前記スイッチング素子を構成する前記2種類の金属のうち上部電極からなる前記信号線と、前記蓄積容量上部電極と、前記蓄積容量上部電極を延在してなるダミー配線と、ダミー電極とを設け、各々を互いに近接配置することを特徴とする請求項3記載のアクティブマトリックス型液晶表示装置用検査基板。
  7. 前記ダミー電極を前記走査線に電気的に接続することを特徴とする請求項6記載のアクティブマトリックス型液晶表示装置用検査基板。
  8. 前記ダミー電極および前記蓄積容量上部電極の大きさを所定の大きさ以上とし、かつ前記信号線の一部に所定の幅以上の領域を設けることを特徴とする請求項7記載のアクティブマトリックス型液晶表示装置用検査基板。
  9. 実用されるアクティブマトリックス型液晶表示装置で使用されるアレイ基板と同一の材質のガラス基板上に実際のアレイ基板と同一の製造プロセスで実際のアレイ基板と同等の電気的特性を有するように製造されるアクティブマトリックス型液晶表示装置用検査基板であって、
    主面上に互いに交差するように配置された複数の走査線および複数の信号線と、前記走査線に並行に配置された複数の蓄積容量線と、前記蓄積容量線の一部を一方の電極とする蓄積容量素子と、前記信号線と同一層で形成されかつ前記蓄積容量素子と電気的に接続される蓄積容量上部電極と、前記信号線と走査線の各交差部に配置されかつ前記蓄積容量素子と電気的に接続されるスイッチング素子とを有するアクティブマトリックス型液晶表示装置用検査基板において、前記信号線および前記走査線の少なくとも一方蛇行させて走査線および信号線の少なくとも一方の配線長を長くすることを特徴とするアクティブマトリックス型液晶表示装置用検査基板。
  10. 前記信号線が前記蓄積容量線上で蛇行していることを特徴とする請求項9記載のアクティブマトリックス型液晶表示装置用検査基板。
  11. 前記信号線および前記走査線の少なくとも一方が前記スイッチング素子のゲート電極とソースまたはドレイン電極を構成する2種類の金属を交互に配置して構成され、かつ各々の端部でコンタクトホールを介して電気的に接続されているコンタクトチェーン構造を有することを特徴とする請求項9記載のアクティブマトリックス型液晶表示装置用検査基板。
  12. 前記ダミー電極および前記蓄積容量上部電極の所定の大きさは、10μm以上であり、前記信号線の一部の所定の幅は、10μm以上であることを特徴とする請求項8記載のアクティブマトリックス型液晶表示装置用検査基板。
JP2004158796A 2004-05-28 2004-05-28 アクティブマトリックス型液晶表示装置用検査基板 Expired - Fee Related JP4660122B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004158796A JP4660122B2 (ja) 2004-05-28 2004-05-28 アクティブマトリックス型液晶表示装置用検査基板
US11/121,982 US7391053B2 (en) 2004-05-28 2005-05-05 Inspection substrate for display device
TW094114984A TWI321667B (en) 2004-05-28 2005-05-10 Inspection substrate for display device
SG200503313A SG117603A1 (ja) 2004-05-28 2005-05-25
CNB2005100758706A CN100461406C (zh) 2004-05-28 2005-05-27 显示器件的检验基板
KR1020050044947A KR100674070B1 (ko) 2004-05-28 2005-05-27 표시 장치용 검사 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004158796A JP4660122B2 (ja) 2004-05-28 2004-05-28 アクティブマトリックス型液晶表示装置用検査基板

Publications (2)

Publication Number Publication Date
JP2005338540A JP2005338540A (ja) 2005-12-08
JP4660122B2 true JP4660122B2 (ja) 2011-03-30

Family

ID=35492187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158796A Expired - Fee Related JP4660122B2 (ja) 2004-05-28 2004-05-28 アクティブマトリックス型液晶表示装置用検査基板

Country Status (2)

Country Link
JP (1) JP4660122B2 (ja)
CN (1) CN100461406C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5470726B2 (ja) * 2008-03-19 2014-04-16 富士電機株式会社 トレンチゲート構造を有するmos型半導体装置の製造方法
JP5395640B2 (ja) * 2009-11-27 2014-01-22 パナソニック株式会社 基板及び携帯端末装置
CN103487961B (zh) 2013-10-22 2016-01-06 合肥京东方光电科技有限公司 显示面板检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339887A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリックス型液晶表示装置
JPH11167123A (ja) * 1997-09-30 1999-06-22 Sanyo Electric Co Ltd 表示装置
JP2001053282A (ja) * 1999-08-11 2001-02-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその検査方法
JP2001264719A (ja) * 2000-03-15 2001-09-26 Toshiba Corp 液晶表示用絶縁基板装置
JP2002350802A (ja) * 2001-05-25 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2003233331A (ja) * 2002-02-12 2003-08-22 Seiko Epson Corp 電気光学装置、電子機器、および電気光学装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145237A (ja) * 1997-11-13 1999-05-28 Toshiba Ave Co Ltd プロセスばらつき判定回路及びプロセスばらつき判定システム
CN100439978C (zh) * 2003-03-07 2008-12-03 友达光电股份有限公司 液晶显示面板的测试方法及其设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339887A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリックス型液晶表示装置
JPH11167123A (ja) * 1997-09-30 1999-06-22 Sanyo Electric Co Ltd 表示装置
JP2001053282A (ja) * 1999-08-11 2001-02-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその検査方法
JP2001264719A (ja) * 2000-03-15 2001-09-26 Toshiba Corp 液晶表示用絶縁基板装置
JP2002350802A (ja) * 2001-05-25 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2003233331A (ja) * 2002-02-12 2003-08-22 Seiko Epson Corp 電気光学装置、電子機器、および電気光学装置の製造方法

Also Published As

Publication number Publication date
CN100461406C (zh) 2009-02-11
CN1702864A (zh) 2005-11-30
JP2005338540A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US7749778B2 (en) Addressable hierarchical metal wire test methodology
TWI323822B (en) Active device array sbustrate, liquid crystal display panel and examining methods thereof
KR101571768B1 (ko) 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판
US6836140B2 (en) Method for manufacturing a display device, and display device substrate
JPH0652752B2 (ja) 半導体加工欠陥モニタ回路
JP6257192B2 (ja) アレイ基板およびその検査方法ならびに液晶表示装置
KR100674070B1 (ko) 표시 장치용 검사 기판
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
KR20140030682A (ko) 표시 장치 및 마더 기판
KR100576629B1 (ko) 액정표시장치의 tft어레이 기판 및 그 검사방법
JP4660122B2 (ja) アクティブマトリックス型液晶表示装置用検査基板
JP2008151954A (ja) 表示デバイスの製造方法および表示デバイス
KR102222274B1 (ko) 액정표시장치
KR20070033699A (ko) 박막트랜지스터 기판 및 그 검사와 수리방법
CN101142668A (zh) 半导体装置及其制造方法
JPH0695143A (ja) 電子映像装置
JP2010198023A (ja) 液晶表示装置及びその検査方法
US7612371B2 (en) Structure to monitor arcing in the processing steps of metal layer build on silicon-on-insulator semiconductors
KR20020088450A (ko) 액정표시장치 어레이 기판
JP2004045763A (ja) 液晶表示パネル検査方法及びその検査装置
CN211957065U (zh) 一种显示面板边缘检测电路、显示面板及显示装置
JP2007140405A (ja) アクティブマトリクス型検査基板
JP2006171466A (ja) アクティブマトリクス型検査基板
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees