JPH112838A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH112838A JPH112838A JP15232797A JP15232797A JPH112838A JP H112838 A JPH112838 A JP H112838A JP 15232797 A JP15232797 A JP 15232797A JP 15232797 A JP15232797 A JP 15232797A JP H112838 A JPH112838 A JP H112838A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- driving circuit
- signal line
- electric field
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】信号線駆動回路ＨＤあるいはＶＤをアクティブ
マトリクス基板上に含む構成において、駆動回路ＨＤあ
るいはＶＤが発生する電界ストレスの液晶層への作用を
遮蔽する。 【解決手段】アクティブ素子基板に搭載した映像信号線
駆動回路ＨＤと走査信号線駆動回路ＶＤに駆動回路が発
生する電界ストレスを遮蔽する電界遮蔽電極層ＨＳＨＬ
Ｇ、ＶＳＨＬＤを介在させた。これにより、当該駆動回
路の動作時に発生する電界ストレスが液晶層に悪影響を
与え、例えば液晶の特性を劣化させ表示不良を防止す
る。
マトリクス基板上に含む構成において、駆動回路ＨＤあ
るいはＶＤが発生する電界ストレスの液晶層への作用を
遮蔽する。 【解決手段】アクティブ素子基板に搭載した映像信号線
駆動回路ＨＤと走査信号線駆動回路ＶＤに駆動回路が発
生する電界ストレスを遮蔽する電界遮蔽電極層ＨＳＨＬ
Ｇ、ＶＳＨＬＤを介在させた。これにより、当該駆動回
路の動作時に発生する電界ストレスが液晶層に悪影響を
与え、例えば液晶の特性を劣化させ表示不良を防止す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に係り、更に詳しくは、アクティブ
素子基板上に駆動回路を含む構成における当該駆動回路
から液晶に及ぼす電界の影響を無くしたアクティブマト
リクス型液晶表示装置に関する。
クス型液晶表示装置に係り、更に詳しくは、アクティブ
素子基板上に駆動回路を含む構成における当該駆動回路
から液晶に及ぼす電界の影響を無くしたアクティブマト
リクス型液晶表示装置に関する。
【０００２】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。
するデバイスとして液晶表示装置が広く用いられてい
る。
【０００３】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ（Ｔ
ＦＴ）等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ（Ｔ
ＦＴ）等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。
【０００４】特に、後者の形式の液晶表示装置はアクテ
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。
【０００５】周知のように、アクティブマトリックス型
液晶表示装置は、スイッチング素子を形成したアクティ
ブ素子基板とカラーフィルタ基板の間に液晶を挟んだ液
晶パネルと、これに結合した電気回路部、光学回路部他
で形成されている。
液晶表示装置は、スイッチング素子を形成したアクティ
ブ素子基板とカラーフィルタ基板の間に液晶を挟んだ液
晶パネルと、これに結合した電気回路部、光学回路部他
で形成されている。
【０００６】従来のアクティブマトリクス型液晶表示装
置は、一方の基板（アクティブ素子基板）に形成した電
極と他方の基板（カラーフィルタ基板）に形成した電極
との間に液晶層の配向方向を変えるための電界を印加す
る、所謂縦電界方式を採用していた。
置は、一方の基板（アクティブ素子基板）に形成した電
極と他方の基板（カラーフィルタ基板）に形成した電極
との間に液晶層の配向方向を変えるための電界を印加す
る、所謂縦電界方式を採用していた。
【０００７】近年、液晶層に印加する電界の方向を基板
面とほぼ平行な方向とする、所謂横電界方式（面内スイ
ッチング方式：ＩＰＳ方式とも称する）の液晶表示装置
が実現された。この横電界方式の液晶表示装置として
は、二枚の基板の一方（アクティブ素子基板）に液晶に
電界を与えるための櫛歯電極を形成して非常に広い視野
角を得るようにしたものが知られている（特公昭６３−
２１９０７号公報、米国特許第４３４５２４９号明細書
参照）。
面とほぼ平行な方向とする、所謂横電界方式（面内スイ
ッチング方式：ＩＰＳ方式とも称する）の液晶表示装置
が実現された。この横電界方式の液晶表示装置として
は、二枚の基板の一方（アクティブ素子基板）に液晶に
電界を与えるための櫛歯電極を形成して非常に広い視野
角を得るようにしたものが知られている（特公昭６３−
２１９０７号公報、米国特許第４３４５２４９号明細書
参照）。
【０００８】また、アクティブマトリクス型液晶表示装
置を構成するアクティブ素子基板上には、スイッチング
素子を静電気から保護するための保護回路が形成されて
いる。
置を構成するアクティブ素子基板上には、スイッチング
素子を静電気から保護するための保護回路が形成されて
いる。
【０００９】図５は従来のアクティブマトリクス型液晶
表示装置を構成するアクティブ素子基板の構成例を説明
する基板と直角方向から見た平面図であって、Ｇｉは走
査信号線、Ｄｊは映像信号線である。これらの配線交差
部の傍には図示してないスイッチング素子（一般には、
薄膜トランジスタ（ＴＦＴ））が設けられ、スイッチン
グ素子の出力電極は液晶に電界を加えるための画素電極
に接続されて、２次元状に配列した表示画素（ｉ，ｊ）
を形成している。
表示装置を構成するアクティブ素子基板の構成例を説明
する基板と直角方向から見た平面図であって、Ｇｉは走
査信号線、Ｄｊは映像信号線である。これらの配線交差
部の傍には図示してないスイッチング素子（一般には、
薄膜トランジスタ（ＴＦＴ））が設けられ、スイッチン
グ素子の出力電極は液晶に電界を加えるための画素電極
に接続されて、２次元状に配列した表示画素（ｉ，ｊ）
を形成している。
【００１０】この表示領域の外側に形成されたＤＤＰＡ
Ｄは、映像信号線Ｄｊや走査信号線Ｇｉの検査のための
検査端子である。また、ＣＴＬＮは基板の切断線を示
し、基板ＳＵＢは最終的にはこの線に沿って切断され、
この切断線ＣＴＬＮの外側にある後述するショートバー
ＳＨｇやＳＨｄなどは切り落とされる。
Ｄは、映像信号線Ｄｊや走査信号線Ｇｉの検査のための
検査端子である。また、ＣＴＬＮは基板の切断線を示
し、基板ＳＵＢは最終的にはこの線に沿って切断され、
この切断線ＣＴＬＮの外側にある後述するショートバー
ＳＨｇやＳＨｄなどは切り落とされる。
【００１１】ＳＬＬＮはシール部位を示すシールライン
であり、この領域の内側に液晶が挟まれる。
であり、この領域の内側に液晶が挟まれる。
【００１２】表示領域と検査端子ＤＤＰＡＤの間に設け
られたＣＯＭ−Ｄ、ＣＯＭ−ＧとＤＩＯが第一番目の静
電気保護回路を形成している。ＤＩＯは映像信号線や走
査信号線に入った静電気を放電するための放電用素子
で、各信号線Ｄｊ、Ｇｉ毎に映像共通線ＣＯＭ−Ｄ、走
査共通線ＣＯＭ−Ｇとの間に設けられる。これらの共通
線は放電した静電気を吸収する為の共通線であり、Ｖｃ
ｏｍＰＡＤや他の端子ＥＳＤＰＡＤに接続され、これを
介してカラーフィルタ側の共通電極や外部電気回路に接
続される。
られたＣＯＭ−Ｄ、ＣＯＭ−ＧとＤＩＯが第一番目の静
電気保護回路を形成している。ＤＩＯは映像信号線や走
査信号線に入った静電気を放電するための放電用素子
で、各信号線Ｄｊ、Ｇｉ毎に映像共通線ＣＯＭ−Ｄ、走
査共通線ＣＯＭ−Ｇとの間に設けられる。これらの共通
線は放電した静電気を吸収する為の共通線であり、Ｖｃ
ｏｍＰＡＤや他の端子ＥＳＤＰＡＤに接続され、これを
介してカラーフィルタ側の共通電極や外部電気回路に接
続される。
【００１３】放電用素子ＤＩＯは双方向ダイオード等の
非線形素子を用いる。尚、この非線形素子ＤＩＯの導入
箇所は同図に示した部分に限るものではなく、走査信号
線Ｇｉの駆動回路ＶＤ側、映像信号線Ｄｊの駆動回路Ｈ
Ｄ側あるいは両側に設ける場合もあれば、交互に反対側
に設ける場合もある。
非線形素子を用いる。尚、この非線形素子ＤＩＯの導入
箇所は同図に示した部分に限るものではなく、走査信号
線Ｇｉの駆動回路ＶＤ側、映像信号線Ｄｊの駆動回路Ｈ
Ｄ側あるいは両側に設ける場合もあれば、交互に反対側
に設ける場合もある。
【００１４】第二番目の静電気保護回路が更に設けられ
る。すなわち、図５における切断線ＣＴＬＮの外側にあ
るショートバーＳＨｇ、ＳＨｄが、この第二の静電気保
護回路を構成する要素例である。これらのショートバー
ＳＨｇ、ＳＨｄは外周部に設けられる配線であり、静電
気を吸収するための線である。このショートバーＳＨｇ
およびＳＨｄにそれぞれ走査信号線Ｇｉおよび映像信号
線Ｄｊの終端が電気的に結合されている。
る。すなわち、図５における切断線ＣＴＬＮの外側にあ
るショートバーＳＨｇ、ＳＨｄが、この第二の静電気保
護回路を構成する要素例である。これらのショートバー
ＳＨｇ、ＳＨｄは外周部に設けられる配線であり、静電
気を吸収するための線である。このショートバーＳＨｇ
およびＳＨｄにそれぞれ走査信号線Ｇｉおよび映像信号
線Ｄｊの終端が電気的に結合されている。
【００１５】なお、この信号線Ｇｉ、Ｄｊとショートバ
ーＳＨｇ、ＳＨｄとの結合構成は同図に示した構成に限
定されず、例えばショートバーＳＨｇあるいはＳＨｄを
複数本独立して設けてもよい。
ーＳＨｇ、ＳＨｄとの結合構成は同図に示した構成に限
定されず、例えばショートバーＳＨｇあるいはＳＨｄを
複数本独立して設けてもよい。
【００１６】このような図５に示したアクティブ素子基
板の構成例においては、更に、駆動回路系が基板上に次
のような構成例をとって搭載されている。すなわち、基
板上には映像信号線Ｄｊを駆動する映像線駆動回路ＨＤ
が形成され、映像信号線Ｄｊに結合されている。ＨＤＰ
ＡＤは外部からの映像情報の入力端子であり、ＨＶｃｃ
ＰＡＤは駆動回路ＨＤ系を動作させるための電源や制御
のための外部端子である。
板の構成例においては、更に、駆動回路系が基板上に次
のような構成例をとって搭載されている。すなわち、基
板上には映像信号線Ｄｊを駆動する映像線駆動回路ＨＤ
が形成され、映像信号線Ｄｊに結合されている。ＨＤＰ
ＡＤは外部からの映像情報の入力端子であり、ＨＶｃｃ
ＰＡＤは駆動回路ＨＤ系を動作させるための電源や制御
のための外部端子である。
【００１７】同様に、基板上には走査信号線Ｇｉを駆動
する走査信号線駆動回路ＶＤが形成され、走査信号線Ｇ
ｉに結合されている。ＶＤＰＡＤは外部からの走査情報
の入力端子であり、ＶＶｃｃＰＡＤは駆動回路ＶＤ系を
動作させるための電源や制御のための外部端子である。
する走査信号線駆動回路ＶＤが形成され、走査信号線Ｇ
ｉに結合されている。ＶＤＰＡＤは外部からの走査情報
の入力端子であり、ＶＶｃｃＰＡＤは駆動回路ＶＤ系を
動作させるための電源や制御のための外部端子である。
【００１８】
【発明が解決しようとする課題】さて、上記した映像信
号線駆動回路ＨＤあるいは走査信号線駆動回路ＶＤをア
クティブ素子基板上に含む構成例において、次のような
問題が発生する。
号線駆動回路ＨＤあるいは走査信号線駆動回路ＶＤをア
クティブ素子基板上に含む構成例において、次のような
問題が発生する。
【００１９】すなわち、映像信号線駆動回路ＨＤあるい
は走査信号線駆動回路ＶＤは、動作時に直流電圧成分を
含む各種電界を発生する制御線あるいは電源線をもって
いる。
は走査信号線駆動回路ＶＤは、動作時に直流電圧成分を
含む各種電界を発生する制御線あるいは電源線をもって
いる。
【００２０】また、映像信号線駆動回路ＨＤ、走査信号
線駆動回路ＶＤは前記シールラインＳＬＬＮの内側に位
置するため、これらの駆動回路上には液晶が存在してい
る。このため、液晶には駆動回路が発生する上記電界ス
トレスが動作時に加わる。
線駆動回路ＶＤは前記シールラインＳＬＬＮの内側に位
置するため、これらの駆動回路上には液晶が存在してい
る。このため、液晶には駆動回路が発生する上記電界ス
トレスが動作時に加わる。
【００２１】このストレスが液晶層に悪影響を与え、例
えば液晶の特性を劣化させ表示不良を招く。
えば液晶の特性を劣化させ表示不良を招く。
【００２２】従って、本発明の目的は、アクティブ素子
基板上に駆動回路を含む構成における当該駆動回路から
液晶に及ぼす電界ストレスの影響を無くしたアクティブ
マトリクス型液晶表示装置を提供することにある。
基板上に駆動回路を含む構成における当該駆動回路から
液晶に及ぼす電界ストレスの影響を無くしたアクティブ
マトリクス型液晶表示装置を提供することにある。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、アクティブマトリクス型液晶表示装置を
構成するアクティブ素子基板に信号線駆動回路ＨＤおよ
び／または走査信号線駆動回路ＶＤを含む構成における
当該駆動回路と液晶層の間に電界遮蔽電極層を介在させ
て、液晶層に駆動回路が発生する電界ストレスを液晶層
に対して遮蔽した。
め、本発明は、アクティブマトリクス型液晶表示装置を
構成するアクティブ素子基板に信号線駆動回路ＨＤおよ
び／または走査信号線駆動回路ＶＤを含む構成における
当該駆動回路と液晶層の間に電界遮蔽電極層を介在させ
て、液晶層に駆動回路が発生する電界ストレスを液晶層
に対して遮蔽した。
【００２４】すなわち、本発明は、下記の構成とした点
に特徴を有する。
に特徴を有する。
【００２５】（１）表示画素を構成する電極群と前記表
示画素を選択するスイッチング素子を少なくとも具備し
たアクティブ素子基板と、カラーフィルタを少なくとも
具備したカラーフィルタ基板からなる一対の基板間に液
晶を封止してなる液晶パネルから構成したアクティブマ
トリクス型液晶表示装置において、前記アクティブ素子
基板に映像信号線駆動回路および／または走査信号線駆
動回路を有し、前記映像信号駆動回路および／または走
査信号線駆動回路と液晶層の間に電界遮蔽電極層を介在
させたことを特徴とする。
示画素を選択するスイッチング素子を少なくとも具備し
たアクティブ素子基板と、カラーフィルタを少なくとも
具備したカラーフィルタ基板からなる一対の基板間に液
晶を封止してなる液晶パネルから構成したアクティブマ
トリクス型液晶表示装置において、前記アクティブ素子
基板に映像信号線駆動回路および／または走査信号線駆
動回路を有し、前記映像信号駆動回路および／または走
査信号線駆動回路と液晶層の間に電界遮蔽電極層を介在
させたことを特徴とする。
【００２６】（２）（１）における前記電界遮蔽電極層
に外部接続端子を備えたことを特徴とする。
に外部接続端子を備えたことを特徴とする。
【００２７】（３）（２）における前記外部接続端子を
電源グランドまたは共通透明電極に接続したことを特徴
とする。
電源グランドまたは共通透明電極に接続したことを特徴
とする。
【００２８】（４）（１）における前記電界遮蔽電極層
を前記映像信号駆動回路および／または走査信号駆動回
路を被覆する保護膜上に積層したことを特徴とする。
を前記映像信号駆動回路および／または走査信号駆動回
路を被覆する保護膜上に積層したことを特徴とする。
【００２９】（５）（４）における前記電界遮蔽電極層
を透明電極層で形成したことを特徴とする。
を透明電極層で形成したことを特徴とする。
【００３０】（６）（４）における前記電界遮蔽電極層
を表示画素部の透明画素電極の形成と同じ工程で同時に
形成してなることを特徴とする。
を表示画素部の透明画素電極の形成と同じ工程で同時に
形成してなることを特徴とする。
【００３１】上記各構成により、映像信号駆動回路およ
び／または走査信号線駆動回路から液晶に及ぼす電界ス
トレスの影響が回避されて、高品質の画像表示が得られ
る。
び／または走査信号線駆動回路から液晶に及ぼす電界ス
トレスの影響が回避されて、高品質の画像表示が得られ
る。
【００３２】
【発明の実施の形態】以下、本発明によるアクティブマ
トリクス型液晶表示装置の実施の形態につき、実施例の
図面を参照して詳細に説明する。
トリクス型液晶表示装置の実施の形態につき、実施例の
図面を参照して詳細に説明する。
【００３３】図１は本発明によるアクティブマトリクス
型液晶表示装置を構成するアクティブ素子基板を基板と
直角方向から見た平面図であって、図５と同一部分には
同一符号を付してある。
型液晶表示装置を構成するアクティブ素子基板を基板と
直角方向から見た平面図であって、図５と同一部分には
同一符号を付してある。
【００３４】本実施例のアクティブ素子基板は、映像信
号線駆動回路ＨＤと走査信号線駆動回路ＶＤを基板上に
含む構成である。
号線駆動回路ＨＤと走査信号線駆動回路ＶＤを基板上に
含む構成である。
【００３５】同図において、映像信号線駆動回路ＨＤあ
るいは走査信号線駆動回路ＶＤは、液晶層との間に電界
遮蔽のための電極層ＨＳＨＬＧあるいはＶＳＨＬＤを介
在させている。これらの電界遮蔽電極層ＨＳＨＬＤある
いはＶＳＨＬＤのそれぞれは、更に外部接続端子ＨＶｃ
ａｎＰＡＤあるいはＶＶｃａｎＰＡＤに接続された構成
をとっている。これらの外部接続端子ＨＶｃａｎＰＡＤ
あるいはＶＶｃａｎＰＡＤは、例えば電源のグランドに
接続したり、あるいはカラーフィルター基板上の共通透
明電極の信号Ｖｃｏｍに接続する端子である。
るいは走査信号線駆動回路ＶＤは、液晶層との間に電界
遮蔽のための電極層ＨＳＨＬＧあるいはＶＳＨＬＤを介
在させている。これらの電界遮蔽電極層ＨＳＨＬＤある
いはＶＳＨＬＤのそれぞれは、更に外部接続端子ＨＶｃ
ａｎＰＡＤあるいはＶＶｃａｎＰＡＤに接続された構成
をとっている。これらの外部接続端子ＨＶｃａｎＰＡＤ
あるいはＶＶｃａｎＰＡＤは、例えば電源のグランドに
接続したり、あるいはカラーフィルター基板上の共通透
明電極の信号Ｖｃｏｍに接続する端子である。
【００３６】図２は図１の映像信号線駆動回路ＨＤ部分
のａ−ａ’線に沿った遮蔽電極層の断面図であって、映
像信号線駆動回路ＨＤ上の保護膜ＰＡＳの上に電界遮蔽
電極層ＶＳＨＬＤが積層された構造をとっている。
のａ−ａ’線に沿った遮蔽電極層の断面図であって、映
像信号線駆動回路ＨＤ上の保護膜ＰＡＳの上に電界遮蔽
電極層ＶＳＨＬＤが積層された構造をとっている。
【００３７】この電界遮蔽電極層ＶＳＨＬＤは、本実施
例では透明電極層ＩＴＯで形成した。そして、このＩＴ
Ｏ層からなる電界遮蔽電極層ＶＳＨＬＤは、前記図２４
説明したように表示画素（ｉ，ｊ）部の透明画素電極の
形成と同じ工程で同時に形成することができる。
例では透明電極層ＩＴＯで形成した。そして、このＩＴ
Ｏ層からなる電界遮蔽電極層ＶＳＨＬＤは、前記図２４
説明したように表示画素（ｉ，ｊ）部の透明画素電極の
形成と同じ工程で同時に形成することができる。
【００３８】このような電界遮蔽電極層ＨＳＨＬＤある
いはＶＨＳＬＤの導入により、映像信号線駆動回路ＨＤ
あるいは走査信号線駆動回路ＶＤが発生する電界ストレ
スが遮蔽電極層で吸収あるいは打ち消される。すなわ
ち、駆動回路が発生する電界ストレスの液晶層への作用
を遮蔽できることになる。
いはＶＨＳＬＤの導入により、映像信号線駆動回路ＨＤ
あるいは走査信号線駆動回路ＶＤが発生する電界ストレ
スが遮蔽電極層で吸収あるいは打ち消される。すなわ
ち、駆動回路が発生する電界ストレスの液晶層への作用
を遮蔽できることになる。
【００３９】なお、本実施例では、電界遮蔽電極層を映
像信号線駆動回路と走査信号線駆動回路の双方に形成し
たが、これらの一方にのみ形成してもよい。
像信号線駆動回路と走査信号線駆動回路の双方に形成し
たが、これらの一方にのみ形成してもよい。
【００４０】本実施例によれば、アクティブ素子基板上
に駆動回路を含む構成における当該駆動回路から液晶に
及ぼす電界ストレスの影響を無くしたアクティブマトリ
クス型液晶表示装置を提供することができる。
に駆動回路を含む構成における当該駆動回路から液晶に
及ぼす電界ストレスの影響を無くしたアクティブマトリ
クス型液晶表示装置を提供することができる。
【００４１】図３は本発明によるアクティブマトリクス
型液晶表示装置の全体構成を説明する展開斜視図であ
る。
型液晶表示装置の全体構成を説明する展開斜視図であ
る。
【００４２】同図は本発明による液晶表示装置（以下、
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
【００４３】ＳＨＤは金属板からなるシールドケース
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリア、ＰＮＬは液晶表示パネル、ＧＣはゴムク
ッション、ＩＬＳは遮光スペーサ、ＰＲＳはプリズムシ
ート、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは
反射シート、ＭＣＡは一体化成形により形成された下側
ケース（モールドフレーム）、ＭＯはＭＣＡの開口、Ｌ
Ｐは蛍光管、ＬＰＣはランプケーブル、ＧＢは蛍光管Ｌ
Ｐを支持するゴムブッシュ、ＢＡＴは両面粘着テープ、
ＢＬは蛍光管や導光板等からなるバックライトを示し、
図示の配置関係で拡散板部材を積み重ねて液晶表示モジ
ュールＭＤＬが組立てられる。
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリア、ＰＮＬは液晶表示パネル、ＧＣはゴムク
ッション、ＩＬＳは遮光スペーサ、ＰＲＳはプリズムシ
ート、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは
反射シート、ＭＣＡは一体化成形により形成された下側
ケース（モールドフレーム）、ＭＯはＭＣＡの開口、Ｌ
Ｐは蛍光管、ＬＰＣはランプケーブル、ＧＢは蛍光管Ｌ
Ｐを支持するゴムブッシュ、ＢＡＴは両面粘着テープ、
ＢＬは蛍光管や導光板等からなるバックライトを示し、
図示の配置関係で拡散板部材を積み重ねて液晶表示モジ
ュールＭＤＬが組立てられる。
【００４４】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
【００４５】映像信号線駆動用回路基板ＰＣＢ１には液
晶表示パネルＰＮＬを駆動するための集積回路チップが
搭載され、またインターフェース回路基板ＰＣＢ３には
外部ホストからの映像信号の受入れ、タイミング信号等
の制御信号を受け入れる集積回路チップ、およびタイミ
ングを加工してクロック信号を生成するタイミングコン
バータＴＣＯＮ等が搭載される。
晶表示パネルＰＮＬを駆動するための集積回路チップが
搭載され、またインターフェース回路基板ＰＣＢ３には
外部ホストからの映像信号の受入れ、タイミング信号等
の制御信号を受け入れる集積回路チップ、およびタイミ
ングを加工してクロック信号を生成するタイミングコン
バータＴＣＯＮ等が搭載される。
【００４６】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
【００４７】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
【００４８】なお、液晶表示パネルＰＮＬにはＴＦＴを
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアＴＣＰ１，ＴＣＰ２で接続され、
各回路基板間はジョイナＪＮ１，２，３で接続されてい
る。
駆動するためのドレイン側回路基板ＰＣＢ１、ゲート側
回路基板ＰＣＢ２およびインターフェース回路基板ＰＣ
Ｂ３がテープキャリアＴＣＰ１，ＴＣＰ２で接続され、
各回路基板間はジョイナＪＮ１，２，３で接続されてい
る。
【００４９】液晶表示パネルＰＮＬは前記した本発明に
よるアクティブマトリクス型液晶パネルであり、映像信
号線駆動回路と走査信号線駆動回路に電界遮蔽電極層を
形成したものである。
よるアクティブマトリクス型液晶パネルであり、映像信
号線駆動回路と走査信号線駆動回路に電界遮蔽電極層を
形成したものである。
【００５０】図４は本発明による液晶表示装置を実装し
た情報処理装置の一例を説明するパソコンの外観図であ
って、前記各図と同一符号は同一部分に対応し、ＩＶは
蛍光管駆動用のインバータ電源、ＣＰＵはホスト側中央
演算装置である。
た情報処理装置の一例を説明するパソコンの外観図であ
って、前記各図と同一符号は同一部分に対応し、ＩＶは
蛍光管駆動用のインバータ電源、ＣＰＵはホスト側中央
演算装置である。
【００５１】同図に示されたように、本発明による液晶
表示装置を実装したパソコンは、映像信号線駆動用回路
基板（水平駆動用回路基板：ドレイン側回路基板）ＰＣ
Ｂ１を画面の上部にのみ配置したことで、当該表示部の
下側（キーボード側）のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース（ヒン
ジスペース）が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。
表示装置を実装したパソコンは、映像信号線駆動用回路
基板（水平駆動用回路基板：ドレイン側回路基板）ＰＣ
Ｂ１を画面の上部にのみ配置したことで、当該表示部の
下側（キーボード側）のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース（ヒン
ジスペース）が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
アクティブ素子基板に搭載した映像信号線駆動回路また
は走査信号線駆動回路あるいはその双方に電界遮蔽電極
層を形成したことによって、当該映像信号駆動回路ある
いは走査信号駆動回路から発生する電界ストレスが液晶
層に作用するのを遮蔽でき、このストレスによる液晶の
特性劣化による表示不良を解消したアクティブマトリク
ス型液晶表示装置を提供できる。
アクティブ素子基板に搭載した映像信号線駆動回路また
は走査信号線駆動回路あるいはその双方に電界遮蔽電極
層を形成したことによって、当該映像信号駆動回路ある
いは走査信号駆動回路から発生する電界ストレスが液晶
層に作用するのを遮蔽でき、このストレスによる液晶の
特性劣化による表示不良を解消したアクティブマトリク
ス型液晶表示装置を提供できる。
【図１】本発明によるアクティブマトリクス型液晶表示
装置を構成するアクティブ素子基板を基板と直角方向か
ら見た平面図である。
装置を構成するアクティブ素子基板を基板と直角方向か
ら見た平面図である。
【図２】図１の映像信号線駆動回路ＨＤ部分のａ−ａ’
線に沿った遮蔽電極層の断面図である。
線に沿った遮蔽電極層の断面図である。
【図３】本発明によるアクティブマトリクス型液晶表示
装置の全体構成を説明する展開斜視図である。
装置の全体構成を説明する展開斜視図である。
【図４】本発明による液晶表示装置を実装した情報処理
装置の一例を説明するパソコンの外観図である。
装置の一例を説明するパソコンの外観図である。
【図５】従来のアクティブマトリクス型液晶表示装置を
構成するアクティブ素子基板の構成例を説明する基板と
直角方向から見た平面図である。
構成するアクティブ素子基板の構成例を説明する基板と
直角方向から見た平面図である。
Ｇｉ 走査信号線 Ｄｊ 映像信号線 （ｉ、ｊ） 表示画素 ＨＤ 映像信号線駆動回路 ＶＤ 走査信号線駆回路 ＨＳＨＬＤ 映像信号線駆動回路の電界遮蔽層 ＶＳＨＬＤ 走査信号線駆動回路の電界遮蔽電極層 ＨＶｃａｎＰＡＤ 電界遮蔽電極層ＨＳＨＬＤの外部接
続端子 ＶＶｃａｎＰＡＤ 電界遮蔽電極層ＶＳＨＬＤの外部接
続端子。
続端子 ＶＶｃａｎＰＡＤ 電界遮蔽電極層ＶＳＨＬＤの外部接
続端子。
Claims (6)
- 【請求項１】表示画素を構成する電極群と前記表示画素
を選択するスイッチング素子を少なくとも具備したアク
ティブ素子基板と、カラーフィルタを少なくとも具備し
たカラーフィルタ基板からなる一対の基板間に液晶を封
止してなる液晶パネルから構成したアクティブマトリク
ス型液晶表示装置において、 前記アクティブ素子基板に映像信号線駆動回路および／
または走査信号線駆動回路を有し、前記映像信号駆動回
路および／または走査信号線駆動回路と液晶層の間に電
界遮蔽電極層を介在させたことを特徴とするアクティブ
マトリクス型液晶表示装置。 - 【請求項２】前記電界遮蔽電極層に外部接続端子を備え
たことを特徴とする請求項１に記載のアクティブマトリ
クス型液晶表示装置。 - 【請求項３】前記外部接続端子を電源グランドまたは共
通透明電極に接続したことを特徴とする請求項２に記載
のアクティブマトリクス型液晶表示装置。 - 【請求項４】前記電界遮蔽電極層を前記映像信号駆動回
路および／または走査信号駆動回路を被覆する保護膜上
に積層したことを特徴とする請求項１に記載のアクティ
ブマトリクス型液晶表示装置。 - 【請求項５】前記電界遮蔽電極層を透明電極層で形成し
たことを特徴とする請求項４に記載のアクティブマトリ
クス型液晶表示装置。 - 【請求項６】前記電界遮蔽電極層を表示画素部の透明画
素電極の形成と同じ工程で同時に形成してなることを特
徴とする請求項４に記載のアクティブマトリクス型液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15232797A JPH112838A (ja) | 1997-06-10 | 1997-06-10 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15232797A JPH112838A (ja) | 1997-06-10 | 1997-06-10 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH112838A true JPH112838A (ja) | 1999-01-06 |
Family
ID=15538113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15232797A Pending JPH112838A (ja) | 1997-06-10 | 1997-06-10 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH112838A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4840534A (en) * | 1987-11-24 | 1989-06-20 | Jerry Totty | Automobile lift and tow hoist |
| JP2001021918A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 液晶表示装置 |
| KR100758361B1 (ko) * | 2006-02-16 | 2007-09-14 | 주식회사 엘원커뮤니케이션 | 통신망을 이용한 이동성 서비스제공자의 관리방법 및시스템과 기록매체 |
| JPWO2006114865A1 (ja) * | 2005-04-19 | 2008-12-11 | 富士通株式会社 | 液晶表示装置及び配向処理方法 |
| WO2014069279A1 (ja) * | 2012-11-05 | 2014-05-08 | シャープ株式会社 | 液晶表示装置 |
-
1997
- 1997-06-10 JP JP15232797A patent/JPH112838A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4840534A (en) * | 1987-11-24 | 1989-06-20 | Jerry Totty | Automobile lift and tow hoist |
| JP2001021918A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 液晶表示装置 |
| JPWO2006114865A1 (ja) * | 2005-04-19 | 2008-12-11 | 富士通株式会社 | 液晶表示装置及び配向処理方法 |
| JP4726895B2 (ja) * | 2005-04-19 | 2011-07-20 | 富士通株式会社 | 液晶表示装置及び配向処理方法 |
| KR100758361B1 (ko) * | 2006-02-16 | 2007-09-14 | 주식회사 엘원커뮤니케이션 | 통신망을 이용한 이동성 서비스제공자의 관리방법 및시스템과 기록매체 |
| WO2014069279A1 (ja) * | 2012-11-05 | 2014-05-08 | シャープ株式会社 | 液晶表示装置 |
| JPWO2014069279A1 (ja) * | 2012-11-05 | 2016-09-08 | シャープ株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3718355B2 (ja) | 液晶表示装置 | |
| JP4170033B2 (ja) | 液晶表示装置 | |
| US7751013B2 (en) | Liquid crystal display device with common electrodes connected across gate signal lines utilizing bridge lines and connection portions | |
| JP3881248B2 (ja) | 液晶表示装置および画像表示装置 | |
| JP2001142074A (ja) | 液晶表示装置 | |
| JP2787661B2 (ja) | 液晶表示装置 | |
| JPH10339885A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH11183904A (ja) | 液晶表示装置 | |
| JP2008176237A (ja) | 液晶表示装置 | |
| JPH10325951A (ja) | 液晶表示装置 | |
| JP4797499B2 (ja) | 電気光学装置及び電子機器 | |
| JP2000155329A (ja) | 液晶表示装置 | |
| JP3597388B2 (ja) | 液晶表示装置 | |
| JPH112838A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09113886A (ja) | 液晶表示装置 | |
| JPH112839A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10339887A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2000147557A (ja) | 液晶表示装置 | |
| JP2000035573A (ja) | 液晶表示装置 | |
| JP2002072186A (ja) | 液晶表示装置 | |
| JPH11202364A (ja) | 液晶表示装置 | |
| JPH07248493A (ja) | 液晶表示装置 | |
| JP3441240B2 (ja) | 平面表示装置 | |
| JP2008026537A (ja) | 電気光学装置及び電子機器 | |
| JPH10253953A (ja) | 液晶表示装置 |