KR20100074935A - 정전기 보호회로를 구비한 평판표시장치 - Google Patents

정전기 보호회로를 구비한 평판표시장치 Download PDF

Info

Publication number
KR20100074935A
KR20100074935A KR1020080133495A KR20080133495A KR20100074935A KR 20100074935 A KR20100074935 A KR 20100074935A KR 1020080133495 A KR1020080133495 A KR 1020080133495A KR 20080133495 A KR20080133495 A KR 20080133495A KR 20100074935 A KR20100074935 A KR 20100074935A
Authority
KR
South Korea
Prior art keywords
inspection
protection circuit
static electricity
electrode
test
Prior art date
Application number
KR1020080133495A
Other languages
English (en)
Other versions
KR101362015B1 (ko
Inventor
김중철
이호영
홍순광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080133495A priority Critical patent/KR101362015B1/ko
Priority to CN200910166462XA priority patent/CN101763817B/zh
Priority to US12/461,653 priority patent/US7893441B2/en
Publication of KR20100074935A publication Critical patent/KR20100074935A/ko
Application granted granted Critical
Publication of KR101362015B1 publication Critical patent/KR101362015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 외부로부터의 정전기 유입을 효과적으로 분산시킬 수 있는 정전기 보호회로를 구비한 평판표시장치에 관한 것이다.
이 평판표시장치는 유효표시영역 상에 다수의 화소들이 형성된 표시패널; 상기 표시패널에서 상기 유효표시영역 바깥의 비표시영역에 형성되어 외부의 검사장치와 콘택되는 검사용 패드; 상기 비표시영역에 형성되고, 상기 검사용 패드로부터의 검사신호를 상기 화소들에 인가하기 위한 검사용 스위치; 및 상기 검사용 스위치 및 검사용 패드를 연결하는 신호 배선에 게이트전극이 공통 접속된 다수의 더미 TFT들을 포함하는 정전기 보호회로를 구비한다.

Description

정전기 보호회로를 구비한 평판표시장치 {Flat Panel Display Comprising Static Electricity Protection Circuit}
본 발명은 평판표시장치에 관한 것으로 특히, 외부로부터의 정전기 유입을 효과적으로 분산시킬 수 있는 정전기 보호회로를 구비한 평판표시장치에 관한 것이다.
평판표시장치에는 액정표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기발광다이오드 표시장치(Organic Light Emitting Diode Display, OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
이러한 평판표시장치에는 최종 드라이브 IC(Integrated Circuit) 및 FPC(Flexible Printed Circuit) 접합(Bonding) 작업 전에 점등검사 및 각종 에이징(Aging)(열화) 공정을 위해 검사 패드가 형성된다. 이 검사 패드는 그 점유 면적이 매우 넓어 정전기원으로 작용할 수 있다.
정전기 불량을 해결하기 위해 다양한 방식의 정전기 보호회로들이 종래 제안된 바 있다. 패널간 쇼팅 바(Shorting Bar)로 연결함으로써 전하를 분산시키는 보호회로와, 정전기 방지용 다이오드들로 구성된 보호회로가 그 대표적인 예이다. 그러나, 쇼팅 바를 이용한 정전기 보호회로는 패널을 자른 후(Cutting)에 발생하는 정전기에 대해서는 해결방안이 없다는 문제점이 있다. 정전기 방지용 다이오드들을 이용한 정전기 보호회로는 도 1과 같이 양(Positive) 전원과 음(Negative) 전원에 비선형 특성을 가지는 다이오드를 이용하여 유입되는 정전기를 분산시킨다. 신호선에 유입되는 양(+) 전하를 가지는 정전기는 제2 다이오드(D2)의 턴 온(Turn-On)에 의해 양(+) 전압을 통해 분산되고, 이와 반대로 신호선에 유입되는 음(-) 전하를 가지는 정전기는 펀치-쓰루(Punch-through) 특성에 기인하는 제1 다이오드(D1)의 턴 온(Turn-on)에 의해 음(-) 전압을 통해 분산됨으로써, 패널의 각종 회로소자들이 정전기로부터 보호받게 된다. 그러나, 이 정전기 보호회로는 전원이 공급되어야 정상동작 할 수 있어 셀(Cell) 상태 즉, 패널이 구동하지 않는 상태에서는 정전기 불량을 개선할 수 없다. 다시 말해, 이 정전기 보호회로의 동작을 위한 음(-)ㆍ양(+) 전압은 패널 내 동작 전원으로부터 생성되므로, 패널이 동작하지 않을 경우 이 정전기 보호회로는 동작하지 않는다.
도 2는 정전기 보호회로를 포함한 종래 유기발광다이오드 표시장치의 일부를 보여준다.
도 2를 참조하면, 종래 유기발광다이오드 표시장치는 유효표시영역 상에 유기발광다이오드(OLED), 구동소자(DT), 스위치소자(ST), 및 스토리지 커패시터(Cst) 를 포함한 다수의 화소(P)들이 형성된 표시패널과, 상기 표시패널에서 유효표시영역 바깥의 비표시영역에 형성되는 다수의 검사 패드들(V_DATA,VEN,V_GATE)과, 검사 패드들(V_DATA,VEN,V_GATE)로부터의 검사 신호를 화소(P)에 인가하기 위해 상기 비표시영역에 형성되는 다수의 검사용 스위치들(Ts,Td)과, 외부로부터 유입되는 정전기로부터 패널내 회로소자들을 보호하기 위한 정전기 보호소자들(D1,D2)을 구비한다.
검사 패드들(V_DATA,VEN,V_GATE)은 점등 검사를 위한 프로브 검사장치 또는 에이징 공정을 위한 에이징 장치에 전기적으로 접속되어 이들로부터 검사 신호를 인가 받는다. 검사용 스위치들(Ts,Td)은 유기발광다이오드 표시장치에 대한 점등 및 각종 에이징 검사를 위해 필요한 TFT(Thin Flim Transistor)로서, 검사 패드(VEN)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 검사 패드들(V_DATA,V_GATE)로부터의 게이트신호(SCAN) 및 데이터신호(DATA)를 각각 화소(P) 내의 스위치소자(ST)와, 데이터라인(DL)에 공급한다.
그런데, 종래 유기발광다이오드 표시장치에서 검사 패드들은 외부 검사장치와의 콘택이 효과적으로 이루어질 수 있도록 그 크기가 매우 커 정전기원으로 작용하게 되고, 또한 각종 점등 검사 및 에이징 공정시 정전기 유입 경로가 된다. 특히, 위에서 언급했듯이 정전기 보호소자들(D1,D2)은 패널이 정상 구동되기 전의 상기 검사 단계에서 정전기 유입을 차단할 수 없다. 따라서, 종래 유기발광다이오드 표시장치에서는 상기 유입된 정전기에 의해 검사용 TFT들(Ts,Td)이 손상을 받게 되고, 이에 따라 점등 및 에이징 불량이 유발된다.
따라서, 본 발명의 목적은 패널의 구동과 상관없이, 패널로 유입되는 정전기로부터 패널 내 회로소자들을 보호할 수 있도록 한 정전기 보호회로를 구비한 평판표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 평판표시장치는 유효표시영역 상에 다수의 화소들이 형성된 표시패널; 상기 표시패널에서 상기 유효표시영역 바깥의 비표시영역에 형성되어 외부의 검사장치와 콘택되는 검사용 패드; 상기 비표시영역에 형성되고, 상기 검사용 패드로부터의 검사신호를 상기 화소들에 인가하기 위한 검사용 스위치; 및 상기 검사용 스위치 및 검사용 패드를 연결하는 신호 배선에 게이트전극이 공통 접속된 다수의 더미 TFT들을 포함하는 정전기 보호회로를 구비한다.
본 발명에 따른 정전기 보호회로를 구비한 평판표시장치는 검사패드와 검사용 스위치 사이를 연결하는 신호 배선에 게이트전극이 접속된 다수의 더미 TFT들(및/또는 이 더미 TFT 각각에 접속된 전하 분산용 커패시터들)를 이용하여 정전기 보호회로를 구성한다. 이러한 정전기 보호 회로는 그 동작 전압이 필요하지 않으므 로, 표시패널이 구동하지 않는 상태에서도 검사 패드들을 통해 유입되는 정전기를 분산시킬 수 있다. 이를 통해, 이 평판표시장치는 검사 상태에서 정전기로부터 검사용 스위치들을 보호할 수 있어 수율 향상을 기대할 수 있으며, 아울러 가격 경쟁력을 확보할 수 있다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 정전기 보호회로를 구비한 평판표시장치의 일부 구성을 보여준다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 평판표시장치는 유효표시영역 (A/A)상에 다수의 화소(P)들이 형성된 표시패널과, 표시패널에서 유효표시영역 바깥의 비표시영역(B/A)에 형성되는 검사용 패드 어레이(20) 및 검사용 스위치 어레이(10)와, 외부로부터 유입되는 정전기로부터 표시패널 내 회로소자들을 보호하기 위한 정전기 보호회로(30)를 구비한다.
화소(P)는 일 예로 유기발광다이오드(OLED), 구동소자(DT), 스위치소자(ST), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 유기발광다이오드(OLED)는 고전위 구동전압원(VDD)과 기저전압원(GND) 사이에 흐르는 전류에 의해 발광한다. 구동소자(DT)는 자신의 게이트전극-소스전극 간 전압차를 이용하여 유기발광다이오드(OLED)에 흐르는 전류량을 제어한다. 스위치소자(ST)는 외부로부터 인가되는 스 캔신호(SCAN)에 응답하여 턴 온 됨으로써 데이터라인(DL) 상의 데이터신호(DATA)를 구동소자(DT)의 게이트전극에 인가한다. 스토리지 커패시터(Cst)는 구동소자(DT)의 게이트전극-소스전극 전압차를 미리 정해진 기간 동안 일정하게 유지시킨다.
검사용 패드 어레이(20)는 검사 패드들(V_DATA,VEN,V_GATE)을 구비한다. 검사 패드들(V_DATA,VEN,V_GATE)은 점등 검사를 위한 프로브 검사장치 또는 에이징 공정을 위한 에이징 장치에 전기적으로 접속되어 이들로부터 검사 신호를 인가 받는다.
검사용 스위치 어레이(10)는 다수의 검사용 스위치들(Ts,Td)을 구비한다. 검사용 스위치(Ts)는 제어 검사 패드(VEN)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 게이트 검사 패드(V_GATE)로부터의 스캔신호(SCAN)를 화소(P) 내의 스위치소자(ST)에 인가한다. 검사용 스위치(Td)는 제어 검사 패드(VEN)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 데이터 검사 패드(V_DATA)로부터의 데이터신호(DATA)를 데이터라인(DL)에 인가한다.
정전기 보호회로(30)는 외부로부터 유입되는 정전기를 분산시켜 표시패널 내 회로소자들을 정전기로부터 보호한다. 이를 위해, 정전기 보호회로(30)는 검사패드와 검사용 스위치를 연결하는 신호배선에 게이트전극이 접속된 다수의 더미 TFT들을 구비한다. 예컨대, 정전기 보호회로(30)는 검사용 스위치(Td)의 일측 전극과 데이터 검사 패드(V_DATA) 사이를 전기적으로 연결하는 제1 신호 배선(La)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치들(Td,Ts) 각각의 제어전극과 제어 검사 패드(VEN) 사이를 전기적으로 연결하는 제 2 신호 배선(Lb)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts)의 일측 전극과 게이트 검사 패드(V_GATE) 사이를 전기적으로 연결하는 제3 신호 배선(Lc)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)을 구비한다. 더미 TFT들(T1 내지 Tn)의 소스전극 및 드레이전극은 플로팅(Floating) 되어 있다. 한편, 더미 TFT들(T1 내지 Tn)의 소스전극 및 드레이전극 중 어느 하나는 플로팅되지 않고, 일정한 전위를 유지하도록 해당 전극에 DC 전압이 공급될 수도 있다. 검사 패드들(V_DATA,VEN,V_GATE)로부터 유입된 정전기는 검사용 스위치들(Ts,Td)에 도달하기 전에 이러한 더미 TFT들(T1 내지 Tn)을 통해 분산된다. 여기서, 전하 분산 효과를 거두기 위해서 각각의 더미 TFT들의 갯수를 3개 이상으로 함이 바람직하다. 또한, 전하 분산 효과를 높이기 위해 정전기 보호회로(30)는 도 4와 같이 더미 TFT들(T1 내지 Tn) 각각의 일측 전극에 접속되는 다수의 전하 분산용 커패시터들(C1 내지 Cn)을 더 구비할 수 있다. 더미 TFT들(T1 내지 Tn)과 접속되지 않은 전하 분산용 커패시터들(C1 내지 Cn) 각각의 타측 전극은 플로팅된다. 한편, 이 전하 분산용 커패시터들(C1 내지 Cn) 각각의 타측 전극은 플로팅되지 않고, 일정한 전위를 유지하도록 형성될 수도 있다.
이러한 정전기 보호 회로(30)는 그 동작 전압이 필요하지 않으므로, 표시패널이 구동하지 않는 상태(예컨대, 검사 상태)에서도 검사 패드들(V_DATA,VEN,V_GATE)을 통해 유입되는 정전기를 분산시킬 수 있다. 이를 통해, 이 평판표시장치는 검사 상태에서 정전기로부터 검사용 스위치들(Td,Ts)을 보호할 수 있어 수율 향상을 기대할 수 있으며, 아울러 가격 경쟁력을 확보할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 정전기 보호회로를 구비한 평판표시장치의 일부 구성을 보여준다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 평판표시장치는 유효표시영역 (A/A)상에 다수의 화소(P)들이 형성된 표시패널과, 표시패널에서 유효표시영역 바깥의 비표시영역(B/A)에 형성되는 검사용 패드 어레이(120) 및 검사용 스위치 어레이(110)와, 외부로부터 유입되는 정전기로부터 표시패널 내 회로소자들을 보호하기 위한 정전기 보호회로(130)를 구비한다.
화소(P)는 일 예로 유기발광다이오드(OLED), 구동소자(DT), 제1 내지 제4 스위치소자(ST1 내지 ST4), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 유기발광다이오드(OLED)는 고전위 구동전압원(VDD)과 기저전압원(GND) 사이에 흐르는 전류에 의해 발광한다. 구동소자(DT)는 자신의 게이트전극-소스전극 간 전압차를 이용하여 유기발광다이오드(OLED)에 흐르는 전류량을 제어한다. 제3 스위치소자(ST3)는 외부로부터 인가되는 샘플링신호(SAMP)에 응답하여 턴 온됨으로써 구동소자(DT)의 문턱전압을 센싱한다. 제1 스위치소자(ST1)는 외부로부터 인가되는 스캔신호(SCAN)에 응답하여 턴 온 됨으로써 데이터라인(DL) 상의 데이터신호(DATA)를 스토리지 커패시터(Cst)의 일측 전극에 인가한다. 제2 스위치소자(ST2)는 외부로부터 인가되는 프로그래밍신호(PGM)에 응답하여 턴 온 됨으로써 기준전압원(VREF)으로부터의 프로그래밍전압을 스토리지 커패시터(Cst)의 일측 전극에 인가한다. 제4 스위치소자(ST4)는 외부로부터 인가되는 프로그래밍신호(PGM)에 응답하여 턴 온 됨으로써 구동소자(DT)와 유기발광다이오드(OLED) 사이의 전류 패스를 형성한다. 스 토리지 커패시터(Cst)는 스위치소자들(ST1 내지 ST3)에 스위치 작용에 의해 형성되는 구동소자(DT)의 게이트전위를 일정하게 유지시킨다. 외부로부터 인가되는 신호들(SCAN,SAMP,PGM)에 의한 화소(P)의 동작을 간략히 살펴보면, 샘플링 기간 동안 제3 스위치소자(ST3)는 턴 온 되어 구동소자(DT)의 게이트전위를 고전위 구동전압에서 구동소자(DT)의 문턱전압을 뺀 전압으로 샘플링한다. 고전위 구동전압에서 구동소자(DT)의 문턱전압을 뺀 전압은 스토리지 커패시터(Cst)의 타측 전극에 인가된다. 이 샘플링 기간 동안 제1 스위치소자(ST1)는 턴 온 되어 데이터신호(DATA)를 스토리지 커패시터(Cst)의 일측 전극에 인가한다. 샘플링 기간에 이은 프로그래밍 기간 동안 제2 스위치소자(ST2)는 턴 온 되어 데이터신호(DATA)보다 낮은 레벨의 프로그래밍전압을 스토리지 커패시터(Cst)의 일측 전극에 인가하여, 스토리지 커패시터(Cst)의 일측 전극의 전위를 데이터신호(DATA)로부터 프로그래밍전압으로의 감소분만큼 하향 변동시킨다. 이에 따라, 스토리지 커패시터(Cst)의 타측 전극의 전위도 커패시터 커플링 효과에 의해 이 감소분만큼 낮아져, 결과적으로 구동소자(DT)의 게이트전극 전위를 고전위 구동전압에서 구동소자(DT)의 문턱전압을 뺀 전압으로부터 상기 감소분만큼 낮아진 전압으로 셋 팅 시킨다. 이 프로그래밍 기간 동안 제4 스위치소자(ST4)는 턴 온 되어 상기 최종 셋 팅 된 구동소자(DT)의 게이트전위에 의해 결정되는 구동전류를 유기발광다이오드(OLED)에 인가한다.
검사용 패드 어레이(120)는 다수의 게이트 검사 패드들(VEN_SCAN,V_SCAN,VEN_SAMP,V_SAMP,VEN_PGM,V_PGM)과, 다수의 데이터 검사 패드들(VEN_DATA,V_DATA)를 구비한다. 이러한 검사 패드들은 프로브 검사장치 또는 에 이징 공정을 위한 에이징 장치에 전기적으로 접속되어 이들로부터 다수의 검사 신호들을 인가받는다.
검사용 스위치 어레이(110)는 다수의 검사용 스위치들(Ts1~Ts3,Td)을 구비한다. 검사용 스위치(Ts1)는 스캔제어 검사 패드(VEN_SCAN)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 스캔 검사 패드(V_SCAN)로부터의 스캔신호(SCAN)를 화소(P) 내의 제1 스위치소자(ST1)에 인가한다. 검사용 스위치(Ts2)는 샘플링제어 검사 패드(VEN_SAMP)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 샘플링 검사 패드(V_SAMP)로부터의 샘플링신호(SAMP)를 화소(P)내의 제3 스위치소자(ST3)에 인가한다. 검사용 스위치(Ts3)는 프로그래밍제어 검사 패드(VEN_PGM)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 프로그래밍 검사 패드(V_PGM)로부터의 프로그래밍신호(PGM)를 화소(P)내의 제2 및 제4 스위치소자(ST2,ST4)에 인가한다. 검사용 스위치(Td)는 데이터제어 검사 패드(VEN_DATA)로부터의 인 에이블 신호에 응답하여 턴 온 됨으로써 데이터 검사 패드(V_DATA)로부터의 데이터신호(DATA)를 데이터라인(DL)에 인가한다. 도 5에는 검사용 스위치들(Ts1 내지 Ts3)이 동일 신호 배선을 통해 다수의 게이트 검사 패드들(VEN_SCAN,V_SCAN,VEN_SAMP,V_SAMP,VEN_PGM,V_PGM)에 접속되는 것처럼 도시되어 있지만, 사실 이는 도식의 편의를 위한 것이다. 검사용 스위치들(Ts1 내지 Ts3)은 도 6과 같이 각각 2개의 신호 배선을 통해 해당 2개의 검사 패드들에 독립적으로 접속된다.
정전기 보호회로(130)는 외부로부터 유입되는 정전기를 분산시켜 표시패널 내 회로소자들을 정전기로부터 보호한다. 이를 위해, 정전기 보호회로(130)는 검사패드와 검사용 스위치를 연결하는 신호배선에 게이트전극이 접속된 다수의 더미 TFT들을 구비한다. 예컨대, 정전기 보호회로(130)는 도 5 및 도 6과 같이 검사용 스위치(Td)의 제어전극과 데이터제어 검사 패드(VEN_DATA) 사이를 전기적으로 연결하는 제1 신호 배선(L1)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Td)의 일측 전극과 데이터 검사 패드(V_DATA) 사이를 전기적으로 연결하는 제2 신호 배선(L2)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts1)의 제어전극과 스캔제어 검사 패드(VEN_SCAN) 사이를 전기적으로 연결하는 제3 신호 배선(L3)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts1)의 일측 전극과 스캔 검사 패드(V_SCAN) 사이를 전기적으로 연결하는 제4 신호 배선(L4)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts2)의 제어전극과 샘플링제어 검사 패드(VEN_SAMP) 사이를 전기적으로 연결하는 제5 신호 배선(L5)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts2)의 일측 전극과 샘플링 검사 패드(V_SAMP) 사이를 전기적으로 연결하는 제6 신호 배선(L6)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts3)의 제어전극과 프로그래밍제어 검사 패드(VEN_PGM) 사이를 전기적으로 연결하는 제7 신호 배선(L7)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)과, 검사용 스위치(Ts3)의 일측 전극과 프로그래밍 검사 패드(V_PGM) 사이를 전기적으로 연결하는 제8 신호 배선(L8)에 게이트전극들이 공통 접속된 다수의 더미 TFT들(T1 내지 Tn)을 구비한다.
이러한 더미 TFT들(T1 내지 Tn)의 소스전극 및 드레이전극은 플로팅(Floating) 되어 있다. 한편, 더미 TFT들(T1 내지 Tn)의 소스전극 및 드레이전극 중 어느 하나는 플로팅되지 않고, 일정한 전위를 유지하도록 해당 전극(또는 해당 전극들)에 DC 전압이 공급될 수도 있다. 검사 패드들로부터 유입된 정전기는 검사용 스위치들(Ts1~Ts3,Td)에 도달하기 전에 이러한 더미 TFT들(T1 내지 Tn)을 통해 분산된다. 여기서, 전하 분산 효과를 거두기 위해서 각각의 더미 TFT들의 갯수를 3개 이상으로 함이 바람직하다. 또한, 전하 분산 효과를 높이기 위해 정전기 보호회로(130)는 도 4와 같이 더미 TFT들(T1 내지 Tn) 각각의 일측 전극에 접속되는 다수의 전하 분산용 커패시터들(C1 내지 Cn)을 더 구비할 수 있다. 더미 TFT들(T1 내지 Tn)과 접속되지 않은 전하 분산용 커패시터들(C1 내지 Cn) 각각의 타측 전극은 플로팅된다. 한편, 이 전하 분산용 커패시터들(C1 내지 Cn) 각각의 타측 전극은 플로팅되지 않고, 일정한 전위를 유지하도록 형성될 수도 있다.
이러한 정전기 보호 회로(130)는 그 동작 전압이 필요하지 않으므로, 표시패널이 구동하지 않는 상태(예컨대, 검사 상태)에서도 검사 패드들(V_DATA,VEN,V_GATE)을 통해 유입되는 정전기를 분산시킬 수 있다. 이를 통해, 이 평판표시장치는 검사 상태에서 정전기로부터 검사용 스위치들(Ts1~Ts3,Td)을 보호할 수 있어 수율 향상을 기대할 수 있으며, 아울러 가격 경쟁력을 확보할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 본 발명의 실시예에서는 유기발광다이오드 표시장치를 예로 하여 설명하였지만, 본 발명의 정전기 보호회로는 이러한 유기발광다이오드 표시장치뿐만 아니라 검사용 패드를 통해 화소에 검사신호를 인가하는 평판표시장치에는 어디든 적용 가능하다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래 정전기 방지용 다이오드들을 이용한 정전기 보호회로를 간략히 보여주는 도면.
도 2는 도 1의 정전기 보호회로를 포함한 종래 유기발광다이오드 표시장치의 일부를 보여주는 도면.
도 3은 본 발명의 일 실시예에 따른 정전기 보호회로를 구비한 평판표시장치의 일부 구성을 보여주는 도면.
도 4는 정전기 보호회로에 전하 분산용 커패시터가 부가된 것을 보여주는 도면.
도 5는 본 발명의 다른 실시예에 따른 정전기 보호회로를 구비한 평판표시장치의 일부 구성을 보여주는 도면.
도 6은 도 5의 일부를 상세히 보여주는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10,110 : 검사용 스위치 어레이 20,120 : 검사용 패드 어레이
30,130 : 정전기 보호회로

Claims (7)

  1. 유효표시영역 상에 다수의 화소들이 형성된 표시패널;
    상기 표시패널에서 상기 유효표시영역 바깥의 비표시영역에 형성되어 외부의 검사장치와 콘택되는 검사용 패드;
    상기 비표시영역에 형성되고, 상기 검사용 패드로부터의 검사신호를 상기 화소들에 인가하기 위한 검사용 스위치; 및
    상기 검사용 스위치 및 검사용 패드를 연결하는 신호 배선에 게이트전극이 공통 접속된 다수의 더미 TFT들을 포함하는 정전기 보호회로를 구비하는 것을 특징으로 하는 평판표시장치.
  2. 제 1 항에 있어서,
    상기 정전기 보호회로는 적어도 3 개 이상의 더미 TFT들을 구비하는 것을 특징으로 하는 평판표시장치.
  3. 제 1 항에 있어서,
    상기 더미 TFT들의 소스전극 및 드레인전극은 플로팅 된 것을 특징으로 하는 평판표시장치.
  4. 제 1 항에 있어서,
    상기 더미 TFT들의 소스전극 및 드레인전극 중 어느 하나는 플로팅되지 않고 일정 전위를 유지하는 것을 특징으로 하는 평판표시장치.
  5. 제 1 항에 있어서,
    상기 정전기 보호회로는 상기 더미 TFT들 각각의 일측 전극에 접속되는 다수의 전하 분산용 커패시터들을 더 구비하는 것을 특징으로 하는 평판표시장치.
  6. 제 5 항에 있어서,
    상기 더미 TFT들과 접속되지 않은 상기 전하 분산용 커패시터들 각각의 일측 전극은 플로팅되는 것을 특징으로 하는 평판표시장치.
  7. 제 5 항에 있어서,
    상기 더미 TFT들과 접속되지 않은 상기 전하 분산용 커패시터들 각각의 일측 전극은 일정 전위를 유지하는 것을 특징으로 하는 평판표시장치.
KR1020080133495A 2008-12-24 2008-12-24 정전기 보호회로를 구비한 평판표시장치 KR101362015B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080133495A KR101362015B1 (ko) 2008-12-24 2008-12-24 정전기 보호회로를 구비한 평판표시장치
CN200910166462XA CN101763817B (zh) 2008-12-24 2009-08-19 包含静电保护电路的平板显示器
US12/461,653 US7893441B2 (en) 2008-12-24 2009-08-19 Flat panel display including electrostatic protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133495A KR101362015B1 (ko) 2008-12-24 2008-12-24 정전기 보호회로를 구비한 평판표시장치

Publications (2)

Publication Number Publication Date
KR20100074935A true KR20100074935A (ko) 2010-07-02
KR101362015B1 KR101362015B1 (ko) 2014-02-11

Family

ID=42264704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133495A KR101362015B1 (ko) 2008-12-24 2008-12-24 정전기 보호회로를 구비한 평판표시장치

Country Status (3)

Country Link
US (1) US7893441B2 (ko)
KR (1) KR101362015B1 (ko)
CN (1) CN101763817B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716714B2 (en) 2012-02-17 2014-05-06 Samsung Display Co., Ltd. Display device having electrostatic discharge protection circuit and manufacturing method thereof
KR20140148239A (ko) * 2013-06-21 2014-12-31 삼성디스플레이 주식회사 표시장치
KR20170015698A (ko) * 2015-07-30 2017-02-09 엘지디스플레이 주식회사 표시장치
KR20200072323A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 표시 장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5724623B2 (ja) * 2011-05-23 2015-05-27 ソニー株式会社 信号伝達装置および撮像表示システム
JP6037261B2 (ja) * 2012-01-23 2016-12-07 株式会社ジャパンディスプレイ 表示装置
CN103295530A (zh) * 2013-06-28 2013-09-11 深圳市华星光电技术有限公司 具有静电保护功能的显示面板及电子装置
US20150015823A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and manufacturing method thereof
CN104112426B (zh) 2014-06-30 2016-08-24 上海天马有机发光显示技术有限公司 一种oled像素驱动电路、静电释放保护电路及检测方法
CN204883133U (zh) * 2015-09-02 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及显示器件
CN105244343B (zh) * 2015-10-19 2019-04-30 京东方科技集团股份有限公司 具有静电屏蔽结构的基板和面板及其制造方法
CN105739206B (zh) * 2016-02-18 2018-12-21 深圳市华星光电技术有限公司 阵列基板及液晶显示装置
KR102553910B1 (ko) * 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법
CN107993579B (zh) * 2017-11-29 2019-11-12 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理系统
KR102508468B1 (ko) 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
CN114333681B (zh) * 2018-09-27 2023-08-18 武汉天马微电子有限公司 一种显示面板及显示装置
KR102522804B1 (ko) * 2018-10-12 2023-04-19 엘지디스플레이 주식회사 시프트 레지스터 및 이를 이용한 표시장치
CN111354645B (zh) * 2018-12-21 2022-04-12 深南电路股份有限公司 一种埋入式芯片及其制备方法
CN209993326U (zh) * 2019-07-05 2020-01-24 昆山国显光电有限公司 屏体检测电路和显示屏

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
KR100451380B1 (ko) * 1997-08-07 2005-04-20 엘지.필립스 엘시디 주식회사 정전기방지용액정표시패널
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
JPWO2004029918A1 (ja) * 2002-09-25 2006-01-26 シチズン時計株式会社 表示装置
JP4338131B2 (ja) * 2003-09-30 2009-10-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｔｆｔアレイ、表示パネル、およびｔｆｔアレイの検査方法
KR20050104892A (ko) * 2004-04-30 2005-11-03 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 프리차지 방법
TWI310675B (en) * 2006-05-17 2009-06-01 Wintek Corp Flat panel display and display panel
CN101097673B (zh) * 2006-06-26 2010-05-12 胜华科技股份有限公司 具有单面板功能测试的静电放电防护整合电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716714B2 (en) 2012-02-17 2014-05-06 Samsung Display Co., Ltd. Display device having electrostatic discharge protection circuit and manufacturing method thereof
KR20140148239A (ko) * 2013-06-21 2014-12-31 삼성디스플레이 주식회사 표시장치
US9054518B2 (en) 2013-06-21 2015-06-09 Samsung Display Co., Ltd. Display apparatus
KR20170015698A (ko) * 2015-07-30 2017-02-09 엘지디스플레이 주식회사 표시장치
KR20200072323A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US7893441B2 (en) 2011-02-22
US20100155724A1 (en) 2010-06-24
KR101362015B1 (ko) 2014-02-11
CN101763817B (zh) 2012-08-29
CN101763817A (zh) 2010-06-30

Similar Documents

Publication Publication Date Title
KR101362015B1 (ko) 정전기 보호회로를 구비한 평판표시장치
US11296125B2 (en) Array substrate and display panel
US11232728B2 (en) Display panel and crack detecting method thereof, display apparatus
CN102257547B (zh) 有源矩阵基板、显示面板以及它们的检查方法
EP1428064B1 (en) Electrostatic discharge protection for pixellated electronic device
JP6296277B2 (ja) 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
US9251737B2 (en) Pixel circuit, display panel and display apparatus
EP1898389A1 (en) Flat panel display device
US8208083B2 (en) Mother substrate for use in production of a liquid crystal display panel, manufacturing method thereof and display panel
KR20080062668A (ko) 액정표시장치
KR102112714B1 (ko) 보호 회로, 어레이 기판 및 디스플레이 패널
KR102389177B1 (ko) 표시 장치
KR101451745B1 (ko) 평판표시장치 및 이의 구동회로
KR20150062356A (ko) 유기전계발광 표시장치
KR20210085642A (ko) 표시장치
US10969637B2 (en) Electrostatic discharging circuit and display panel
US20090128469A1 (en) Display Device and Electronic Device Provided with Same
KR20080022800A (ko) 박막 트랜지스터 기판
KR20070071705A (ko) 액정표시장치
KR20080084526A (ko) 정전기 보호 기능을 갖는 액티브 매트릭스 디바이스 및플랫 패널 디스플레이
KR100864885B1 (ko) 유기 전계 발광 표시장치용 어레이 기판
KR20160023977A (ko) 액정 표시 장치
KR20080067535A (ko) 액정 표시 장치의 접지 구조
KR20070119917A (ko) 정전기 보호회로를 가지는 표시패널
KR101520491B1 (ko) 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7