JP6296277B2 - 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法 - Google Patents

表示装置用パネル、表示装置、および、表示装置用パネルの検査方法 Download PDF

Info

Publication number
JP6296277B2
JP6296277B2 JP2013206844A JP2013206844A JP6296277B2 JP 6296277 B2 JP6296277 B2 JP 6296277B2 JP 2013206844 A JP2013206844 A JP 2013206844A JP 2013206844 A JP2013206844 A JP 2013206844A JP 6296277 B2 JP6296277 B2 JP 6296277B2
Authority
JP
Japan
Prior art keywords
esd
display device
back gate
voltage
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013206844A
Other languages
English (en)
Other versions
JP2015072315A (ja
Inventor
浩平 戎野
浩平 戎野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2013206844A priority Critical patent/JP6296277B2/ja
Priority to US14/483,159 priority patent/US9413167B2/en
Publication of JP2015072315A publication Critical patent/JP2015072315A/ja
Application granted granted Critical
Publication of JP6296277B2 publication Critical patent/JP6296277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Description

本発明は、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置用パネル、表示装置、および、表示装置用パネルの検査方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有する。
有機ＥＬディスプレイは、有機ＥＬ素子および配線等が形成されたガラス基板からなる有機ＥＬパネル（表示パネル）、有機ＥＬパネルを駆動するＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、および、制御回路等を備えて構成されている。
有機ＥＬディスプレイの製造工程では、有機ＥＬパネルの製造後、有機ＥＬパネルが正常に点灯するか否かを検査する点灯検査が実行され、当該点灯検査の実行後、有機ＥＬパネルにＩＣを実装するＩＣ実装工程が実行される。ＩＣ実装工程の前に、点灯検査を行うことで、良品の有機ＥＬパネルのみＩＣ実装工程に進むことができるため、製造歩留まりを向上させることができる。言い換えると、不良品に対する無駄なＩＣ実装工程を削減できるため、製造コストを抑制することができる。
有機ＥＬパネルの点灯検査では、ＩＣが未実装のため、検査装置から信号を入力する必要がある。このため、有機ＥＬパネルの点灯検査としては、以下の３つの方法が考えられる。
１つ目は、検査装置として、ＦｕｌｌＰｉｎ検査装置を用い、有機ＥＬパネルのＩＣ実装用のＰａｄに針を当てて信号入力する方法が考えられる。
但し、当該方法は、特に、有機ＥＬパネルが大型の高精細パネルの場合には、検査装置が非常に高価あるいは実現不可能であるという問題がある。
２つ目は、ガラス基板上に、複数の有機ＥＬパネルのＩＣ実装用のＰａｄと、検査用Ｐａｄとを短絡する配線パターンを形成しておき、検査用のＰａｄに針を当てて信号を入力する方法が考えられる。
この方法は、Ｐａｄ数が少なくて済むため、検査装置が比較的安価で実現可能である。しかし、点灯検査の実行後、ＩＣ実装用のＰａｄと、検査用Ｐａｄとを短絡している配線パターンを割断する必要があり、製造工程が増加するという問題がある。
３つ目は、有機ＥＬパネルに、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ、静電気放電）素子（高抵抗素子）が接続されたＥＳＤ端子（テスト用Ｐａｄ）を設け、当該ＥＳＤ端子から信号を入力する方法が考えられる。
この方法は、Ｐａｄ数が少なくて済むため、比較的安価な検査装置を用いることができ、且つ、ＩＣ実装用のＰａｄと、検査用Ｐａｄとの間に高抵抗素子が存在するため、割断工程が不要である（製造工程が増加しない）。
特開平１１−１４２８８８号公報
しかしながら、ＥＳＤ素子を用いた点灯検査の場合、ＥＳＤ素子を一定以上高抵抗化させると、正常に信号を入力することができず、点灯検査を正常に行えなくなるという問題がある。特に、製造ばらつきによりＥＳＤ素子の抵抗値が高抵抗化すると、問題が顕著になる。このため、点灯検査のためには、ＥＳＤ素子を低抵抗化することが求められる。
しかし、ＥＳＤ素子を一定以上低抵抗化させると、通常動作の際に、ＥＳＤ素子を介したリーク電流が大きくなるという問題がある。リーク電流の増大により、ＩＣの消費電力の増大や、書込み充電率の不足、及び信号波形の遅延の増大による表示ムラの発生等が生じる場合があるという問題がある。
そこで、本発明は、点灯検査を正常に実行でき、且つ、通常動作時の消費電力の増大を抑えることができる表示装置用パネルおよびその検査方法を提供する。
本発明の一態様に係る画像復号化装置は、複数の表示画素を含む表示部と、検査用信号を入力するための検査用パッドが接続された静電保護配線と前記表示画素に接続される配線とに接続された静電保護回路と、前記静電保護回路に接続された静電保護回路制御線とを備え、前記静電保護回路は、ゲート電極とドレイン電極とが短絡されたバックゲート型トランジスタを含み、前記静電保護回路制御線は、一端が前記バックゲート型トランジスタのバックゲート端子に接続されている。
本発明の表示装置用パネルおよびその検査方法は、点灯検査を正常に実行でき、且つ、通常動作時の消費電力の増大を抑えることができる。
図１は、実施の形態１〜４の表示装置の構成の一例を示すブロック図である。 図２は、実施の形態１〜４の表示装置用パネルの全体図を示す図である。 図３は、実施の形態１における表示装置用パネルの一部を拡大した部分拡大図である。 図４は、実施の形態１〜４の表示画素の構成の一例を示す回路図である。 図５Ａは、実施の形態１〜４のバックゲート型トランジスタを用いた静電保護回路の一例を示す回路図である。 図５Ｂは、図５Ａに示すバックゲート型トランジスタの構造を示す断面図である。 図６Ａは、バックゲート端子を有しないトランジスタを用いた静電保護回路の一例を示す回路図である。 図６Ｂは、図６Ａに示すトランジスタの構造を示す断面図である。 図７は、点灯検査時における電圧の設定方法を示す図である。 図８は、通常動作時における電圧の設定方法を示す図である。 図９は、トランジスタのＩＶ特性を示すグラフである。 図１０は、実施の形態２における表示装置用パネルの一部を拡大した部分拡大図である。 図１１は、実施の形態３における表示装置用パネルの一部を拡大した部分拡大図である。 図１２は、実施の形態３の静電保護回路において、サージ電圧が生じた場合の状態の一例を示す図である。 図１３は、実施の形態３の静電保護回路において、サージ電圧が生じた場合の状態の一例を示す図である。 図１４は、実施の形態４における表示装置用パネルの一部を拡大した部分拡大図である。 図１５は、実施の形態４における電圧の設定方法の一例を示す図である。
このような問題を解決するために、本発明の一態様に係る表示装置用パネルは、複数の表示画素を含む表示部と、検査用信号を入力するための検査用パッドが接続された静電保護配線と前記表示画素に接続される配線とに接続された静電保護回路と、前記静電保護回路に接続された静電保護回路制御線とを備え、前記静電保護回路は、ゲート電極とドレイン電極とが短絡されたバックゲート型トランジスタを含み、前記静電保護回路制御線は、一端が前記バックゲート型トランジスタのバックゲート端子に接続されている。
上記構成の表示装置用パネルは、静電保護回路として、バックゲート型トランジスタ（例えば、ＥＳＤ素子）を用いるので、バックゲート端子の電圧調整により、静電保護回路の抵抗値を制御することが可能になる。
これにより、例えば、点灯検査時は、信号の入力を正常に行うために静電保護回路を低抵抗化し、通常動作時は、リーク電流を抑えるために静電保護回路を高抵抗化することが可能になる。つまり、バックゲート端子の電圧調整を適切に行うことにより、点灯検査時における正常な信号の入力、および、通常動作時におけるリーク電流の抑制の２つの効果を同時に奏することが可能である。
なお、上記表示装置用パネルは、表示装置ではなく、ＩＣを実装する前のパネルである。また、ここでの通常動作とは、表示装置用パネルが表示装置内に実装された状態において、表示装置用パネルに映像を表示させる動作を意味する。
また、上記構成の表示装置用パネルにおいて、配線とは、通常動作時に信号が入力される配線であって、ＥＳＤ配線以外の配線を意味する。つまり、配線とは、信号線、走査線、制御線、あるいは、これらのうちの複数であっても良い。
例えば、前記バックゲート型トランジスタは、ボトムゲート型トランジスタであってもよい。
上記構成の表示装置用パネルは、バックゲート型トランジスタとして、ボトムゲート型トランジスタを用いるため、装置構成を簡素化し、製造工程を容易にすることができる。
例えば、前記静電保護回路制御線の他端に接続されるバックゲート用パッドを備えていてもよい。
上記構成の表示装置用パネルは、静電保護回路制御線に接続される専用のパッド（Ｐａｄ）として、バックゲート用パッドを備えるため、静電保護回路制御線の制御を的確に実施できる。
例えば、前記バックゲート用パッドと前記点灯検査用パッドとを接続する第一抵抗回路を備えていてもよい。
上記構成の表示装置用パネルは、バックゲート用パッドと前記検査用パッドとを接続する第一抵抗回路を備えるので、表示装置用パネルの搬送時等においてサージ電圧が入力された場合に対応できる。
例えば、前記静電保護回路制御線の他端は、通常動作時に、前記配線の電圧よりも低い所定の電圧が印加されるパッドに接続されていてもよい。
上記構成の表示装置用パネルによれば、静電保護回路制御線が、通常動作時に所定の低電圧、例えば、初期電圧が供給されるパッドに接続されるので、専用のパッドを設ける必要がなくなる。さらに、上記構成の表示装置用パネルによれば、通常動作時に、バックゲート端子に低電圧が供給されるので、通常動作時に静電保護回路を高抵抗化させることが可能になる。また、上記構成の表示装置用パネルによれば、所定の低電圧を供給する既設の電源からの電圧を利用するので、専用の電源を備える必要がなくなる。
例えば、前記静電保護配線が複数の場合に、複数の前記静電保護配線を接続する第二抵抗回路を備えていてもよい。
上記構成の表示装置用パネルによれば、静電保護回路は、サージ電圧を逃がすための静電保護配線に接続されており、複数の静電保護配線を第二抵抗回路で接続している。これにより、サージ電圧を逃がすための静電保護配線の配線容量を相対的に大きくすることができる。つまり、１本の静電保護配線にサージ電圧を逃がすよりも、複数の静電保護配線に分散してサージ電圧を逃がす方が、より確実に表示部をサージ電圧から保護することが可能になる。
例えば、前記表示画素は、有機エレクトロルミネッセンス素子を用いて構成されていてもよい。
上記問題を解決するために、本発明の一態様に係る表示装置は、上記何れかの構成の表示装置用パネルを備える。
上記構成の表示装置は、上述した表示装置用パネルを備えるため、バックゲート端子の電圧調整により、静電保護回路の抵抗値を制御できる。
上記問題を解決するために、本発明の一態様に係る表示装置用パネルの検査方法は、上記何れかの構成の表示装置用パネルの検査方法であって、前記バックゲート型トランジスタのバックゲート端子に対し、点灯検査用のバックゲート電圧を印加するステップと、前記配線に対し、前記検査用信号を与えるステップとを実行する。
上記構成の表示装置用パネルの検査方法は、上述した表示装置用パネルにおいて、静電保護回路制御線の電圧を調整して、バックゲート端子の電圧を制御するため、静電保護回路の抵抗値を制御できる。
例えば、前記点灯検査用のバックゲート電圧を印加するステップでは、前記バックゲート型トランジスタのドレイン電極に接続された前記配線の電圧よりも高い所定の電圧を、前記バックゲート端子の電圧として、前記静電保護回路制御線に印加してもよい。
上記構成の表示装置用パネルの検査方法によれば、静電保護回路を、検査時に低抵抗化させ、通常動作時に高抵抗化させることができるための具体的な電圧設定を得ることができる。
例えば、前記点灯検査用のバックゲート電圧を与えるステップと前記検査用信号を与えるステップは、前記表示装置用パネルにＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を実装する前に実行されてもよい。
上記構成の表示装置用パネルの検査方法によれば、スクライブ工程（割断工程）の実行後に、表示装置用パネルを検査できる。これにより、スクライブ工程で不良が発生した表示装置用パネルをスクリーニングすることが可能になる。なお、ここでのケーブルには、フレキシブルケーブル、あるいは、駆動信号を生成する駆動回路を搭載したＣＯＦ等が含まれる。
なお、これらの包括的または具体的な態様は、システム、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（実施の形態１）
実施の形態１の表示装置用パネル、当該表示装置用パネルを備えた表示装置、および、表示装置用パネルの検査方法について、図１〜図９を基に説明する。
［１−１．表示装置］
本実施の形態の表示装置の構成について、図１〜図４を基に説明する。本実施の形態の表示装置は、有機ＥＬディスプレイである。
図１は、有機ＥＬディスプレイ１００の構成の一例を示すブロック図である。
有機ＥＬディスプレイ１００は、図１に示すように、有機ＥＬパネル１０Ａ（１０）、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ、Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ）２０、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、プリント基板）３０、制御部４０、および、電源回路（図示せず）等を備えている。
有機ＥＬパネル１０は、表示装置用パネルの一例である。
［１−１−１．有機ＥＬパネル（表示装置用パネル）の構成］
本実施の形態の有機ＥＬパネル１０Ａは、映像の表示を行うパネルであり、有機ＥＬディスプレイ１００を構成する部品の１つである。図２は、有機ＥＬパネル１０Ａの全体図を示す図である。図３は、図１の破線で囲んだ部分の拡大図である。
有機ＥＬパネルは、図１〜図３に示すように、表示部１１と、回路部１２Ａ（１２）とを備えている。
１）表示部１１の構成
表示部１１は、マトリクス状に配置された複数の表示画素ＰＩＸを備えている。図４は、表示画素ＰＩＸの構成の一例を示す回路図である。なお、表示画素ＰＩＸは、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色のいずれか１つに対応している。ＲＧＢの３つの表示画素ＰＩＸのセットで、１つの画素が構成されている。
画素ＰＩＸは、図４に示すように、スイッチング素子Ｔ１〜Ｔ４、容量素子Ｃ１、駆動トランジスタＴ５および有機ＥＬ素子（発光素子）ＯＥＬ１を備えている。
スイッチング素子Ｔ１は、制御部４０から出力される駆動信号に応じて表示画素ＰＩＸの選択非選択を切り替える。スイッチング素子Ｔ１は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）であり、ゲート端子が走査線ＳＣＮに、ソース端子が信号線ＤＡＴＡに、ドレイン端子がノードＮ１にそれぞれ接続されている。
スイッチング素子Ｔ２は、制御線ＲＥＦの電圧に応じて参照電圧（パッドＶＲＥＦの電圧）を供給する。スイッチング素子Ｔ２は、薄膜トランジスタであり、ゲート端子が制御線ＲＥＦに、ソース端子およびドレイン端子の一端がノードＮ１に接続され、ソース端子およびドレイン端子の他端に参照電圧が入力されている。
スイッチング素子Ｔ３は、制御線ＥＮＢの電圧に応じて駆動電圧（パッドＶＴＦＴの電圧）を供給する。スイッチング素子Ｔ３は、薄膜トランジスタであり、ゲート端子が制御線ＥＮＢに、ソース端子がノードＮ３にそれぞれ接続され、ドレイン端子に駆動電圧が入力されている。
スイッチング素子Ｔ４は、制御線ＩＮＩの電圧に応じて容量素子Ｃ１の電荷を放電する。スイッチング素子Ｔ４は、薄膜トランジスタであり、ゲート端子が制御線ＩＮＩに、一端がノードＮ２にそれぞれ接続され、他端に初期電圧（パッドＶＩＮＩの電圧）が入力されている。
駆動トランジスタＴ５は、輝度信号の大きさに応じた駆動電流を有機ＥＬ素子ＯＥＬ１に供給する。駆動トランジスタＴ５は、薄膜トランジスタであり、ゲート端子がノードＮ１に、ソース端子が有機ＥＬ素子ＯＥＬ１のアノード電極に、ドレイン端子がノードＮ３にそれぞれ接続されている。
有機ＥＬ素子ＯＥＬ１は、駆動電流に応じて発光する自発光素子である。駆動電流は、駆動トランジスタＴ５から供給される。有機ＥＬ素子ＯＥＬ１は、アノード電極がノードＮ２に接続され、カソード電極が接地されている。
容量素子Ｃ１は、一端がノードＮ１に、他端がノードＮ２に接続されている。
２）回路部１２Ａの構成
回路部１２Ａには、通常動作で用いられる配線およびパッド、および、点灯検査で用いられるテスト回路等が形成されている。
通常動作で用いられる配線には、図３に示すように、複数の走査線ＳＣＮおよび複数の信号線ＤＡＴＡが含まれる。
通常動作で用いられるパッドには、図３に示すように、信号線ＤＡＴＡに接続するパッドＰＤ１〜ＰＤｎ（ｎは信号線ＤＡＴＡの数）、走査線ＳＣＮに接続するパッドＰＳ１〜ＰＳｍ（ｍは走査線ＳＣＮの数）等が含まれる。
テスト回路には、図３に示すように、点灯検査用のパッド（以下、「検査用パッド」と略称する）、点灯検査用のＥＳＤ素子２００、および、複数のＥＳＤ配線ＬＥＳＤ（ＬＥＳＤ１およびＬＥＳＤ２）を接続するためのＥＳＤ素子３００等が含まれる。ＥＳＤ配線は、静電気を放電させるための静電保護配線の一例である。
検査用パッドは、点灯検査を含む製造時の検査で用いられるパッドであり、専用のパッドであっても良いし、通常動作時に用いられるパッドと兼用しても良い。なお、本実施の形態では、点灯検査のための専用の検査用パッドが設けられている場合について説明する。
検査用パッドには、Ｒ（赤）の表示画素ＰＩＸの信号線のそれぞれに静電保護回路を介して接続される検査用パッドＰＴＲ、Ｇ（緑）の表示画素ＰＩＸの信号線のそれぞれに静電保護回路を介して接続される検査用パッドＰＴＧ、Ｂ（青）の表示画素ＰＩＸの信号線のそれぞれに、静電保護回路を介して接続される検査用パッドＰＴＢが含まれる。また、検査用パッドには、奇数番目の走査線ＳＣＮのそれぞれに静電保護回路を介して接続される検査用パッドＰＥｖｅｎ、偶数番目の走査線ＳＣＮのそれぞれに静電保護回路を介して接続される検査用パッドＰＯｄｄ、点灯検査用のＥＳＤ素子のバックゲート端子に接続される検査用パッドＰＢＧ１が含まれる。検査用パッドＰＢＧ１は、バックゲート用パッドの一例である。
ＥＳＤ素子２００は、バックゲート型トランジスタを用いたＥＳＤ素子であり、表示画素ＰＩＸを静電気放電から保護するための静電保護回路の一例である。
ＥＳＤ素子２００には、一端が信号線ＤＡＴＡに、他端が検査用パッドＰＴＲまたは検査用パッドＰＴＧまたは検査用パッドＰＴＢに接続されたＥＳＤ素子ＣＥＳＤ１と、一端が走査線ＳＣＮに、他端が検査用パッドＰＥｖｅｎまたは検査用パッドＰＯｄｄに接続されたＥＳＤ素子ＣＥＳＤ２とが含まれる。
ＥＳＤ素子２００は、より詳しくは、ゲート電極とドレイン電極とが短絡された２つのバックゲート型トランジスタを用いて構成されている。
図５Ａは、バックゲート型トランジスタを用いた静電保護回路（ＥＳＤ素子２００）の一例を示す回路図である。図５Ｂは、図５Ａに示すバックゲート型トランジスタＴＢＧ１およびＴＢＧ２の構造を示す断面図である。図５Ａでは、説明のため、１行１列目（図面左上）の表示画素ＰＩＸに接続される信号線ＤＡＴＡに接続されるＥＳＤ素子ＣＥＳＤ１について示している。なお、ＥＳＤ素子ＣＥＳＤ２の構成は、接続先が異なる点を除き、ＥＳＤ素子ＣＥＳＤ１の構成と同じである。
ＥＳＤ素子ＣＥＳＤ１は、図５Ａに示すように、２つのバックゲート型トランジスタＴＢＧ１およびＴＢＧ２を用いて構成される。
図５Ａに示すように、バックゲート型トランジスタＴＢＧ１は、ゲート端子Ｇおよびドレイン端子Ｄが信号線ＤＡＴＡに、ソース端子ＳがＥＳＤ配線ＬＥＳＤ１に、バックゲート端子が制御線ＬＣＢＧ１にそれぞれ接続されている。制御線ＬＣＢＧ１は、静電保護回路制御線の一例である。バックゲート型トランジスタＴＢＧ２は、ゲート端子Ｇおよびドレイン端子ＤがＥＳＤ配線ＬＥＳＤ１に、ソース端子Ｓが信号線ＤＡＴＡに、バックゲート端子が制御線ＬＣＢＧ１にそれぞれ接続されている。
バックゲート型トランジスタＴＢＧ１は、図５Ｂに示すように、ゲート電極２０１（図５Ａのゲート端子Ｇ）と、ゲート絶縁層２０２と、半導体層２０３（半導体層）と、絶縁層２０４と、ソース電極２０５（図５Ａのソース端子Ｓ）と、バックゲート電極２０６（図５Ａのバックゲート端子ＢＧ）と、ドレイン電極２０７（図５Ａのドレイン端子Ｄ）とを備えている。
より詳しくは、基板（図示せず）上に、ゲート電極２０１が形成され、当該ゲート電極２０１を覆うように、ゲート絶縁層２０２が形成されている。ゲート絶縁層２０２上には、ゲート電極２０１と対向する位置に、半導体層２０３が形成されている。半導体層２０３上には、絶縁層２０４が形成されている。絶縁層２０４上には、ソース電極２０５とドレイン電極２０７とが形成され、それぞれ、絶縁層２０４内に設けられたコンタクトホールを介して、半導体層２０３と電気的に接続している。さらに、絶縁層２０４上には、ソース電極２０５とドレイン電極２０７との間に、バックゲート電極２０６が形成されている。
なお、バックゲート型トランジスタＴＢＧ２の構成は、バックゲート型トランジスタＴＢＧ１と同じである。
なお、本実施の形態では、ＥＳＤ素子として、トランジスタのゲート端子とドレイン端子とを短絡（ダイオード接続）することで、ソースドレイン間の電圧差に応じて、ドレイン電極側からソース電極側の一方向に電流を流すように機能させている。つまり、トランジスタを、スイッチング素子としてではなく、いわゆるダイオードのように機能させている。
このため、ダイオード接続された２つのトランジスタを、いわゆる順方向バイアスの向きが逆方向となるように並列に接続することにより、信号線ＤＡＴＡ側からＥＳＤ配線ＬＥＳＤ側だけでなく、ＥＳＤ配線ＬＥＳＤ側から信号線ＤＡＴＡ側に電流を流す（逃がす）ことが可能になる。また、上述したように、バックゲート型トランジスタを用い、バックゲート端子の電圧を調整可能にすることで、いわゆるダイオードの抵抗値を調整することができる。
ＥＳＤ素子３００は、バックゲート端子を備えないトランジスタを用いたＥＳＤ素子であり、本実施の形態では、複数のＥＳＤ配線ＬＥＳＤを接続するために用いられている。複数のＥＳＤ配線ＬＥＳＤを接続することにより、サージを逃がす配線の容量を相対的に大きくすることができる。但し、複数のＥＳＤ配線ＬＥＳＤを直接接続すると、点灯検査時にショートする可能性があるため、各ＥＳＤ配線ＬＥＳＤの間に抵抗として機能するＥＳＤ素子３００を設けている。
ＥＳＤ素子３００には、一端がＥＳＤ配線ＬＥＳＤ１に、他端がノードＮＥ１にそれぞれ接続されたＥＳＤ素子ＣＥＳＤ３（第二抵抗回路）、および、一端がＥＳＤ配線ＬＥＳＤ２に、他端がノードＮＥ２にそれぞれ接続されたＥＳＤ素子ＣＥＳＤ４（第二抵抗回路）が含まれる。なお、ノードＮＥ１およびノードＮＥ２は、直接接続されている。
ＥＳＤ素子３００は、本実施の形態では、ゲート電極とドレイン電極とが短絡された、バックゲート端子を備えない２つのトランジスタを用いて構成されている。
図６Ａは、ＥＳＤ素子３００の一例を示す回路図である。図６Ｂは、図６Ａに示すバックゲート端子を備えないトランジスタＴ６およびＴ７の構造を示す断面図である。図６Ａでは、説明のため、検査用パッドＰＴＲに接続されるＥＳＤ素子ＣＥＳＤ３について示している。なお、ＥＳＤ素子ＣＥＳＤ４の構成は、接続先が異なる点を除き、ＥＳＤ素子ＣＥＳＤ３の構成と同じである。
ＥＳＤ素子３００は、図６Ａに示すように、バックゲート端子を備えない２つのトランジスタＴ６およびＴ７を用いて構成される。
図６Ａに示すように、トランジスタＴ６は、ゲート端子Ｇおよびドレイン端子ＤがノードＮＥ１に、ソース端子ＳがＥＳＤ配線ＬＥＳＤ１にそれぞれ接続されている。トランジスタＴ７は、ゲート端子Ｇおよびドレイン端子ＤがＥＳＤ配線ＬＥＳＤ１に、ソース端子ＳがノードＮＥ１にそれぞれ接続されている。
トランジスタＴ６は、図６Ｂに示すように、ゲート電極３０１（図６Ａのゲート端子Ｇ）と、ゲート絶縁層３０２と、半導体層３０３と、絶縁層３０４と、ソース電極３０５（図６Ａのソース端子Ｓ）と、ドレイン電極３０６（図６Ａのドレイン端子Ｄ）とを備えている。
より詳しくは、基板（図示せず）上に、ゲート電極３０１が形成され、当該ゲート電極３０１を覆うように、ゲート絶縁層３０２が形成されている。ゲート絶縁層３０２上には、ゲート電極３０１と対向する位置に、半導体層３０３が形成されている。半導体層３０３上には、絶縁層３０４が形成されている。絶縁層３０４上には、ソース電極３０５とドレイン電極３０６とが形成され、それぞれ、絶縁層３０４内に設けられたコンタクトホールを介して、半導体層３０３と電気的に接続している。
なお、トランジスタＴ７の構成は、トランジスタＴ６と同じである。
［１−１−２．ＣＯＦ、ＰＣＢ、制御回路および電源回路の構成］
ＣＯＦ２０は、表示部１１に各種信号を供給する駆動回路を備えたフレキシブルケーブルで構成され、有機ＥＬパネルのパッドに接続される。ＣＯＦ２０には、図１に示すように、信号線ＤＡＴＡに接続されるＣＯＦ２１と、走査線ＳＣＮに接続されるＣＯＦ２２とが含まれる。ＣＯＦ２１は、信号線ＤＡＴＡに輝度信号に応じた電圧を供給する信号線駆動回路を備えている。ＣＯＦ２２は、選択された表示画素に接続された走査線ＳＣＮに駆動信号を供給するための走査線駆動回路を備えている。
ＰＣＢ３０は、ＣＯＦ２０と制御部４０とを接続するプリント基板である。なお、図１では、紙面上、全てのＣＯＦ２０と接続されていないが、実際には、全てのＣＯＦ２０と制御部４０とが接続されている。
制御部４０は、有機ＥＬパネル１０Ａにおける映像の表示を制御する回路である。制御部４０は、例えば、輝度信号を生成して信号線ＤＡＴＡに印加する。また、制御部４０は、表示画素ＰＩＸの選択と非選択とを切り替えるための駆動信号を生成して走査線ＳＣＮに印加する。
電源回路（図示せず）は、制御部４０に、有機ＥＬディスプレイ１００を構成する各回路で用いられる電源を供給する回路である。電源回路は、例えば、図４に示すパッドＶＴＦＴの駆動電圧、パッドＶＲＥＦの参照電圧、パッドＶＩＮＩの初期電圧等を供給する。
［１−２．有機ＥＬパネルの検査方法］
有機ＥＬパネルの検査方法（点灯検査時における有機ＥＬパネル１０の電圧の設定方法）について、図７を基に説明する。図７は、点灯検査時における電圧の設定方法を示す図である。
なお、有機ＥＬパネルの点灯検査は、有機ＥＬディスプレイ１００の製造工程の１つであり、当該製造工程における有機ＥＬパネルの割断工程の後、ＣＯＦ２０を実装するＩＣ実装工程の前に行われる。
また、以下の説明において、「検査用信号」とは、点灯検査の際に入力される各種信号を示す。具体的には、点灯検査用の輝度信号（以下、適宜「検査用輝度信号」と称する）、点灯検査用の走査信号（駆動信号）（以下、適宜「検査用駆動信号」と称する）、点灯検査用の制御信号などを意味する。また、「配線」とは、データ線、走査線、制御線（制御線ＩＮＩ、制御線ＲＥＦ、制御線ＥＮＢ（図２参照））等を意味する。
点灯検査では、バックゲート型トランジスタＴＢＧ１およびＴＢＧ２のバックゲート端子に対し、点灯検査用のバックゲート電圧を与えるステップと、信号線ＤＡＴＡに対し、検査用輝度信号を与えると同時に、走査線ＳＣＮに対して検査用駆動信号を与えるステップとを実行する。
点灯検査用のバックゲート電圧を与えるステップでは、ＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２の抵抗値が低くなるように、つまり、バックゲート型トランジスタＴＢＧ１およびＴＢＧ２のソースドレイン間の閾値電圧が低くなるように、制御線ＬＣＢＧ１の電圧を調整する。言い換えると、制御線ＬＣＢＧ１に、信号線ＤＡＴＡおよび走査線ＳＣＮの電圧よりも高い所定の高電圧を印加する。
検査用輝度信号を与えるステップでは、信号線ＤＡＴＡに対し、直接接続されているパッドＰＤ１〜ＰＤｎからではなく、ＥＳＤ素子ＣＥＳＤ１を介して各パッドと接続されている検査用パッドＰＴＲから電圧（検査用輝度信号）を印加する。これにより、検査時に電圧を印加するパッド数を削減することができる。また、ＩＣ（例えば、ＣＯＦ）が実装された製品の状態では、ＩＣにおいてＥＳＤ対策が施されているが、当該点灯検査時にはＩＣが未実装のため、ＥＳＤ対策を行うという目的でもある。つまり、ＥＳＤ素子ＣＥＳＤ１を備えることにより、検査用パッドＰＴＲや、信号線ＤＡＴＡに直接接続されているパッドＰＤ１〜ＰＤｎに静電気放電による電流が流れた場合でも、表示部１１内の回路の破損を防止可能になる。
同様に、ＥＳＤ素子ＣＥＳＤ２を介して検査用駆動信号を入力することにより、駆動信号側のパッド数を削減すると同時に、検査用パッドＰＥｖｅｎ、ＰＯｄｄおよび、走査線ＳＣＮに直接接続されているパッドＰＳ１〜ＰＳｍに静電気放電による電流が流れた場合でも、表示部１１内の回路の破損を防止することが出来る。
なお、検査用パッドＰＢＧ１の電圧値は、ＥＳＤ素子ＣＥＳＤ１の抵抗値が所定の低抵抗値よりも低くなるように設定すればよい。言い換えると、ＥＳＤ素子ＣＥＳＤ１の抵抗値は、検査用パッドＰＢＧ１の電圧値と信号線ＤＡＴＡの電圧値との電圧差に依存して決まることから、電圧差の絶対値が一定の値よりも大きくなるように設定する。
つまり、制御線ＬＣＢＧ１に接続される検査用パッドＰＢＧ１に、検査用パッドＰＴＲに印加する電圧よりも高い所定の高電圧を印加する。
より具体的には、例えば、図７に示すように、検査用パッドＰＴＲ、つまり、信号線ＤＡＴＡに１０Ｖを印加し、検査用パッドＰＢＧ１に検査用パッドＰＴＲの印加電圧よりも高い２０Ｖを印加する。なお、図７では、１行１列目の表示画素ＰＩＸを示しているが、他の表示画素ＰＩＸについても、同じように電圧を設定する。また、信号線ＤＡＴＡの電圧値および検査用パッドＰＢＧ１の電圧値は、一例であり、これに限るものではない。
この場合、バックゲート型トランジスタＴＢＧ１およびＴＢＧ２のバックゲート端子に、信号線ＤＡＴＡよりも高い２０Ｖの高電圧が印加されることから、ＥＳＤ素子ＣＥＳＤ１の抵抗値が低くなる。このため、検査用パッドＰＥｖｅｎに入力した検査用駆動信号は、あまり減衰することなく、信号線ＤＡＴＡに伝達される。これにより、点灯検査を正常に実行することが可能になる。
なお、図７では、１行１列目の表示画素ＰＩＸを示しているが、他の表示画素ＰＩＸについても、同じように電圧を設定する。
また、点灯検査では、検査用輝度信号の電圧値は、複数の輝度値に対応するように順次変更される。このため、検査用パッドＰＢＧ１に印加する電圧は、検査用輝度信号の電圧値の最大値よりも大きい電圧値に設定する。なお、検査用パッドＰＢＧ１に印加する電圧は、検査用輝度信号の電圧値に応じて適宜変更しても良い。
［１−３．ＥＳＤ素子（静電保護回路）の通常動作時における電圧設定方法］
通常動作時における有機ＥＬパネル１０の電圧の設定方法について、図８を基に説明する。図８は、通常動作時における電圧の設定方法を示す図である。
通常動作時は、ＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２の抵抗値が高くなるように、つまり、バックゲート型トランジスタＴＢＧ１およびＴＢＧ２の閾値電圧が高くなるように、制御線ＬＣＢＧ１の電圧を調整する。言い換えると、制御線ＬＣＢＧ１の電圧に、信号線ＤＡＴＡおよび走査線ＳＣＮの電圧よりも低い所定の低電圧を印加する。
つまり、制御線ＬＣＢＧ１に接続される検査用パッドＰＢＧ１に、信号線ＤＡＴＡに接続するパッドＰＤ１に印加する電圧よりも低い所定の低電圧を印加する。
より具体的には、例えば、図８に示すように、パッドＰＤ１、つまり、信号線ＤＡＴＡに０Ｖを印加し、検査用パッドＰＢＧ１にパッドＰＤ１の印加電圧よりも低い電圧（例えば、−１０Ｖ）を印加する。但し、検査用パッドＰＢＧ１およびパッドＰＤ１の設定方法は、これに限るものではない。
なお、図８では、１行１列目の表示画素ＰＩＸを示しているが、他の表示画素ＰＩＸについても、同じように電圧を設定する。
この場合、バックゲート型トランジスタＴＢＧ１およびＴＢＧ２のバックゲート端子に、信号線ＤＡＴＡよりも高い所定の高電圧が印加されることから、ＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２の抵抗値が高くなる。このため、図８に示すように、ＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２に流れるリーク電流を低減することができる。これにより、通常動作時における消費電力の増大を抑えると同時に、表示部１１の特性の低下を防止可能になる。
［１−４．効果等］
上述したように、本実施の形態の有機ＥＬパネル１０Ａ（表示装置用パネル）は、バックゲート型トランジスタを用いて構成されたＥＳＤ素子（静電保護回路）を介して、点灯検査用の電圧が表示部１１に対して印加される。
ここで、図９は、トランジスタのＩＶ特性（ソースドレイン間電圧とソースドレイン間電流との関係）を示すグラフである。図９において、ＧＢＧＨは、バックゲート型トランジスタのバックゲート端子に、高電圧を印加した場合のＩＶ特性を示している。ＧＢＧＬは、バックゲート型トランジスタのバックゲート端子に、低電圧を印加した場合のＩＶ特性を示している。ＧＢＧＮは、バックゲート端子を備えないトランジスタのＩＶ特性を示している。
図９に示すように、バックゲート端子に高電圧を印加した場合は、低抵抗化して電流量が大きくなっていることが分かる。また、バックゲート端子に低電圧を印加した場合は、高抵抗化して電流量が小さくなっていることが分かる。
本実施の形態では、このようなバックゲート型トランジスタのＩＶ特性を利用し、点灯検査時と通常動作時とでＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２の抵抗状態を切り替える。
これにより、点灯検査時には、バックゲート端子の電圧を調整するのみで、ＥＳＤ素子を低抵抗化して点灯検査用の信号を正常に入力し、通常動作時には、ＥＳＤ素子を高抵抗化してリーク電流の増大を抑えるという２つの効果を同時に奏することが可能になる。
また、点灯検査を、有機ＥＬパネル１０Ａを切り出す割断工程の実行後に行うので、割断工程による不良をスクリーニングすることが可能になる。
（実施の形態２）
実施の形態２の表示装置用パネル、当該表示装置用パネルを備えた表示装置、および、表示装置用パネルの検査方法について、図１０を基に説明する。
本実施の形態の表示装置は、実施の形態１の表示装置とは、表示装置用パネル（有機ＥＬパネル）の構成が異なる。なお、表示装置用パネルの検査方法は、実施の形態１と同じである。
本実施の形態の表示装置は、実施の形態１と同様に、有機ＥＬディスプレイ１００である。有機ＥＬディスプレイ１００は、実施の形態１と同様に、有機ＥＬパネル１０Ｂ（１０）、ＣＯＦ２０、ＰＣＢ３０、制御部４０、および、電源回路（図示せず）等を備えている。なお、ＣＯＦ２０、ＰＣＢ３０、制御部４０、および、電源回路の構成は、実施の形態１と同じである。
［２−１．有機ＥＬパネル（表示装置用パネル）の構成］
本実施の形態の有機ＥＬパネル１０Ｂは、実施の形態１と同様に、映像の表示を行うパネルであり、有機ＥＬディスプレイ１００を構成する部品の１つである。図１０は、図１の破線で囲んだ部分の拡大図である。
有機ＥＬパネル１０Ｂは、図１０に示すように、表示部１１と、回路部１２Ｂ（１２）とを備えている。なお、表示部１１の構成は、実施の形態１と同じである。
回路部１２Ｂには、通常動作で用いられる配線およびパッド、および、点灯検査で用いられるテスト回路が形成されている。なお、通常動作で用いられる配線およびパッドの構成は、実施の形態１と同じである。
テスト回路には、図１０に示すように、検査用パッド、点灯検査用のＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２、並びに、複数のＥＳＤ配線ＬＥＳＤ（ＬＥＳＤ１およびＬＥＳＤ２）を接続するためのＥＳＤ素子ＣＥＳＤ５およびＣＥＳＤ６（第二抵抗回路）等が含まれる。なお、検査用パッド、並びに、ＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２の構成は、実施の形態１と同じである。
ここで、実施の形態１では、複数のＥＳＤ配線ＬＥＳＤを接続するために、バックゲート端子を備えないＥＳＤ素子ＣＥＳＤ３およびＣＥＳＤ４が用いられているのに対し、本実施の形態では、ＥＳＤ素子ＣＥＳＤ５およびＣＥＳＤ６が用いられている。
ＥＳＤ素子ＣＥＳＤ５は、一端がＥＳＤ配線ＬＥＳＤ１に、他端がノードＮＥ１に接続されている。ＥＳＤ素子ＣＥＳＤ６は、一端がＥＳＤ配線ＬＥＳＤ２に、他端がノードＮＥ２に接続されている。ＥＳＤ素子ＣＥＳＤ５およびＣＥＳＤ６の構成は、実施の形態１の図５Ａおよび図５Ｂに示すＥＳＤ素子ＣＥＳＤ１と同じである。
ＥＳＤ素子ＣＥＳＤ５およびＣＥＳＤ６を構成するバックゲート型トランジスタＴＢＧ１およびＴＢＧ２のバックゲート端子は、制御線ＬＣＢＧ２に接続されている。制御線ＬＣＢＧ２は、静電保護回路制御線の一例であり、検査用パッドＰＢＧ２に接続されている。検査用パッドＰＢＧ２は、バックゲート用パッドの一例である。
点灯検査時は、検査用パッドＰＢＧ２に低電圧を与えて高抵抗化させることにより、複数のＥＳＤ配線ＬＥＳＤを分離できる。また、通常動作時は、検査用パッドＰＢＧ２に高電圧を与えて低抵抗化させることにより、ＥＳＤ配線ＬＥＳＤの相対的な容量を増加させることができる。
［２−２．効果等］
本実施の形態の有機ＥＬパネル１０Ｂは、複数のＥＳＤ配線ＬＥＳＤを接続するＥＳＤ素子に、バックゲート型トランジスタを用いたＥＳＤ素子ＣＥＳＤ５およびＣＥＳＤ６を用いている。これにより、点灯検査時は、検査用パッドＰＢＧ２に低電圧を与えて高抵抗化させ、複数のＥＳＤ配線ＬＥＳＤを分離することが可能になり、より適切に、表示部１１への検査用輝度信号を正常に入力することが可能になる。また、通常動作時は、検査用パッドＰＢＧ２に高電圧を与えて低抵抗化させ、ＥＳＤ配線ＬＥＳＤの相対的な容量を増加させることができる。
また、本実施の形態の有機ＥＬパネル１０Ｂは、実施の形態１と同様に、バックゲート型トランジスタを用いて構成されたＥＳＤ素子（静電保護回路）を介して、点灯検査用の電圧が表示部１１に対して印加される。これにより、実施の形態１と同様に、点灯検査時には、バックゲート端子の電圧を調整するのみで、ＥＳＤ素子を低抵抗化して点灯検査用の信号を正常に入力し、通常動作時には、ＥＳＤ素子を高抵抗化してリーク電流の増大を抑えるという２つの効果を同時に奏することが可能になる。
（実施の形態３）
実施の形態３の表示装置用パネル、当該表示装置用パネルを備えた表示装置、および、表示装置用パネルの検査方法について、図１１〜図１３を基に説明する。
本実施の形態の表示装置は、実施の形態１の表示装置とは、表示装置用パネル（有機ＥＬパネル）の構成が異なる。なお、表示装置用パネルの検査方法は、実施の形態１と同じである。
本実施の形態の表示装置は、実施の形態１と同様に、有機ＥＬディスプレイ１００である。有機ＥＬディスプレイ１００は、実施の形態１と同様に、有機ＥＬパネル１０Ｃ（１０）、ＣＯＦ２０、ＰＣＢ３０、制御部４０、および、電源回路（図示せず）等を備えている。なお、ＣＯＦ２０、ＰＣＢ３０、制御部４０、および、電源回路の構成は、実施の形態１と同じである。
［３−１．有機ＥＬパネル（表示装置用パネル）の構成］
本実施の形態の有機ＥＬパネル１０Ｃは、実施の形態１と同様に、映像の表示を行うパネルであり、有機ＥＬディスプレイ１００を構成する部品の１つである。図１１は、図１の破線で囲んだ部分の拡大図である。
有機ＥＬパネル１０Ｃは、図１１に示すように、表示部１１と、回路部１２Ｃ（１２）とを備えている。なお、表示部１１の構成は、実施の形態１と同じである。
回路部１２Ｃには、通常動作で用いられる配線およびパッド、および、点灯検査で用いられるテスト回路が形成されている。なお、通常動作で用いられる配線およびパッドの構成は、実施の形態１と同じである。
テスト回路には、図１１に示すように、検査用パッド、点灯検査用のＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２、並びに、複数のＥＳＤ配線ＬＥＳＤ（ＬＥＳＤ１およびＬＥＳＤ２）を接続するためのＥＳＤ素子ＣＥＳＤ３およびＣＥＳＤ４等が含まれる。なお、検査用パッド、並びに、ＥＳＤ素子ＣＥＳＤ１〜ＣＥＳＤ４の構成は、実施の形態１と同じである。
本実施の形態のテスト回路は、さらに、抵抗Ｒ１および抵抗Ｒ２（第一抵抗回路）を含んでいる。
抵抗Ｒ１は、検査用パッドＰＥｖｅｎと検査用パッドＰＢＧ１との間に設けられている。抵抗Ｒ２は、検査用パッドＰＯｄｄと検査用パッドＰＢＧ１との間に設けられている。また、抵抗Ｒ１およびＲ２は、バックゲート端子を備えないＥＳＤ素子を用いてもよいし、通常の抵抗素子を用いてもよい。抵抗Ｒ１および抵抗Ｒ２の抵抗値は、例えば、通常動作時におけるＥＳＤ素子ＣＥＳＤ１の抵抗値としてもよい。さらに、抵抗Ｒ１および抵抗Ｒ２の抵抗値は、同じであってもよいし、異なっていても良い。
なお、抵抗Ｒ１およびＲ２は、有機ＥＬパネル１０の搬送時あるいは表示装置の製造時等におけるサージ電圧による不具合を低減するために設けられている。
以下、パッドＰＤ１から、（１）電圧値の高いサージ電圧が進入した場合および（２）電圧値が低いサージ電圧が進入した場合のそれぞれにおける回路の状態について、図１２および図１３を基に説明する。
図１２は、パッドＰＤ１から電圧値の高いサージ電圧が入力された場合のＥＳＤ素子ＣＥＳＤ１の状態を示す回路図である。図１３は、パッドＰＤ１から電圧値の低いサージ電圧が入力された場合のＥＳＤ素子ＣＥＳＤ１の状態を示す回路図である。
（１）パッドＰＤ１から電圧値の高いサージ電圧が入力された場合、図１２に示すように、パッドＰＤ１から、バックゲート型トランジスタＴＢＧ１を介して、ＥＳＤ配線ＬＥＳＤ１に電流が逃げる。本実施の形態では、検査用パッドＰＥｖｅｎとＰＢＧ１とが抵抗Ｒ１により短絡され、同電位となっているため、バックゲートソース間電圧Ｖｂｓは、０Ｖとなる。このため、ＥＳＤ素子ＣＥＳＤ１は低抵抗（バックゲートを備えないトランジスタとほぼ同等の抵抗、図９のＩＶ特性ＧＢＧＮを参照）となっており、表示部１１側に電流が入るのを防止できる。
（２）パッドＰＤ１から電圧値の低いサージ電圧が入力された場合、図１３に示すように、ＥＳＤ配線ＬＥＳＤ１から、バックゲート型トランジスタＴＢＧ２を通って、パッドＰＤ１側に電流が流出する。本実施の形態では、上述したように、抵抗Ｒ１により、バックゲートソース間電圧Ｖｂｓは０Ｖであり、ＥＳＤ素子ＣＥＳＤ１は、例えば、図９に示すＩＶ特性ＧＢＧＮのバックゲートを備えないトランジスタとほぼ同等の抵抗となっている。これにより、表示部１１側に電流が入るのを効果的に防止できる。仮に、抵抗Ｒ１が無い状態でＰＢＧ１に負の電荷が蓄積された場合、Ｖｂｓ＜０の状態で電圧が保持され、例えば図９に示すＧＢＧＬのようにＥＳＤ素子ＣＥＳＤ１は高抵抗化することになる。すると、パッドＰＤ１に入力されたサージ電圧を十分ＥＳＤ配線ＬＥＳＤ１に逃がすことが出来なくなる。抵抗Ｒ１は上記を防ぐために設けられたバックゲートソース間のバイパス抵抗である。
なお、抵抗Ｒ１により検査用パッドＰＥｖｅｎと検査用パッドＰＢＧ１とが短絡されているため、点灯検査時に、一方の検査用パッドから他方の検査用パッドにリーク電流が生じ、パッドに入力される信号が減衰することが考えられる。しかし、抵抗Ｒ１は十分高抵抗であり、かつ、検査用パッドには外部電源から直接信号を入力するため、点灯検査には影響を与えないと考えてよい。具体的には、抵抗Ｒ１の抵抗値が１ｋΩ、検査用パッドＰＥｖｅｎの電圧値と検査用パッドＰＢＧ１の電圧値との差であるＰＡＤ間電圧が２０Ｖの場合、リーク電流は２０ｍＡである。このため、２０ｍＡよりも大きい駆動能力の外部電源を用いることで、点灯検査を正常に行うことが可能である。
［３−２．効果等］
本実施の形態の有機ＥＬパネル１０Ｃ（表示装置用パネル）は、搬送時あるいは表示装置の製造時におけるサージ電圧対策用の抵抗Ｒ１および抵抗Ｒ２を設けている。これにより、搬送時あるいは表示装置の製造時等において、外部からサージ電圧が進入した場合でも、バックゲートソース間電圧Ｖｂｓが０Ｖになるため、ＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２が高抵抗化するのを防止することが可能になる。
また、本実施の形態の有機ＥＬパネル１０Ｃは、実施の形態１および実施の形態２と同様に、バックゲート型トランジスタを用いて構成されたＥＳＤ素子（静電保護回路）を介して、点灯検査用の電圧が表示部１１に対して印加される。これにより、実施の形態１と同様に、点灯検査時には、バックゲート端子の電圧を調整するのみで、ＥＳＤ素子を低抵抗化して点灯検査用の信号を正常に入力し、通常動作時には、ＥＳＤ素子を高抵抗化してリーク電流の増大を抑えるという２つの効果を同時に奏することが可能になる。
（実施の形態４）
実施の形態４の表示装置用パネル、当該表示装置用パネルを備えた表示装置、および、表示装置用パネルの検査方法について、図１４および図１５を基に説明する。
本実施の形態の表示装置は、実施の形態１の表示装置とは、表示装置用パネル（有機ＥＬパネル）の構成が異なる。なお、表示装置用パネルの検査方法は、実施の形態１と同じである。
本実施の形態の表示装置は、実施の形態１と同様に、有機ＥＬディスプレイ１００である。有機ＥＬディスプレイ１００は、実施の形態１と同様に、有機ＥＬパネル１０Ｄ（１０）、ＣＯＦ２０、ＰＣＢ３０、制御部４０、および、電源回路（図示せず）等を備えている。なお、ＣＯＦ２０、ＰＣＢ３０、制御部４０、および、電源回路の構成は、実施の形態１と同じである。
［４−１．有機ＥＬパネル（表示装置用パネル）の構成］
本実施の形態の有機ＥＬパネル１０Ｄは、実施の形態１と同様に、映像の表示を行うパネルであり、有機ＥＬディスプレイ１００を構成する部品の１つである。図１４は、図１の破線で囲んだ部分の拡大図である。
有機ＥＬパネル１０Ｄは、図１４に示すように、表示部１１と、回路部１２Ｄ（１２）とを備えている。なお、表示部１１の構成は、実施の形態１と同じである。
回路部１２Ｄには、通常動作で用いられる配線およびパッド、および、点灯検査で用いられるテスト回路が形成されている。なお、通常動作で用いられる配線およびパッドの構成は、実施の形態１と同じである。
テスト回路には、図１４に示すように、検査用パッド、点灯検査用のＥＳＤ素子ＣＥＳＤ１およびＣＥＳＤ２、並びに、複数のＥＳＤ配線ＬＥＳＤ（ＬＥＳＤ１およびＬＥＳＤ２）を接続するためのＥＳＤ素子ＣＥＳＤ３およびＣＥＳＤ４（第二抵抗回路）等が含まれる。なお、ＥＳＤ素子ＣＥＳＤ１〜ＣＥＳＤ４の構成は、実施の形態１と同じである。
本実施の形態の検査用パッドには、検査用パッドＰＴＲ、検査用パッドＰＴＧ、検査用パッドＰＴＢ、検査用パッドＰＥｖｅｎ、検査用パッドＰＯｄｄが含まれる。これらの検査用パッドの構成は、実施の形態１と同じである。
本実施の形態では、実施の形態１の検査用パッドＰＢＧ１は設けられず、制御線ＬＣＢＧ１は、初期電圧が供給されるパッドＶＩＮＩに接続される。
ここで、パッドＶＩＮＩは、図４に示す表示画素ＰＩＸの駆動トランジスタＴ５のソース端子（ノードＮ２）に初期電圧を供給するためのパッドである。この初期電圧は、スイッチング素子Ｔ４を介して駆動トランジスタＴ５のソース端子に入力される。
［４−２．電圧設定方法］
本実施の形態の有機ＥＬパネル１０Ｄの電圧設定方法について、図１５を用いて説明する。
（１）通常動作時
図１５は、本実施の形態における通常動作時の表示画素ＰＩＸの電圧の設定方法を示す図である。
図１５に示すように、通常動作時は、ＥＳＤ素子ＣＥＳＤ１は、バックゲート端子の電圧（＝ＶＩＮＩ）が−６Ｖ、信号線ＤＡＴＡの電圧が１．５〜１１．５Ｖとなる。つまり、制御線ＬＣＢＧ１の電圧（−６Ｖ）が信号線ＤＡＴＡの電圧（１．５〜１１．５Ｖ）よりも低いため、ＥＳＤ素子ＣＥＳＤ１は高抵抗となる。これにより、パッドＰＤ１の電圧を表示画素ＰＩＸに供給する際、リーク電流を抑えることが可能になる。
（２）点灯検査時
点灯検査時は、例えば、実施の形態１と同様に、点灯検査用パッドＰＴＲに１０Ｖを印加し、パッドＶＩＮＩに２０Ｖを印加してもよい。この時、スイッチング素子Ｔ４のゲート端子にはオフ電圧（例えば−５Ｖ）を印加しておけば、パッドＶＩＮＩとノードＮ２が電気的に切り離されるので、パッドＶＩＮＩの電圧が点灯検査に影響を与えることはない。このように設定すれば、制御線ＬＣＢＧ１の電圧（２０Ｖ）がＥＳＤ配線ＬＥＳＤ１の電圧（１０Ｖ）よりも高いため、ＥＳＤ素子ＣＥＳＤ１は低抵抗となる。これにより、点灯検査用パッドＰＴＲの電圧が表示画素ＰＩＸに供給されることになる。
［４−３．実施の形態４の変形例］
なお、本実施の形態において、制御線ＬＣＢＧ１を、パッドＶＩＮＩに接続される電源線以外の配線、例えば、パッドＶＲＥＦに接続される電源線に接続してもアプリケーションによっては構わない。
例えば、図１５では通常動作時において、選択された表示画素ＰＩＸの信号線ＤＡＴＡに印加される電圧範囲は１．５Ｖ〜１１．５Ｖである。この場合、信号線ＤＡＴＡに印加される電圧が３Ｖ以上の範囲においては、パッドＶＲＥＦに接続される電源線の電圧３Ｖが印加されているＥＳＤ素子ＣＥＳＤ１のバックゲート端子よりも、ソース端子の方が高電圧となり、Ｖｂｓ＜０となって、リーク電流を減少させることが出来る。しかし、信号線ＤＡＴＡに印加される電圧が１．５Ｖ〜３Ｖの範囲においてはＶｂｓ＞０となり、リーク電流が増加することになる。この場合、高階調の表示画像を主体とする画像（例えば、白い背景色を多用するウェブサイトのような画面）を主に扱うようなアプリケーションにおいては、信号線ＤＡＴＡの電圧がほぼ３Ｖ以上となるため、実質的にはリーク電流は殆ど増加することは無く、問題ないと言える。
［４−４．効果等］
本実施の形態の有機ＥＬパネル１０Ｄでは、実施の形態１の検査用パッドＰＢＧ１を設けず、通常動作で用いられるパッドの１つを、検査用パッドＰＢＧ１として用いる（兼用する）ので、バックゲート端子の電圧の制御において、専用の検査用パッドを設ける必要がなくなる。
また、本実施の形態の有機ＥＬパネル１０Ｄは、実施の形態１〜実施の形態３と同様に、バックゲート型トランジスタを用いて構成されたＥＳＤ素子（静電保護回路）を介して、点灯検査用の電圧が表示部１１に対して印加される。これにより、実施の形態１〜実施の形態３と同様に、点灯検査時には、バックゲート端子の電圧を調整するのみで、ＥＳＤ素子を低抵抗化して点灯検査用の信号を正常に入力し、通常動作時には、ＥＳＤ素子を高抵抗化してリーク電流の増大を抑えるという２つの効果を同時に奏することが可能になる。
（他の実施の形態等）
（１）上記各実施の形態では、主に、信号線ＤＡＴＡについて、バックゲート型トランジスタを用いた静電保護回路を適用する場合について説明したが、走査線ＳＣＮに適用しても良いし、信号線ＤＡＴＡおよび走査線ＳＣＮの両方に適用しても良い。
（２）また、上記各実施の形態において、各構成要素（制御部４０等）は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。ここで、上記各実施の形態の画像復号化装置などを実現するソフトウェアは、次のようなプログラムである。
すなわち、このプログラムは、コンピュータ（表示装置用パネルの検査装置）に、表示装置用パネルに対し、バックゲート型トランジスタの閾値電圧が高くなるように静電保護回路制御線の電圧を調整し、表示装置用パネルの検査を行うステップを実行させる。
以上、一つまたは複数の態様に係る表示装置用パネル、表示装置、表示装置用パネルの検査方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
本発明は、例えば、有機ＥＬディスプレイ等の表示装置に利用可能である。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ 有機ＥＬパネル
１１ 表示部
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ 回路部
２０、２１、２２ ＣＯＦ
３０ ＰＣＢ
４０ 制御部
１００ 有機ＥＬディスプレイ
２００、３００ ＥＳＤ素子
２０１、３０１ ゲート電極
２０２、３０２ ゲート絶縁層
２０３、３０３ 半導体層
２０４、３０４ 絶縁層
２０５、３０５ ソース電極
２０６ バックゲート電極
２０７、３０６ ドレイン電極
ＣＥＳＤ１、ＣＥＳＤ２、ＣＥＳＤ３、ＣＥＳＤ４、ＣＥＳＤ５、ＣＥＳＤ６ ＥＳＤ素子
ＬＣＢＧ１、ＬＣＢＧ２ 制御線
ＬＥＳＤ、ＬＥＳＤ１、ＬＥＳＤ２ ＥＳＤ配線
ＰＥｖｅｎ、ＰＯｄｄ、ＰＢＧ１、ＰＢＧ２、ＰＴＲ、ＰＴＧ、ＰＴＢ 検査用パッド
ＰＤ１、ＰＳ１、ＶＩＮＩ、ＶＲＥＦ、ＶＴＦＴ パッド
ＳＣＮ 走査線
ＤＡＴＡ 信号線
ＲＥＦ、ＥＮＢ、ＩＮＩ 制御線
Ｎ１、Ｎ２、Ｎ３、ＮＥ１、ＮＥ２ ノード
ＴＢＧ１、ＴＢＧ２ バックゲート型トランジスタ
Ｔ１、Ｔ２、Ｔ３、Ｔ４ スイッチング素子
Ｔ５ 駆動トランジスタ
Ｔ６、Ｔ７ トランジスタ
Ｃ１ 容量素子
ＯＥＬ１ 有機ＥＬ素子

Claims (11)

  1. 複数の表示画素を含む表示部と、
    検査用信号を入力するための検査用パッドが接続された静電保護配線と前記表示画素に接続される配線とに接続された静電保護回路と、
    前記静電保護回路に接続された静電保護回路制御線とを備え、
    前記静電保護回路は、ゲート電極とドレイン電極とが短絡されたバックゲート型トランジスタを含み、
    前記静電保護回路制御線は、一端が前記バックゲート型トランジスタのバックゲート端子に接続されている、
    表示装置用パネル。
  2. 前記バックゲート型トランジスタは、ボトムゲート型トランジスタである、
    請求項１に記載の表示装置用パネル。
  3. 前記静電保護回路制御線の他端に接続されるバックゲート用パッドを備える、
    請求項１または２に記載の表示装置用パネル。
  4. 前記バックゲート用パッドと前記検査用パッドとを接続する第一抵抗回路を備える、
    請求項３に記載の表示装置用パネル。
  5. 前記静電保護回路制御線の他端は、通常動作時に、前記配線の電圧よりも低い所定の電圧が印加されるパッドに接続される、
    請求項１または２に記載の表示装置用パネル。
  6. 前記静電保護配線が複数の場合に、複数の前記静電保護配線を接続する第二抵抗回路を備える、
    請求項１〜５の何れか１項に記載の表示装置用パネル。
  7. 前記表示画素は、有機エレクトロルミネッセンス素子を用いて構成される、
    請求項１〜６の何れか１項に記載の表示装置用パネル。
  8. 請求項１〜７の何れか１項に記載の表示装置用パネルを備える、
    表示装置。
  9. 請求項１〜７の何れか１項に記載の表示装置用パネルの検査方法であって、
    前記バックゲート型トランジスタのバックゲート端子に対し、点灯検査用のバックゲート電圧を印加するステップと、
    前記配線に対し、前記検査用信号を与えるステップとを実行する、
    表示装置用パネルの検査方法。
  10. 前記点灯検査用のバックゲート電圧を印加するステップでは、前記バックゲート型トランジスタのドレイン電極に接続された前記配線の電圧よりも高い所定の電圧を、前記バックゲート端子の電圧として、前記静電保護回路制御線に印加する、
    請求項９に記載の表示装置用パネルの検査方法。
  11. 前記点灯検査用のバックゲート電圧を与えるステップと前記検査用信号を与えるステップは、前記表示装置用パネルにＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を実装する前に実行される、
    請求項９または１０に記載の表示装置用パネルの検査方法。
JP2013206844A 2013-10-01 2013-10-01 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法 Active JP6296277B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013206844A JP6296277B2 (ja) 2013-10-01 2013-10-01 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
US14/483,159 US9413167B2 (en) 2013-10-01 2014-09-11 Panel for display device, display device, and method for testing panel for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013206844A JP6296277B2 (ja) 2013-10-01 2013-10-01 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法

Publications (2)

Publication Number Publication Date
JP2015072315A JP2015072315A (ja) 2015-04-16
JP6296277B2 true JP6296277B2 (ja) 2018-03-20

Family

ID=52739425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013206844A Active JP6296277B2 (ja) 2013-10-01 2013-10-01 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法

Country Status (2)

Country Link
US (1) US9413167B2 (ja)
JP (1) JP6296277B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929028B2 (en) 2022-04-05 2024-03-12 Samsung Display Co., Ltd. Display panel and display device including same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871341A (zh) * 2014-03-19 2014-06-18 深圳市华星光电技术有限公司 一种测试电路及显示面板
CN105575300B (zh) * 2015-12-16 2018-11-09 武汉华星光电技术有限公司 阵列基板的esd检测方法
KR20170080851A (ko) * 2015-12-30 2017-07-11 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102409881B1 (ko) * 2016-03-21 2022-06-17 삼성디스플레이 주식회사 표시 장치 및 쇼트 검사 방법
US10242617B2 (en) * 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
US10777587B2 (en) * 2016-09-02 2020-09-15 Sharp Kabushiki Kaisha Active matrix substrate and display device provided with active matrix substrate
KR102479823B1 (ko) * 2017-06-30 2022-12-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102423191B1 (ko) * 2017-09-05 2022-07-21 삼성디스플레이 주식회사 표시장치 및 표시장치의 검사 방법
KR102446077B1 (ko) * 2017-12-29 2022-09-21 엘지디스플레이 주식회사 전계 발광 표시장치
CN108962107A (zh) * 2018-07-17 2018-12-07 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN109166515B (zh) * 2018-10-29 2019-09-17 惠科股份有限公司 显示装置及其调节方法
US11341878B2 (en) 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
CN110927997B (zh) * 2019-11-21 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板测试线路及测试方法
CN111489672B (zh) * 2020-06-15 2023-08-15 业成科技（成都）有限公司 显示面板、电子设备和显示面板的控制方法
CN111883063B (zh) * 2020-07-17 2021-11-12 合肥维信诺科技有限公司 像素电路、显示面板及显示装置
CN112631470B (zh) * 2021-01-07 2024-01-05 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN113281943A (zh) * 2021-05-19 2021-08-20 武汉华星光电技术有限公司 显示面板及显示装置
CN116190372A (zh) * 2021-11-26 2023-05-30 长鑫存储技术有限公司 一种静电保护电路及芯片
CN115241236A (zh) * 2022-06-20 2022-10-25 京东方科技集团股份有限公司 显示基板及显示装置
CN115633526B (zh) * 2022-12-21 2023-04-07 固安翌光科技有限公司 发光装置及发光装置的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3379896B2 (ja) * 1997-11-14 2003-02-24 シャープ株式会社 液晶表示装置及びその検査方法
JP2007192959A (ja) * 2006-01-18 2007-08-02 Sony Corp 表示装置
JP2009122244A (ja) * 2007-11-13 2009-06-04 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法、及び表示装置
JP5165356B2 (ja) * 2007-12-13 2013-03-21 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102257547B (zh) * 2010-01-06 2014-07-23 松下电器产业株式会社 有源矩阵基板、显示面板以及它们的检查方法
KR101537458B1 (ko) * 2011-04-08 2015-07-16 샤프 가부시키가이샤 반도체 장치 및 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929028B2 (en) 2022-04-05 2024-03-12 Samsung Display Co., Ltd. Display panel and display device including same

Also Published As

Publication number Publication date
JP2015072315A (ja) 2015-04-16
US9413167B2 (en) 2016-08-09
US20150091444A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
JP6296277B2 (ja) 表示装置用パネル、表示装置、および、表示装置用パネルの検査方法
KR102628756B1 (ko) 표시 패널 및 표시 패널 크랙 검출 방법
JP5351268B2 (ja) アクティブマトリクス基板、表示パネル及びそれらの検査方法
JP6343424B2 (ja) 有機発光表示装置
JP6034033B2 (ja) 配線および逆多重化部の不良検出方法、不良検出装置および不良検出装置を含む表示パネル
KR101362015B1 (ko) 정전기 보호회로를 구비한 평판표시장치
JP2021523389A (ja) 表示パネル及びその割れ検出方法、並びに表示装置
TWI427592B (zh) 顯示裝置
US20080106835A1 (en) Active device array substrate having electrostatic discharge protection capability
KR20160108639A (ko) 표시 패널, 표시 장치 및 표시 패널의 구동 방법
TW201351378A (zh) 顯示器
KR101931175B1 (ko) 쇼트 불량 검사 방법, 표시 장치의 쇼트 불량 검사 방법 및 유기 발광 표시 장치의 쇼트 불량 검사 방법
US10810939B2 (en) Display device
JP5241959B2 (ja) アクティブマトリクス基板の検査方法
JP5899532B2 (ja) アクティブマトリクス基板
JP2009229635A (ja) 表示装置およびその製造方法
KR20150062356A (ko) 유기전계발광 표시장치
JP6991873B2 (ja) 表示装置及び検査方法
JP4944547B2 (ja) 画像表示装置及びその製造方法または駆動方法
KR102345847B1 (ko) 전압선택장치 및 이를 포함하는 유기발광표시장치
KR20230037786A (ko) 디스플레이 장치
KR102093627B1 (ko) 유기발광다이오드 표시장치 및 이의 리페어 방법
KR102051628B1 (ko) 정전기 방전 회로를 포함하는 소스 구동 집적 회로 및 소스 구동 집적 회로의 레이아웃 방법
KR102313655B1 (ko) 유기발광표시장치 및 유기발광표시패널
KR20160023977A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180207

R150 Certificate of patent or registration of utility model

Ref document number: 6296277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113