KR20050088179A - 능동 매트릭스형 표시 장치 및 그 검사 방법 - Google Patents

능동 매트릭스형 표시 장치 및 그 검사 방법 Download PDF

Info

Publication number
KR20050088179A
KR20050088179A KR1020057010986A KR20057010986A KR20050088179A KR 20050088179 A KR20050088179 A KR 20050088179A KR 1020057010986 A KR1020057010986 A KR 1020057010986A KR 20057010986 A KR20057010986 A KR 20057010986A KR 20050088179 A KR20050088179 A KR 20050088179A
Authority
KR
South Korea
Prior art keywords
transistor
gate
display element
electrode
voltage
Prior art date
Application number
KR1020057010986A
Other languages
English (en)
Inventor
히데유키 노리마츠
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20050088179A publication Critical patent/KR20050088179A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

기판과, 상기 기판상에 형성되는 복수의 화소 각각을 이루는 표시 소자를 제공하기 위한 전극과, 상기 전극과 전류원 라인(Is(m))에 접속되는 제 1 트랜지스터(Q2)와, 상기 제 1 트랜지스터(Q2)의 게이트와 데이터 저장용 신호 라인(Data(m))에 접속되는 제 2 트랜지스터(Q1)와, 상기 전류원 라인(Is(m)) 및 상기 제 1 트랜지스터(Q2)의 상기 게이트에 접속되는 저장 커패시터(C1)와, 상기 전극 및 상기 표시 소자에 인접하는 별도의 표시 소자의 게이트 신호 라인(Gate(n-1))에 접속되어 상기 제 1 트랜지스터로부터 상기 전극으로 흐르는 전류를 별도의 표시 소자의 게이트 신호 라인(Gate(n-1))에 유도하는 제 3 트랜지스터를 포함하는 능동 매트릭스형 표시 장치가 개시된다.

Description

능동 매트릭스형 표시 장치 및 그 검사 방법{ACTIVE MATRIX DISPLAY AND ITS TESTING METHOD}
본 발명은, 전계 발광(electro1uminesence: 이하, "EL"이라고부른다) 소자를 기판상에 제작하여 형성된 전자 표시 장치(전기 광학 장치)에 관한 것으로, 특히, 능동 매트릭스형 TFT(thin film transistor)를 이용한 유기 EL(organic electroluminesence, 또는 OEL) 표시 장치 등의 표시 장치 및 그 검사 방법에 관한 것이다.
스스로 발광하는 타입의 소자로서 EL 소자를 갖는 능동 매트릭스형 EL 표시 장치의 연구가 활발히 진행되고 있다. EL 표시 장치는, 유기 EL 표시 장치 또는 유기 발광 다이오드(organic light emitting diode: OLED)이라고도 불리고 있다. EL 소자는, 일반적으로 한 쌍의 전극(양극 및 음극)사이에 EL 층이 끼워진 적층 구조를 갖는다. 대표적인 것으로서는, 코닥 이스트만 컴퍼니의 Tang 등이 제안한 정공전달층, 발광층, 전자전달층의 적층 구조를 들 수 있다. 이러한 EL 소자를 이용한 능동 매트릭스형 표시 장치는 스스로 발광하고 얇아서, 저전력을 소비하여 구동할 수 있으므로 차세대 표시 장치로서 유망하다.
이러한 표시 회로에 대해서는, 유리 기판상에 형성된 TFT 구동 회로 상에 스스로 발광의 유기 EL의 소자 등을 형성하기 전에, 각 화소의 구동 회로가 올바로 형성되어 있는가를 미리 확인하는 것이 바람직하다. 이것은 유리 기판상에 유기 EL 소자의 구동 회로를 형성한 단계에서 불량품이 발생할 가능성이 비교적으로 높은 것에 기인한다. 그러므로 빠른 시기에 불량품을 제거하여 생산성을 향상할 수 있다는 장점이 있다. 그러나, 저렴하고 정밀도가 높으며 효율적으로 검사하기 위한 장치가 제안되지 않았다.
이와 같은 문제를 해결하기 위해서, 이하의 일본 특허 공개 번호 제2002-108243호 공보(제9면, 도 2: 이하, "특허 문헌 1"이라고 함)의 방법이 제안되어 있다. 이 방법은 TFT 기판에 대하여, 유기 EL 소자의 대신에 도전성을 갖는 필름을 증착시킴으로써 회로 특성을 평가하는 방법이다. 그러나, 특허 문헌 1의 방법은 시험 후에 이 도전막을 제거하기 위해 별도의 공정을 필요로 한다. 도전막이 충분히 제거되지 않은 경우에는 최종적인 제품의 품질에 불량이 발생한다.
또 다른 방법으로서, 각 화소의 구동 회로에 커패시터를 미리 내장하여 놓은 방법이 일본 특허 공개 번호 제2002-297053호 공보(제3면, 도 1: 이하, "특허 문헌 2"라 함) 및 일본 특허 공개 번호 제2002-32035호 공보(제5, 6면, 도 1: 이하, "특허 문헌 3"이라 함)에 개시되어 있다. 하나의 예로서, 특허 문헌 2의 회로을 이용하여 설명할 것이다. 도 20은 특허 문헌 2의 능동 매트릭스형 표시 장치에서의 부호(150)를 나타내는 각 화소의 등가 회로이다. 이 회로는 스위칭 용도의 제 1 트랜지스터(Tr1)와, 소자 구동 용도의 제 2 트랜지스터(Tr2)와, 데이터 저장 용도의 커패시터(C1)와, 회로 시험 용도로 부가된 커패시터(C2)를 포함한다. OEL을 표시 소자로 하는 각 화소는 TFT 기판상에 매트릭스 형상으로 형성된 매트릭스 어레이 기판(20)을 구성하고 있다. 제 1 트랜지스터(Tr1)의 드레인 단자(D)는 데이터 전압 신호(Vdata)의 입력 라인에 접속되고, 게이트 단자(G)는 외부로부터 게이트 신호(GateSig)를 수신한다. 제 1 트랜지스터(Tr1)의 소스 단자(S)는 저장 커패시터(C1)의 한쪽의 단자와 제 2 트랜지스터(Tr2)의 게이트 단자(G)와 접속되어 있다. 그리고, 저장 커패시터(C1)의 다른 쪽 단자는 라인(Vsc)에 접속되어 있다. 제 2 트랜지스터(Tr2)의 소스 단자(S)에는 전원 전압(PVdd)이 인가되어 있다. 드레인 단자(D)는 OEL 소자의 양극 및 부가 커패시터(C2)의 한쪽의 단자와 접속되어 있다. 또한, 부가 커패시터(C2)의 다른 쪽 단자는 라인(Vsc)에 접속되어 있다. 도 20에서 다이오드(152)로 표시되는 소자는 EL 소자나 LCD 등의 발광 소자 또는 구동 소자 그 자체의 부하를 개략적으로 나타낸 것에 불과하다.
다음으로 도 20에 도시된 회로의 동작에 대하여 간단히 설명한다. 제 1 트랜지스터(Tr1)의 드레인 단자(S)에 원하는 계조값에 해당하는 데이터 전압 신호를 인가하고, 게이트 단자(G)에 게이트 신호를 입력하여 제 1 트랜지스터(Tr1)를 온 상태로 하여, 데이터 전압 신호의 전압 값에 해당하는 전하를 저장 커패시터(C1)에 저장한다. 그리고, 이 저장 커패시터(C1)에 저장된 전하량에 의해, 제 2 트랜지스터(Tr2)의 소스 단자(S)와 드레인 단자(D)의 사이의 도통 상태(저항)를 제어한다. 전원 전압(PVdd)과 이 제어된 저항에 의해 결정된 전류에 의해서 OEL 소자가 구동된다. 이때, 부가 커패시터(C2)의 한쪽의 단자에도 전력이 공급되기 때문에 그 전력에 따른 전하가 부가 커패시터(C2)에 축적된다. 따라서, 이 부가 커패시터(C2)에 축적된 전하를 조사함으로써 트랜지스터의 상태를 판단하여, TFT 기판상의 화소의 구동 회로의 결함을 검사한다.
도 21에 도시하는 바와 같이, 특허 문헌 3은 도 20과 동일한 능동 매트릭스형 표시 장치(160)에 포함된 각각의 화소 내의 위에서 언급한 커패시터(또는 커패시턴스)에 대응하는 커패시터(9108)가 EL 소자 등의 구동 전극(9105)과 이웃하는 발광 소자의 게이트 라인(G2)과 접속하는 형태를 개시한다.
그러나, 특허 문헌 2 및 특허 문헌 3의 예에서는 이하의 문제가 있다. 우선 구동 회로가 정상 또는 이상(고장 또는 불량)인 것을 조사할 수는 있지만, 회로가 원하는 특성을 갖는지, 예를 들어 발광 소자의 복수의 계조값에 대하여 구동 회로가 출력하는 전류가 설계 사양을 만족시키는지에 대해서까지 정확히 판단하는 것은 어렵다. 또한, 과도 응답과 같은 특성 조사도 곤란하다. 커패시터를 이용한 회로를 구성한 경우에는, 직류 전류 등에 대한 특성의 조사도 일반적으로 곤란하다.
이상 설명한 바와 같이, 종래 방법으로서는 실제로 사용되는 표시 상태에 따른 전류 특성이나 전압 특성을 평가하는 것이 곤란하다.
도 1은, 부하 소자로서, (a) 내지 (c)는 트랜지스터(Qt)를 이용한 경우를, (d) 및 (e)는 다이오드(Dt)를 이용한 경우를, (f)는 커패시터(Ct)를 이용한 경우를 각각 나타내는 본 발명의 능동 매트릭스형 표시 장치의 개략도이다.
도 2는, 도 1의 (a)에 대응하는 본 발명의 제 1 실시예인 능동 매트릭스형 표시 장치의 기판상의 회로를 나타내는 회로도이다.
도 3은, 도 1의 (b)에 대응하는 본 발명의 제 2 실시예인 능동 매트릭스형 표시 장치의 기판상의 회로를 나타내는 회로도이다.
도 4는, 도 1의 (c)에 대응하는 본 발명의 제 3 실시예인 능동 매트릭스형 표시 장치의 기판상의 회로를 나타내는 회로도이다.
도 5는, 도 4에 나타내는 본 발명의 제 1 실시예의 능동 매트릭스형 표시 장치의 기판상의 회로로서, 트랜지스터(Qt)의 드레인 및 게이트를 함께 접속한 형태를 나타내는 회로도이다.
도 6은, 도 5에 나타내는 본 발명의 제 1 실시예의 능동 매트릭스형 표시 장치의 기판상의 회로에 있어서, 트랜지스터(Qt)의 드레인 및 게이트를 함께 접속하여, 그 접속단을 그 표시 화소의 게이트 라인(Gate(n))에 접속한 것을 나타내는 회로도이다.
도 7은, 도 4에 나타내는 본 발명의 제 1 실시예의 능동 매트릭스형 표시 장치의 기판상의 회로에 있어서, 트랜지스터(Qt)의 소스 및 게이트의 접속단을 변경한 것을 나타내는 회로도이다.
도 8은, 도 7에 나타내는 능동 매트릭스형 표시 장치의 기판상의 회로에 있어서, 트랜지스터(Qt)의 소스 및 게이트의 접속단을 도 7과 거꾸로 한 것을 나타내는 회로도이다.
도 9는, 도 1의 D에 대응하는 본 발명의 제 4 실시예인 능동 매트릭스형 표시 장치의 기판상의 회로를 나타내는 회로도이다.
도 10은, 도 9에 대응하는 본 발명의 제 4 실시예인 능동 매트릭스형 표시 장치의 기판상의 회로에 있어서, 그 접속단을 그 표시 화소의 게이트 라인(Gate(n))에 접속한 형태를 나타내는 회로도이다.
도 11은, 도 1의 E에 대응하는 본 발명의 제 5 실시예인 능동 매트릭스형 표시 장치의 기판상의 회로를 나타내는 회로도이다.
도 12는, 새로운 피드백 커패시터(Cfb)을 추가한 본 발명의 제6의 실시예인 능동 매트릭스형 표시 장치의 회로도이다.
도 13의 (a)는, 도 12의 제 6 실시예에 있어서, Q1 및 Q2에 n 형의 트랜지스터를 이용한 경우의 화소의 구동 회로의 개략도이다.
도 13의 (b)는, 전압 구동 타입인 도 13의 A의 회로의 동작을 설명하기 위한 흐름도이다.
도 14의 (a)는, 도 12의 제 6 실시예에 있어서, Q1에 n 형의 트랜지스터를 이용하고, Q2에 p 형의 트랜지스터를 이용한 경우의 화소의 구동 회로의 개략도이다.
도 14의 (b)는, 전류 구동 타입인 도 14의 (a)의 회로의 동작을 설명하기 위한 흐름도이다.
도 15는, 도 9의 실시예에 있어서의 다이오드(Dt)를 커패시터(Ct)로 치환한 도 1의 F에 대응하는 본 발명의 제 7 실시예를 나타내는 회로도이다.
도 16은, 도 15의 회로에 있어서, 커패시터(Ct)를 자기의 게이트 라인(Gate(n))에 접속한 본 발명의 실시예를 나타내는 회로도이다.
도 17의 (a)는, 도 15의 주목하는 화소의 구동 회로를 도시한 개략도이다.
도 17의 (b)는, 도 17의 (a)의 회로의 동작을 설명하기 위한 흐름도이다.
도 18의 (a)는, 도 16의 주목하는 화소에 있어서, 트랜지스터(Q1)에 n 형을 사용하고, 트랜지스터(Q2)에 p 형을 사용하는 구동 회로를 도시한 개략도이다.
도 18의 (b)는, 도 18의 (a)의 회로의 동작을 설명하기 위한 흐름도이다.
도 19의 (a)는, 도 16의 주목하는 화소에 있어서, 트랜지스터(Q1 및 Q2)에 n 형을 사용하는 구동 회로를 도시한 개략도이다.
도 19의 (b)는, 도 19의 (a)의 회로의 동작을 설명하기 위한 흐름도이다.
도 20은, 커패시터를 이용한 종래의 능동 매트릭스형 표시 장치에서 1 화소당의 등가 회로를 나타내는 회로도이다.
도 21은, 커패시터를 이용한 종래의 능동 매트릭스형 표시 장치의 화소부의 회로 구성을 나타내는 회로도이다.
본 발명은 이러한 상황에서, 실제의 표시 상태에 따른 결함 검사를 용이하게 실행할 수 있는 표시 장치를 제공하는 것을 목적으로 한다. 구체적으로는, 기판과, 기판상에 형성되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과, 전극과 제 1 전류원 라인(Is(m))과 접속되고 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압으로 규정하는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터(Q2)의 게이트와 데이터 저장 용도의 신호 라인(Data(m))과 접속되고 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인(Gate(n))의 전압을 이용하여 결정하는 제 2 트랜지스터(Ql)와, 전류원 라인(Is(m))과 제 1 트랜지스터의 게이트에 접속되고 제 2 트랜지스터가 온 상태인 동안 제 2 트랜지스터를 통하여 데이터 저장용 신호 라인(Data(m))으로부터 공급되는 전압 신호를 저장하는 저장 커패시터(C1)와, 그 소스와 드레인이 전극과 표시 소자와는 별도의 표시 소자용 게이트 신호 라인(Gate(n-1) 또는 Gate(n+1))에 접속되고, 제 1 트랜지스터로부터 전극에 흐르는 전류를 별도의 표시 소자용 게이트 신호 라인(Gate(n-1) 또는 Gate(n+1))으로 유도하도록 그 게이트가 제어되는 제 3 트랜지스터(Qt)를 포함하는 능동 매트릭스형 표시 장치를 제공한다.
여기서, 제 3 트랜지스터의 게이트가 표시 소자와는 별도의 표시 소자용 제 2 전류원 라인(Is(m+1))에 접속되고 게이트를 온 상태 또는 오프 상태로 제어하는 형태이나, 제 3 트랜지스터의 게이트가 별도의 표시 소자용 게이트 신호 라인(Gate(n-1) 또는 Gate(n+1))에 접속되어 게이트를 온 상태 또는 오프 상태로 제어하는 것도 바람직하다.
또한, 기판과, 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하는 전극과, 전극과 제 1 전류원 라인(Is(m))에 접속되고, 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터(Q2)의 게이트와 데이터 저장용 신호 라인(Data(m))에 접속되고 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인(Gate(n))의 전압을 이용하여 결정하는 제 2 트랜지스터(Ql)와, 전류원 라인(Is(m))과 제 1 트랜지스터의 게이트에 접속되고, 제 2 트랜지스터가 온 상태인 동안 제 2 트랜지스터를 통하여 데이터 저장용 신호 라인(Data(m))으로부터 공급되는 전압 신호를 저장하는 저장 커패시터(C1)와, 그 소스와 드레인이 전극과 게이트 신호 라인(Gate(n))에 접속되고, 표시 소자와는 별도의 표시 소자용 게이트 신호 라인(Gate(n+1))의 전위를 변경하여 그 게이트를 온 상태 또는 오프 상태로 하여 제 1 트랜지스터로부터 전극에 흐르는 전류를 게이트 신호 라인(Gate(n))으로 유도하는 제 3 트랜지스터(Qt)를 포함하는 능동 매트릭스형 표시 장치를 제공한다.
여기서, 표시 소자는 유기 EL 소자인 것이 바람직하다. 제 3 트랜지스터의 게이트가 별도로 제공되는 전원 공급 라인(Gate(Common))에 접속되어 있는 것이 바람직하다. 제 3 트랜지스터의 게이트가 별도로 제공되는 전류 방출 라인(Drain(n))에 접속되는 것이 바람직하다. 제 3 트랜지스터가 p 형인 것이 바람직하다. 제 3 트랜지스터로부터의 라인이 표시 장치가 가동 상태에 있는 때 2개 이상의 표시 소자를 동시에 제어하는 주변 회로에 접속되고, 제 3 트랜지스터가 해당 주변 회로를 통하여 순차적으로 스위칭되는 것이 바람직하다.
또한 본 발명은 표시 장치의 검사 방법을 제공한다. 구체적으로는, 능동 매트릭스형 표시 장치의 각 표시 소자를 검사하는 방법으로서, 제 2 트랜지스터(Ql)의 게이트 전압을 제어하여 저장 커패시터(C1)에 전하를 축적하는 단계와, 검사 대상의 표시 소자와는 별도의 표시 소자용 제 1 라인의 전위를 바꿔 제 3 트랜지스터(Qt)의 게이트를 제어하는 단계와, 검사 대상의 표시 소자용 제 1 전류원 라인에 접속되는 측정기를 이용하여 제 3 트랜지스터(Qt)를 통하여 전극으로부터 흐르는 전류 또는 전하량을 측정하는 단계를 포함하는 표시 장치의 검사 방법을 제공한다.
또한 본 발명은 실제의 표시 상태에서의 결함 검사를 용이하게 실행할 수 있는 제 2 표시 장치를 제공한다. 구체적으로, 기판과, 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과, 전극과 전류원 라인(Is(m))에 접속되고, 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터(Q2)의 게이트와 데이터 저장용 신호 라인(Data(m))에 접속되고 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인(Gate(n))의 전압을 이용하여 결정하는 제 2 트랜지스터(Q1)와, 전류원 라인과 제 1 트랜지스터의 게이트에 접속되고 상기 제 2 트랜지스터가 온 상태인 동안 제 2 트랜지스터를 통하여 데이터 저장용 신호 라인(Data(m))으로부터 공급되는 신호를 저장하는 저장 커패시터(C1)와, 전극(ITO)과 표시 소자와는 별도의 표시 소자용 게이트 신호 라인(Gate(n+1)또는 Gate(n-1))에 접속되는 다이오드(Dt)를 포함하는 표시 장치를 제공한다.
여기서, 표시 소자는 유기 EL 소자인 것이 바람직하다. 다이오드가 별도로 제공되는 전류 방출 라인(Drain(n))에 접속되는 것이 바람직하다.
또한 본 발명은 제 2 표시 장치의 검사 방법도 제공한다. 구체적으로는, 제 2 능동 매트릭스형 표시 장치의 각 화소를 검사하는 방법으로서, 제 2 트랜지스터(Q1)의 게이트를 제어하여 저장 커패시터(C1)에 전하를 축적하는 단계와, 검사 대상의 표시 소자와는 별도의 표시 소자용 제 1 라인의 전위를 바꿔 검사 대상의 표시 소자와는 별도의 표시 소자용 제 2 라인에 접속되는 측정기를 이용하여 다이오드(Dt)를 통하여 전극으로부터 흐르는 전류 또는 전하량을 측정하는 단계를 포함하는 표시 장치의 검사 방법을 제공한다.
또한 본 발명은 실제의 표시 상태에 따라 결함 검사를 용이하게 실행할 수 있는 제 3 표시 장치도 제공한다. 구체적으로는, 능동 매트릭스형 표시 장치로서, 표시 장치에 포함되는 화소의 각각이, 화소의 표시 소자에 접속되는 전극과, 전극 과 화소용 제 1 라인(Is)에 접속되는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터의 게이트와 전압 신호를 인가하기 위한 데이터 저장용 신호 라인(Data(m))에 접속되는 제 2 트랜지스터(Ql)와, 제 1 트랜지스터의 게이트와 화소용 제 2 라인(Common)에 접속되는 저장 커패시터(C1)와, 제 1 트랜지스터로부터 전극에 흐르는 전류에 의해서 전하가 축적되도록 전극과 제 1 트랜지스터의 게이트에 접속되는 부하 커패시터(Cfb)를 포함하는 표시 장치를 제공한다.
여기서, 표시 소자는 유기 EL 소자인 것이 바람직하다.
또한 본 발명은 제 3 표시 장치의 검사 방법도 제공한다. 구체적으로는, 제 3 능동 매트릭스형 표시 장치의 각 화소를 검사하는 방법으로서, 제 1 전압(V1)을 제 1 트랜지스터(Q2)에 공급하는 단계와, 제 2 트랜지스터(Q1)의 게이트에 접속되는 게이트 신호 라인(Gate(n))을 제어하여 제 2 트랜지스터(Ql)를 잠시 온으로 한 후 오프로 하여, 데이터 저장용 신호 라인(Data(m))의 전압을 제 1 트랜지스터(Q2)의 게이트에 제공함으로써 저장 커패시터(C1)와 부하 커패시터(Cfb)에 전하를 축적하는 단계와, 제 1 전압(V1)을 감소시키는 단계와, 제 2 트랜지스터(Q1)를 온으로 하고, 데이터 저장용 신호 라인(Data(m))에 접속되는 전하 측정기를 이용하여 저장 커패시터(C1)에 축적된 전하량을 측정하는 단계와, 각 화소에 있어서 측정된 전하량과 제 1 전압을 공급했을 때의 전하량과의 차를 구하는 단계와, 차가 소정의 범위 내에 있는가를 판단하는 단계를 포함하는 표시 장치의 검사 방법을 제공한다.
여기서, 제 1 전압(V1)을 감소시키는 단계에 있어서, 제 1 전압은 전하를 축적하는 단계에서의 전극의 전압보다도 낮은 소정의 전압까지 감소시키는 것이 바람직하다. 제 1 전압(V1)을 제 1 트랜지스터(Q2)에 공급하는 단계에 앞서 저장 커패시터(C1)에 축적되어 있는 전하량을 미리 리세트하는 단계를 더 포함하는 것이 바람직하다. 제 1 전압(V1)을 감소시키는 단계에 있어서, 제 1 전압은 제 1 트랜지스터(Q2)의 임계값 전압에 의해서 제 1 트랜지스터가 오프가 될 때까지 감소시키는 것이 바람직하다.
또한 본 발명은 실제의 표시 상태에 따른 결함 검사를 용이하게 실행할 수 있는 제 4 표시 장치를 제공한다. 구체적으로는, 기판과, 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과, 전극과 전류원 라인(Is(m))에 접속되는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터(Q2)의 게이트와 데이터 저장용 신호 라인(Data(m))에 접속되고, 그 게이트에 게이트 신호 라인(Gate(n)))이 접속되는 제 2 트랜지스터(Q1)와, 제 1 트랜지스터(Q2)의 게이트와 전류원 라인(Is(m))에 접속되는 저장 커패시터(C1)와, 제 1 트랜지스터(Q2)가 온 상태일 때 흐르는 전류에 의해 전하를 축적하도록 전극과 별도의 표시 소자의 제 2 트랜지스터(Ql)의 게이트에 접속되는 라인(Gate(n-1))에 접속되는 부하 커패시터(Ct)를 포함하는 능동 매트릭스형 표시 장치를 제공한다.
또한 본 발명은 기판과, 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과, 전극과 전류원 라인(Is(m))에 접속되는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터(Q2)의 게이트와 데이터 저장용 신호 라인(Data(m))에 접속되고, 그 게이트에 게이트 신호 라인(Gate(n))이 접속되는 제 2 트랜지스터(Ql)와, 제 1 트랜지스터(Q2)의 게이트와 전류원 라인(Is(m))에 접속되는 저장 커패시터(C1)와, 제 1 트랜지스터(Q2)가 온 상태일 때 흐르는 전류에 의해서 전하를 축적하도록 전극 및 같은 표시 소자의 제 2 트랜지스터(Ql)의 게이트에 접속되고, 게이트 신호 라인(Gate(n))에 접속되는 부하 커패시터(Ct)를 포함하는 능동 매트릭스형 표시 장치를 제공한다.
여기서, 표시 소자는 유기 EL 소자인 것이 바람직하다.
또한 본 발명은 제 4 표시 장치에 대한 검사 방법도 제공한다. 구체적으로는, 제 4 능동 매트릭스형 표시 장치의 각 표시 소자를 검사하는 방법으로서, 제 2 트랜지스터(Ql)의 게이트를 제어하여 저장 커패시터(C1)에 전하를 축적하는 단계와, 검사 대상의 표시 소자와는 별도의 표시 소자용 게이트 신호 라인(Gate(n+1))의 전위를 바꿔, 검사 대상의 표시 소자의 전류원 라인(Is(m))에 접속되는 측정기를 이용하여 전극으로부터 흐르는 전류 또는 전하량을 측정하는 단계를 포함하는 표시 장치의 검사 방법을 제공한다.
또한, 상기 실시 형태로 기재된 능동 매트릭스형 표시 장치에서 별도의 표시 소자가 검사 대상의 표시 소자에 인접하는 능동 매트릭스형 표시 장치도 제공한다. 또한, 상기 실시 형태로 기재된 능동 매트릭스형 표시 장치의 검사 방법에서 별도의 표시 소자가 검사 대상의 표시 소자에 인접하는 능동 매트릭스형 표시 장치의 검사 방법도 제공한다.
또한 본 발명은 주목하는 화소에 기록 조작을 하여 동시에 전류 측정 회로를 형성하고 전류를 측정함으로써 실제의 표시 상태에 따른 결함 검사를 용이하게 실행할 수 있는 제 5 표시 장치도 제공한다.
구체적으로는, 본 발명은 기판과, 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과, 전극과 제 1 전류원 라인에 접속되고 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와, 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압으로 규정하는 제 2 트랜지스터와, 그 드레인이 전극에 접속되고, 그 소스 및 그 게이트가 표시 소자용 게이트 신호 라인에 접속되며, 제 1 트랜지스터로부터 전극에 흐르는 전류를 표시 소자용 게이트 신호 라인으로 유도하는 제 3 트랜지스터를 포함하는 능동 매트릭스형 표시 장치를 제공한다.
또한, 본 발명은 기판과, 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과, 전극과 전류원 라인에 접속되고 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와, 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와, 전극 및 표시 소자용 게이트 신호 라인에 접속되는 다이오드를 포함하는 능동 매트릭스형 표시 장치를 제공한다.
또한 본 발명은 제 5 표시 장치를 이용한 검사 방법도 제공한다. 구체적으로는, 제 5 표시 장치의 각 표시 소자를 검사하는 방법으로서, 검사 대상의 표시 소자용 게이트 신호 라인의 전위를 바꿔 제 2 트랜지스터의 게이트 전압을 제어하고, 제 1 트랜지스터의 게이트에 상기 데이터 저장용 신호 라인으로 규정되는 전압을 제공하고, 제 3 트랜지스터의 게이트 또는 다이오드를 제어하는 단계와, 게이트 신호 라인 또는 제 1 전류원 라인에 접속되는 측정기를 이용하여 제 3 트랜지스터 또는 다이오드를 통하여 전극으로부터 흐르는 전류 또는 전하량을 측정하는 단계를 포함하는 표시 장치의 검사 방법을 제공한다.
또한 본 발명은 전류 측정 회로를 형성함과 동시에 주목하는 화소에 기록함으로써 실제의 표시 상태에 따른 전류를 검사할 수 있어 결함 검사를 용이하게 실행할 수 있는 제 6 표시 장치를 제공한다.
구체적으로는, 본 발명은 기판과, 기판상에 제공되는 복수의 화소의 각각을 구성하는 표시 소자를 제공하기 위한 전극과, 전극과 제 1 전류원 라인에 접속되고, 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와, 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와, 그 게이트와 드레인이 전극과 표시 소자와는 별도의 표시 소자용 게이트 라인에 접속되고, 제 1 트랜지스터로부터 전극에 흐르는 전류를 별도의 표시 소자용 게이트 신호 라인으로 유도하도록 그 게이트가 제어되는 제 3 트랜지스터를 포함하는 능동 매트릭스형 표시 장치를 제공한다. 여기서, 제 3 트랜지스터의 게이트는 표시 소자용 게이트 라인에 접속되어 게이트의 온 상태 또는 오프 상태를 제어하는 것이 바람직하다.
또한, 본 발명은 제 6 표시 장치의 각 표시 소자를 검사하는 방법에 있어서, 검사 대상의 표시 소자용 게이트 신호 라인의 전위를 바꾸어 제 2 트랜지스터의 게이트 전압을 제어하고, 제 1 트랜지스터의 게이트에 데이터 저장용 신호 라인으로 결정되는 전압을 공급하고, 제 3 트랜지스터의 게이트를 제어하는 단계와, 검사 대상의 표시 화소용 제 1 전류원 라인 또는 검사 대상의 표시 소자와는 별도의 표시 소자용 게이트 신호 라인에 접속되는 측정기를 이용하여 제 3 트랜지스터를 통하여 전극으로부터 흐르는 전류를 측정하는 단계를 포함하는 표시 장치의 검사 방법을 제공한다.
여기서, 표시 장치에 사용되는 트랜지스터는 특별히 제한이 없는 경우에는 p 형 또는 n 형의 어느 쪽의 것을 이용하여도 좋다.
또한 본 발명은 각 화소에 대응하는 표시 소자를 위한 전극과 구동 장치가 제공된 기판상에 제공되는 표시 장치를 일반적으로 테스트하기 위한 것으로서, 현재 각광받고 있는 투명 전극을 이용하여 기판 측에 표시하는 형태의 표시 장치에 반드시 한정되지 않고, 전극이나 구동 장치를 제공하는 기판 위에 놓여지는 발광 물질이나 대향 전극 쪽에 표시하는 표시 장치도 포함한다. 따라서, 기판에 놓여지는 전극은 투명 전극에 한정되는 것이 아니다.
또한, 표시 장치로서 스스로 발광하는 유기 EL 소자의 개구 면적을 가능한 멀리 떨어지도록 하는 것, 즉, 전극의 면적을 보다 크게 하는 것이 바람직하기 때문에, 검사를 위해 각 화소에 각각 내장되는 소자는 될 수 있는 한 작은 면적의 것을 선택하는 것이 바람직하다. 또, 각 화소에 대응하는 표시 소자의 그룹을 분할하여 계측하고 전류 및 전압측정의 분해능을 향상하도록 각 표시 소자에 대하여 분리한 라인이 이루어지고 있는 것이 바람직하다.
본 명세서에서는 음극과 양극과의 사이에 마련되는 모든 층을 총칭하여 EL 층이라고 부르고 있다. 여기서 EL 층은 정공주입층, 정공운반층, 발광층, 전자운반층, 전자주입층을 포함한다. 또한, 본 명세서에서는, 양극, EL 층, 음극 보다는 형성된 발광 소자를 EL 소자라고 부르고 있다. 또, 본 명세서 내에서 EL 소자는 일중항 여기자로부터의 발광(형광)을 이용하는 것과 삼중항 여기자로부터의 발광(인광)을 이용하는 것을 모두 포함한다.
먼저, 본 발명의 몇 개의 실시예에 대하여, 도 1을 이용하여 설명한다. 도 1은, 화소 주변부에서, EL이나 액정(LCD) 등의 소자를 발광 또는 구동하기 위해서 전극에 접속되는 몇 개의 부하 소자의 종류 및 그 접속을 도시하고 있다. 여기서 ITO 전극이라고 불리는 인듐과 주석의 산화물을 유리 등의 기판상에 증착하여 형성한 투명 전극을 채용한 경우를 예로 들어 표시하고 있기 때문에 이 기판상의 전극을 가리켜 "ITO"라고, 특히 도면에서는 약칭한다. 그러나, 본 발명은 ITO 전극 등의 투명 전극에 한정되는 것이 아니라, 기판상에 전극과 트랜지스터 등의 구동 회로를 형성하여 제조하는 표시 장치에 일반적으로 적용 가능한 것이다. 또한, 부하 소자로서, 도 1(a) 내지 도 1(c)에서는 트랜지스터(Qt)를 이용한 형태를, 도 1(d) 및 도 1(e)는 다이오드(Dt)를 이용한 형태를, 도 1(f)는 커패시터(Ct)를 이용한 형태를 각각 나타내고 있다. 또, 도 1(a) 내지 도 1(f)에서 파선으로 둘러싸인 부분은 능동 매트릭스형 표시 장치를 구성하는 하나의 화소의 구동 회로를 나타내는 것이다. 또, 이후의 도 3 내지 도 12와 도 15 및 도 16에 있어서도 파선으로 둘러싸인 부분이 능동 매트릭스형 표시 장치를 구성하는 하나의 화소의 구동 회로를 도시한다.
다음에, 도 1(a)를 참조하여 본 발명의 구동 회로의 부하 소자로서 트랜지스터(Qt)를 이용한 경우의 기본적인 표시 장치의 회로 구성에 대하여 설명한다. 도 1 (a)에서는, 능동 매트릭스형 표시 장치를 구성하는 화소의 구동 회로는, EL 소자 등에 접속되어 통상 도전성을 갖는 투명한 ITO로 이루어지는 전극과, 해당 전극과 해당 화소용 전류원 라인(Is(m))과 접속되고 EL 소자 등의 온 상태나 오프 상태를 그 게이트에 인가되는 전압에 의해서 변환하는 제 1 트랜지스터(Q2)와, 제 1 트랜지스터(Q2)의 게이트에 전압 신호를 부여하기 위한 데이터 저장용 신호 라인(Data(m))과 접속되고 제 1 트랜지스터(Q2)의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압에 의해 전환하고 있는 제 2 트랜지스터(Ql)와, 전류원 라인(Is(m))과 제 1 트랜지스터(Q2)의 게이트에 접속되고 제 2 트랜지스터(Q1)가 온 상태인 동안에 제 2 트랜지스터(Q1)를 통하여 공급되는 데이터용 전압 신호를 저장하는 저장 커패시터(C1)와, 전극과 주목하는 화소와는 별도의 화소용 혹은(또는) 인접하는 화소용 라인(Gate(n-1))과 접속되고, 해당하는 별도의 화소용 라인(Is(m+1))의 전위를 변경하여 그 게이트를 온 상태 또는 오프 상태로 함으로써 제 1 트랜지스터(Q2)로부터 전극에 흐르는 전류를 별도의 화소용 라인으로 유도하는 제 3 트랜지스터(Qt)를 포함한다. 또한, 화소의 주변부에는 주변 회로(20, 30)에 접속되는 패드(10,12)나, 각 화소의 전원을 온 또는 오프하기 위한 스위치(14) 등이 배치된다. 이러한 주변 회로(20, 30) 등을 포함하는 도 1(a)의 보다 상세한 회로는 도 2에 도시되어 있다.
여기서, 본 발명의 회로는 부하 소자로서 상기 제 3 트랜지스터(Qt)를 추가하고 있는 점에서 종래의 회로와 다르다. 또한, 후술하는 바와 같이, 본 발명에서는 이 트랜지스터(Qt) 부분을 다이오드(Dt)나 커패시터(Ct)로 변경할 수 있다.
또, 부하 소자인 트랜지스터(Qt)나 다이오드(Dt)나 커패시터(Ct)를 추가하는 경우에는, 전극과 트랜지스터(Q2)의 접속의 상태를 확인할 수 있도록 제 1 트랜지스터(Q2)와 부하 소자가 전극을 통하여 접속되도록 하는 것이 바람직하다.
다음으로 도 2를 이용하여, 도 1(a)의 트랜지스터를 이용한 회로의 동작을 설명한다. 여기서, 도 2의 파선으로 둘러싸인 부분은 도 1(a)의 파선으로 둘러싸인 부분에 해당한다. 또, 본 명세서의 도면에서 참조 기호에 _n이 붙어 있는 경우는 n 형 트랜지스터를 의미하여, _p가 붙어 있는 경우는 p 형 트랜지스터를 의미한다. 우선, 트랜지스터(Q2)의 게이트 전압을 제어하여 전극(ITO 전극)의 전류량을 제어한다. 이것은 Data(m)에 소망하는 전압을 인가하고 Gate(n)으로 제어하여 Q1을 잠시 온으로 한 후 오프하여 데이터 저장용 커패시터(C1)에 전하를 축적하게 한다. 다음에 이 상태가 변경될 때까지는 커패시터(C1)에 전압이 유지된다. 따라서 이 상태에서 EL 소자가 형성되어 있다면 전극을 통하여 EL 소자 등(도시하지 않음)에 전력이 공급되어 발광한다.
다음으로, 주목하고 있는 화소와는 별도의 화소의 전류원 라인, 예컨대 주목하고 있는 화소에 이웃하는 전류원 라인(Is(m+1))으로 트랜지스터(Qt)의 게이트를 제어하고, 주목하고 있는 화소에 이웃하는 게이트 라인(Gate(n+1))에 트랜지스터(Qt)의 드레인을 접속한다. 그리고, 이 Is(m) 라인에 접속되어 있는 전류계(도시하지 않음)를 이용하여 전극에 흐르는 전류(즉, EL 소자에 흐르는 전류)를 측정한다.
도 1(a) 또는 도 2에 도시된 실시예의 경우에는, 트랜지스터(Qt)가 p 형인 것이 바람직하다. 이것은, 실제로 EL 소자를 발광(또는 구동)하는 경우에, 트랜지스터(Q2)로부터 EL 발광에 공급되는 전류가 트랜지스터(Qt)를 통하여 흘러나오는 경우를 피하기 위해서는 트랜지스터(Qt)의 게이트 전압 및 소스 전압이 0인 경우에 이 트랜지스터(Qt)에 흐르는 전류가 오프가 되는 것이 바람직한 때문이다. 여기서, 트랜지스터(Q1 및 Q2)에도 p 형을 이용하면, 트랜지스터(Qt)를 포함하여 모두 p 형 트랜지스터로 구성할 수 있다.
여기서, 트랜지스터(Q2)에 n 형을 이용하면 전극의 전압을 설정하는 구동 회로가 되고, 트랜지스터(Q2)에 p 형을 이용하면 전극(ITO)의 전류를 설정하는 구동 회로가 된다. 또, 어느 쪽의 경우에 있어서도 동작 원리는 동일한다.
다음으로, 도 3을 참조하여, 상기 제 1 실시예를 개량한 본 발명의 제 2 실시예를 설명한다. 상기 제 1 실시예에서는 트랜지스터(Qt)를 별도의 화소 예컨대, 이웃하는 화소의 전류원 라인(Is(m+1))으로 제어하였지만, 이 제 2 실시예에서는 새로운 전원 공급 라인인 L_게이트 라인(도 1(b)의 Gate(Common)에 대응)을 제공하여 트랜지스터(Qt)를 제어한다. 또한, 이 새로운 전원 공급선인 L_게이트 라인에 대하여도 앞의 경우와 같이 주변 회로로부터 전압 제어 등을 실행할 수 있다. 따라서, 상기 제 1 실시예의 트랜지스터(Qt)에 대한 제한이 해소되어, 예를 들어 트랜지스터(Qt)에 n 형을 사용할 수도 있다.
다음으로 도 4를 참조하여 본 발명의 제 3 실시예를 설명한다. 제 3 실시예는 상기 제 2 실시예에 덧붙여 별도의 새로운 라인으로 전류 방출 라인(Drain(n))을 제공하고, 이 새로운 라인(Drain(n))에 트랜지스터(Qt)의 출력을 접속한다. 그리고, 전류원 라인(Is(m)) 또는 이 새로운 라인(Drain(n))에 전류계(도시하지 않음)를 연결하여 상기 제 1 및 제 2 실시예와 같이 전극에 흐르는 전류를 측정할 수 있다.
이 경우에는, 전극에 흐르는 전류의 측정을 위해 별도의 화소용 게이트 라인, 예컨대, 이웃하는 화소의 게이트 라인(Gate(n-1)나 Gate(n+1)) 등을 사용할 필요가 없다. 이 때문에, 전류 측정 때의 제한이 해소되어 측정의 자유도가 증가하는 장점이 있다.
또, 도 2의 주목하고 있는 화소와는 별도의 화소용 전류원 라인(Is(m+1))을 제공하지 않고 트랜지스터(Qt)의 드레인과 트랜지스터(Qt)의 게이트를 접속하고, 이 트랜지스터(Qt)의 드레인과 게이트을 접속한 라인을 화소 구동용 게이트 라인(Gate(n)), 또는 인접하는 화소 구동용 게이트 라인(Gate(n+1) 또는 Gate(n-1))에 접속할 수도 있다. 이 경우는 도 5에 도시되어 있다. 이 구성은 트랜지스터(Q1과 Qt)가 p 형인 경우에 적용 가능하다. 이 경우에서 트랜지스터(Qt)의 접속단인 게이트 라인이 선택되어 전압이 로우가 되면, 트랜지스터(Qt)가 온이 되기 때문에, 트랜지스터(Qt)가 다이오드인 경우와 같은 방법으로 사용될 수 있다.
다음으로, 도 5를 참조하여, 그 전류 특성의 평가 방법을 설명할 것이다. 우선, 트랜지스터(Q2)의 게이트 전압을 제어하여 전극의 전류량을 제어한다. 이것은, 주목하는 화소의 데이터 저장용 전압 신호 라인(Data(m))에 원하는 전압을 출력하고 주목하는 화소의 게이트 라인(Gate(n))의 전압을 로우로 하여 트랜지스터(Q 1)를 잠시 온으로 한 후 오프하여, 데이터 저장용 커패시터(C1)에 전하를 축적하게 한다. 다음으로 이 상태가 변경될 때까지는 커패시터(C1)에 전압이 저장된다. 따라서, 이 상태에서 전극에 EL 소자가 형성되어 있으면 전극을 통하여 EL 소자에 있는 전자 및 정공의 재결합이 발생하여 EL 소자가 지속적으로 구동 또는 발광하게 된다.
이어서 주목하고 있는 화소와는 별도의 화소, 예를 들어 인접하는 화소의 게이트 라인(Gate(n+1))에 의해서 트랜지스터(Qt)의 게이트 전압을 로우로 하여 트랜지스터(Qt)를 온 함으로써 트랜지스터(Qt)에 흐르는 전류가 트랜지스터(Q2)를 통하여 Gate(n+1)에 흐르게 된다. 그리고 이때 전류원 라인(Is(m))에 접속되어 있는 전류계(도시하지 않음)를 이용하여 전극에 흐르는 전류(즉, EL 소자가 형성되어 있었으면, 거기에 흐를 전류)를 측정한다.
이에 따라, Data(m) 및 Gate(n)을 이용하여 트랜지스터(Q1)를 켰다 끄는 동작, 다시 말해 주목하는 화소에 기록하는 동작을 한 뒤 Gate(n+1)의 전압을 로우로 함으로써 주목하는 화소와는 별도의 화소, 예컨대, 인접하는 화소에 데이터 신호를 입력하는 때에 주목하는 화소에 흐르는 전류를 측정할 수 있다. 바꿔 말하면, 주목하는 화소와는 별도의 화소 또는 인접하는 화소의 게이트 라인을 제어함으로써 홀드 상태가 되어 있는 주목하는 화소의 구동 회로의 전류 특성을 측정할 수 있다.
여기서, 상기 측정에는 주목하는 화소와는 별도의 화소의 게이트 라인 (Gate(n+1))이 사용되지만, 이 별도의 화소의 전류 공급용 라인(Is(m+1))은 사용되지 않는다. 따라서, 제어가 간단하고 소자의 회로 설계의 부담이 적다.
다음으로, 도 6은 주목하고 있는 화소와는 별도의 화소의 전류원 라인(Is(m+1))을 제공하지 않고, 트랜지스터(Qt)의 드레인과 트랜지스터(Qt)의 게이트를 접속하여 이 트랜지스터(Qt)의 드레인과 게이트를 접속한 라인을 화소 구동용 게이트 라인(Gate(n))에 접속시킨 경우를 도시하고 있다. 이 구성은, 트랜지스터(Q1와 Qt)가 p 형의 경우에 적용 가능하다. 이 경우에 트랜지스터(Qt)의 접속단인 게이트 라인이 선택되어 전압이 로우가 되면 트랜지스터(Qt)가 온이 되기 때문에, 트랜지스터(Qt)가 다이오드인 경우와 같은 방법을 사용할 수 있다.
다음에, 도 6을 참조하여 전류 특성의 평가 방법을 설명할 것이다. 우선, 트랜지스터(Q2)의 게이트 전압을 제어하여 전극의 전류량을 제어한다. 즉, 주목하는 화소의 데이터 저장용 전압 신호 라인(Data(m))에 원하는 전압을 출력하고, 주목하는 화소의 게이트 라인(Gate(n))의 전압을 로우로 하여 트랜지스터(Q1)를 온으로 한다. 이에 따라, 전압 신호 라인(Data(m))으로 결정되는 전압이 트랜지스터(Q2)의 게이트에 공급된다. 이때, 커패시터(C1)에도 전하가 축적된다. 따라서, 이 상태에서 전극에 EL 소자가 형성되어 있으면 전극을 통하여 EL 소자(도시하지 않음)등에 전력이 공급된다. 그리고 EL 소자에서 전자 및 정공의 재결합이 일어나 EL 소자가 계속하여 구동 또는 발광하게 된다.
이것은 주목하는 화소의 전극을 구동하는 트랜지스터(Q2)의 전류 특성을 Data(m)으로 결정되는 Q2의 게이트 전압을 바탕으로 측정할 수 있다는 것을 의미한다. 이 측정은 주목하는 화소의 홀드 상태에 있어서의 특성과는 다르지만, 예컨대, Data(m)의 설정 전압값을 적어도 2번 설정하여, 일정 대기 시간 후에 흐르는 전류를 전류계로 측정함으로써 트랜지스터(Q2)의 전류 특성을 상세히 측정할 수 있다고 하는 이점이 있다. 여기서, 전류계는 주목하는 화소의 전류원 라인(Is(m)) 또는 주목하는 화소의 게이트 라인(Gate(n))에 접속된다. 또한, 측정에는 별도의 화소의 라인을 일체 사용하지 않기 때문에 제어가 간단하며, 소자의 회로 설계에도 부담이 적다.
이 트랜지스터(Qt)는 주목하는 화소에 기록을 할 때는 켜진다. 이 트랜지스터(Qt)는 화소의 프로세스 관리용 TEG(test element group)로서 표시 장치 상에 마련되어 표시 장치의 평가에 사용될 수 있다. 또 이 시험 회로를 포함하는 화소를 다른 시험 회로를 포함하는 화소와 혼재시킬 수 있다.
또한, 도 2의 주목하고 있는 화소와는 별도의 화소의 전류원 라인(Is(m+1))을 제공하지 않고 도 7에 도시하는 바와 같이 트랜지스터(Qt)의 게이트를 주목하는 화소와는 다른 화소 구동용 게이트 라인, 예컨대, 인접하는 화소 구동용 게이트 라인(Gate(n+1))에 접점(A)으로 도시한 바와 같이 접속하고, 트랜지스터(Qt)의 소스를 다른 쪽의 화소 구동용 게이트 라인(Gate(n))에 접점(B)으로 도시하는 바와 같이 접속할 수도 있다. 여기서, 도 7의 구성은 트랜지스터(Q1) 및 트랜지스터(Qt)가 n 형인 경우에 적용할 수 있다.
다음으로 도 7을 참조하여, 전류 특성의 측정 방법을 설명할 것이다. 우선, 트랜지스터(Q2)의 게이트 전압을 제어하여 전극의 전류량을 제어한다. 이것은 주목하는 화소의 데이터 저장용 전압 신호 라인(Data(m))에 원하는 전압을 출력하고, 주목하는 화소의 게이트 라인(Gate(n))의 전압을 하이로 하여 트랜지스터(Q1)를 잠시 온으로 한 후 오프하여, 데이터 저장용 커패시터(C1)에 전하를 축적시킨다. 다음으로 이 상태가 변경될 때까지 커패시터(C1)의 전압이 유지된다. 따라서, 이 상태에서 EL 소자가 형성되어 있으면 전극을 통하여 EL 소자(도시하지 않음)등에 전력이 공급된다. 그 결과 EL 소자에 있어서 전자 및 정공의 재결합이 일어나 EL 소자가 계속하여 구동 또는 발광하게 된다.
다음으로, 주목하고 있는 화소에 인접하는 게이트 라인(Gate(n+1))으로 트랜지스터(Qt)의 게이트 전압을 하이로 하여 트랜지스터(Qt)를 켜면, 트랜지스터(Q2)를 통하여 트랜지스터(Q2)를 흐르는 전류가 Gate(n)에 흐른다. 이 때, Is(m) 라인에 접속되어 있는 전류계(도시하지 않음)를 이용하여 전극에 흐르는 전류, 즉 EL 소자가 형성되어 있다면 EL 소자에 흐를 전류를 측정한다.
이러한 구성에서 Data(m) 및 Gate(n)을 이용하여 트랜지스터(Q1)를 켜고 끄는 동작, 즉 주목하는 화소에 기록을 한 뒤, Gate(n+1)의 전압을 하이로 하여 그 인접하는 화소에 데이터 신호를 기록하는 때에 주목하는 화소에 흐르는 전류를 측정할 수 있다. 바꿔 말하면, 주목하는 화소에 인접하는 화소의 게이트 라인을 제어함으로써, 홀드 상태가 되어 있는 주목하는 화소의 구동 회로의 전류 특성을 측정할 수 있다.
또, 이 측정에는 인접하는 화소의 게이트 라인(Gate(n+1))을 사용하지만, 인접하는 화소의 전류 공급용 라인(Is(m+1))은 사용하지 않으므로는 제어가 간단하고 소자의 회로 설계의 부담도 적다.
또한, 도 2에서 주목하고 있는 화소와는 별도의 화소의 전류원 라인(Is(m+1))을 제공하지 않고, 도 8에 도시하는 바와 같이 트랜지스터(Qt)의 게이트를 주목하는 화소(20)와 같은 화소 구동용 게이트 라인(Gate(n))에 접점(B)으로 도시하는 바와 같이 접속하고, 트랜지스터(Qt)의 소스를 다른 쪽의 화소 구동용 게이트 라인(Gate(n+1))에 접점(A)으로 도시하는 바와 같이 접속할 수도 있다. 여기서, 도 8의 구성은 트랜지스터(Q1) 및 트랜지스터(Qt)가 n 형인 경우에 적용할 수 있다.
다음으로, 도 8을 참조하여 전류 특성의 측정 방법을 설명한다. 우선, 트랜지스터(Q2)의 게이트 전압을 제어하여 전극의 전류량을 제어한다. 즉, 주목하는 화소의 데이터 저장용 전압 신호 라인(Data(m))에 원하는 전압을 출력하고, 주목하는 화소의 게이트 라인(Gate(n))의 전압을 하이로 하여 트랜지스터(Q1)를 온으로 한다. 이에 따라, 전압 신호 라인(Data(m))으로 결정되는 전압이 트랜지스터(Q2)의 게이트에 공급된다. 이때 커패시터(C1)에도 전하가 축적된다. 따라서 이 상태에서 EL 소자가 형성되어 있으면 전극을 통하여 EL 소자(도시하지 않음)등에 전력이 공급된다. 그리고 EL 소자에 있어서 전자 및 정공의 재결합이 일어나 EL 소자가 지속적으로 구동 또는 발광한다.
이것은 주목하는 화소의 전극을 구동하는 트랜지스터(Q2)의 전류 특성을 Data(m)로 결정되는 Q2의 게이트 전압에 따라 측정할 수 있다는 것을 의미한다. 이 측정은 주목하는 화소의 홀드 상태에 있어서의 특성과는 다르지만, 예컨대, Data(m)의 설정 전압을 적어도 2번 설정하여 일정 대기 시간 후에 흐르는 전류를 전류계로 측정함으로써, 트랜지스터(Q2)의 전류 특성을 상세히 측정할 수 있다는 이점이 있다. 여기서, 전류계는 주목하는 화소의 전류원 라인(Is(m)) 또는 주목하는 화소의 게이트 라인(Gate(n))에 접속된다. 또한, 이 측정에는, 별도의 화소용 라인을 일체 사용하지 않기 때문에, 제어가 간단하며 소자의 회로 설계 시에도 부담이 적다.
이 트랜지스터(Qt)는 주목하는 화소에 기록을 할 때 켜진다. 이 트랜지스터(Qt)는 화소의 프로세스 관리용 TEG로서 표시 장치상에 제공되며, 표시 장치의 평가에 사용될 수 있다. 또한, 이 시험 회로를 포함하는 화소를 다른 시험 회로를 포함하는 화소와 혼재시킬 수 있다.
여기까지는 트랜지스터(Qt)를 이용한 구동 회로와 이것을 이용한 회로의 검사 방법을 설명하여 왔지만, 다음으로는 도 9를 참조하여, 상기 트랜지스터(Qt) 대신에 다이오드를 이용한 본 발명의 제 4 실시예를 설명할 것이다. 이 제 4 실시예에서는, 도 2에 도시된 제 1 실시예의 트랜지스터(Qt)를 다이오드(Dt)로 치환한 것과 실질적으로 같은 구성이다. 또한, 3 단자 소자인 트랜지스터(Qt)의 경우와 비교하면 다이오드는 2 단자 소자이므로 게이트 제어 라인등이 필요하지 않기 때문에 회로 구성이 다소 간단하다.
다음으로 제 4 실시예의 회로의 동작에 대하여 설명한다. 우선, 트랜지스터(Q2)의 게이트 전압을 제어하여 전극의 전류량을 제어한다. 이것은, 상술한 바와 같이, Data(m)에 소망하는 전압을 걸어 두고, Gate(n)을 제어하여 트랜지스터(Q1)를 잠깐 켠 다음 끔으로써 데이터 신호용 저장 커패시터(C1)에 전하를 축적할 수 있다. 그리고, 이 상태가 변경될 때까지는 저장 커패시터(C1)에 소정의 전압이 유지되기 때문에 전극을 통하여 접속되어 있는 EL 소자가 계속하여 구동 또는 발광하게 된다.
제 1 실시예와 같이, 트랜지스터(Q2)에 n 형 트랜지스터를 사용한 경우에는 전극의 전압을 설정하는 구동 회로가 되고, 트랜지스터(Q2)에 p 형 트랜지스터를 사용한 경우에는 전극의 전류를 설정하는 구동 회로가 된다. 어느 쪽도 동작원리는 동일한다.
여기서, 다이오드(Dt)는 양극이 전극에 접속되고, 음극이 주목하는 화소와는 다른 화소, 예를 들면 이웃하는 화소의 게이트 라인(Gate(n+1))에 접속된다. 여기서, 이 Gate(n+1)가 다이오드(Dt)의 도전 전압을 갖게 되므로, 전류원 라인(Is(m))에 접속되어 있는 전류계(도시하지 않음)를 이용하여 전극에 흐르는 전류를 측정한다. 이 다이오드(Dt)는 EL 소자가 탑재된 후, 실제의 사용시에는 켜지는 기간을 될 수 있는 한 짧게 하는 것, 다시 말해 실제의 사용시에는 전극을 통하여 EL 소자(도시하지 않음)로 전기가 흐르고 다이오드(Dt)에서 Gate(n+1)로 극히 짧은 시간 동안만 전류가 흐르도록 설계하는 것이 바람직하다. 이 경우에는, 트랜지스터(Q1)로서 p 형을 사용하는 것이 바람직하다. 즉, 주목하는 화소의 이웃하는 화소의 트랜지스터(Q1)의 게이트 Gate(n+1)가 오프되더라도 주목하는 화소의 다이오드(Dt)가 온이 되지 않는 조건을 만족시키는 것이 바람직하다. 구체적으로는, 다이오드(Dt)에 전류가 흐르지 않도록 하기 위해서 다이오드(Dt)의 음극측을 전극의 전위 보다도 높은 전위로 유지할 수 있다. 그러나, 도 9의 경우에는 그 접속단은 주목하는 화소에 인접하는 게이트 라인(Gate(n+1))이다. 여기서, 이 게이트 라인(Gate(n+1))은 주목하는 화소에 인접하는 트랜지스터(Q1)를 동작시키기 위해서 주목하는 화소와는 독립적으로 온 또는 오프할 필요가 있다. 그 때문에 도 9의 경우에는 회로 구성상 제한이 존재한다.
다음으로 도 10을 참조하여 다이오드(Dt)의 양극이 전극에 접속되고, 음극이 주목하는 화소와 같은 화소의 게이트 라인(Gate(n))에 접속되어 있는 경우에 대하여 설명할 것이다. 우선, 주목하는 화소의 게이트 라인(Gate(n))의 전압을 로우로 하여, p 형 트랜지스터(Q1)와 다이오드(Dt)를 온으로 한다. 그리고, 주목하는 화소의 데이터 저장용 전압 신호 라인(Data(m))에 원하는 전압을 인가하고, 이 전압값으로 트랜지스터(Q2)의 게이트를 제어한다.
여기서, 다이오드(Dt)는 양극이 전극에 접속되고, 음극이 Gate(n)에 접속되어 있기 때문에 이 Data(m)의 전압값에 따라 트랜지스터(Q2)와 다이오드(Dt)를 통하여 Gate(n)에 전류가 흐른다. 그리고, 다이오드(Dt)에 전기가 흐르도록 Gate(n)의 전압을 제어하고, 전류원 라인(Is(m)) 또는 주목하는 화소의 게이트 라인 (Gate(n))에 접속되어 있는 전류계(도시하지 않음)를 이용하여 전극에 흐르는 전류(즉, EL 소자에 흐르는 전류)를 측정한다.
이러한 배열로 주목하는 화소의 전극을 구동하는 트랜지스터(Q2)의 전류 특성을 Data(m)에 의해 결정되는 전압을 근거로 측정할 수 있다. 이와 같은 측정은 주목하는 화소의 홀드 상태에서의 특성과는 다르지만, 예컨대, Data(m)의 설정 전압값을 적어도 2곳에서 설정하여, 일정 대기 시간 후에 흐르는 전류를 전류계 또는 전하계로 측정함으로써 트랜지스터(Q2)의 전류 특성을 상세히 측정할 수 있다고 하는 이점이 있다. 또한, 이 측정에는 별도의 화소의 라인을 전혀 사용하지 않기 때문에 제어가 간단하며, 소자의 회로 설계시에도 부담이 적다.
여기서, 다이오드(Dt)는 주목하는 화소에 기록을 할 때에 켜진다. 이 다이오드(Dt)는 화소의 프로세스 관리용 TEG로서 표시 장치 상에 제공되며 표시 장치의 평가에 사용될 수 있다. 또한, 이 시험 회로를 포함하는 화소를 다른 시험 회로를 포함하는 화소와 혼재시킬 수 있다.
또한 이 다이오드(Dt)는 EL 소자가 탑재된 후의 실제 사용시에는 온이 되는 기간을 될 수 있는 한 짧게 하도록(즉, 실제 사용시에는 전극을 통하여 EL 소자(도시하지 않음)에 전기가 흐르고 다이오드(Dt)로부터 Gate(n)로는 극히 짧은 시간 동안만 전류가 흐르도록) 설계하는 것이 바람직하다. 이 경우에는, 트랜지스터(Q1)는 p 형을 사용하는 것이 바람직하다. 즉, 주목하는 화소의 트랜지스터(Q1)의 게이트 Gate(n)가 오프되어 있을 때 주목하는 화소의 다이오드(Dt)가 온이 되지 않는 조건을 만족하는 것이 바람직하다. 구체적으로는, 상기 다이오드(Dt)에 짧은 시간 동안 전류가 흐르도록 하기 위해서, Gate(n)이 사용되는 경우를 제외하고는 다이오드(Dt)의 음극측을 전극의 전위보다도 높은 전위로 유지하는 것이 바람직하다. 여기서, 도 10의 경우에 접속단은 주목하는 화소의 게이트 라인(Gate(n))이다. 따라서, 도 9와 같이 도 10의 경우에도 회로 구성상의 제한이 있다.
도 11을 참조하여 상기 회로 구성상의 제한을 해소하는 본 발명의 제 5 실시예를 설명할 것이다. 제 5 실시예는, 제 4 실시예에 새로운 전압 공급 라인(Vd(n))을 추가하고 있다. 그리고 이 새로운 전압 공급 라인(Vd(n))에 다이오드(Dt)의 음극을 접속시키고 있다. 이 경우, 새로운 라인이 추가되지만 위와 같은 트랜지스터(Q1)의 종류에 따른 제한을 해소하는 장점이 있다.
또한, 화소 구동 회로의 검사를 하는 경우에는 이 전압 공급 라인(Vd(n)) 또는 전류원 라인(Is(m))에 접속되는 전류계(도시하지 않음)를 이용하여 구동 회로의 평가가 가능하다. 전자의 경우에는, 이 전압 공급 라인(Vd(n))을 높은 전위로 유지함으로써 전극(ITO)에 공급되는 전류가 이 다이오드(Dt)을 통하여 흘러나오지 않게 된다.
여기서 데이터 신호 라인(Data(m))의 전압의 설정에 있어서, 예를 들어 트랜지스터(Q2)에 흐르는 전류를 1μA로 하고자 하는 때에는 Data(m)의 전압을 1V로 하는 것이 좋을 것으로 예상되는 경우에, 위와 같이 Data(m)의 전압을 설정한 경우에 트랜지스터(Q2)에 흐르는 전류가 어느 정도인지를 전압 공급 라인(Vd(n)) 또는 전류원 라인(Is(m))에 접속되는 전류계를 이용하여 검출하여 제품의 사양을 만족시키는 전류치인지 아닌지를 판단할 수 있다.
다음으로 도 12를 참조하여, 부하 커패시터(Cfb)를 이용한 본 발명의 제 6 실시예를 설명할 것이다. 제 6 실시예에는 전극에 접속되는 커패시터(Cfb)의 한쪽이 트랜지스터(Q2)의 게이트로 피드백하도록 접속되어 있다. 또한, 데이터 신호를 저장하는 저장 커패시터(C1)가 전원 공급 라인과는 별도의 새로운 전원 공급 라인(Common)에 접속되어 있다.
제 6 실시예에서 회로의 동작에는 전압 구동 타입과 전류 구동 타입의 두 가지가 있다. 이하에 각각의 경우에 있어서의 동작 원리에 대하여 설명할 것이다.
(전압 구동 타입의 동작 설명)
도 13을 참조하여 전압 구동 타입의 동작을 설명할 것이다. 여기서는, Q1 및 Q2에 n 형의 트랜지스터를 사용하고 있다. 우선, 초기 설정으로 커패시터(Cfb)를 리세트한다. 구체적으로는, 전원 공급 라인(V1, 도 12의 Is에 대응)이 제로 전위인 상태로 트랜지스터(Q2)의 게이트를 한번 온으로 하여 커패시터(Cfb)를 리세트한다. 이것은, 커패시터(Cfb)에 당초부터 존재하는 전하에 의한 악영향을 배제하여 높은 정밀도로 전하를 측정하기 위한 것이다. 다음으로 전류 공급 전압(V1)을 트랜지스터(Q2)에 공급한다. 또한, 트랜지스터(Q1)의 게이트를 온으로 하여, 데이터 신호 라인(Data(m))의 소정의 전압으로 트랜지스터(Q2)를 온으로 한다. 또한 이 전압을 저장 커패시터(C1)에 인가한 후 트랜지스터(Q1)를 오프한다.
소정의 시간에 걸쳐 이 상태를 유지함으로써 전극에서의 전압을 나타내는 V_ITO와 커패시터(Cfb)에서의 전압이 포화하여 일정한 상태가 된다. 그리고 이와 함께 트랜지스터(Q2)도 오프가 된다. 이 상태로부터, 전압(V1)은 서서히 내려 간다. 여기서, V1과 V_ITO의 전압이 같게 될 때까지는 V_ITO의 전압은 변하지 않는다. 그러나, V1와 V_st의 전압의 차가 트랜지스터(Q2)의 임계 전압(Vth)을 넘게되면, 즉, V1이 V_ITO보다도 낮아지면, 트랜지스터(Q2)가 온 상태가 되어, 이후 V_ITO는 V1을 따라 내려간다. 이 경우에 V_ITO의 전압이 내려감에 따라 커패시터(Cfb)가 방전하여 그 전압도 내려간다. 따라서, 데이터 저장용 커패시터(C1과 Cfb) 사이에서의 전압(V_st)은 커패시터(Cfb)의 전압이 내려감에 따라 내려간다. 이후, V1이 소정의 전압이 될 때까지 V1을 내린다. 이 소정의 전압은 전압 V_st의 변화량 ΔV_st가 쉽게 구해질 수 있도록 결정된다.
그리고, 이때의 V_st의 전압의 변화량(ΔV_st)을 구함으로써 이 구동 회로의 특성을 판단할 수 있다. 구체적으로는, 상기 V1을 조작하여 소정의 전압에 이른 후, 트랜지스터(Q1)의 게이트를 다시 Gate(n)으로 온으로 하고, 데이터 라인(Data(m))에 접속되는 전류계 또는 전하계(도시하지 않음)를 이용하여 이 전압(V_st)을 측정하여 구할 수 있다. 그리고, 최초에 데이터 신호 전압의 저장 커패시터(C1)에 축적된 전하량과, ΔV_st로부터 요구된 전하량을 비교한다. 여기서, V_ITO의 전압의 변화량을 ΔV_ITO라고 하면, 측정된 전하량은 ΔV_st = ΔV_ITO × (Cfb / (C1 + Cfb))의 관계를 만족한다. 따라서, 각 화소에 있어서, 오차가 소정의 범위 내에 있는지의 여부를 판단하여 각 화소의 구동 회로의 동작을 확인할 수 있다.
(전류 구동 타입의 동작 설명)
도 14를 참조하여 전류 구동 타입의 동작에 대하여 설명한다. 이 경우에는, 트랜지스터(Q1 및 Q2)로 p 형을 사용하고 있다. 여기서는, 앞선 전압 구동 타입과 달리 커패시터(Cfb)를 리세트할 필요가 없다. 또한, 전원 공급 라인(V2, 도 12의 Common에 대응)에는 소정의 전압이 공급되어 있다. 여기서, 게이트 신호 라인 (Gate(n))을 제어하여 트랜지스터(Q1)를 온시킨다. 데이터 신호 라인(Data(m))에 소정의 전압을 미리 인가하여 둠으로써 트랜지스터(Q2)도 온 상태가 된다. 이때, 트랜지스터(Q2)의 소스에 접속되어 있는 V1의 전압(도 12의 Is의 전압에 대응)은 게이트보다도 높게 설정되어 있다. 이 상태에서부터 전원 공급 라인(V1(Is))의 전압이 내려간다. 트랜지스터(Q2)가 오프가 될 때까지는 전극(ITO 전극)의 전압(V_ITO)도 따라 내려간다. 상술한 바와 같이, 이 경우에 저장 커패시터(C1)로부터 커패시터(Cfb)로 전류가 흐른다. 전원 공급 라인(V1)의 전위가 트랜지스터(Q2)의 게이트 전위를 오프로 하는 전압(임계 전압(Vth))을 넘어서 내려가면, C1으로부터의 전하의 유출은 생기지 않게 된다. 이 상태에서 트랜지스터(Q1)를 온으로 하고, 데이터 신호 라인(Data(m))에 접속되는 전류계 또는 전하계(도시하지 않음)를 이용하여 저장 커패시터(C1)에 축적된 전하량을 측정한다. 그리고, 저장 커패시터(C1)에 공급한 (또는 기록한) 전하량과, 판독한 전하량과의 차를 각 화소별로 구한다. 그리고 이 차가 소정의 범위 내인지 여부를 판단함으로써 화소의 구동 회로의 동작을 확인할 수 있다.
제 6 실시예에서는 트랜지스터(Q2)의 임계값 전압(Vth)의 값을 한 번의 측정으로 구할 수 있다. 따라서, 종래의 회로와 비교하여 측정의 처리율이 높다는 장점이 있다. 여기서 도 20를 참조하면, 특허 문헌 2에서 데이터 저장용 저장 커패시터(C1)는 별도의 라인(Vsc)에 접속되어 있다. 또, 이 특허 문헌 2에서는 도 20에 도시되어 있는 바와 같이 트랜지스터(Tr2)로 p 형 트랜지스터를 사용하는 것이 고려되었지만, 이 Tr2는 단지 스위치로서 기능할 뿐이기 때문에 결국, 이 트랜지스터(Tr2)의 온 상태 또는 오프의 상태, 즉 트랜지스터(Tr2)의 정상 또는 이상 여부까지 밖에 판단할 수 없을 것으로 생각된다. 따라서, 본 발명의 트랜지스터(Q2)의 임계 전압(Vth)을 구하기 위해서는 특허 문헌 2에서는 공급하는 전압의 값을 바꿔가며 동일한 측정을 몇 회 반복할 필요가 있다. 또한, 특허 문헌 3에 있어서, 상기 커패시터에 대응하는 커패시터가 이웃하는 게이트 라인에 접속되어 있다. 커패시터가 트랜지스터(9106)의 게이트 단자에 피드백되더라도 정상적으로 동작하지 않는다.
다음으로 본 발명의 제 7 실시예를 설명할 것이다. 제 7 실시예는 커패시터(Ct)를 이용한 구동 회로의 과도응답 판정 방법에 관한 것이다. 여기서 사용되는 회로는 도 15 및 도16에 도시되어 있다. 도 15의 회로 구성은 도 1(f)에 대응하며, 도 9의 다이오드를 이용한 회로 구성과 실질적으로 동일한다. 또한, 도 16은 도 15와 비교하면 커패시터(Ct)의 접속단이 커패시터(Ct)가 속하는 표시 소자의 게이트 라인(Gate(n))에 접속되어 있는 점에서 다르다. 이와 같이, 전극에 접속되는 커패시터(Ct)의 한 쪽 접속단에서는, 예컨대, (1) 그 커패시터가 속하는 표시 소자 이외의 표시 소자의 게이트 라인이나, (2) 그 커패시터가 속하는 표시 소자의 게이트 라인인 것이 바람직하다. 그 이유는, 이 라인들은 EL 소자의 구동 또는 제어를 위해 화소 근방에 반드시 존재하고 있어 전압 변동을 의도적으로 인가할 수 있기 때문이다. 전극에 접속되는 커패시터(Ct)의 다른 한 쪽의 접속단은 이 예에 제한되지 않고, 다른 라인, 예컨대, 화소 전극등에 접속하는 것도 가능하다.
이러한 회로 구성에 있어서, 과도응답이 일어나는 동안 라인(Is)에 접속되는 전류계 등을 통하여 과도응답 전류나 커패시터에 축적된 전하량 등을 측정함으로써 각 화소에 있어서의 전극(ITO)의 전압(V_ITO)의 과도응답을 평가할 수 있다.
(제 7 실시예의 동작 설명)
(1) 커패시터(Ct)를 이 커패시터가 속하는 표시 소자 이외의 표시 소자의 게이트 라인에 접속하는 경우를 도 17을 참조하여 설명할 것이다.
우선, 자기의 게이트 라인(Gate(n))을 제어하여, 데이터 신호 라인(Data(m))으로부터 저장 커패시터(C1)에 전하를 축적하고, 기록 및 데이터를 설정한다. 다음으로 이웃하는 게이트 라인(Gate(n+1))에 전압을 공급하여 커패시터(Ct)에 전하를 축적한다. 소정의 시간이 경과하여 정상 상태가 되면, ITO 전극의 전위는 일정값(Vdd)이 된다. 그리고, 이웃하는 게이트 라인(Gate(n+1))의 전압을 소정의 전압으로 내려 과도응답을 발생시킨다. 이 과도응답이 발생하는 동안 전류 공급 라인(Is, 도 15의 Is(m)에 대응)에 접속되는 전류계(A1)를 이용하여 검사 대상의 화소에 있어서의 과도응답 전류(I_Is)를 측정한다. 이에 따라, 각 화소에 있어서의 화소 구동 회로의 전류 구동 능력을 평가할 수 있다. 또한 본 실시예에서는 도 17에 도시된 트랜지스터(Q1 및 Q2)로 p 형을 사용하고 있다.
(2) 커패시터(Ct)를 이 커패시터가 속하는 표시 소자의 게이트 라인에 접속하는 경우
도 18을 참조하여 설명할 것이다. 이 경우는, 자기의 표시 소자의 게이트 라인(Gate(n))의 전압을 변동시키기 보다 (1)에서와 같이 과도응답을 발생시킨다. 그리고, 이 과도응답을 수신할 때까지 전류 공급 라인(Is, 도 16의 Is(m)에 대응)에 접속되는 전류계를 이용하여 이때의 과도응답 전류를 측정한다. 여기서, 자기의 게이트 라인에 커패시터(Ct)를 접속하는 경우에 도 18에서 트랜지스터(Q1)에는 n 형(Ql_n)을, 트랜지스터(Q2)에는 p 형(Q2_p)을 사용하고 있고, 도 19에서는 트랜지스터(Q1 및 Q2)에 n 형(Q1_n 및 Q2_n)을 사용하고 있다.
여기서는, 도 18의 경우에 대하여 먼저 설명할 것이다. 먼저 자기의 게이트 라인(Gate(n))의 전압을 제어하여 트랜지스터(Q1)를 온으로 하여 Ct에 전하를 축적시킨다. 그리고 소정의 시간이 경과하여, 전극(ITO 전극)의 전압(V_ITO)이 정상 상태가 된 후 자기의 게이트 라인(Gate(n))의 전압을 소정의 전압에 내린다. 그리고 앞의 경우와 같이 전류 공급 라인(Is)에 접속되는 전류계를 이용하여 커패시터(Ct)에 축적된 전하의 과도응답(I_Is)을 측정할 수 있다. 여기서, 이 소정의 전압은 과도응답을 발생시킬 정도의 전위차를 가질 필요가 있다.
다음으로, 도 19를 참조하여 트랜지스터(Q1 및 Q2)에 n 형을 사용하는 경우를 설명할 것이다. 우선, 자기 게이트 라인(Gate(n))의 전압을 제어하여 트랜지스터(Q1)을 온으로 하여 커패시터(Ct)에 전하를 축적시킨다. 소정의 시간이 경과하면 전극에 전압(V_ITO)가 정상 상태가 된 후 자기의 데이터 신호 라인(Data(m))의 전압을 소정의 전압으로 올린다. 그리고 소정의 시간이 경과한 후 자기의 게이트 라인(Gate(n))의 전압을 소정의 전압으로 내린다. 그리고, 앞에서 설명한 바와 같이 전류 공급 라인(Is)에 접속되는 전류계를 이용하여 커패시터(Ct)에 축적된 전하의 과도응답(I_Is)을 측정할 수 있다.
상기 실시예는 과동응답 전류의 측정을 통하여 전류 구동 능력의 평까까지 수행할 수 있는 장점이 있다. 여기서, 위의 동작은 특허 문헌 2의 회로에는 실시할 수 없다는 점에 유의해야 한다.
이상의 실시예에 기재된 각종 전극에 부가되는 소자는 실제로는 구동 회로를 평가하는 경우에는 켜지지만, 제품으로서 사용되는 경우에는 꺼지는 것이 바람직하다. 이는 EL 소자를 발광 또는 구동을 위한 전력이 전극에 충분히 공급하지 못할 우려가 있기 때문이다. 또한 새로운 라인을 추가하는 것 보다 가능하면 기존의 라인에 접속하는 것이 바람직하다. 라인 수의 증가를 피하는 것이 바람직하다.
앞서 설명한 각각의 도면에는 온/오프 전환용 스위치가 기재되어 있지만 본 발명에는 이와 같은 스위치가 필수 구성 요소가 아님에 유의해야 한다. 이것은, 예를 들어 스위치를 제공하는 대신 라인을 증가하거나 각각의 화소를 분리하여 측정 성능을 향상시키고 병렬 처리를 꾀하기 위해서이다. 이와 유사하게, 주변 회로도 본 발명의 평가에는 특히 필요한 요소가 아님에 유의해야 한다.
이상의 실시예에 있어서, ITO(indium tin oxide)는 유기 EL 소자의 구동용 전극으로 사용되고 있다. 이 ITO는 가시광선 영역에 있어서 투명한 광학 특성을 갖고 있고, 백 라이트를 필요로 하는 액정 모니터(LCD)에서 투명한 전극으로 사용된다. 그러나, 유기 EL 소자는 스스로 발광하기 때문에 본 발명에 사용되는 ITO는 유기 EL 소자의 화소 구동용 전극으로서 사용되지만, 반드시 이것에 한정되는 것이 아니다. 예를 들어, ITO의 대신에 도전성을 갖는 금속 등을 이용할 수 있다. 또한, 유기 EL 소자의 음극으로서 ITO를 이용할 수 있는 것에도 유의해야 한다.
이상에서와 같이 본 발명에 따르면 특수한 장치를 이용하지 않고 유기 EL 소자의 구동 회로의 직류 전류 특성이나 과도응답 특성 등을 평가할 수 있다. 이 때문에 실제의 사용 상태에 따른 평가를 높은 정밀도로 저렴하게 수행할 수 있다.
또한, 본 발명의 보호범위는 전술한 실시예에 한정되는 것이 아니며, 특허청구의 범위에 기재된 발명과 그 균등물에까지 미친다.

Claims (32)

  1. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 제 1 전류원 라인에 접속되고, 상기 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 데이터 저장용 신호 라인에 접속되고, 상기 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와,
    상기 전류원 라인과 상기 제 1 트랜지스터의 상기 게이트에 접속되고, 상기 제 2 트랜지스터가 온 상태인 동안 상기 제 2 트랜지스터를 통하여 상기 데이터 저장용 신호 라인으로부터 공급되는 전압 신호를 저장하는 저장 커패시터와,
    그 소스와 드레인이 상기 전극과 상기 표시 소자와는 별도의 표시 소자용 게이트 신호 라인에 접속되고, 상기 제 1 트랜지스터로부터 상기 전극에 흐르는 전류를 상기 별도의 표시 소자용 게이트 신호 라인으로 유도하도록 그 게이트가 제어되는 제 3 트랜지스터를 포함하는
    능동 매트릭스형 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 3 트랜지스터의 상기 게이트는 상기 표시 소자와는 별도의 표시 소자용 제 2 전류원 라인에 접속되어 상기 게이트가 온 상태 또는 오프 상태로 제어되는
    능동 매트릭스형 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 3 트랜지스터의 상기 게이트는 상기 별도의 표시 소자용 게이트 신호 라인에 접속되어 상기 게이트가 온 상태 또는 오프 상태로 제어되는
    능동 매트릭스형 표시 장치.
  4. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 제 1 전류원 라인에 접속되고, 상기 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 데이터 저장용 신호 라인에 접속되고, 상기 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와,
    상기 전류원 라인과 상기 제 1 트랜지스터의 상기 게이트에 접속되고, 상기 제 2 트랜지스터가 온 상태인 동안 상기 제 2 트랜지스터를 통하여 상기 데이터 저장용 신호 라인으로부터 공급되는 전압 신호를 저장하는 저장 커패시터와,
    그 소스와 드레인이 상기 전극과 상기 게이트 신호 라인에 접속되고, 상기 표시 소자와는 별도의 표시 소자용 게이트 신호 라인의 전위를 변경하여 그 게이트를 온 상태 또는 오프 상태로 함으로써 상기 제 1 트랜지스터로부터 상기 전극에 흐르는 전류를 상기 게이트 신호 라인으로 유도하는 제 3 트랜지스터를 포함하는
    능동 매트릭스형 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 표시 소자는 유기 EL 소자인
    능동 매트릭스형 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 3 트랜지스터의 상기 게이트가 별도로 제공되는 전원 공급 라인에 접속되는
    능동 매트릭스형 표시 장치.
  7. 제 6 항에 있어서,
    상기 제 3 트랜지스터의 상기 게이트가 별도로 제공되는 전류 방출 라인에 접속되는
    능동 매트릭스형 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 3 트랜지스터가 p 형 트랜지스터인
    능동 매트릭스형 표시 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 3 트랜지스터로부터의 라인이 상기 표시 장치가 가동 상태에 있을 때는 2 개 이상의 상기 표시 소자를 동시에 제어하는 주변 회로에 접속되고, 상기 제 3 트랜지스터가 상기 주변 회로를 통하여 순차적으로 스위칭되는
    능동 매트릭스형 표시 장치.
  10. 청구항 1 내지 9 중 어느 한 능동 매트릭스형 표시 장치의 각 표시 소자를 검사하는 방법으로서,
    상기 제 2 트랜지스터의 게이트 전압을 제어하여 상기 저장 커패시터에 전하를 축적하는 단계와,
    검사 대상의 표시 소자와는 별도의 표시 소자용 제 1 라인의 전위를 바꿔 상기 제 3 트랜지스터의 상기 게이트를 제어하는 단계와,
    검사 대상의 표시 소자용 상기 제 1 전류원 라인에 접속되는 측정기를 이용하여 상기 제 3 트랜지스터를 통하여 상기 전극으로부터 흐르는 전하량 또는 전류를 측정하는 단계를 포함하는
    표시 장치의 검사 방법．
  11. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 전류원 라인에 접속되고, 상기 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 데이터 저장용 신호 라인에 접속되고, 상기 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와,
    상기 전류원 라인과 상기 제 1 트랜지스터의 게이트에 접속되고, 상기 제 2 트랜지스터가 온 상태인 동안 상기 제 2 트랜지스터를 통하여 상기 데이터 저장용 신호 라인으로부터 공급되는 신호를 저장하는 저장 커패시터와,
    상기 전극과 상기 표시 소자와는 별도의 표시 소자용 게이트 신호 라인에 접속되는 다이오드를 포함하는
    표시 장치.
  12. 제 11 항에 있어서,
    상기 표시 소자는 유기 EL 소자인
    표시 장치.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 다이오드가 별도로 마련된 전류 방출 라인에 접속되는
    표시 장치.
  14. 청구항 10 내지 13 중 어느 한 능동 매트릭스형 표시 장치의 각 화소를 검사하는 방법으로서,
    상기 제 2 트랜지스터의 상기 게이트를 제어하여 상기 저장 커패시터에 전하를 축적하는 단계와,
    검사 대상의 표시 소자와는 별도의 표시 소자용 제 1 라인의 전위를 바꿔 상기 검사 대상의 표시 소자와는 별도의 표시 소자용 제 2 라인에 접속되는 측정기를 이용하여 상기 다이오드를 통하여 상기 전극으로부터 흐르는 전하량 또는 전류를 측정하는 단계를 포함하는
    표시 장치의 검사 방법．
  15. 능동 매트릭스형 표시 장치로서, 상기 표시 장치에 포함된 각각의 화소가
    상기 화소의 표시 소자에 접속되는 전극과,
    상기 전극과 상기 화소용 제 1 라인에 접속되는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 게이트와 전압 신호를 제공하는 데이터 저장용 신호 라인에 접속되는 제 2 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 상기 화소용 제 2 라인에 접속되는 저장 커패시터와,
    상기 제 1 트랜지스터로부터 상기 전극에 흐르는 전류에 의해서 전하가 축적되도록 상기 전극과 상기 제 1 트랜지스터의 상기 게이트에 접속되는 부하 커패시터를 포함하는
    능동 매트릭스형 표시 장치.
  16. 제 12 항에 있어서,
    상기 표시 소자는 유기 EL 소자인
    표시 장치.
  17. 청구항 15 또는 청구항 16의 능동 매트릭스형 표시 장치의 각 화소를 검사하는 방법으로서,
    제 1 전압을 상기 제 1 트랜지스터에 공급하는 단계와,
    상기 제 2 트랜지스터의 상기 게이트에 접속되는 상기 게이트 신호 라인을 제어하여 상기 제 2 트랜지스터를 잠시 온으로 한 후 오프함으로써 상기 데이터 저장용 신호 라인의 전압을 상기 제 1 트랜지스터의 상기 게이트에 인가하여 상기 저장 커패시터와 상기 부하 커패시터에 전하를 축적하는 단계와,
    상기 제 2 트랜지스터를 온으로 하고, 상기 데이터 저장용 신호 라인에 접속되는 전하 측정기를 이용하여 상기 저장 커패시터에 축적된 전하량을 측정하는 단계와,
    각 화소에 있어서 상기 측정된 전하량과 상기 제 1 전압을 공급했을 때의 차를 구하는 단계와,
    상기 차가 소정의 범위 내에 있는가를 판단하는 단계를 포함하는
    표시 장치의 검사 방법．
  18. 제 17 항에 있어서,
    상기 제 1 전압을 감소시키는 단계는 상기 제 1 전압을 상기 전하를 축적하는 단계에서의 상기 전극의 전압보다도 낮은 소정의 전압까지 감소시키는
    표시 장치의 검사 방법．
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 제 1 전압을 상기 제 1 트랜지스터에 공급하는 단계에 앞서 상기 저장 커패시터에 축적된 전하량을 미리 리세트하는 단계를 더 포함하는
    표시 장치의 검사 방법．
  20. 제 17 항에 있어서,
    상기 제 1 전압을 감소시키는 단계는 상기 제 1 전압을 상기 제 1 트랜지스터의 임계값 전압에 의해서 상기 제 1 트랜지스터가 오프가 될 때까지 감소시키는
    표시 장치의 검사 방법.
  21. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 전류원 라인에 접속되는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 그 게이트에 게이트 신호 라인이 접속되는 제 2 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 상기 전류원 라인에 접속되는 저장 커패시터과,
    상기 제 1 트랜지스터가 온 상태일 때에 흐르는 전류에 의해서 전하가 축적되도록 상기 전극과 별도의 표시 소자의 제 2 트랜지스터의 게이트에 접속되는 부하 커패시터를 포함하는
    능동 매트릭스형 표시 장치.
  22. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 전류원 라인에 접속되는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 그 게이트에 게이트 신호 라인이 접속되는 제 2 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 상기 전류원 라인에 접속되는 저장 커패시터와,
    상기 제 1 트랜지스터가 온 상태일 때 흐르는 전류에 의해서 전하가 축적 되도록 상기 전극과 같은 표시 소자의 제 2 트랜지스터의 게이트에 접속되고, 상기 게이트 신호 라인에 접속되는 부하 커패시터를 포함하는
    능동 매트릭스형 표시 장치.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 표시 소자는 유기 EL 소자인
    능동 매트릭스형 표시 장치.
  24. 청구항 21 내지 23 중 어느 한 능동 매트릭스형 표시 장치의 각 표시 소자를 검사하는 방법으로서,
    상기 제 2 트랜지스터의 상기 게이트를 제어하여 상기 저장 커패시터에 전하를 축적하는 단계와,
    검사 대상의 표시 소자와는 별도의 표시 소자용 게이트 신호 라인의 전위를 바꿔, 상기 검사 대상의 표시 소자의 전류원 라인에 접속되는 측정기를 이용하여 상기 전극으로부터 흐르는 전하량 또는 전류를 측정하는 단계를 포함하는
    표시 장치의 검사 방법．
  25. 제 1 항 내지 제 9 항, 제 11 항 내지 제 13 항, 제 15 항, 제 16 항, 제 21 항 내지 제 23 항에 있어서,
    상기 별도의 표시 소자는 상기 검사 대상의 표시 소자에 이웃하는
    능동 매트릭스형 표시 장치.
  26. 청구항 10, 청구항 14, 청구항 17 내지 청구항 20, 청구항 24 중 어느 한 능동 매트릭스형 표시 장치의 검사 방법으로서,
    상기 별도의 표시 소자가 상기 검사 대상의 표시 소자에 이웃하는
    능동 매트릭스형 표시 장치의 검사 방법.
  27. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 제 1 전류원 라인에 접속되고, 상기 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 상기 게이트와 데이터 저장용 신호 라인에 접속되고, 상기 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와,
    그 드레인이 상기 전극에 접속되고, 그 소스 및 그 게이트가 상기 표시 소자용 게이트 신호 라인에 접속되어 상기 제 1 트랜지스터로부터 상기 전극에 흐르는 전류를 상기 표시 소자용 게이트 신호 라인으로 유도하는 제 3 트랜지스터를 포함하는
    능동 매트릭스형 표시 장치.
  28. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 전류원 라인에 접속되고, 상기 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 상기 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와,
    상기 전극과 상기 표시 소자용 게이트 신호 라인에 접속되는 다이오드를 포함하는
    능동 매트릭스형 표시 장치.
  29. 청구항 27 또는 청구항 28의 표시 장치의 각 표시 소자를 검사하는 방법으로서,
    상기 검사 대상의 상기 표시 소자용 게이트 신호 라인의 전위를 바꿔 상기 제 2 트랜지스터의 게이트 전압을 제어하고, 상기 제 1 트랜지스터의 게이트에 상기 데이터 저장용 신호 라인으로 결정되는 전압을 공급하고, 상기 제 3 트랜지스터의 상기 게이트 또는 상기 다이오드를 제어하는 단계와,
    상기 게이트 신호 라인 또는 상기 제 1 전류원 라인에 접속되는 측정기를 이용하여 상기 제 3 트랜지스터 또는 상기 다이오드를 통하여 상기 전극으로부터 흐르는 전하량 또는 전류를 측정하는 단계를 포함하는
    표시 장치의 검사 방법．
  30. 기판과,
    상기 기판상에 제공되는 복수의 화소의 각각에 포함되는 표시 소자를 제공하기 위한 전극과,
    상기 전극과 제 1 전류원 라인에 접속되고, 상기 표시 소자의 온 상태 또는 오프 상태를 그 게이트에 인가되는 전압을 이용하여 결정하는 제 1 트랜지스터와,
    상기 제 1 트랜지스터의 게이트와 데이터 저장용 신호 라인에 접속되고, 상기 제 1 트랜지스터의 게이트 전압을 그 게이트에 접속되는 게이트 신호 라인의 전압을 이용하여 결정하는 제 2 트랜지스터와,
    그 게이트와 드레인이 상기 전극과 상기 표시 소자와는 별도의 표시 소자용 게이트 라인에 접속되고, 상기 제 1 트랜지스터로부터 상기 전극에 흐르는 전류를 상기 별도의 표시 소자용 게이트 신호 라인으로 유도하도록 그 게이트가 제어되는 제 3 트랜지스터를 포함하는
    능동 매트릭스형 표시 장치.
  31. 제 30 항에 있어서,
    상기 제 3 트랜지스터의 상기 게이트는 상기 표시 소자용 게이트 라인에 접속되어 상기 게이트가 온 상태 또는 오프 상태로 제어되는
    능동 매트릭스형 표시 장치.
  32. 청구항 30 또는 청구항 31의 표시 장치의 각 표시 소자를 검사하는 방법으로서,
    검사 대상의 표시 소자용 게이트 신호 라인의 전위를 바꿔 상기 제 2 트랜지스터의 게이트 전압을 제어하고, 상기 제 1 트랜지스터의 상기 게이트에 상기 데이터 저장용 신호 라인으로 결정되는 전압을 공급하고, 상기 제 3 트랜지스터의 게이트를 제어하는 단계와,
    상기 검사 대상의 표시 화소용 상기 제 1 전류원 라인 또는 상기 검사 대상의 표시 소자와는 별도의 상기 표시 소자용 게이트 신호 라인에 접속되는 측정기를 이용하여 상기 제 3 트랜지스터를 통하여 상기 전극으로부터 흐르는 전류를 측정하는 단계를 포함하는
    표시 장치의 검사 방법．
KR1020057010986A 2002-12-16 2003-11-13 능동 매트릭스형 표시 장치 및 그 검사 방법 KR20050088179A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002364492 2002-12-16
JPJP-P-2002-00364492 2002-12-16
JP2003036275 2003-02-14
JPJP-P-2003-00036275 2003-02-14
JPJP-P-2003-00052628 2003-02-28
JP2003052628A JP2004294457A (ja) 2002-12-16 2003-02-28 アクティブマトリクス型の表示装置およびその検査方法

Publications (1)

Publication Number Publication Date
KR20050088179A true KR20050088179A (ko) 2005-09-02

Family

ID=32600723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010986A KR20050088179A (ko) 2002-12-16 2003-11-13 능동 매트릭스형 표시 장치 및 그 검사 방법

Country Status (6)

Country Link
US (1) US20060152449A1 (ko)
JP (1) JP2004294457A (ko)
KR (1) KR20050088179A (ko)
AU (1) AU2003296172A1 (ko)
TW (1) TW200418193A (ko)
WO (1) WO2004055772A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363132B1 (ko) * 2007-04-03 2014-02-13 엘지디스플레이 주식회사 유기전계발광표시장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890737B2 (ja) * 2003-12-01 2012-03-07 日本電気株式会社 電流駆動型デバイスの駆動回路、電流駆動型装置及びその駆動方法
JP2006112979A (ja) * 2004-10-15 2006-04-27 Agilent Technol Inc アクティブマトリックスｔｆｔアレイの測定方法
KR101139527B1 (ko) * 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
JP2007171428A (ja) * 2005-12-21 2007-07-05 Agilent Technol Inc 表示パネルの製造方法、検査方法および検査装置
JP2008052111A (ja) * 2006-08-25 2008-03-06 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その検査方法および表示装置
JP4887203B2 (ja) * 2006-11-14 2012-02-29 三星モバイルディスプレイ株式會社 画素、有機電界発光表示装置、および有機電界発光表示装置の駆動方法
KR100922071B1 (ko) * 2008-03-10 2009-10-16 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101040813B1 (ko) * 2009-02-11 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN106877273A (zh) * 2017-03-31 2017-06-20 上海与德科技有限公司 背光供电系统的保护电路及其方法、终端设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JP2568847B2 (ja) * 1987-05-18 1997-01-08 小糸工業株式会社 情報表示装置
JPH01284893A (ja) * 1988-05-12 1989-11-16 Sharp Corp ドット・マトリックス方式表示装置
US6762735B2 (en) * 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
JP5041627B2 (ja) * 2000-05-12 2012-10-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
TW538246B (en) * 2000-06-05 2003-06-21 Semiconductor Energy Lab Display panel, display panel inspection method, and display panel manufacturing method
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363132B1 (ko) * 2007-04-03 2014-02-13 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
AU2003296172A1 (en) 2004-07-09
JP2004294457A (ja) 2004-10-21
TW200418193A (en) 2004-09-16
US20060152449A1 (en) 2006-07-13
WO2004055772A1 (ja) 2004-07-01

Similar Documents

Publication Publication Date Title
US8228269B2 (en) Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel
US10621920B2 (en) Capacitor detection method and pixel driving circuit
KR101071443B1 (ko) 표시 패널 장치 및 그 제어 방법
US7317400B2 (en) Self light emitting type display module, electronic appliance loaded with the same module and verification method of faults in the same module
KR101574808B1 (ko) 표시 장치 및 그 제어 방법
CN108492768B (zh) 一种面板裂纹检测结构及检测方法
KR20090094146A (ko) 발광 표시 디바이스
EP2033177B1 (en) Active matrix display compensation
EP2033178B1 (en) Active matrix display compensating apparatus
CN104143312A (zh) 有机发光显示器装置的像素和有机发光显示器装置
EP1450345A2 (en) Active drive type light emitting display device and drive control method thereof
KR20090013811A (ko) 유기 발광 표시 디바이스
CN101800023A (zh) 编程和驱动有源矩阵发光器件像素的方法和系统
KR20130045951A (ko) 액티브 매트릭스 디스플레이 보상 방법
KR20090086227A (ko) 능동 매트릭스 발광 디스플레이 디바이스 및 이의 구동 방법
CN107038989B (zh) 有机发光显示器及其驱动方法
JP2008052111A (ja) Ｔｆｔアレイ基板、その検査方法および表示装置
US6943564B2 (en) Active-drive type pixel structure and inspection method therefor
JP5899532B2 (ja) アクティブマトリクス基板
KR20050088179A (ko) 능동 매트릭스형 표시 장치 및 그 검사 방법
US7791569B2 (en) Light emitting element circuit and drive method thereof
US8537151B2 (en) Inspection method
KR20080090954A (ko) 유기전계 발광표시장치의 화소구동 방법 및 장치
JP2009086253A (ja) 画像表示装置および画像表示装置の駆動方法
JP4944547B2 (ja) 画像表示装置及びその製造方法または駆動方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid