CN112513959B - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112513959B
CN112513959B CN201880096085.4A CN201880096085A CN112513959B CN 112513959 B CN112513959 B CN 112513959B CN 201880096085 A CN201880096085 A CN 201880096085A CN 112513959 B CN112513959 B CN 112513959B
Authority
CN
China
Prior art keywords
power supply
insulating film
line
metal layer
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880096085.4A
Other languages
English (en)
Other versions
CN112513959A (zh
Inventor
冈部达
斋田信介
市川伸治
谷山博己
郡司辽佑
有贺广司
仲田芳浩
谷村康治
小原义博
神村浩治
井上彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN112513959A publication Critical patent/CN112513959A/zh
Application granted granted Critical
Publication of CN112513959B publication Critical patent/CN112513959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

氧化物半导体层包含岛状的半导体线(SS)，所述岛状的半导体线(SS)在俯视下位于多个驱动器与显示区域之间，与多个控制线以及多个电源线正交，所述半导体线在栅极绝缘膜(16)的开口中与所述多个控制线(Gn、En)接触，并且在第一无机绝缘膜(18)的开口中与所述多个电源线(In、Qn)接触，且包括多个变细部(WT)。

Description

显示设备
技术领域
本发明是关于显示设备。
背景技术
在显示设备的制造工序中存在在配线、电路元件等上发生静电释放(Electro-Static Discharge：ESD)的问题，在专利文献1公开了对ESD的对策。
现有技术文献
专利文献
专利文献1：日本国公开特许公报“特开2011-164231(2011年8月25日)公开”
发明内容
本发明所要解决的技术问题
在专利文献1所公开的技术中，例如直到使栅极配线与短路环电连接的工序中，存在在栅极线发生ESD的问题。
解决问题的手段
本发明的一方式所涉及的显示设备，其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，所述显示设备的特征在于：设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，各控制线经由所述第三金属层与对应的驱动器电连接，所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，在所述半导体线形成有多个变细部。
发明效果
根据本发明的一方式，降低在第一金属层所包含的多个控制线发生ESD的问题。
附图说明
图1的(a)是表示显示设备的构成例的示意图，(b)是表示像素电路的构成例的电路图。
图2是表示显示设备的制造方法的一个例子的流程图。
图3是详细表示实施方式一中的显示设备的制造方法的流程图。
图4是表示实施方式一中的边框区域以及显示区域的构成的俯视图，(b)是(a)的b-b剖视图。
图5是图1的(a)中以虚线框部表示的A区域以及B区域的剖视图。
图6是表示实施方式一中的半导体线的形成方法的工序图。
图7是表示实施方式一中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图8是表示实施方式一中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图9是表示实施方式一中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图10是表示实施方式一中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图11是表示实施方式一中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图12是表示实施方式一中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图13是表示实施方式二中的边框区域以及显示区域的构成的俯视图，(b)是(a)的b-b剖视图。
图14是详细表示实施方式二中的显示设备的制造方法的流程图。
图15是表示实施方式二中的半导体线的形成方法的工序图。
图16是表示实施方式二中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图17是表示实施方式二中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图18是表示实施方式二中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图19是表示实施方式二中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图20是表示实施方式二中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
图21是表示实施方式二中的边框区域以及显示区域的另一个构成的俯视图，(b)是(a)的b-b剖视图。
具体实施方式
以下，“同层”是指在同一工序(成膜工序)中形成，“下层”是指在比比较对象的层更早的工序中形成，“上层”是指在比比较对象的层更晚的工序中形成。
如图1所示，显示设备2包括：包含多个子像素SP的显示区域DA和包围显示区域DA的边框区域(非显示区域)NA。在显示区域DA以及边框区域NA设置有：在x方向延伸的扫描信号线(控制线)Gn、与x方向正交且在y方向延伸的数据信号线Dm、在x方向延伸的发光控制线(控制线)En，在y方向延伸的高电压侧电源线Pm、在x方向延伸的初始化电源线(电源线)In、以及在x方向延伸的高电压侧电源线(电源线)Qn。
显示区域DA是将y方向设为长度方向的形状，在沿着显示区域DA的两个长边的边框区域NA中，形成有栅极驱动器(驱动器)GD1、GD2以及发射驱动器(驱动器)ED1、ED2，在沿着显示区域DA的一个短边的边框区域中，安装有驱动芯片DT以及控制基板FK。
数据信号线Dm连接在驱动器芯片DT，扫描信号线Gn、Gn+1连接在栅极驱动器GD1、GD2，发光控制线En、En+1连接在发射驱动器ED1、ED2。高电压侧电源线Pm、Qn互相电连接，连接在第一电源主干配线QM(高电压侧的电源主干配线)。高电源电压(ELVDD)从驱动器芯片DT供给第一电源主干配线QM。初始化电源线In连接在第二电源主干配线IM。初始化电源(Vi)从驱动器芯片DT供给第二电源主干配线IM。
在沿着显示区域DA的两个长边的边框区域NA设置有半导体线SS(后述)，所述半导体线SS与扫描信号线Gn、发光控制线En、高电压侧电源线Qn以及初始化电源线In接触。
包含发光元件ES的子像素SP连接在数据信号线Dm、扫描信号线Gn、发光控制线En、高电压侧电源线(Pm、Qn中的至少一方)以及初始化电源线In。此外，电容Cp的一方电极连接在高电压侧电源线(Pm或Qn)，电容Cp的另一方电极连接在驱动晶体管Ta的栅极端子。写入晶体管Tb的栅极端子连接在扫描信号线Gn，驱动晶体管Ta的源极端子经由写入晶体管Tb连接在数据信号线Dm，驱动晶体管Ta的漏极端子经由发光控制晶体管Td连接在发光元件ES。
如图2至图4所示，在制造柔性显示设备的情况下，首先，在透光性的支撑基板(例如，母玻璃)上形成树脂层12(步骤S1)。然后，形成阻挡层3(步骤S2)。然后，形成TFT层4(步骤S3)。然后，形成顶部发射型的发光元件层5(步骤S4)。然后，形成密封层6(步骤S5)。然后，在密封层6上贴附上表面膜(步骤S6)。
然后，通过激光的照射等使支撑基板从树脂层12剥离(步骤S7)。然后，在树脂层12的下表面贴附下表面膜10(步骤S8)。然后，分割层叠体而获得多个单片，该层叠体包括：下表面膜10、树脂层12、阻挡层3、TFT层4、发光元件层5以及密封层6(步骤S9)。然后，在获得的单片上贴附功能膜39(步骤S10)。然后，将电子电路基板(驱动器芯片DT、控制基板FK)安装在边框区域的一部分(端子部)(步骤S11)。此外，步骤S1至S11是显示设备制造装置(包括进行步骤S1至S5的各工序的成膜装置)进行。
作为树脂层12的材料，例如列举聚酰亚胺等。也能够将树脂层12的部分以两层的树脂膜(例如，聚酰亚胺膜)以及被该这些夹的无机绝缘膜置换。
阻挡层(阻挡膜)3是防止水、氧等的异物侵入在TFT层4与发光元件层5的层，能够由例如通过CVD法形成的氧化硅膜、氮化硅膜、或氧氮化硅膜、或这些的层叠膜构成。
如图3、图4所示，TFT层4包括：比阻挡层3更上层的第一金属层(包含栅极电极GE、扫描信号线Gn以及发光控制线En)；比第一金属层更上层的无机绝缘膜16(栅极绝缘膜)；比无机绝缘膜16更上层的氧化物半导体层(包含半导体膜15以及半导体线SS)；比氧化物半导体层更上层的无机绝缘膜18(第一无机绝缘膜)；比无机绝缘膜18更上层的第二金属层(包含高电压侧电源线Qn以及初始化电源线In)；比第二金属层更上层的无机绝缘膜20(第二无机绝缘膜)；比无机绝缘膜20更上层的第三金属层(包含源极配线SH、第一电源主干配线QM、第二电源主干配线IM以及数据信号线Dm)；比第三金属层更上层的平坦化膜21。
氧化物半导体层例如由In-Ga-Zn-O系列的半导体构成，薄膜晶体管Tr构成为包含栅极电极GE以及半导体膜15。
第一金属层、第二金属层以及第三金属层例如由包含铝、钨、钼、钽、镍、钛以及铜中的至少一个的金属的单层膜或多层膜构成。
无机绝缘膜16、18、20例如可以由通过CVD法形成的、氧化硅(SiOx)膜或氮化硅(SiNx)膜或这些的层叠膜构成。平坦化膜21例如由聚酰亚胺、丙烯酸树脂等的可涂布的有机材料构成。
发光元件层5包括：比平坦化膜21更上层的阳极22、覆盖阳极22的边缘的绝缘性的边缘罩23、比边缘罩23更上层的EL(电致发光)层24、比EL层24更上层的阴极25。在涂布例如聚酰亚胺、丙烯酸树脂等的有机材料之后，边缘罩23通过光刻法进行图案化而形成。
在每个子像素中，包含岛状的阳极22、EL层24以及阴极25的发光元件ES(例如，OLED：有机发光二极管，QLED：量子点发光二极管)形成在发光元件层5，发光元件ES的控制电路形成在TFT层4，由发光元件ES与其控制电路构成像素电路。
EL层24例如由从下层侧起依次层叠空穴注入层、空穴输送层、发光层、电子输送层以及电子注入层构成。发光层通过蒸镀法或喷墨法在边缘罩23的开口(每个子像素)形成为岛状。其他层形成为岛状或整面状(共用层)。另外，也可以是不形成空穴注入层、空穴输送层、电子输送层以及电子注入层中的一个以上的层的构成。
在蒸镀形成OLED的发光层的情况下，使用FMM(高精度金属)。FMM是包括多个开口的薄片(例如，殷钢材制)，通过一个开口的有机物质来形成岛状的发光层(对应一个子像素)。
QLED的发光层例如对使量子点扩散的溶剂进行喷墨涂布，因此能够形成岛状的发光层(对应一个子像素)。
阳极22例如由ITO(Indium Tin Oxide)与Ag(银)或包括Ag的合金的层叠构成，且具有光反射性。阴极25能够由MgAg合金(极薄膜)、ITO、IZO(Indium zinc Oxide)等的透光性的导电材料构成。
在发光元件ES是OLED的情况下，通过阳极22与阴极25之间的驱动电流，空穴与电子在发光层内再次结合，在通过由此所产生的激子跃迁到基态的过程中，光被放出。阴极25具有透过性，阳极22具有光反射性，因此从EL层24放出的光朝向上方，成为顶部发射。
在发光元件ES是QLED的情况下，通过阳极22与阴极25之间的驱动电流，空穴与电子在发光层内再次结合，在通过由此所产生的激子从量子点的传导带(conduction band)跃迁到价电子带(valence band)的过程中，光(荧光)被放出。
在发光元件层5中，也可以形成除了所述OLED、QLED以外的发光元件(无机发光二极管等)。
密封层6具有透光性，且包括：覆盖阴极25的无机密封膜26、比无机密封膜26更上层的有机缓冲膜27以及比有机缓冲膜27更上层的无机密封膜28。覆盖发光元件层5的密封层6防止水、氧等的异物向发光元件层5渗透。
无机密封膜26与无机密封膜28分别是无机绝缘膜，例如能够由通过CVD法形成的氧化硅膜、氮化硅膜、或氧氮化硅膜、或这些的层叠膜来构成。有机缓冲膜27是具有平坦化效果的透光性有机膜，能够由丙烯酸树脂等的可涂布的有机材料构成。有机缓冲膜27能够例如由喷墨涂布形成，但也可以在非显示区域设置堤，所述堤阻挡液滴。
下表面膜10是用于在剥离支撑基板之后，贴附在树脂层12的下表面而实现柔软性优异的显示设备的，例如是PET膜。功能膜39包括例如光学补偿功能、触摸传感器功能以及保护功能中的至少一个。
以上，对柔性显示设备进行说明了，但在制造非柔性显示设备的情况下，在基板(例如玻璃基板)层叠阻挡层3、TFT层4、发光元件层5以及密封层6之后，进行图2的步骤S9至步骤S11即可。
如图5的(a)那样，在边框区域NA的沟槽TN中，与图4的平坦化膜21同层的有机绝缘膜21y和与图4的边缘罩23同层的有机绝缘膜23被贯通，图4的阴极25在沟槽TN连接在与阳极22同层的中继配线LW。在连接部SB中，有机绝缘膜21y和有机绝缘膜23y被贯通，中继配线在连接部SB连接在包含于第三金属层的低电压侧(ELVSS)的电源主干配线LM。此外，堤BK1、BK2在有机缓冲膜27进行喷墨形成时作为止液部发挥功能。在折弯部ZS中，阻挡层3、无机绝缘膜16、18、20被贯通，该贯通空间由有机绝缘膜19来填埋。在图3的步骤S3u与步骤S3v之间的工序形成有机绝缘膜19。
与显示区域DA电连接的端子配线TWa(包含在第一金属层)经由折弯部ZS的电桥配线BW(包含在第三金属层)以及端子配线TWb(包含在第一金属层)连接在端子TM(包含在第三金属层)。电桥配线BW以及端子TM的边缘被图4的与平坦化膜21同层的有机绝缘膜21y覆盖。
〔实施方式一〕
如图4那样，在实施方式一中，将显示区域DA的晶体管为底栅结构，形成半导体线SS，所述半导体线SS与无机绝缘膜16的上表面相接。半导体线SS位于显示区域DA的两个长边的外侧(边框区域NA)，且在y方向延伸。
在俯视时，半导体线SS(包含在氧化物半导体层)配置在在y方向延伸的、第一电源主干配线QM以及第二电源主干配线IM(包含在第三金属层)的间隙，与在x方向延伸的、扫描信号线Gn、Gn+1(包含在第一金属层)、发光控制线En、En+1(包含在第一金属层)、高电压侧电源线Qn、Qn+1(包含在第二金属层)以及初始化电源线In、In+1(包含在第二金属层)正交。
如图4那样，在俯视时，扫描信号线Gn、初始化电源线In、发光控制线En以及高电压侧电源线Qn在y方向依该顺序排列，扫描信号线Gn以及半导体线SS在形成在无机绝缘膜16(栅极绝缘膜)的接触孔Hb(开口)内接触，初始化电源线In以及半导体线SS在形成在无机绝缘膜18(第一无机绝缘膜)的接触空Hc(开口)内接触，发光控制线En以及半导体线SS在形成在无机绝缘膜16的接触孔Hd(开口)内接触，高电压侧电源线Qn以及半导体线SS在形成在无机绝缘膜18的接触孔He(开口)内接触。
第一电源主干配线QM(包含在第三金属层)与初始化电源线In、In+1以及高电压侧电源线Qn、Qn+1正交，例如第一电源主干配线QM以及高电压侧电源线Qn通过形成在无机绝缘膜20的接触孔Hf电连接。第一电源主干配线QM向高电压侧电源线Qn传递子像素驱动用的高电源电压(ELVDD)。
第二电源主干配线IM(包含在第三金属层)与初始化电源线In、In+1正交，例如第二电源主干配线IM以及初始化电源线In通过形成在无机绝缘膜20(第二无机绝缘膜)的接触孔Ha电连接。第二电源主干配线IM与高电压侧电源线Qn、Qn+1不正交。第二电源主干配线IM向初始化电源线In传递初始化用电源电压。
此外，扫描信号线Gn、Gn+1经由第三金属层连接在栅极驱动器(参照图1)，发光控制线En、En+1经由第三金属层连接在发射驱动器(参照图1)。
图3以及图6表示实施方式一中的半导体线的形成工序。在图3的步骤S3a至S3c中，形成第一金属层(包含扫描信号线Gn以及发光控制线En)，在步骤S3d至S3f中，形成覆盖第一金属层的无机绝缘膜16(由下层侧的氧化硅膜以及上层侧的氮化硅膜构成的栅极绝缘膜)。
如图6的(a)所示，图3的步骤S3g中，在无机绝缘膜16上成膜氧化物半导体膜SF。此时，扫描信号线Gn以及氧化物半导体膜SF在形成在无机绝缘膜16的接触孔Hb内接触，发光控制线En以及氧化物半导体膜SF在形成在无机绝缘膜16的接触孔Hd内接触。通过步骤S3g至S3i来形成氧化物半导体层。
在步骤S3j中，对氧化物半导体层的表面实施氢等离子体处理。由此，氧化物半导体膜SF被还元，变化成如图6的(b)所示的导体膜SK。在步骤S3k至S3m中，形成覆盖导体膜SK的无机绝缘膜18(氮化硅膜)。
在步骤S3n至S3q中，形成第二金属层(包含高电压侧电源线Qn以及初始化电源线In)。如图6的(c)所示，在步骤S3q中，初始化电源线In以及导体膜SK在形成在无机绝缘膜18的接触孔Hc内接触，高电压侧电源线Qn以及导体膜SK在形成在无机绝缘膜18的接触孔He内接触。
在步骤S3r至3u中，形成无机绝缘膜20(氧化硅膜)，在步骤S3v至3x中，形成第三金属层(包含第一电源主干配线QM以及第二电源主干配线IM)。此时，初始化电源线In以及第二电源主干配线IM在形成在无机绝缘膜20的接触孔Ha内接触，高电压侧电源线Qn以及第一电源主干配线QM在形成在无机绝缘膜20的接触孔Hf内接触。
接下来，在图3的步骤S3y进行退火工序。由此，从包含在无机绝缘膜16(栅极绝缘膜)的氧化硅膜向导体膜SK供给氧(导体膜SK被氧化)，导体膜SK变化成如图6的(d)所示的半导体SS(氧化物半导体)。在步骤S3z中，形成平坦化膜21。
根据图3、图4以及图6所示的方法，在第三金属层的成膜(图3的步骤S3v)的前阶段即步骤S3j中，扫描信号线Gn以及发光控制线En与导电膜SK电连接，能够抑制ESD引起的第一金属层的配线短路(例如，扫描信号线与发光控制线的短路)。
另外，在第三金属层的成膜的前阶段即步骤S3q(第二金属层的图案化)中，初始化电源线In以及高电压侧电源线Qn与导体膜SK电连接，能够抑制ESD引起的第二金属的配线短路(例如，初始化电源线与高电压侧电源线的短路)、第一金属层与第二金属层之间的配线短路(例如，扫描信号线与初始化电源线或高电压侧电源线的短路、发光控制线与初始化电源线或高电压侧电源线的短路)。
如图4那样，在俯视时，半导体线SS在扫描信号线Gn以及初始化电源线In的间隙、初始化电源线In以及发光控制线En的间隙、发光控制线En以及高电压侧电源线Qn的间隙、高电压侧电源线Qn以及扫描信号线Gn+1的间隙的各个包括变细部WT。变细部WT的线宽度比第一电源主干配线QM、第二电源主干配线IM、扫描信号线Gn、初始化电源线In、发光控制线En、高电压侧电源线Qn以及扫描信号线Gn+1的线宽度小，因此即使在这些配线中的任一个发生较大的静电，也ESD在半导体线SS的变细部WT发生的可能性高。由此，降低在第一电源主干配线QM、第二电源主干配线IM、扫描信号线Gn、初始化电源线In、发光控制线En、高电压侧电源线Qn以及扫描信号线Gn+1发生ESD导致的短路的问题。
在图4中，设为半导体线SS、扫描信号线Gn或发光控制线En、初始化电源线In或高电压侧电源线Qn不重叠的构成。因为若存在这些重叠的部分，则半导体线(不是半导体)使这些配线驱动时为导体活动，产生电流路径(短路路径)。
如图7那样，在实施方式一中，对于包含半导体线SS的长度区域AF，也能够贯通无机绝缘膜18(设置开口)，并且使半导体线SS与氧化硅膜即无机绝缘膜20接触。这样，在图3的步骤S3y(退火工序)中，从无机绝缘膜20(氧化硅膜)向半导体线SS的前状态即导体膜SK供给氧，能够将导体膜SK可靠地变化成半导体线SS。
在图4中，半导体线SS配置在在y方向延伸的第一电源主干配线QM以及第二电源主干配线IM的间隙，但不限于此。如图8那样，也能够将半导体SS配置在比在y方向延伸的第一电源主管配线QM以及第二电源主干配线IM更靠外侧(驱动器侧)。这样，即使发生ESD，也其发生位置在比第二电源主干配线IM与初始化电源线In、In+1的电连接位置更靠外侧，因此能够降低给初始化电源线In、In+1的影响。
如图9那样，在实施方式一中，也能够设置有在第一电源主干配线QM(包含在第三金属层)下面布线的第三电源主干配线qM(包含在第二金属层)，使第三电源主干配线qM与高电压侧电源线Qn、Qn+1在同层连接。
如图10那样，在实施方式一中，也能够设置有在第二电源主干配线IM(包含在第三金属层)下面布线的第四电源主干配线iM(包含在第二金属层)，使第四电源主干配线iM与初始化电源线In、In+1在同层连接。
在将初始化电源线与高电压侧电源线为相同电位，能够驱动像素电路的情况下，如图11那样，也可以是不设置第二电源主干配线IM以及初始化电源线In等的构成。如图12那样，作为图11的变形例，也能够设置有在第一电源主干配线QM(包含在第三金属层)下面布线的第三电源主干配线qM(包含在第二金属层)，使第三电源主干配线qM与高电压侧电源线Qn、Qn+1在同层连接。
〔实施方式二〕
如图13那样，在实施方式二中，将显示区域DA的晶体管为顶栅型结构，形成与无机绝缘膜16的下表面相接的半导体线SS。半导体线SS位于显示区域DA的两个长边的外侧(边框区域NA)，在y方向延伸。
在俯视时，半导体线SS(包含在氧化物半导体层)配置在在y方向延伸的第一电源主干配线QM以及第二电源主干配线IM的间隙，与在x方向延伸的、扫描信号线Gn、Gn+1(包含在第一金属层)、发光控制线En、En+1(包含在第一金属层)、高电压侧电源线Qn、Qn+1(包含在第二金属层)以及初始化电源线In、In+1(包含在第二金属层)正交。
如图13那样，在俯视时，扫描信号线Gn、初始化电源线In、发光控制线En以及高电压侧电源线Qn在y方向依此顺序排列，扫描信号线Gn以及半导体线SS在形成在无机绝缘膜16的接触孔Hb(开口)内接触，初始化电源线In以及半导体线SS在形成在无机绝缘膜16、18的接触孔Hc(开口)内接触，发光控制线En以及半导体线SS在形成在无机绝缘膜16的接触孔Hd(开口)内接触，高电压侧电源线Qn以及半导体线SS在形成在无机绝缘膜16、18的接触孔He(开口)内接触。
第二电源主干配线IM(包含在第三金属层)与初始化电源线In、In+1正交，例如第二电源主干配线IM以及初始化电源线In通过形成在无机绝缘膜20的接触孔Ha电连接。第二电源主干配线IM与高电压侧电源线Qn、Qn+1不正交。
第一电源主干配线QM(包含在第三金属层)与初始化电源线In、In+1以及高电压侧电源线Qn、Qn+1正交，例如第一电源主干配线QM以及高电压侧电源线Qn通过形成在无机绝缘膜20的接触孔Hf电连接。
此外，扫描信号线Gn、Gn+1经由第三金属层连接在栅极驱动器(参照图1)，发光控制线En、En+1经由第三金属层连接在发射驱动器(参照图1)。
图14以及图15表示实施方式二中的半导体线的形成工序。如图15的(a)那样，在图14的步骤S3A至S3C中，在阻挡层3上形成氧化物半导体膜SF。
在步骤S3D中，对氧化物半导体层的表面实施氢等离子体处理。由此，氧化物半导体膜SF被还元，变化成如图15的(b)所示的导体膜SK。在步骤S3E至S3G中，形成覆盖导体膜SK的无机绝缘膜16(由下层侧的氮化硅膜以及上层侧的氧化硅膜构成的栅极绝缘膜)。
在图14的步骤S3H至S3J中，形成第一金属层(包含栅极配线GH、扫描信号线Gn以及发光控制线En)。此时，如图15的(c)那样，扫描信号线Gn以及导体膜SK在形成在无机绝缘膜16的接触孔Hb内接触，发光控制线En以及导体膜SK在形成在无机绝缘膜16的接触孔Hd内接触。在步骤S3k至S3m中，在第一金属层上形成无机绝缘膜18(氮化硅膜)。
在步骤S3n至S3q中，形成第二金属层(包含电容电极CE、高电压侧电源线Qn、初始化电源线In)。如图15的(c)那样，在步骤S3q(第二金属层的图案化)中，初始化电源线In以及导体膜SK在形成在无机绝缘膜16、18的接触孔Hc内接触，高电压侧电源线Qn以及导体膜SK在形成在无机绝缘膜16、18的接触孔He内接触。
步骤S3r至3u中，形成无机绝缘膜20(氧化硅膜)，在步骤S3v至3x中，形成第三金属层(包含第一电源主干配线QM以及第二电源主干配线IM)。此时，初始化电源线In以及第二电源主干配线IM在形成在无机绝缘膜20的接触孔Ha内接触，高电压侧电源线Qn以及第一电源主干配线QM在形成在无机绝缘膜20的接触孔Hf内接触。
接下来，在图14的步骤S3y进行退火工序。此时，从包含在无机绝缘膜16(栅极绝缘膜)的氧化硅膜向导体膜SK供给氧(导体膜SK被氧化)，导体膜SK变化成如图15的(d)所示的半导体线SS(氧化物半导体)。在步骤S3z形成平坦化膜21。
根据图13至图15所示的方法，在第三金属层的成膜(图3的步骤S3v)的前阶段即步骤S3J中，扫描信号线Gn以及发光控制线En与导体膜SK电连接，能够抑制ESD导致的第一金属层的配线短路(例如，扫描信号线与发光控制线的短路)。
另外，在第三金属层的成膜的前阶段即步骤S3q(第二金属层的图案化)中，初始化电源线In以及高电压侧电源线Qn与导体膜SK电连接，能够控制ESD导致的第二金属层的配线短路(例如，初始化电源线与高电压侧电源线的短路)、第一金属层与第二金属层之间的配线短路(例如，扫描信号线与初始化电源线或高电压侧电源线的短路、发光控制线与初始化电源线或高电压侧电源线的短路)。
如图13那样，在俯视时，半导体线SS在扫描信号线Gn以及初始化电源线In的间隙、初始化电源线In以及发光控制线En的间隙、发光控制线En以及高电压侧电源线Qn的间隙、高电压侧电源线Qn以及扫描信号线Gn+1的间隙的各个包括变细部WT。变细部WT的线宽度比第一电源主干配线QM、第二电源主干配线IM、扫描信号线Gn、初始化电源线In、发光控制线En、高电压侧电源线Qn以及扫描信号线Gn+1的线宽度小，因此，即使在这些配线中的任一个发生较大的静电，ESD也在半导体线SS的变细部WT发生的可能性高。由此，降低在第一电源主干配线QM、第二电源主干配线IM、扫描信号线Gn、初始化电源线In、发光控制线En、高电压侧电源线Qn以及扫描信号线Gn+1发生ESD导致的短路的问题。
如图16那样，在实施方式二中，对于包含半导体线SS的长度区域AF，也能够贯通无机绝缘膜18(设置开口)。这样，在图3的步骤S3y(退火工序)中，从无机绝缘膜20(氧化硅膜)向半导体线SS的前状态即导体膜SK供给氧，能够将导体膜SK可靠地变化成半导体线SS。
在图13中，半导体线SS配置在在y方向延伸的第一电源主干配线QM以及第二电源主干配线IM的间隙，但不限于此。如图17那样，也能够将半导体SS配置在在y方向延伸的、比第一电源主干配线QM以及第二电源主干配线IM更靠外侧(驱动器侧)。这样，能够降低ESD产生时对配线的影响。
如图18那样，在实施方式二中，也能够设置有在第一电源主干配线QM(包含在第三金属层)下面布线的第三电源主干配线qM(包含在第二金属层)，使第三电源主干配线qM与高电压侧电源线Qn、Qn+1在同层连接。
如图19那样，在实施方式二中，也能够设置有在第二电源主干配线IM(包含在第三金属层)下面布线的第四电源主干配线iM(包含在第二金属层)，使第四电源主干配线iM与初始化电源线In、In+1在同层连接。
在将初始化电源线与高电压侧电源线为相同电位，能够驱动像素电路的情况下，如图20那样，也可以是不设置第二电源主干配线IM以及初始化电源线In等的构成。作为图20的变形例，如图21那样，也能够设置有在第一电源主干配线QM(包含在第三金属层)下面布线的第三主干电源配线qM(包含在第二金属层)，使第三电源主干配线qM与高电压侧电源线Qn、Qn+1在同层连接。
〔总结〕
〔方式一〕
一种显示设备，其包括：
显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，且具有
多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部。
〔方式二〕
例如方式一所述的显示设备，其特征在于，
所述氧化物半导体层与所述栅极绝缘膜的上表面相接。
〔方式三〕
例如方式一所述的显示设备，其特征在于，
所述氧化物半导体层与所述栅极绝缘膜的下表面相接。
〔方式四〕
例如方式一所述的显示设备，其特征在于，
所述栅极绝缘膜包含氧化硅，所述第一无机绝缘膜包含氮化硅，所述第二无机绝缘膜包含氧化硅。
〔方式五〕
例如方式一至四中任一项所述的显示设备，其特征在于，
相邻的发光控制线以及扫描信号线包含在所述多个控制线包含，
在俯视时，所述多个变细部中的至少一个配置在所述发光控制线与所述扫描信号线之间。
〔方式六〕
例如方式一至五中任一项所述的显示设备，其特征在于，
在俯视时，所述多个变细部中的至少一个配置在所述多个控制线中的一个与所述多个电源线中的一个之间。
〔方式七〕
例如方式一至六中任一项所述的显示设备，其特征在于，
所述多个电源线的各个与所述半导体线的重叠区域与任何所述多个控制线不重叠。
〔方式八〕
例如方式一至七中任一项所述的显示设备，其特征在于，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
〔方式九〕
例如方式一至七中任一项所述的显示设备，其特征在于，
初始化电源线包含在所述多个电源线，
第二电源主干配线包含在所述第三金属层，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
〔方式十〕
例如方式一至七中任一项所述的显示设备，其特征在于，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
〔方式十一〕
例如方式一至七中任一项所述的显示设备，其特征在于，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第四电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第四电源主干配线配置在所述多个驱动器与所述半导体线之间，所述初始化电源线以从所述第四电源主干配线分支的方式向显示区域侧延伸。
〔方式十二〕
例如方式一至七中任一项所述的显示设备，其特征在于，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸。
〔方式十三〕
例如方式二所述的显示设备，其特征在于，
所述第一无机绝缘膜是氮化膜，并且所述第二无机绝缘膜是氧化膜，
在所述第一无机绝缘膜设置有狭缝，所述狭缝使所述半导体线从所述第一无机绝缘膜露出。
〔方式十四〕
例如方式一至十三中任一项所述的显示设备，其特征在于，
所述像素电路设置有电容，所述电容是一方的电极包含在所述第一金属层，另一方的电极包含在所述第二金属层。
〔方式十五〕
例如方式十四所述的显示设备，其特征在于，
所述另一方的电极与包含在所述多个电源线的高电压侧电源线电连接。
〔方式十六〕
例如方式一至十五中任一项所述的显示设备，其特征在于，
在所述像素电路设置有晶体管，所述晶体管是所述氧化物半导体层包含成为沟道的半导体膜，且所述第一金属层包含栅极电极。
〔方式十七〕
一种显示设备，其包括：
包含像素电路的显示区域以及边框区域，包含通过所述显示区域以及所述边框区域的多个配线，所述显示设备的特征在于：
在所述边框区域设置有半导体线以及无机绝缘膜，所述半导体线位于与所述像素电路的晶体管的沟道同层，且由氧化物半导体构成，
所述半导体线在所述无机绝缘膜的多个开口中与所述多个配线接触，并且包括变细部，所述变细部形成为与所述多个配线不重叠。
附图标记说明
2 显示设备
3 阻挡层
4 TFT层
5 发光元件层
6 密封层
12 树脂层
16、18、20 无机绝缘膜
21 平坦化膜
23 边缘罩
24 EL层
DA 显示区域
NA 边框区域
Gn 扫描信号线
Dm 数据信号线
En 发光控制线
In 初始化电源线
Qn 高电压侧电源线
QM 第一电源主干配线
IM 第二电源主干配线
qM 第三电源主干配线
iM 第四电源主干配线

Claims (37)

1.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
所述多个电源线的各个与所述半导体线的重叠区域与任何所述多个控制线不重叠。
2.根据权利要求1所述的显示设备，其特征在于，
所述氧化物半导体层与所述栅极绝缘膜的上表面相接。
3.根据权利要求1所述的显示设备，其特征在于，
所述氧化物半导体层与所述栅极绝缘膜的下表面相接。
4.根据权利要求1所述的显示设备，其特征在于，
所述栅极绝缘膜包含氧化硅，所述第一无机绝缘膜包含氮化硅，所述第二无机绝缘膜包含氧化硅。
5.根据权利要求1所述的显示设备，其特征在于，
相邻的发光控制线以及扫描信号线包含在所述多个控制线，
在俯视时，所述多个变细部中的至少一个配置在所述发光控制线与所述扫描信号线之间。
6.根据权利要求1所述的显示设备，其特征在于，
在俯视时，所述多个变细部中的至少一个配置在所述多个控制线中的一个与所述多个电源线中的一个之间。
7.根据权利要求1所述的显示设备，其特征在于，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
8.根据权利要求1所述的显示设备，其特征在于，
初始化电源线包含在所述多个电源线，
第二电源主干配线包含在所述第三金属层，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
9.根据权利要求1所述的显示设备，其特征在于，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
10.根据权利要求1所述的显示设备，其特征在于，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第四电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第四电源主干配线配置在所述多个驱动器与所述半导体线之间，所述初始化电源线以从所述第四电源主干配线分支的方式向显示区域侧延伸。
11.根据权利要求1所述的显示设备，其特征在于，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸。
12.根据权利要求2所述的显示设备，其特征在于，
所述第一无机绝缘膜是氮化膜，并且所述第二无机绝缘膜是氧化膜，
在所述第一无机绝缘膜设置有狭缝，所述狭缝使所述半导体线从所述第一无机绝缘膜露出。
13.根据权利要求1所述的显示设备，其特征在于，
所述像素电路设置有电容，所述电容中，一方的电极包含在所述第一金属层，另一方的电极包含在所述第二金属层。
14.根据权利要求13所述的显示设备，其特征在于，
所述另一方的电极与包含在所述多个电源线的高电压侧电源线电连接。
15.根据权利要求1至14中任一项所述的显示设备，其特征在于，
在所述像素电路设置有晶体管，所述晶体管中，成为沟道的半导体膜包含在所述氧化物半导体层，且栅极电极包含在所述第一金属层。
16.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，
且包含通过所述显示区域以及所述边框区域的多个配线，
所述显示设备的特征在于：
在所述边框区域设置有半导体线以及无机绝缘膜，所述半导体线位于与所述像素电路的晶体管的沟道同层，且由氧化物半导体构成，
所述半导体线在所述无机绝缘膜的多个开口中与所述多个配线接触，并且包括变细部，所述变细部形成为与所述多个配线不重叠。
17.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
在所述像素电路设置有晶体管，所述晶体管中，成为沟道的半导体膜包含在所述氧化物半导体层，且栅极电极包含在所述第一金属层。
18.根据权利要求17所述的显示设备，其特征在于，
所述氧化物半导体层与所述栅极绝缘膜的上表面相接。
19.根据权利要求17所述的显示设备，其特征在于，
所述氧化物半导体层与所述栅极绝缘膜的下表面相接。
20.根据权利要求17所述的显示设备，其特征在于，
所述栅极绝缘膜包含氧化硅，所述第一无机绝缘膜包含氮化硅，所述第二无机绝缘膜包含氧化硅。
21.根据权利要求17所述的显示设备，其特征在于，
相邻的发光控制线以及扫描信号线包含在所述多个控制线，
在俯视时，所述多个变细部中的至少一个配置在所述发光控制线与所述扫描信号线之间。
22.根据权利要求17所述的显示设备，其特征在于，
在俯视时，所述多个变细部中的至少一个配置在所述多个控制线中的一个与所述多个电源线中的一个之间。
23.根据权利要求17所述的显示设备，其特征在于，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
24.根据权利要求17所述的显示设备，其特征在于，
初始化电源线包含在所述多个电源线，
第二电源主干配线包含在所述第三金属层，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
25.根据权利要求17所述的显示设备，其特征在于，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
26.根据权利要求17所述的显示设备，其特征在于，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第四电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第四电源主干配线配置在所述多个驱动器与所述半导体线之间，所述初始化电源线以从所述第四电源主干配线分支的方式向显示区域侧延伸。
27.根据权利要求17所述的显示设备，其特征在于，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸。
28.根据权利要求18所述的显示设备，其特征在于，
所述第一无机绝缘膜是氮化膜，并且所述第二无机绝缘膜是氧化膜，
在所述第一无机绝缘膜设置有狭缝，所述狭缝使所述半导体线从所述第一无机绝缘膜露出。
29.根据权利要求17至28中的任一项所述的显示设备，其特征在于，
所述像素电路设置有电容，所述电容中，一方的电极包含在所述第一金属层，另一方的电极包含在所述第二金属层。
30.根据权利要求29所述的显示设备，其特征在于，
所述另一方的电极与包含在所述多个电源线的高电压侧电源线电连接。
31.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
32.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
初始化电源线包含在所述多个电源线，
第二电源主干配线包含在所述第三金属层，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
33.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接。
34.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
高电压侧电源线以及初始化电源线包含在所述多个电源线，
第一电源主干配线以及第二电源主干配线包含在所述第三金属层，
第四电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
所述初始化电源线以及所述第二电源主干配线在俯视下在所述多个驱动器与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第四电源主干配线配置在所述多个驱动器与所述半导体线之间，所述初始化电源线以从所述第四电源主干配线分支的方式向显示区域侧延伸。
35.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
高电压侧电源线包含在所述多个电源线，
第一电源主干配线包含在所述第三金属层，
第三电源主干配线包含在所述第二金属层，
所述高电压侧电源线以及所述第一电源主干配线在俯视下在所述显示区域与所述半导体线之间正交，且经由形成在所述第二无机绝缘膜的接触孔电连接，
在俯视时，所述第三电源主干配线配置在所述多个驱动器与所述半导体线之间，所述高电压侧电源线以从所述第三电源主干配线分支的方式向显示区域侧延伸。
36.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
所述氧化物半导体层与所述栅极绝缘膜的上表面相接，
所述第一无机绝缘膜是氮化膜，并且所述第二无机绝缘膜是氧化膜，
在所述第一无机绝缘膜设置有狭缝，所述狭缝使所述半导体线从所述第一无机绝缘膜露出。
37.一种显示设备，
其包括：显示区域与边框区域，所述显示区域包含像素电路，所述边框区域包含多个驱动器，
且具有：多个控制线；多个电源线，与所述多个控制线平行；多个数据信号线，与所述多个控制线正交，
所述显示设备的特征在于：
设置有：氧化物半导体层、包含所述多个控制线的第一金属层、栅极绝缘膜、比所述栅极绝缘膜更上层的第一无机绝缘膜、包含所述多个电源线且比所述第一无机绝缘膜更上层的第二金属层、比所述第二金属层更上层的第二无机绝缘膜、包含所述多个数据信号线且比所述第二无机绝缘膜更上层的第三金属层，
所述氧化物半导体层以及所述第一金属层的一方与所述栅极绝缘膜的上表面相接，并且所述氧化物半导体层以及所述第一金属层的另一方与所述栅极绝缘膜的下表面相接，
各控制线经由所述第三金属层与对应的驱动器电连接，
所述氧化物半导体层包含岛状的半导体线，所述岛状的半导体线在俯视下位于所述多个驱动器与所述显示区域之间，
所述半导体线与所述多个控制线以及所述多个电源线正交，在所述栅极绝缘膜的一个以上的开口中与所述多个控制线接触，并且在所述第一无机绝缘膜的一个以上的开口中与所述多个电源线接触，
在所述半导体线形成有多个变细部，
所述像素电路设置有电容，所述电容中，一方的电极包含在所述第一金属层，另一方的电极包含在所述第二金属层。
CN201880096085.4A 2018-07-30 2018-07-30 显示设备 Active CN112513959B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/028486 WO2020026308A1 (ja) 2018-07-30 2018-07-30 表示デバイス

Publications (2)

Publication Number Publication Date
CN112513959A CN112513959A (zh) 2021-03-16
CN112513959B true CN112513959B (zh) 2022-11-01

Family

ID=69232136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880096085.4A Active CN112513959B (zh) 2018-07-30 2018-07-30 显示设备

Country Status (3)

Country Link
US (1) US11957014B2 (zh)
CN (1) CN112513959B (zh)
WO (1) WO2020026308A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416227B (zh) * 2019-07-30 2021-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11636808B2 (en) * 2019-08-09 2023-04-25 Sharp Kabushiki Kaisha Display device
WO2021176508A1 (ja) * 2020-03-02 2021-09-10 シャープ株式会社 表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213627A (ja) * 1995-02-01 1996-08-20 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH117044A (ja) * 1997-06-16 1999-01-12 Toshiba Corp 表示装置用アレイ基板
JP2000174238A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体記憶装置
JP2005141251A (ja) * 1995-10-05 2005-06-02 Toshiba Corp 表示装置用アレイ基板及びその製造方法
CN101144950A (zh) * 2006-09-11 2008-03-19 龙腾光电（控股）有限公司 显示装置及其制造方法
JP2011164231A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 表示パネル用マトリクス回路基板、表示パネル及びそれらの製造方法
CN104704546A (zh) * 2012-10-02 2015-06-10 夏普株式会社 半导体装置和显示装置
CN105960712A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06258668A (ja) * 1993-03-05 1994-09-16 Toshiba Corp マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4632383B2 (ja) * 1998-08-31 2011-02-16 キヤノン株式会社 光電変換装置に用いられる半導体装置
JP2001330853A (ja) * 2000-05-22 2001-11-30 Toshiba Corp アクティブマトリクス型表示装置及びその製造方法
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP2004273732A (ja) * 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100752368B1 (ko) * 2004-11-15 2007-08-27 삼성에스디아이 주식회사 평판표시소자 및 그 제조방법
KR101197056B1 (ko) * 2005-06-09 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US7489366B2 (en) * 2005-12-13 2009-02-10 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
JP5409024B2 (ja) 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
JP2009277963A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置
US20120168711A1 (en) * 2011-01-05 2012-07-05 Mark Albert Crowder Narrow-Waist Nanowire Transistor with Wide Aspect Ratio Ends
WO2015156249A1 (ja) * 2014-04-08 2015-10-15 シャープ株式会社 表示装置
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
US10690975B2 (en) * 2016-03-31 2020-06-23 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method therefor and display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213627A (ja) * 1995-02-01 1996-08-20 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JP2005141251A (ja) * 1995-10-05 2005-06-02 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JPH117044A (ja) * 1997-06-16 1999-01-12 Toshiba Corp 表示装置用アレイ基板
JP2000174238A (ja) * 1998-12-09 2000-06-23 Nec Corp 半導体記憶装置
CN101144950A (zh) * 2006-09-11 2008-03-19 龙腾光电（控股）有限公司 显示装置及其制造方法
JP2011164231A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 表示パネル用マトリクス回路基板、表示パネル及びそれらの製造方法
CN104704546A (zh) * 2012-10-02 2015-06-10 夏普株式会社 半导体装置和显示装置
CN105960712A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
US11957014B2 (en) 2024-04-09
WO2020026308A1 (ja) 2020-02-06
CN112513959A (zh) 2021-03-16
US20210288129A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
CN111937058B (zh) 显示设备
CN111937489B (zh) 显示装置
JP2018006115A (ja) 表示装置
WO2020066011A1 (ja) 表示デバイス
CN112513959B (zh) 显示设备
US20210028270A1 (en) Display device
US11538894B2 (en) Display device with overlapped wiring lines at periphery of cutout region
WO2019058485A1 (ja) 表示デバイス
CN111902855B (zh) 显示装置的制造方法以及显示装置
CN112425264B (zh) 显示装置
CN111886925B (zh) 显示设备
US11678541B2 (en) Display device including terminal regions facing each other across the display region
US20220005896A1 (en) Display device
CN111919510B (zh) 显示设备
US20210351264A1 (en) Display device
CN111971730B (zh) 显示设备
WO2023105599A1 (ja) 表示デバイス
US11968866B2 (en) Display device
CN112740308B (zh) 显示装置
WO2021084757A1 (ja) 表示装置
US20220367592A1 (en) Display device
WO2021059468A1 (ja) 表示装置
US20220181577A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant