CN106098704A - 一种薄膜晶体管及其制备方法、阵列基板 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN106098704A
CN106098704A CN201610525440.8A CN201610525440A CN106098704A CN 106098704 A CN106098704 A CN 106098704A CN 201610525440 A CN201610525440 A CN 201610525440A CN 106098704 A CN106098704 A CN 106098704A
Authority
CN
China
Prior art keywords
active layer
thin film
tft
drain electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610525440.8A
Other languages
English (en)
Other versions
CN106098704B (zh
Inventor
刘英伟
姚琪
赵磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610525440.8A priority Critical patent/CN106098704B/zh
Publication of CN106098704A publication Critical patent/CN106098704A/zh
Application granted granted Critical
Publication of CN106098704B publication Critical patent/CN106098704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管及其制备方法、阵列基板，用以通过在源极和有源层之间，以及在漏极和有源层之间设置保护层，防止在形成源极和漏极之间的背沟道区域的过程中有源层被刻蚀。本申请提供的一种薄膜晶体管，包括栅极、栅极绝缘层、有源层、源极以及漏极，在源极和有源层之间，以及在漏极和有源层之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的保护层。

Description

一种薄膜晶体管及其制备方法、阵列基板
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
现有氧化物薄膜晶体管(TFT)的结构有刻蚀阻挡层(Etch Stop Layer，ESL)型和背沟道刻蚀型(Back Channel Etch Type，BCE)两种类型。
ESL型氧化物薄膜晶体管能够较好的保护氧化物半导体，但增加了一次掩膜(mask)工艺，使得薄膜晶体管的制造工艺复杂成本提高。
BCE型氧化物薄膜晶体管虽然省去刻蚀阻挡层的mask工艺，但是由于氧化物材料的限制，在源漏(S/D)金属层刻蚀工艺的时候，有源层氧化物容易受到刻蚀液的腐蚀，影响氧化物的组份比例，从而影响TFT性能的可信赖性，从而限制了S/D金属层的种类和刻蚀液的种类。
发明内容
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板，用以通过在源极和有源层之间，以及在漏极和有源层之间设置保护层，防止在形成源极和漏极之间的背沟道区域的过程中有源层被刻蚀。
本申请实施例提供的一种薄膜晶体管，包括栅极、栅极绝缘层、有源层、源极以及漏极，在源极和有源层之间，以及在漏极和有源层之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的保护层。
通过在该薄膜晶体管的源极和有源层之间，以及在漏极和有源层之间，均设置的用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的保护层，从而可以防止在形成源极和漏极之间的背沟道区域的过程中有源层被刻蚀，避免影响氧化物的组份比例，从而保证TFT性能的可信赖性，并且不对S/D金属层的种类和刻蚀液的种类造成限制。
可选地，该薄膜晶体管为背沟道刻蚀型BCE型薄膜晶体管。
可选地，所述保护层为硼碳氮薄膜。
可选地，所述源极和漏极之上还包括钝化层。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的所述的薄膜晶体管。
本申请实施例提供的一种薄膜晶体管的制备方法，包括：
形成栅极、栅极绝缘层、有源层、保护层、源极以及漏极，其中，在源极和有源层之间，以及在漏极和有源层之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的所述保护层。
可选地，所述保护层为硼碳氮薄膜。
可选地，形成有源层、保护层、源极以及漏极，具体包括：
形成有源层，并且在所述有源层上形成保护层；
在所述保护层上形成源漏金属层；
对源漏金属层进行刻蚀，在源极和漏极之间形成背沟道区域；
对所述背沟道区域的保护层进行刻蚀，最终形成源极和漏极。
可选地，通过磁控溅射的方法，采用h-BN靶材，反应气体CH4和Ar，在所述有源层上形成保护层。
可选地，对所述源漏金属层采用湿法刻蚀，对所述背沟道区域的保护层采用干法刻蚀。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种薄膜晶体管的结构示意图；
图2为本申请实施例提供的薄膜晶体管制作过程中完成制备栅极的示意图；
图3为本申请实施例提供的薄膜晶体管制作过程中完成制备栅极绝缘层的示意图；
图4为本申请实施例提供的薄膜晶体管制作过程中完成制备有源层的示意图；
图5为本申请实施例提供的薄膜晶体管制作过程中完成制备保护层的示意图；
图6为本申请实施例提供的薄膜晶体管制作过程中完成制备S/D金属层的示意图；
图7为本申请实施例提供的薄膜晶体管的背沟道区域的示意图；
图8为本申请实施例提供的薄膜晶体管制作过程中完成制备源极和漏极的示意图；
图9为本申请实施例提供的薄膜晶体管制作过程中刻蚀掉背沟道区域的保护层的示意图；
图10为本申请实施例提供的形成有源层、保护层、源极以及漏极的流程示意图。
具体实施方式
本申请实施例提供了一种薄膜晶体管及其制备方法、阵列基板，用以通过在源极和有源层之间，以及在漏极和有源层之间设置保护层，防止在形成源极和漏极之间的背沟道区域的过程中有源层被刻蚀。
参见图1，本申请实施例提供的一种薄膜晶体管，包括栅极1、栅极绝缘层2、有源层3、源极51以及漏极52，在源极51和有源层3之间，以及在漏极52和有源层3之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的保护层4。
通过在该薄膜晶体管的源极和有源层之间，以及在漏极和有源层之间，均设置的用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的保护层，从而可以防止在形成源极和漏极之间的背沟道区域的过程中有源层被刻蚀，避免影响氧化物的组份比例，从而保证TFT性能的可信赖性，并且不对S/D金属层的种类和刻蚀液的种类造成限制。
可选地，该薄膜晶体管为背沟道刻蚀型BCE型薄膜晶体管。
可选地，所述保护层为硼碳氮(BCN)薄膜。
可选地，所述源极和漏极之上还包括钝化层6。
本申请实施例提供的一种阵列基板，包括本申请实施例提供的所述的薄膜晶体管。
参见图2至图9，本申请实施例提供的技术方案中，制备BCE氧化物薄膜晶体管的方法包括：
步骤一、在玻璃基板上沉积和图形化金属导电层作为栅极1，如图2所示。
其中，栅极1的构成材料可以是Mo、Al、Cu、W等金属的单一物，也可以是Mo、Al、Cu、W等金属的复合物。
可选的，所述栅极1采用溅射工艺形成。在栅金属薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成栅极的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域，对所述栅金属薄膜进行刻蚀以形成栅极。
步骤二、在栅极1上沉积绝缘层2(Gate Insulator，GI)，如图3所示。
绝缘层2的构成材料可以是SiNx、SiOx的单一物，也可以是SiNx、SiOx的复合物。
可选的，所述栅绝缘层采用PECVD工艺形成，形成绝缘层2所使用的反应气体可以为SiH4、NH3、N2的混合气体，也可以为SiH2Cl2、NH3、N2的混合气体。
步骤三、在绝缘层2上沉积和图形化金属氧化物作为有源层3，如图4所示。
有源层3的材料可以是IGZO、ITZO等金属氧化物的单一物，也可以是IGZO、ITZO等金属氧化物的复合物。
步骤四、在有源层3表面沉积硼碳氮(BCN)薄膜作为背沟道区域保护层薄膜4，如图5所示。
本申请实施例中的BCN薄膜可用有机导电薄膜、碳纳米管、石墨烯等材料替代，但后者量产性差。一般的，具有导电性能，且不易被酸液刻蚀的材料都可以作为保护层的材料。
步骤五、在保护层4表面沉积S/D金属5，并进行图形化，如图6所示。
本申请实施例中的S/D金属，可以是铜也可以是AL等金属。例如，可以是Mo、Al、Cu、W等金属的单一物，也可以是Mo、Al、Cu、W等金属的复合物。
步骤六、参见图7，用酸液刻蚀掉背沟道区域7的S/D金属，得到源极51和漏极52，如图8所示。
采用湿法刻蚀腐蚀掉S/D金属时，刻蚀液可以是双氧水系刻蚀液，也可以是混酸系刻蚀液。
具体地，在S/D金属5上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成源极、漏极。
步骤七、采用干法刻蚀去除背沟道区域7的保护层，露出有源层，如图9所示。
步骤八、最后沉积钝化层，最终形成如图1所示的薄膜晶体管结构。
钝化层的材料可以是SiNx、SiOx的单一物，也可以是SiNx、SiOx的复合物，所述钝化层采用PECVD工艺形成。在钝化层薄膜上涂敷光刻胶，采用掩模板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶保留区域对应于形成钝化层和过孔的图形区域，所述光刻胶去除区域对应于所述图形区域之外的其它区域。
由此，本申请实施例提供的技术方案，能够在不增加mask工艺的情况下，很好的保护好有源层金属氧化物不被S/D刻蚀液体腐蚀。对S/D金属和刻蚀液无限制。
综上，本申请实施例提供的一种薄膜晶体管的制备方法，包括：
形成栅极、栅极绝缘层、有源层、保护层、源极以及漏极，其中，在源极和有源层之间，以及在漏极和有源层之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的所述保护层。
可选地，所述保护层为硼碳氮薄膜。
可选地，形成有源层、保护层、源极以及漏极，参见图10，具体包括：
S101、形成有源层，并且在所述有源层上形成保护层；
S102、在所述保护层上形成源漏金属层；
S103、对源漏金属层进行刻蚀，在源极和漏极之间形成背沟道区域；
S104、对所述背沟道区域的保护层进行刻蚀，最终形成源极和漏极。
可选地，通过磁控溅射的方法，采用h-BN靶材，反应气体CH4和Ar，在所述有源层上形成保护层。
可选地，对所述源漏金属层采用湿法刻蚀，对所述背沟道区域的保护层采用干法刻蚀。
综上所述，本申请实施例中，通过在S/D金属层沉积之前沉积保护层(buffer)材料，在对S/D金属刻蚀的时候，buffer材料能够禁受住酸液的腐蚀，保护下层的有源层被腐蚀。之后，在不增加mask的情况下，采用干法刻蚀掉buffer材料。从而解决了S/D金属的刻蚀液腐蚀背沟道区域的有源层氧化物的问题。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种薄膜晶体管，包括栅极、栅极绝缘层、有源层、源极以及漏极，其特征在于，在源极和有源层之间，以及在漏极和有源层之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的保护层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，该薄膜晶体管为背沟道刻蚀型BCE型薄膜晶体管。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述保护层为硼碳氮薄膜。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和漏极之上还包括钝化层。
5.一种阵列基板，其特征在于，包括权利要求1～4任一权项所述的薄膜晶体管。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
形成栅极、栅极绝缘层、有源层、保护层、源极以及漏极，其中，在源极和有源层之间，以及在漏极和有源层之间，均包括用于在形成源极和漏极之间的背沟道区域的过程中避免有源层被刻蚀的所述保护层。
7.根据权利要求6所述的方法，其特征在于，所述保护层为硼碳氮薄膜。
8.根据权利要求6所述的方法，其特征在于，形成有源层、保护层、源极以及漏极，具体包括：
形成有源层，并且在所述有源层上形成保护层；
在所述保护层上形成源漏金属层；
对源漏金属层进行刻蚀，在源极和漏极之间形成背沟道区域；
对所述背沟道区域的保护层进行刻蚀，最终形成源极和漏极。
9.根据权利要求8所述的方法，其特征在于，通过磁控溅射的方法，采用h-BN靶材，反应气体CH4和Ar，在所述有源层上形成保护层。
10.根据权利要求8或9所述的方法，其特征在于，对所述源漏金属层采用湿法刻蚀，对所述背沟道区域的保护层采用干法刻蚀。
CN201610525440.8A 2016-07-06 2016-07-06 一种薄膜晶体管及其制备方法、阵列基板 Active CN106098704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610525440.8A CN106098704B (zh) 2016-07-06 2016-07-06 一种薄膜晶体管及其制备方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610525440.8A CN106098704B (zh) 2016-07-06 2016-07-06 一种薄膜晶体管及其制备方法、阵列基板

Publications (2)

Publication Number Publication Date
CN106098704A true CN106098704A (zh) 2016-11-09
CN106098704B CN106098704B (zh) 2019-05-03

Family

ID=57212765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610525440.8A Active CN106098704B (zh) 2016-07-06 2016-07-06 一种薄膜晶体管及其制备方法、阵列基板

Country Status (1)

Country Link
CN (1) CN106098704B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037233A (zh) * 2017-06-09 2018-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN109346527A (zh) * 2018-11-27 2019-02-15 南方科技大学 一种晶体管器件以及电子设备
CN110047851A (zh) * 2019-04-22 2019-07-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259353A1 (en) * 2003-04-17 2004-12-23 Engbrecht Edward R. Methods of forming boron carbo-nitride layers for integrated circuit devices
US20120098070A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259353A1 (en) * 2003-04-17 2004-12-23 Engbrecht Edward R. Methods of forming boron carbo-nitride layers for integrated circuit devices
US20120098070A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
CN104409515A (zh) * 2014-11-26 2015-03-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘宗民: "《类石墨烯体系电子结构和磁电效应的第一性原理研究》", 《中国博士学位论文全文数据库-基础科学辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037233A (zh) * 2017-06-09 2018-12-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN109346527A (zh) * 2018-11-27 2019-02-15 南方科技大学 一种晶体管器件以及电子设备
CN109346527B (zh) * 2018-11-27 2021-11-09 南方科技大学 一种晶体管器件以及电子设备
CN110047851A (zh) * 2019-04-22 2019-07-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法

Also Published As

Publication number Publication date
CN106098704B (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
CN103700706B (zh) 薄膜晶体管制备方法和阵列基板制备方法
CN102148195B (zh) Tft-lcd阵列基板及其制造方法
CN102629591B (zh) 一种阵列基板的制造方法及阵列基板、显示器
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN102890378B (zh) 一种阵列基板及其制造方法
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
CN105047723A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN106098704A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN103094287B (zh) 阵列基板及其制备方法、显示装置
CN104851910A (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN104900533A (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN102629576A (zh) 阵列基板及其制作方法
CN102655117B (zh) 阵列基板及制造方法、显示装置
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN105629598A (zh) Ffs模式的阵列基板及制作方法
CN102738243A (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN102931139B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant