TWI398952B - 電晶體 - Google Patents

電晶體 Download PDF

Info

Publication number
TWI398952B
TWI398952B TW098139338A TW98139338A TWI398952B TW I398952 B TWI398952 B TW I398952B TW 098139338 A TW098139338 A TW 098139338A TW 98139338 A TW98139338 A TW 98139338A TW I398952 B TWI398952 B TW I398952B
Authority
TW
Taiwan
Prior art keywords
transistor
insulating layer
group
insulating
layer
Prior art date
Application number
TW098139338A
Other languages
English (en)
Other versions
TW201119034A (en
Inventor
Po Yuan Lo
Yu Rung Peng
Tarng Shiang Hu
Yi Jen Chan
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098139338A priority Critical patent/TWI398952B/zh
Priority to US12/732,187 priority patent/US20110115034A1/en
Publication of TW201119034A publication Critical patent/TW201119034A/zh
Application granted granted Critical
Publication of TWI398952B publication Critical patent/TWI398952B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer

Description

電晶體
本發明是有關於一種半導體元件,且特別是有關於一種電晶體。
電晶體可在顯示器中扮演驅動顯示介質的角色,而在驅動顯示介質的過程中,電晶體之電特性的穩定度將會影響顯示介質所呈現的影像對比。因此,為了使顯示器具有較佳的顯示品質,電晶體陣列需維持穩定的臨界電壓(threshold voltage)及操作電流。
一般來說,在黑暗與無水氧的情況下,電晶體能具有穩定的臨界電壓及操作電流。然而,電晶體對光具有高敏感度,也就是說,當光照射電晶體時,電晶體的電特性會即刻受到影響,而發生臨界電壓偏移、次臨界斜率(sub-Threshold Swing)變大以及操作電流改變等電性飄移現象,且上述電特性變化無法在毫秒內回復。如此一來,會嚴重影響顯示器的顯示畫面與顯示品質。
因此,本領域亟需一種具有高電性穩定度的電晶體,以在操作過程中維持良好的電特性。
本發明提供一種電晶體,其具有高電性穩定度與低光敏感度。
本發明提出一種電晶體,包括基板、閘極、半導體層、絕緣堆疊層以及源極與汲極。閘極配置於基板上。半導體層配置於基板上,以第一型態載子作為主要載子。絕緣堆疊層配置於半導體層與閘極之間,包括第一絕緣層與第二絕緣層。其中,第一絕緣層含能吸引第一型態載子的第一基團,第二絕緣層含能吸引第二型態載子的第二基團,且第一絕緣層配置於半導體層與第二絕緣層之間。源極與汲極配置於基板上,且位於半導體層之兩側。
在本發明之一實施例中,上述之絕緣堆疊層更包括第三絕緣層,第三絕緣層含能吸引第一型態載子的第三基團,且第三絕緣層配置於第二絕緣層與閘極之間。
基於上述,本發明之電晶體具有絕緣堆疊層,其由對不同載子具有束縛力之絕緣層相互堆疊而成,以提升電晶體的電性穩定度以及降低電晶體的光敏感度,使電晶體具有良好的電特性。
為讓本發明之特徵能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
[第一實施例]
圖1是依照本發明之第一實施例之一種電晶體的剖面示意圖。
請參照圖1,電晶體100包括基板110、半導體層120、源極130S與汲極130D、絕緣堆疊層140以及閘極150。半導體層120配置於基板110上,以第一型態載子作為主要載子。源極130S與汲極130D配置於基板110上,且位於半導體層120之兩側。詳言之,在本實施例中,第一型態載子為電洞,也就是說半導體層120例如是具有較多電洞的P型半導體層。半導體層120的材質可以是無機半導體或是有機半導體,其中無機半導體包括非晶矽、多晶矽或是氧化物半導體系列,有機半導體包括有機小分子、有機高分子、或有機小分子及有機高分子之混合物。再者,基板110可以是硬式基板或是可撓式基板,其中硬式基板的材質例如是玻璃、石英或矽晶圓,可撓式基板之材質例如是塑膠例如壓克力、金屬箔(metal foil)或是紙。源極130S與汲極130D的材質例如是金、銀、鋁、銅、鉻、鈦或前述材料之合金,其形成方法例如是物理氣相沈積製程。
閘極150配置於基板110上。絕緣堆疊層140配置於半導體層120與閘極150之間,包括第一絕緣層142與第二絕緣層144。其中,第一絕緣層142含能吸引第一型態載子的第一基團,第二絕緣層144含能吸引第二型態載子的第二基團,且第一絕緣層142配置於半導體層120與第二絕緣層144之間。在本實施例中,第一型態載子為電洞,第二型態載子為電子。也就是說,半導體層120以電洞作為主要載子,第一絕緣層142含能吸引電洞的第一基團,且第二絕緣層144含能吸引電子的第二基團。詳言之,第一基團例如是能吸引電洞的基團,包括烷基(alkyl group)、醇基(alcohol group)、氨基(amino group)以及其他具有電子釋放能力的基團。第二基團例如是能吸引電子的基團,包括鹵基(halogen group)、腈基(nitrile group)、羰基(carbonyl group)、硝基(nitro group)以及其他具有電子獲得能力的基團。
在本實施例中,第一絕緣層142與第二絕緣層144可以是無機絕緣材料或有機絕緣材料,且其例如是介電常數低於4之低介電常數材料。再者,第一絕緣層142與第二絕緣層144的形成方法例如是塗佈法,且絕緣堆疊層140的總厚度例如是220nm~800nm,其中較佳者為230nm~300nm。其中,第一絕緣層142的材質例如是乙烯吡咯烷酮(poly(vinyl pyrrolidone),PVP)、聚乙烯酚(poly(vinyl phenol),PVP)、聚苯硫醚(polyphenylene sulfide,PPS)、酚樹脂(phenol resin)或其他含具有電子釋放能力之基團的絕緣材料。第二絕緣層144的材質例如是聚四氟(polyethylene tetrafluoride)與聚芳酯(polyarylate)或其他含具有電子獲得能力之基團的絕緣材料。此外,具有吸引電子能力的第二絕緣層144例如是包含諸如金、銀或鉑等金屬粒子,且金屬粒子在第二絕緣層144中的含量小於0.1wt%。舉例來說,第二絕緣層144的材料可以是金奈米粒子摻雜在聚合物裡所形成的雙穩態有機記憶材料(polymer stabilized gold-nanoparticles,Au-PCm)。
特別一提的是,絕緣堆疊層140可以更包括第三絕緣層(未繪示),第三絕緣層配置於閘極150與第二絕緣層144之間,第三絕緣層可以是含能吸引電洞之基團的絕緣材料、含能吸引電子之基團的絕緣材料或者是一般絕緣材料。再者,閘極150的形成方法例如是先形成一層閘極材料層,再利用微影與蝕刻製程將閘極材料層圖案化。閘極材料層的材質包括金屬、摻雜多晶矽或透明導電氧化物等,其形成方法例如是物理氣相沈積製程或化學氣相沈積製程。
在本實施例中,在具有較多電洞的半導體層120上依序堆疊具有吸引電洞能力的第一絕緣層142以及具有吸引電子能力的第二絕緣層144。如此一來,對不同載子具有束縛力之第一絕緣層142與第二絕緣層144在堆疊匹配後,能抵銷有效缺陷的數目,並產生微量的電子束縛缺陷,此微量的電子束縛缺陷可以束縛半導體層120中的電子載子,而這些電子載子可以在半導體層/絕緣層介面處抑制電洞的累積。因此,當光照射電晶體的半導體層時,由於半導體層內多數的電洞載子會與光照時所產生的電子覆合(recombination),故能維持電晶體100的電性穩定度以及降低電晶體100的光敏感度,使電晶體100具有良好的電特性。
因此,當電晶體應用於顯示器(包括電子紙、軟性顯示器等軟性電子顯示裝置)中作為驅動電晶體時,即使光源透過顯示介質而照射到電晶體表面時,電晶體仍能維持穩定的臨界電壓及操作電流等電特性,使顯示器具有較佳的顯示品質。特別一提的是,相較於習知以金屬遮罩來阻擋光線進入電晶體的方法,本發明之電晶體無須使用額外的材料層,就能降低因光照射所導致的電性飄移量,故本發明之電晶體的製造與現有製程相容且不會增加電晶體的製作成本。再者,由於有機絕緣層的缺陷數目較無機絕緣層來的多,使習知的有機電晶體容易有電性不穩定的問題,因此本發明之絕緣堆疊層可應用於有機電晶體中,以提升有機電晶體的電性穩定度。
[第二實施例]
圖2是依照本發明之第二實施例之一種電晶體的剖面示意圖。本實施例之電晶體100a的結構與圖1之電晶體100的結構相似,其主要不同處在於電晶體100a更包括第三絕緣層146,以下僅針對其主要不同處進行說明。
請參照圖2,電晶體100a包括基板110、半導體層120、源極130S與汲極130D、絕緣堆疊層140a以及閘極150。絕緣堆疊層140a包括依序堆疊於半導體層120上的第一絕緣層142、第二絕緣層144以及第三絕緣層146。在本實施例中,半導體層120是以電洞為主要載子,其例如是P型半導體層。第一絕緣層142例如是含能吸引電洞的第一基團,第二絕緣層144例如是含能吸引電子的第二基團,以及第三絕緣層146例如是含能吸引電洞的第三基團。其中,第三基團包括烷基、醇基、氨基以及其他具有電子釋放能力的基團。
在本實施例中,第一絕緣層142、第二絕緣層144以及第三絕緣層146可以是無機絕緣材料或有機絕緣材料,且其例如是介電常數低於4之低介電常數材料。再者,第一絕緣層142、第二絕緣層144以及第三絕緣層146的形成方法例如是塗佈法,且絕緣堆疊層140a的總厚度例如是220nm~800nm,其中較佳者為230nm~300nm。其中,第一絕緣層142與第二絕緣層144的材料可以參照第一實施例中所述,而第三絕緣層146的材料例如是乙烯吡咯烷酮(poly(vinyl pyrrolidone),PVP)、聚乙烯酚(poly(vinyl phenol),PVP)、聚苯硫醚(polyphenylene sulfide,PPS)、酚樹脂(phenol resin)或其他含具有電子釋放能力之基團的絕緣材料。特別一提的是,絕緣堆疊層140a可以更包括第四絕緣層(未繪示),第四絕緣層配置於閘極150與第三絕緣層146之間,第四絕緣層可以是含能吸引電洞之基團的絕緣材料、含能吸引電子之基團的絕緣材料或者是一般絕緣材料。換言之,雖然本實施例中是以由三層絕緣層142、144、146所堆疊而成的絕緣堆疊層140a為例,但本發明不限於此,使用者可根據本發明所述之絕緣層的堆疊方式來形成多種絕緣堆疊層。
承上述,在本實施例中,在具有較多電洞的半導體層120上依序堆疊具有吸引電洞能力的第一絕緣層142、具有吸引電子能力的第二絕緣層144以及具有吸引電洞能力的第三絕緣層146。也就是說,根據半導體層的主要載子型態,在半導體層上依序且交錯堆疊具有吸引電洞能力的絕緣層與具有吸引電子能力的絕緣層,如此一來,對不同載子具有束縛力之絕緣層在堆疊匹配後,能抵銷有效缺陷的數目,並產生微量的電子束縛缺陷,此微量的電子束縛缺陷可以束縛半導體層中的電子載子,而這些電子載子可以在半導體層/絕緣層介面處抑制電洞的累積。
因此,當光照射電晶體的半導體層時,由於半導體層內多數的電洞載子會與光照時所產生的電子覆合(recombination),故能維持電晶體的電性穩定度以及降低電晶體的光敏感度,使電晶體具有良好的電特性。如此一來,當電晶體應用於顯示器(包括電子紙、軟性顯示器等軟性電子顯示裝置)中作為驅動電晶體時,即使有光線照射電晶體,電晶體仍能維持穩定的臨界電壓及操作電流等電特性,使顯示器具有較佳的顯示品質。
[第三實施例]
圖3是依照本發明之第三實施例之一種電晶體的剖面示意圖。本實施例之電晶體200的結構與圖1之電晶體100的結構相似,其主要不同處在於本實施例之電晶體200的半導體層220是以電子作為主要載子,以下將針對其主要不同處進行說明。
請參照圖3,電晶體200包括基板210、半導體層220、源極230S與汲極230D、絕緣堆疊層240以及閘極250。半導體層220配置於基板210上,以電子作為主要載子。閘極250配置於基板210上。絕緣堆疊層240配置於半導體層220與閘極250之間,包括第一絕緣層242與第二絕緣層244。其中,第一絕緣層242含能吸引電子的基團,第二絕緣層244含能吸引電洞的基團,且第一絕緣層242配置於半導體層220與第二絕緣層244之間。源極230S與汲極230D配置於基板210上,且位於半導體層220之兩側。其中,基板210、閘極250以及源極230S與汲極230D的材料與形成方法可以是所屬領域所熟知的材料與方法或者是第一實施例中所述者,故於此不詳述。
在本實施例中,半導體層220為具有較多電子的N型半導體層。半導體層220的材質可以是無機半導體或是有機半導體,其中無機半導體例如是非晶矽、多晶矽或是氧化物半導體系列,有機半導體包括有機小分子、有機高分子、或有機小分子及有機高分子之混合物。第一絕緣層242含能吸引電子的基團,包括鹵基(halogen group)、腈基(nitrile group)、羰基(carbonyl group)、硝基(nitro group)以及其他具有電子獲得能力的基團。第二絕緣層244含能吸引電洞的基團,包括烷基(alkyl group)、醇基(alcohol group)、氨基(amino group)以及其他具有電子釋放能力的基團。
再者,第一絕緣層242與第二絕緣層244可以是無機絕緣材料或有機絕緣材料,且其例如是介電常數低於4之低介電常數材料。再者,第一絕緣層242與第二絕緣層244的形成方法例如是塗佈法,且絕緣堆疊層240的總厚度例如是220nm~800nm,其中較佳者為230nm~300nm。其中,第一絕緣層242的材料例如是聚四氟(polyethylene tetrafluoride)與聚芳酯(polyarylate)或其他含具有電子獲得能力之基團的絕緣材料。第二絕緣層244的材料例如是乙烯吡咯烷酮(poly(vinyl pyrrolidone),PVP)、聚乙烯酚(poly(vinyl phenol),PVP)、聚苯硫醚(polyphenylene sulfide,PPS)、酚樹脂(phenol resin)或其他含具有電子釋放能力之基團的絕緣材料。此外,具有吸引電子能力的第一絕緣層242例如是包含諸如金、銀或鉑等金屬粒子,且金屬粒子在絕緣層242中的含量小於0.1wt%。舉例來說,第一絕緣層242的材料可以是金奈米粒子摻雜在聚合物裡所形成的雙穩態有機記憶材料(polymer stabilized gold-nanoparticles,Au-PCm)。再者,絕緣堆疊層240可以更包括第三絕緣層(未繪示),其配置於閘極250與第二絕緣層244之間,且第三絕緣層可以是含能吸引電子之基團的絕緣材料、含能吸引電洞之基團的絕緣材料或者是一般絕緣材料。
在本實施例中,在具有較多電子的半導體層220上依序堆疊具有吸引電子能力的第一絕緣層242以及具有吸引電洞能力的第二絕緣層244。如此一來,對不同載子具有束縛力之第一絕緣層242與第二絕緣層244在堆疊匹配後,能抵銷有效缺陷的數目,並產生微量的電洞束縛缺陷,此微量的電洞束縛缺陷可以束縛半導體層220中的電洞載子,而這些電洞載子可以在半導體層/絕緣層介面處抑制電子的累積。
因此,當光照射電晶體的半導體層時,由於半導體層內多數的電子載子會與光照時所產生的電洞覆合(recombination),故能維持電晶體的電性穩定度以及降低電晶體的光敏感度,使電晶體具有良好的電特性。因此,當電晶體應用於顯示器(包括電子紙、軟性顯示器等軟性電子顯示裝置)中作為驅動電晶體時,即使有光線照射電晶體,電晶體仍能維持穩定的臨界電壓及操作電流等電特性,使顯示器具有較佳的顯示品質。
[第四實施例]
圖4是依照本發明之第四實施例之一種電晶體的剖面示意圖。本實施例之電晶體200a的結構與圖3之電晶體200的結構相似,其主要不同處在於電晶體200a更包括第三絕緣層246,以下僅針對其主要不同處進行說明。
請參照圖4,電晶體200a包括基板210、半導體層220、源極230S與汲極230D、絕緣堆疊層240a以及閘極250。絕緣堆疊層240a包括依序堆疊於半導體層220上的第一絕緣層242、第二絕緣層244以及第三絕緣層246。在本實施例中,半導體層220是以電子為主要載子,其例如是N型半導體層。第一絕緣層242例如是含能吸引電子的基團,第二絕緣層244例如是含能吸引電洞的基團,以及第三絕緣層246例如是含能吸引電子的基團。其中,第三絕緣層246所含的基團包括鹵基、腈基、羰基、硝基以及其他具有電子獲得能力的基團。
在本實施例中,第一絕緣層242、第二絕緣層244以及第三絕緣層246可以是無機絕緣材料或有機絕緣材料,且其例如是介電常數低於4之低介電常數材料。再者,第一絕緣層242、第二絕緣層244以及第三絕緣層246的形成方法例如是塗佈法,且絕緣堆疊層240a的總厚度例如是220nm~800nm,其中較佳者為230nm~300nm。其中,第一絕緣層242與第二絕緣層244的材料可以參照第三實施例中所述,而第三絕緣層246的材料例如是聚四氟(polyethylene tetrafluoride)與聚芳酯(polyarylate)或其他含具有電子獲得能力之基團的絕緣材料,其形成方法例如是塗佈法。特別一提的是,絕緣堆疊層240a可以更包括第四絕緣層(未繪示),第四絕緣層配置於閘極250與第三絕緣層246之間,第四絕緣層可以是含能吸引電洞之基團的絕緣材料、含能吸引電子之基團的絕緣材料或者是一般絕緣材料。換言之,雖然本實施例中是以由三層絕緣層242、244、246所堆疊而成的絕緣堆疊層240a為例,但本發明不限於此,使用者可根據本發明所述之絕緣層的堆疊方式來形成多種絕緣堆疊層。
承上述,在本實施例中,在具有較多電子的半導體層220上依序堆疊具有吸引電子能力的第一絕緣層242、具有吸引電洞能力的第二絕緣層244以及具有吸引電子能力的第三絕緣層246。也就是說,在具有較多電子的半導體層上依序且交錯堆疊具有吸引電子能力的絕緣層與具有吸引電洞能力的絕緣層,如此一來,對不同載子具有束縛力之絕緣層在堆疊匹配後,能抵銷有效缺陷的數目,並產生微量的電洞束縛缺陷,此微量的電洞束縛缺陷可以束縛半導體層中的電洞載子,而這些電洞載子可以在半導體層/絕緣層介面處抑制電子的累積。
因此,當光照射電晶體的半導體層時,由於半導體層內多數的電子載子會與光照時所產生的電洞覆合(recombination),故能維持電晶體的電性穩定度以及降低電晶體的光敏感度,使電晶體具有良好的電特性。如此一來,當電晶體應用於顯示器(包括電子紙、軟性顯示器等軟性電子顯示裝置)中作為驅動電晶體時,即使有光線照射電晶體,電晶體仍能維持穩定的臨界電壓及操作電流等電特性,使顯示器具有較佳的顯示品質。
[第五實施例]
在上述的實施例中,都是以具有上閘極(top gate)結構的電晶體100、100a、200、200a為例,但本發明之電晶體也可以應用於具有下閘極(bottom gate)結構的電晶體。
圖5是依照本發明之第五實施例之一種電晶體的剖面示意圖。
如圖5所示,電晶體300的構件與圖2之電晶體100的構件相似,但電晶體300具有下閘極結構。電晶體300包括基板310、半導體層320、源極330S與汲極330D、絕緣堆疊層340以及閘極350。其中,半導體層320配置於基板310上且位於閘極350上方,以第一型態載子作為主要載子。源極330S與汲極330D位於半導體層320之兩側且位於閘極350上方。絕緣堆疊層340配置於半導體層320與閘極350之間,包括第一絕緣層342、第二絕緣層344以及第三絕緣層346。第一絕緣層342鄰接半導體層320、第三絕緣層346鄰接閘極350,以及第二絕緣層344位於第一絕緣層342與第三絕緣層346之間。其中,第一絕緣層342含能吸引第一型態載子的第一基團,第二絕緣層344含能吸引第二型態載子的第二基團,第三絕緣層346含能吸引第一型態載子的第三基團。
換言之,當半導體層320以第一型態載子作為主要載子時,將含能吸引第一載子之基團的絕緣層342配置成與半導體層320鄰接,再交錯配置含能吸引第二載子之基團的絕緣層344與含能吸引第一載子之基團的絕緣層346。也就是說,如圖5所示,以從半導體層320至基板310的方向來看,依序在半導體層320上形成第一絕緣層342、第二絕緣層344以及第三絕緣層346。當半導體層320中的第一型態載子為電洞時,半導體層320、第一絕緣層342、第二絕緣層344以及第三絕緣層346可以對應參照第二實施例中所述的半導體層120、第一絕緣層142、第二絕緣層144以及第三絕緣層146,故於此不贅述。另一方面,當半導體層320中第一型態載子為電子時,半導體層320、第一絕緣層342、第二絕緣層344以及第三絕緣層346可以對應參照第四實施例中所述的半導體層220、絕緣層242、絕緣層244以及絕緣層246,故於此不贅述。再者,雖然在本實施例中是以絕緣堆疊層340包括三層絕緣層342、344、346為例,但具有下閘極結構的電晶體也可以具有以兩層絕緣層所堆疊的絕緣堆疊層(諸如絕緣堆疊層340僅包括第一絕緣層342與第二絕緣層344),或者是由其他數目絕緣層依照本發明所述之堆疊方式所形成的絕緣堆疊層。
在本實施例中,以上述方式將絕緣堆疊層配置於具有下閘極結構的電晶體300中,對不同載子具有束縛力之絕緣層在堆疊匹配後,能提升電晶體300的電性穩定度以及降低電晶體300的光敏感度,使電晶體具有良好的電特性。如此一來,具有下閘極結構的電晶體不論是在黑暗或光照射的環境下操作,都能維持穩定的臨界電壓及操作電流等電特性。
綜上所述,本發明之電晶體具有絕緣堆疊層,其由對不同載子具有束縛力之絕緣層相互堆疊而成,這些絕緣層在堆疊匹配後,能提升電晶體的電性穩定度以及降低電晶體的光敏感度,使電晶體具有良好的電特性。也就是說,本發明之電晶體在光照射的環境下操作,仍能維持穩定的臨界電壓及操作電流等電特性。
因此,當電晶體應用於顯示器中時,即使光源透過顯示介質而照射到電晶體表面時,電晶體仍能維持穩定的電特性,使顯示器具有較佳的顯示品質。此外,相較於習知以金屬遮罩來阻擋光線進入電晶體的方法,本發明之電晶體無須使用額外的材料層,就能降低因光照射所導致的電性飄移量,故本發明之電晶體的製造與現有製程相容且不會增加電晶體的製作成本。再者,本發明之電晶體的結構可應用於有機電晶體中,以提升有機電晶體的電性穩定度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a、200、200a、300...電晶體
110、210、310...基板
120、220、320...半導體層
130S、230S、330S...源極
130D、230D、330D...汲極
140、140a、240、240a、340...絕緣堆疊層
142、144、146、242、244、246、342、344、346...絕緣層
150、250、350...閘極
圖1是依照本發明之第一實施例之一種電晶體的剖面示意圖。
圖2是依照本發明之第二實施例之一種電晶體的剖面示意圖。
圖3是依照本發明之第三實施例之一種電晶體的剖面示意圖。
圖4是依照本發明之第四實施例之一種電晶體的剖面示意圖。
圖5是依照本發明之第五實施例之一種電晶體的剖面示意圖。
100a...電晶體
110...基板
120...半導體層
130S...源極
130D...汲極
140a...絕緣堆疊層
142、144、146...絕緣層
150...閘極

Claims (23)

  1. 一種電晶體,包括:一基板;一閘極,配置於該基板上;一半導體層,配置於該基板上,以一第一型態載子作為主要載子;一絕緣堆疊層,配置於該半導體層與該閘極之間,包括:一第一絕緣層,含能吸引該第一型態載子的一第一基團;以及一第二絕緣層,含能吸引一第二型態載子的一第二基團,其中該第一絕緣層配置於該半導體層與該第二絕緣層之間;以及一源極與一汲極,配置於該基板上,且位於該半導體層之兩側。
  2. 如申請專利範圍第1項所述之電晶體,其中該第一型態載子為電洞,以及該第二型態載子為電子。
  3. 如申請專利範圍第2項所述之電晶體,其中該半導體層為P型半導體層。
  4. 如申請專利範圍第2項所述之電晶體,其中該第一基團包括烷基、醇基以及氨基。
  5. 如申請專利範圍第2項所述之電晶體,其中該第二基團包括鹵基、腈基、羰基以及硝基。
  6. 如申請專利範圍第2項所述之電晶體,其中該絕緣堆疊層更包括一第三絕緣層,該第三絕緣層含能吸引該第一型態載子的一第三基團,且該第三絕緣層配置於該第二絕緣層與該閘極之間。
  7. 如申請專利範圍第6項所述之電晶體,其中該第三基團包括烷基、醇基以及氨基。
  8. 如申請專利範圍第2項所述之電晶體,其中該第二絕緣層包含金屬粒子。
  9. 如申請專利範圍第8項所述之電晶體,其中該金屬粒子在該第二絕緣層中的含量小於0.1wt%。
  10. 如申請專利範圍第8項所述之電晶體,其中該金屬粒子包括金、銀或鉑。
  11. 如申請專利範圍第1項所述之電晶體,其中該第一型態載子為電子,以及該第二型態載子為電洞。
  12. 如申請專利範圍第11項所述之電晶體,其中該半導體層為N型半導體層。
  13. 如申請專利範圍第11項所述之電晶體,其中該第一基團包括鹵基、腈基、羰基以及硝基。
  14. 如申請專利範圍第11項所述之電晶體,其中該第二基團包括烷基、醇基以及氨基。
  15. 如申請專利範圍第11項所述之電晶體,其中該第一絕緣層包含金屬粒子。
  16. 如申請專利範圍第15項所述之電晶體,其中該金屬粒子在該第一絕緣層中的含量小於0.1wt%。
  17. 如申請專利範圍第15項所述之電晶體,其中該金屬粒子包括金、銀或鉑。
  18. 如申請專利範圍第11項所述之電晶體,其中該絕緣堆疊層更包括一第三絕緣層,該第三絕緣層含能吸引該第一型態載子的一第三基團,且該第三絕緣層配置於該第二絕緣層與該閘極之間。
  19. 如申請專利範圍第18項所述之電晶體,其中該第三基團包括鹵基、腈基、羰基以及硝基。
  20. 如申請專利範圍第18項所述之電晶體,其中該第三絕緣層包含金屬粒子。
  21. 如申請專利範圍第20項所述之電晶體,其中該金屬粒子在該第三絕緣層中的含量小於0.1wt%。
  22. 如申請專利範圍第20項所述之電晶體,其中該金屬粒子包括金、銀或鉑。
  23. 如申請專利範圍第1項所述之電晶體,其中該絕緣堆疊層的總厚度為220nm~800nm。
TW098139338A 2009-11-19 2009-11-19 電晶體 TWI398952B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098139338A TWI398952B (zh) 2009-11-19 2009-11-19 電晶體
US12/732,187 US20110115034A1 (en) 2009-11-19 2010-03-26 Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098139338A TWI398952B (zh) 2009-11-19 2009-11-19 電晶體

Publications (2)

Publication Number Publication Date
TW201119034A TW201119034A (en) 2011-06-01
TWI398952B true TWI398952B (zh) 2013-06-11

Family

ID=44010664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139338A TWI398952B (zh) 2009-11-19 2009-11-19 電晶體

Country Status (2)

Country Link
US (1) US20110115034A1 (zh)
TW (1) TWI398952B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2534600A (en) * 2015-01-29 2016-08-03 Cambridge Display Tech Ltd Organic thin film transistors
US10388895B2 (en) * 2017-11-07 2019-08-20 Shenzhen China Star Optoelectonics Semiconductor Display Technology Co., Ltd. Organic thin film transistor with charge injection layer and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050001210A1 (en) * 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator
TW200537693A (en) * 2004-02-17 2005-11-16 Lg Chemical Ltd Organic thin film transistor
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
US20090166611A1 (en) * 2006-02-28 2009-07-02 Satoru Ohta Organic Transistor and Manufacturing Method Thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US257256A (en) * 1882-05-02 Sulky-plow
US290196A (en) * 1883-12-18 William g
JPH02228629A (ja) * 1989-02-28 1990-09-11 Sharp Corp 液晶表示装置
US5538396A (en) * 1994-10-24 1996-07-23 Meierhoefer; Ned S. Water pumping system
JP3289099B2 (ja) * 1995-07-17 2002-06-04 株式会社日立製作所 アクティブマトリクス型液晶表示装置およびその製造方法
US5666177A (en) * 1996-02-26 1997-09-09 Industrial Technology Research Institute Black matrix for liquid crystal display
US6452652B1 (en) * 1998-06-12 2002-09-17 National Semiconductor Corporation Light absorbing thin film stack in a light valve structure
KR100407413B1 (ko) * 1999-07-19 2003-11-28 마쯔시다덴기산교 가부시키가이샤 반사판 및 그 제조방법, 및 반사판을 구비한 반사형표시소자 및 그 제조방법
WO2002088225A1 (en) * 2001-04-30 2002-11-07 Georgia Tech Research Corporation High dielectric polymer composites and methods of preparation thereof
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
JP4934569B2 (ja) * 2007-11-02 2012-05-16 日本板硝子株式会社 有害化合物の無害化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050001210A1 (en) * 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator
TW200537693A (en) * 2004-02-17 2005-11-16 Lg Chemical Ltd Organic thin film transistor
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
US20090166611A1 (en) * 2006-02-28 2009-07-02 Satoru Ohta Organic Transistor and Manufacturing Method Thereof

Also Published As

Publication number Publication date
TW201119034A (en) 2011-06-01
US20110115034A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
US8994079B2 (en) Graphene electronic devices having multi-layered gate insulating layer
Zhang et al. Air-stable conversion of separated carbon nanotube thin-film transistors from p-type to n-type using atomic layer deposition of high-κ oxide and its application in CMOS logic circuits
US9088000B2 (en) Transistor structures and methods of fabrication thereof
TWI335082B (en) Thin film transistor and manufacturing method thereof
US20130043475A1 (en) Transistors and electronic devices including the transistors
JP2011129926A (ja) 薄膜トランジスタ及びその製造方法
JP2010524217A (ja) 有機薄膜トランジスタ
JP2017503336A (ja) 低接触抵抗薄膜トランジスタ
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
TWI443829B (zh) 電晶體及其製造方法
TWI608624B (zh) 顯示面板之薄膜電晶體及其製作方法
TWI398952B (zh) 電晶體
US20090250731A1 (en) Field-effect transistor structure and fabrication method thereof
US11325343B2 (en) Ion-doped two-dimensional nanomaterials
Yang et al. Enhanced organic thin-film transistor stability by preventing MoO3 diffusion with metal/MoO3/organic multilayered interface source-drain contact
Ni et al. Hysteresis Suppression of Carbon Nanotube Thin-Film Transistor Using Laminated HfO₂/Al₂O₃ by ALD
JP2007158140A (ja) 有機トランジスタ
JP6095767B2 (ja) 有機電界効果トランジスタの製造方法
Li et al. Vertically aligned carbon nanotube field-effect transistors
Heo et al. Very‐Low‐Temperature Integrated Complementary Graphene‐Barristor‐Based Inverter for Thin‐Film Transistor Applications
CN113314615A (zh) 一种薄膜晶体管以及制备方法
WO2023153509A1 (ja) 薄膜トランジスタ、および薄膜トランジスタの製造方法
CN102110713B (zh) 晶体管
JP2008300546A (ja) 有機薄膜トランジスタ
Tan et al. PMMA/Al2O3 bilayer passivation for suppression of hysteresis in chemically doped carbon nanotube thin-film transistors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees