TWI443829B - 電晶體及其製造方法 - Google Patents

電晶體及其製造方法 Download PDF

Info

Publication number
TWI443829B
TWI443829B TW099111954A TW99111954A TWI443829B TW I443829 B TWI443829 B TW I443829B TW 099111954 A TW099111954 A TW 099111954A TW 99111954 A TW99111954 A TW 99111954A TW I443829 B TWI443829 B TW I443829B
Authority
TW
Taiwan
Prior art keywords
active layer
layer
transistor
source
drain
Prior art date
Application number
TW099111954A
Other languages
English (en)
Other versions
TW201138102A (en
Inventor
jing yi Yan
Chu Yin Hung
Hsiao Chiang Yao
Yen Yu Wu
Yen Shih Huang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW099111954A priority Critical patent/TWI443829B/zh
Priority to US12/903,220 priority patent/US8928046B2/en
Publication of TW201138102A publication Critical patent/TW201138102A/zh
Application granted granted Critical
Publication of TWI443829B publication Critical patent/TWI443829B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Description

電晶體及其製造方法
本發明是有關於一種電晶體及其製造方法。
氧化物電晶體元件具有優異的元件特性、極佳的均勻性以及適用於大面積且低溫製程的特性，使得各個廠商紛紛投入該領域的研發，然而氧化物電晶體雖然具有優異的元件特性，但由因為材料系統的關係，容易受到外界環境以及製程所影響，一般常見的在於逆疊積型(Inverted stagger)結構或是共平面(coplanar)型結構之氧化物電晶體元件的源極與汲極在製作時，因電極蝕刻時同時對於通道也會造成傷害，使得元件穩定性不佳。一般常見的解決方法是在源極與汲極之導電層沈積之前，在主動層的表面上先覆蓋一層通道保護層(channel protection layer)，如美國專利第6653159號，以保護主動層，避免其遭受蝕刻的破壞。另一種方法，則是在源極與汲極蝕刻之後透過弱酸將主動層表面受損的區域移除。
本發明提出一種電晶體，包括閘極、主動層堆疊結構、介電層以及源極與汲極。閘極位於介電層之該第一表面上。主動層堆疊結構包括第一主動層與第二主動層，位於介電層之第二表面上。源極與汲極位於介電層之第二表面上，且分別位於主動層堆疊結構兩側，並分別延伸至主動層堆疊結構之第一主動層與第二主動層之間。
本發明再提出一種電晶體的製造方法，包括於基板上形成閘極，接著，於閘極與基板上形成介電層。於介電層上形成主動層堆疊結構之第一主動層。於第一主動層與介電層上形成源極與汲極，分別覆蓋該第一主動層兩側，其中在源極與汲極之間具有間隙，露出第一主動層。於間隙中以及部分該源極與該汲極上形成主動層堆疊結構之第二主動層。
本發明又提出一種電晶體的製造方法，包括於基板上形成主動層堆疊結構之第一主動層，於第一主動層與基板上形成源極與汲極分別覆蓋第一主動層兩側，其中源極與汲極之間具有間隙，暴露出第一主動層。於間隙以及部分源極與汲極上形成主動層堆疊結構之第二主動層。於源極、汲極、第二主動層與基板上形成介電層。於介電層上形成閘極。
為讓本發明之上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至1E是依照本發明實施例所繪示之一種具有逆疊積型(Inverted Stagger)結構之半導體氧化物電晶體之主動型矩陣有機發光二極體(Active Matrix Organic Light Emitting Diode,AMOLED)顯示器的製造方法流程剖面示意圖。圖10為圖1A至1C之逆疊積型結構之半導體氧化物電晶體的製造方法流程圖。
請參照圖1A與10，進行步驟120，於基板10上形成閘極20。接著，進行步驟130，在閘極20與基板10上形成介電層30，再進行步驟140，於介電層30上形成主動層62。其後，進行步驟150，於主動層62上形成源極40以及汲極50。源極40以及汲極50彼此分隔且具有間隙66。需說明的是，源極40以及汲極50可互換。在一情況下，標記40所表示的構件係做為源極；標記50所表示的構件係做為汲極；而在另一情況下，標記40所表示的構件係做為汲極；標記50所表示的構件係做為源極。
之後，進行步驟155，選擇性進行表面處理製程88，以使主動層62的組成配比更穩定。表面處理製程88例如是電漿製程。電漿製程包括氫電漿製程、含氫離子電漿製程或含氧離子的電漿製程。
其後，請參照圖1B與10，進行步驟160，於基板10上形成主動層64。主動層64覆蓋源極40以及汲極50並且填入於間隙66之中，與主動層62的上表面62c電性連接。主動層62與64構成主動層堆疊結構60，主動層64中填入於間隙66之中的部分為主動層64的延伸部64a，其位於源極40以及汲極50之間，做為電晶體的通道70。
之後，請參照圖1C，進行步驟170，在基板10上形成保護層80，以覆蓋基板10上的介電層30、源極40、汲極50以及主動層堆疊結構60，完成半導體氧化物電晶體100a、100b的製作。
上述方法所形成的半導體氧化物電晶體100a、100b之閘極20位在介電層30之第一表面30a上，主動層堆疊結構60則位在介電層30的第二表面30b上。主動層堆疊結構60包括主動層62與主動層64。主動層64包括延伸部64a，其與主動層62的上表面62c接觸。源極40以及汲極50在主動層堆疊結構60周圍並且延伸到主動層堆疊結構60的主動層62與主動層64之間，而且源極40以及汲極50之間的主動層堆疊結構60做為通道區70。基板10係相對於介電層之第一表面30a而覆蓋閘極20與介電層30。保護層80係相對於介電層30之第二表面30b而覆蓋主動層堆疊結構60、源極40、汲極50與介電層30。
請參照圖1D，上述之電晶體100a的汲極50可以透過接觸窗92來與相鄰的電晶體100b的閘極20電性連接。
上述方法所形成電晶體可以依據實際的需要來加以應用。例如可以應用於有機發光二極體等。
請參照圖1D，在形成保護層80之後，在保護層80中形成接觸窗開口102，接著，在保護層80上形成電極層104，電極層104還填入於接觸窗開口102與電晶體100b的汲極50電性連接。電極層104做為畫素電極(pixel electrode)。之後，在電極層104周圍形成絕緣層106。然後，請參照圖1E，在電極層104上形成有機發光層108以及電極層110。圖案化電極層104與電極層110的方法例如是微影蝕刻。
圖2A至2C是依照本發明實施例所繪示之一種逆疊積型結構之半導體氧化物電晶體的製造方法流程剖面示意圖。
請參照圖2A，依照上述的方法形成閘極20、介電層30、主動層62以及源極40以及以間隙66相隔開的汲極50。同樣地，可以選擇性進行上述之表面處理製程88，以使主動層62的組成配比更穩定。
接著，請參照圖2B，將間隙66所裸露的主動層62移除，形成更深的間隙68。移除的方法例如是以源極40以及汲極50做為蝕刻罩幕，透過乾式蝕刻法或濕式蝕刻法來蝕刻移除之。蝕刻之後，間隙68將主動層62分成兩部分62a、62b且暴露出介電層30。被留下來的主動層62與源極40以及與汲極50重疊，其可以做為濃摻雜層，例如是n+或p+層，以做為歐姆接觸層，降低接觸阻值，提升元件的特性。
之後，請參照圖2C，於基板10上形成主動層64。主動層64覆蓋源極40以及汲極50並且填入於間隙68之中，與主動層62電性連接。主動層62與64同樣構成主動層堆疊結構60。主動層64中填入於間隙68之中的部分為主動層64的延伸部64b，其位於源極40以及汲極50之間，做為電晶體的通道70。
之後，在基板10上形成保護層80，以覆蓋基板10上的介電層30、源極40以及汲極50以及主動層堆疊結構60。
上述方法所形成的半導體氧化物電晶體100c與上述半導體氧化物電晶體100a或100b相似，其閘極20位在介電層30之第一表面30a上，主動層堆疊結構60位在介電層30的第二表面30b上。基板10係相對於介電層之第一表面30a而覆蓋閘極20與介電層30。保護層80係相對於介電層30之第二表面30b而覆蓋主動層堆疊結構60、源極40、汲極50與介電層30。主動層堆疊結構60包括主動層62與主動層64。惟，主動層62分成兩部分62a、62b，且主動層64的延伸部64b更向下延伸而與主動層62的側壁62d接觸。
圖3A至3C是依照本發明實施例所繪示之一種逆疊積型結構之半導體氧化物電晶體的製造方法流程剖面示意圖。
請參照圖3A，依照上述的方法形成閘極20、介電層30、主動層62以及源極40以及汲極50。源極40與汲極50之間以間隙66相隔開。同樣地，可以選擇性進行上述之表面處理製程88，以使主動層62的組成配比更穩定。
接著，請參照圖3B，依照上述的方法將間隙66所裸露的主動層62移除，形成更深的間隙68。之後，進行另一表面處理製程90。表面處理製程90例如是電漿製程。電漿製程包括氫電漿製程、含氫離子電漿製程或含氧離子的電漿製程。在一實施例中，主動層64之材料為氧化鋅，以氫電漿製程或是含氫離子電漿製程處理之後，可以提升氧化鋅的導電性。
之後，請參照圖3C，依照上述的方法於基板10上形成主動層64。主動層64覆蓋源極40以及汲極50並且填入於間隙68之中，與主動層62電性連接。主動層62與64構成主動層堆疊結構60。源極40以及汲極50之間的主動層堆疊結構60為電晶體的通道區70。
之後，在基板10上形成保護層80，以覆蓋基板10上的頂層。在此例中，所述的頂層包括介電層30、源極40以及汲極50以及主動層堆疊結構60。
上述方法所形成的半導體氧化物電晶體100d之結構與上述半導體氧化物電晶體100c之結構相同，於此不再贅述。
圖4A至4C是依照本發明實施例所繪示之一種共平面結構型之半導體氧化物電晶體的製造方法流程剖面示意圖。圖11為圖4A至4C之共平面型結構之半導體氧化物電晶體的製造方法流程圖。
請參照圖4A與圖11，進行步驟220，於基板10上形成主動層62。其後，進行步驟230，於主動層62上形成源極40以及汲極50。源極40以及汲極50彼此分隔且具有間隙66。之後，進行步驟235，選擇性進行表面處理製程88，以使主動層62的組成配比更穩定。表面處理製程88例如是電漿製程。電漿製程包括氫電漿製程、含氫離子電漿製程或含氧離子的電漿製程。
其後，請參照圖4B與圖11，進行步驟240，於基板10上形成主動層64。主動層64覆蓋源極40以及汲極50，並且填入於間隙66之中，與主動層62電性連接。在此將主動層62中填入於間隙66之中的部分稱為延伸部64a，其位於源極40以及汲極50之間，做為電晶體的通道70。換言之，主動層62與64構成主動層堆疊結構60。源極40以及汲極50在主動層堆疊結構60周圍並且延伸到主動層堆疊結構60之中，源極40以及汲極50之間的主動層堆疊結構60為電晶體的通道區70。
之後，請參照圖4C與圖11，進行步驟250，於源極40、汲極50、主動層62以及基板10上形成介電層30。接著，進行步驟260，於介電層30上形成閘極20。其後，進行步驟270，在基板10上形成保護層80，以覆蓋基板10上的介電層30以及閘極20。
上述方法所形成的半導體氧化物電晶體100e之閘極20位在介電層30之第二表面30b上，主動層堆疊結構60位在介電層30的第一表面30a上。主動層堆疊結構60包括主動層62與主動層64。主動層64包括延伸部64a，其與主動層62的上表面62c接觸。源極40以及汲極50在主動層堆疊結構60周圍並且延伸到主動層堆疊結構60的主動層62與主動層64之間，而且源極40以及汲極50之間的主動層堆疊結構60為通道區70。基板10係相對於介電層之第一表面30a而覆蓋主動層堆疊結構60、源極40、汲極50與介電層30。保護層80係相對於介電層30之第二表面30b而覆蓋閘極20與介電層30。
圖5A至5C是依照本發明實施例所繪示之另一種共平面結構型之半導體氧化物電晶體的製造方法流程剖面示意圖。
請參照圖5A，依照上述方法於基板10上形成主動層62以及源極40以及彼此分隔且具有間隙66的汲極50。同樣地，其後，可以選擇性進行表面處理製程88，以使主動層62的組成配比更穩定。
接著，請參照圖5B，將間隙66所裸露的主動層62移除，形成更深的間隙68。間隙68將主動層62分成兩部分62a、62b且暴露出介電層30。移除的方法可以採用上述之方法，於此不再贅述。
之後，請參照圖5C，於基板10上形成主動層64。主動層64覆蓋源極40以及汲極50並且填入於間隙68之中，與主動層62電性連接。主動層62與64構成主動層堆疊結構60。主動層64中填入於間隙68之中的部分為主動層64的延伸部64b，其位於源極40以及汲極50之間，做為電晶體的通道70。
之後，在基板10上形成介電層30，接著於介電層30上形成閘極20。其後，在基板10上形成保護層80，以覆蓋基板10上的介電層30以及閘極20。
上述方法所形成的半導體氧化物電晶體100f與半導體氧化物電晶體100e相似，其閘極20位在介電層30之第二表面30b上，主動層堆疊結構60位在介電層30的第一表面30a上。基板10係相對於介電層之第一表面30a而覆蓋主動層堆疊結構60、源極40、汲極50與介電層30。保護層80係相對於介電層30之第二表面30b而覆蓋閘極20與介電層30。主動層堆疊結構60包括主動層62與主動層64。惟，主動層62分成兩部分62a、62b，且主動層64的延伸部64b更向下延伸而與主動層62的側壁62d接觸。
圖6A至6C是依照本發明實施例所繪示之另一種共平面結構型之半導體氧化物電晶體的製造方法流程剖面示意圖。
請參照圖6A，依照上述方法於基板10上形成主動層62以及源極40以及汲極50。源極40以及汲極50彼此分隔且具有間隙66。同樣地，其後，可以選擇性進行表面處理製程88，以使主動層62的組成配比更穩定。
接著，請參照圖6B，將間隙66所裸露的主動層62移除，形成更深的間隙68。之後，進行表面處理製程90。表面處理製程如上所述，於此不再贅述。
之後，請參照圖6C，於基板10上形成主動層64。主動層64覆蓋源極40以及汲極50並且填入於間隙68之中，與主動層62電性連接。主動層62與64構成主動層堆疊結構60，主動層64中填入於間隙68之中的部分為延伸部64b，其位於源極40以及汲極50之間，做為電晶體的通道70。。
之後，在基板10上形成介電層30，接著於介電層30上形成閘極20。其後，在基板10上形成保護層80，以覆蓋基板10上的介電層30以及閘極20。
上述方法所形成的半導體氧化物電晶體100g之結構與上述半導體氧化物電晶體100f之結構相同，於此不再贅述。
上述基板10例如是硬式基板或是軟式基板。玻璃基板、矽晶圓基板、金屬基板。軟性基板的材料例如是塑膠基板或金屬軟板(Metal Foil)。塑膠基板的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯(polycarbonate,PC)或聚醯亞胺(polyimide,PI)。
閘極20之材質例如是Au、Ag、Cu、Ni、Cr、Ti、Al、Pt、Pd金屬或其合金，抑或是前述材料所形成的堆疊結構例如是鈦/鋁/鈦或是鉬/鋁。閘極20的形成方法例如是以物理氣相沉積(Physical vapor deposition，PVD)、化學氣相沉積(Chemical vapor deposition，CVD)、溶液態製程沉積(Solution-processed deposition)、電鍍沉積(Electroplating deposition)或無電鍍沉積(Electroless plating deposition)，或其他類似的方法所形成之未圖案化的薄膜，再經由圖案化製程例如是微影與蝕刻製程以形成之。閘極20的形成方法也可以例如以噴墨印刷沉積方式，在低溫下直接形成已圖案化的薄膜。
上述介電層30可以是單層或是多層結構。介電層30可為無機材料、有機材料或是無機材料與有機材料之混合材料(hybrid)。無機材料例如是氧化矽、氮化矽或是氮氧化矽。有機材料例如聚乙烯吡咯烷酮(Polyvinylprrolidone，PVP)、聚亞醯胺(PI)、聚乙烯酚(Polyvinyl phenol)、聚苯乙烯(PS)、壓克力或環氧樹脂。介電層30的形成方法可以採用化學氣相沈積法、旋鍍或是塗布等方法。
上述源極40以及汲極50的形成方法例如是先形成一層導電材料層，然後，再將其圖案化。導電材料層之材質例如是金屬或是透明導電氧化物。金屬例如是金、銀、鋁、銅、鉻、鎳、鈦、鉑、鈀或前述材料的合金，亦或是前述材料所形成的堆疊結構例如是鈦/鋁/鈦或是鉬/鋁。導電材料層之形成方法包括進行物理氣相沈積製程，物理氣相沈積製程例如是濺鍍製程或是蒸鍍製程。導電材料層的厚度例如是100-300nm。圖案化的方法例如是微影與蝕刻法。在另一實施例中，源極與汲極的形成方法也可以直接形成圖案化的導電層，例如是以噴墨製程來施行之。
主動層62的材料與主動層64的材料可以是氧化物半導體。此處所述的氧化物半導體層只是一個通稱，其電阻率可以在10-2 至1018 Ω-cm之間，也就是，可以是絕緣體、半導體或是導體，並不以半導體為限。氧化物半導體層的組成由二元或二元以上的過渡金屬與氧，例如是二元到五元的過渡金屬與氧所構成。氧化物半導體層的材料例如是IZO(In-Zn-O)、GZO(Ga-Zn-O)、ZnO、GaO、IGZO(In-Ga-Zn-O)或ATZO(Al-Sn-Zn-O)等材料。主動層62與主動層64的氧化物半導體層的組成可以相同或是相異。在一實施例中，主動層62的氧化物半導體層與主動層64的氧化物半導體層的組成相同且組份比相同。在另一實施例中，主動層62的氧化物半導體層與主動層64的氧化物半導體層的組成相同但組份比不同，例如是主動層62與主動層64同樣是由IGZO所構成，但是主動層62的組份比為In：Ga：Zn：O=1:1:1:4，主動層64的組份比為In：Ga：Zn：O=2:1:1:7。形成組成相同但組份比不同氧化物半導體層的方法可以藉由沉積製程條件的調變，例如是含氧量來達成。主動層62與主動層64的形成方法例如是可以採用物理氣相沈積法(PVD)，如濺鍍法、蒸鍍法或離子束鍍膜法或是化學氣相沈積法(CVD)。主動層62與主動層64的厚度可以依照實際的需要而定，可以相同或相異。
保護層80可以避免元件暴露於大氣之中遭受水氣、氧氣的侵襲或在後續的過程中遭受蝕刻的破壞。保護層80之材質可以是單層或是多層結構。保護層80可為無機材料、有機材料或是無機材料與有機材料之混合材料(hybrid)。無機材料例如是氧化矽、氮化矽或是氮氧化矽。有機材料例如聚乙烯吡咯烷酮(Polyvinylprrolidone，PVP)、聚亞醯胺(PI)、聚乙烯酚(Polyvinyl phenol)、聚苯乙烯(PS)、壓克力或環氧樹脂。保護層80的形成方法可以採用化學氣相沈積法、旋鍍或是塗布等方法。
電極層104與電極層110例如是透明導電氧化物薄膜、透明金屬薄膜或是透明奈米碳管(CNT)。透明導電氧化物例如是銦錫氧化物(Indium Tin Oxide,ITO)、銦鋅氧化物(Indium Zinc Oxide,IZO)、摻鋁氧化鋅(Aluminum doped zinc oxide,AZO)或是其他透明導電材料。透明金屬薄膜例如是金、銀、鋁、銅、鉻、鎳、鈦、鉑、鈀或前述材料的合金等。電極層104與電極層110的形成方法包括濺鍍製程或旋鍍製程(spin-coating)。電極層104與電極層110的厚度例如是約為100至500nm。
有機發光層108的材料例如適於發出紅、藍、綠或其他單色光之有機材料。
在以上的實施中僅以圖1D-1E來說明電晶體應用於有機發光二極體顯示器，然上述方法所形成電晶體均可以應用於有機發光二極體等。
實驗例1
製作圖1B之半導體氧化物電晶體。其中閘極以及源極與汲極均是以濺鍍方法形成之100nm的MoW。介電層是以化學氣相沈積方法形成之150nm的氮化矽。源極與汲極下方的主動層是以濺鍍方法形成之50nm的IGZO(In：Ga：Zn：O=1：1：1：4)。源極與汲極上方的主動層是以濺鍍方法形成之100nm的IGZO(In：Ga：Zn：O=2：1：1：7)。
之後，在不同的條件下進行電性測試。在較大的飽和電流Id以及電壓Vg(Id=80μA；Vg=20V)下進行測試的結果如圖7所示。在一般條件下(Id=6μA；Vg=10V)進行測試的結果則如圖8所示。圖9則是實驗例1所形成之半導體氧化物電晶體在施加應力(stress)前後電性的測試結果。
比較例1
以相同實驗例1之方法製造半導體氧化物電晶體，但，源極與汲極上方不形成主動層。
比較例2
以相同實驗例1之方法製造半導體氧化物電晶體，但，源極與汲極下方的主動層改變為100nm的IGZO(In：Ga：Zn：O=1：1：1：4)，且源極與汲極上方不形成主動層。
比較例3
以相同實驗例1之方法製造半導體氧化物電晶體，但，源極與汲極下方的主動層改變為200nm的IGZO(In：Ga：Zn：O=1：1：1：4)，且源極與汲極上方不形成主動層。
由圖7、8的結果顯示半導體氧化物電晶體應用於OLED時，元件的壽命大於3年。而由圖9的結果顯示：時間經過2×105 秒之後，啟始電壓僅飄移0.005V，表示元件具有良好的穩定性。
由實驗例1與比較例1-3的結果顯示：採用兩層主動層的半導體氧化物電晶體比採用單層主動層的半導體氧化物電晶體具有較佳的電性。再者，實驗例1與比較例3的結果顯示：雖然實驗例1的兩層主動層的總厚度小於比較例3單層的主動電晶體厚度，但是，實驗1的半導體氧化物電晶體的電性仍優於比較例3，此結果表示電性的提升並非單純因為厚度增加所造成，本發明採主動層堆疊對元件的電性有正面提升的作用。
綜合以上所述，本發明實施例之半導體氧化物電晶體，採用主動層堆疊結構，不需使用通道保護層或酸液處理，即可提高元件之穩定性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧基板
20‧‧‧閘極
30‧‧‧介電層
30a、30b、62c‧‧‧表面
40‧‧‧源極
50‧‧‧汲極
60‧‧‧主動層堆疊結構
62、64‧‧‧主動層
62a、62b‧‧‧部分
62d‧‧‧側壁
66、68‧‧‧間隙
64a、64b‧‧‧延伸部
70‧‧‧通道
80‧‧‧保護層
88、90‧‧‧表面處理
92‧‧‧接觸窗
100a~100f‧‧‧半導體氧化物電晶體
102‧‧‧接觸窗開口
104、110‧‧‧電極層
106‧‧‧絕緣層
108‧‧‧有機發光層
120~170、220~270‧‧‧步驟
圖1A至1E是依照本發明實施例所繪示之一種具有逆疊積型結構之半導體氧化物電晶體之主動型矩陣有機發光二極體顯示器的製造方法流程剖面示意圖。
圖2A至2C是依照本發明實施例所繪示之一種逆疊積型結構之半導體氧化物電晶體的製造方法流程剖面示意圖。
圖3A至3C是依照本發明實施例所繪示之另一種逆疊積型結構之半導體氧化物電晶體的製造方法流程剖面示意圖。
圖4A至4C是依照本發明實施例所繪示之一種共平面結構型之半導體氧化物電晶體的製造方法流程剖面示意圖。
圖5A至5C是依照本發明實施例所繪示之另一種共平面結構型之半導體氧化物電晶體的製造方法流程剖面示意圖。
圖6A至6C是依照本發明實施例所繪示之另一種共平面結構型之半導體氧化物電晶體的製造方法流程剖面示意圖。
圖7是本發明實驗例1、比較例1、2、3之半導體氧化物電晶體在較大的飽和電流Id以及電壓Vg(Id=80μA；Vg=20V)下進行測試的電性表現。
圖8是本發明實驗例1與比較例1之半導體氧化物電晶體在一般條件(Id=6μA；Vg=10V)下進行測試的電性表現。
圖9是本發明實驗例1之半導體氧化物電晶體在施加應力(stress)前後的電性表現。
圖10為圖1A至1C之逆疊積型結構之半導體氧化物電晶體的製造方法流程圖。
圖11為圖4A至4C之逆疊積型結構之半導體氧化物電晶體的製造方法流程圖。
10．．．基板
20．．．閘極
30．．．介電層
30a、30b、62c．．．表面
40．．．源極
50．．．汲極
60．．．主動層堆疊結構
62、64．．．主動層
66．．．間隙
64a．．．延伸部
70．．．通道
80．．．保護層
100a．．．半導體氧化物電晶體

Claims (26)

  1. 一種電晶體，包括：一介電層，係包含一第一表面及一第二表面；一閘極，位於該介電層之該第一表面上；一主動層堆疊結構，位於該介電層之該第二表面上，該主動層堆疊結構係包括一第一主動層與一第二主動層，其中該第一主動層的材料包括一第一半導體，該第二主動層的材料包括一第二半導體，且該第一半導體之組成與該第二半導體之組成相同；以及一源極與一汲極，位於該介電層之該第二表面上，且分別位於該主動層堆疊結構兩側，並分別延伸至該主動層堆疊結構之該第一主動層與該第二主動層之間。
  2. 如申請專利範圍第1項所述之電晶體，其中該主動層堆疊結構之該第二主動層更包括一延伸部，分隔該源極與該汲極，且與該第一主動層接觸。
  3. 如申請專利範圍第1項所述之電晶體，更包括一基板係相對於該介電層之該第一表面而覆蓋該閘極與該介電層。
  4. 如申請專利範圍第1項所述之電晶體，更包括一基板係相對於該介電層之該第二表面而覆蓋該主動層堆疊結構、該源極、該汲極與該介電層。
  5. 如申請專利範圍第3項中所述之電晶體，更包括一保護層係相對於該介電層之該第二表面而覆蓋該主動層堆疊結構、該源極、該汲極與該介電層。
  6. 如申請專利範圍第4項中所述之電晶體，更包括一保護層係相對於該介電層之該第一表面而覆蓋該閘極與該介電層。
  7. 如申請專利範圍第5或6項所述之電晶體，其中該保護層為單層。
  8. 如申請專利範圍第5或6項所述之電晶體，其中該保護層為堆疊層。
  9. 如申請專利範圍第5或6項所述之電晶體，其中該保護層的材料包括有機材料、無機材料或是有機材料與無機材料之混合材料。
  10. 如申請專利範圍第2項所述之電晶體，其中該第二主動層之該延伸部更向下延伸，將該第一主動層分隔成兩部分。
  11. 如申請專利範圍第1項中所述之電晶體，其中該第一半導體之材料包括氧化物半導體。
  12. 如申請專利範圍第1項中所述之電晶體，其中該第二半導體之材料包括氧化物半導體。
  13. 如申請專利範圍第1項所述之電晶體，其中該第一半導體之組成的組份比與該第二半導體的組成的組份比相同。
  14. 如申請專利範圍第1項所述之電晶體，其中該第一半導體之組成的組份比與該第二半導體的組成的組份比相異。
  15. 如申請專利範圍第11或12項所述之電晶體，其 中各該氧化物半導體層的組成由二元或二元以上的組份所構成。
  16. 如申請專利範圍第1項所述之電晶體，其中該源極與該汲極其中之一與另一電晶體的閘極電性連接。
  17. 一種電晶體的製造方法，包括：於一基板上形成一閘極；於該閘極與該基板上形成一介電層；於該介電層上形成一主動層堆疊結構之一第一主動層；於該第一主動層與該介電層上形成一源極與一汲極分別覆蓋該第一主動層兩側，在該源極與該汲極之間具有一間隙，該間隙暴露出該第一主動層；以及形成該主動層堆疊結構之一第二主動層於該間隙並覆蓋部分該源極與該汲極，其中該第一主動層的材料包括一第一半導體，該第二主動層的材料包括一第二半導體，且該第一半導體之組成與該第二半導體之組成相同。
  18. 如申請專利範圍第17項所述之電晶體的製造方法，更包括形成一保護層，覆蓋該主動層堆疊結構、該源極、該汲極與該介電層。
  19. 一種電晶體的製造方法，包括：於一基板上形成一主動層堆疊結構之一第一主動層；於該第一主動層與該基板上形成一源極與一汲極分別覆蓋該第一主動層兩側，該源極與該汲極之間具有一間隙，該間隙暴露出該第一主動層；對該間隙暴露出之該第一主動層進行一表面處理製 程；形成該主動層堆疊結構之一第二主動層於該間隙並覆蓋部分該源極與該汲極；於該源極、該汲極、該第二主動層與該基板上形成一介電層；以及於該介電層上形成一閘極。
  20. 如申請專利範圍第19項所述之電晶體的製造方法，更包括形成一保護層，覆蓋該閘極與該介電層。
  21. 如申請專利範圍第17或19項所述之電晶體的製造方法，更包括在形成該源極與該汲極後，移除該間隙所裸露的該第一主動層，使該第一主動層分為兩部分。
  22. 如申請專利範圍第21項所述之電晶體的製造方法，更包括在移除該間隙所裸露的該第一主動層之後，進行一表面處理製程。
  23. 如申請專利範圍第22項所述之電晶體的製造方法，其中該表面處理製程包括電漿製程。
  24. 如申請專利範圍第23項所述之電晶體的製造方法，其中該電漿製程包括氫電漿製程、含氫離子電漿製程或含氧離子的電漿製程。
  25. 如申請專利範圍第19項所述之電晶體的製造方法，其中該表面處理製程包括電漿製程。
  26. 如申請專利範圍第25項所述之電晶體的製造方法，其中該電漿製程包括氫電漿製程、含氫離子電漿製程或含氧離子的電漿製程。
TW099111954A 2010-04-16 2010-04-16 電晶體及其製造方法 TWI443829B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099111954A TWI443829B (zh) 2010-04-16 2010-04-16 電晶體及其製造方法
US12/903,220 US8928046B2 (en) 2010-04-16 2010-10-13 Transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099111954A TWI443829B (zh) 2010-04-16 2010-04-16 電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201138102A TW201138102A (en) 2011-11-01
TWI443829B true TWI443829B (zh) 2014-07-01

Family

ID=44787598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111954A TWI443829B (zh) 2010-04-16 2010-04-16 電晶體及其製造方法

Country Status (2)

Country Link
US (1) US8928046B2 (zh)
TW (1) TWI443829B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236494B2 (en) 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
US10224413B1 (en) * 2012-01-30 2019-03-05 Northrop Grumman Systems Corporation Radio-frequency carbon-nanotube field effect transistor devices with local backgates and methods for making same
SG10201700805WA (en) * 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
TWI644437B (zh) 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
CN104112742B (zh) * 2014-06-30 2017-05-10 京东方科技集团股份有限公司 一种柔性基板、柔性显示面板和柔性显示装置
CN106409918A (zh) * 2016-07-01 2017-02-15 西安交通大学 一种复合高k绝缘层薄膜晶体管结构及其制备方法
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05218418A (ja) 1992-02-03 1993-08-27 Nec Corp 薄膜トランジスタ
JP2002110992A (ja) 2000-09-28 2002-04-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置
US6653159B2 (en) 2001-05-11 2003-11-25 Au Optronics Corp. Method of fabricating a thin film transistor liquid crystal display
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US8207525B2 (en) 2006-12-04 2012-06-26 Idemitsu Kosan Co., Ltd. Organic thin film transistor and organic thin film light emitting transistor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
WO2009018509A1 (en) 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
KR101270172B1 (ko) 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
WO2009028453A1 (ja) 2007-08-31 2009-03-05 Konica Minolta Holdings, Inc. 薄膜トランジスタ
JP5218418B2 (ja) 2007-11-06 2013-06-26 コニカミノルタアドバンストレイヤー株式会社 位置検出器および位置決め装置
EP2269244B1 (en) 2008-04-24 2015-05-27 Merck Patent GmbH Top gate organic field effect transistor
KR101665734B1 (ko) 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
TWI373853B (en) * 2009-03-16 2012-10-01 Au Optronics Corp Active device array substrate and method for fabricating thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101652790B1 (ko) * 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Also Published As

Publication number Publication date
US8928046B2 (en) 2015-01-06
TW201138102A (en) 2011-11-01
US20110254061A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
TWI443829B (zh) 電晶體及其製造方法
TWI503965B (zh) 有機發光顯示器及製造其之方法
US9391097B2 (en) Thin film transistor, array substrate and method of manufacturing the same and display device
CN104637438B (zh) 柔性显示器及其制造方法
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
US8299460B2 (en) Pixel structure, organic electro-luminescence display unit, and fabricating method thereof
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
JP6560186B2 (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
US7981708B1 (en) Method of fabricating pixel structure and method of fabricating organic light emitting device
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
US9214476B1 (en) Pixel structure
TWI597835B (zh) 有機發光顯示器及製造其之方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
JP2016111107A (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
CN102290440A (zh) 晶体管及其制造方法
KR102044971B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20150097182A1 (en) Display Device and Method of Fabricating the Same
US20180315860A1 (en) Vertical thin-film transistor with multiple-junction channel
TW201611259A (zh) 電激發光顯示面板之畫素結構及其製作方法
CN104253158A (zh) 薄膜晶体管及其制造方法